CN102801415A - 一种频率综合器管理装置 - Google Patents
一种频率综合器管理装置 Download PDFInfo
- Publication number
- CN102801415A CN102801415A CN2011101330838A CN201110133083A CN102801415A CN 102801415 A CN102801415 A CN 102801415A CN 2011101330838 A CN2011101330838 A CN 2011101330838A CN 201110133083 A CN201110133083 A CN 201110133083A CN 102801415 A CN102801415 A CN 102801415A
- Authority
- CN
- China
- Prior art keywords
- frequency
- phase
- signal
- output
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及电通信技术,公开了一种频率综合器管理装置,包括:选择矩阵[1]从多路输入信号中选择两路信号输出;通过两个鉴相器A、B、锁相运算单元[5]进行鉴相、A/D采样、运算以及D/A变换得到控制电压控制压控振荡器[4]产生所需频率信号;经频率变换单元[6]倍频、分频并变换,通过滤波器[7]滤除带外杂散信号。本发明解决了频率综合器在两台参考源之间切换输出频率与相位无跳变的问题,取得了高分辨率频率步进调整、高精度的相位差测量,而且输出信号相位噪声低、稳定度高等有益效果。
Description
技术领域
本发明涉及电通信技术,尤其是一种频率综合器管理装置。
背景技术
频率综合器是生成精确频率与时钟信号的必要手段。它的核心功能是将参考频率变换为用户所需要的频率输出。频率综合技术主要有直接式频率合成与间接式频率合成两种。直接频率合成技术是将参考源信号通过分频、混频、倍频、切换以及滤波等电路直接转换得到,能达到较宽的输出频率范围。锁相环(PLL)技术是一种间接合成技术,需要的频率由压控晶体振荡器输出,具有输出信号相位噪声低的特点。直接数字式频率合成器(DDS)输出的频率由参考频率直接数字化综合得到,它利用高速存储器作查询表,通过高速数/模转换器产生以数字形式存入的正弦波,可实现超高分辨率的频率步进。
相位差信息是描述信号的基本参数之一,它表征信号在某一时刻的振荡状态。锁相环就是是通过鉴别参考源与压控振荡器的相位差来控制压控振荡器的输出信号锁定在参考源信号上。此外,通过信号相位差信息还可以判断信号的频率特性。
在对频率源信号质量要求较高的场合,例如导航卫星与侦察卫星有效载荷的基准频率源,往往采用两台或者多台参考源开机工作,一台为主份,其余作为热备份。当主份信号出现异常或者不满足指标时,切换至热备份工作。但是,要求在两台工作的参考源中从一台参考源切换到另一台参考源时频率综合器输出频率与相位不发生跳变,目前还没有相关技术来解决这个问题。也没有发现同本发明类似技术的说明或报道,也尚未收集到国内外类似的资料。
发明内容
为了解决在两台工作的参考源中从一台参考源切换到另一台参考源时频率综合器输出频率与相位会发生跳变的问题,本发明的目的在于提供一种频率综合器管理装置。利用本发明,可达到从一台参考源切换到另一台参考源时频率综合器输出频率与相位不发生跳变。
为了达到上述发明目的,本发明为解决其技术问题所采用的技术方案是提供一种频率综合器管理装置,该装置包括:
选择矩阵,用于从多路输入参考源信号中选择两路信号输出;
两个鉴相器,与选择矩阵相连,分别对两路输入信号进行鉴相;
锁相运算单元,分别与两个鉴相器相连,对两路鉴相信号进行A/D采样、运算以及D/A变换得到控制电压反馈控制压控振荡器;
压控振荡器,与锁相运算单元相连,通过所述锁相运算单元输出的控制电压,产生输出所需要的频率信号;
频率变换单元,与压控振荡器相连,将压控振荡器的输出信号进行倍频、分频并变换得到所需频率;
滤波器,分别与频率变换单元及两个鉴相器相连,用于滤除频率变换单元输出信号中的带外杂散信号。
上述锁相运算单元包括:两个整形电路分别对所述的两个鉴相器的输出信号的波形整形成方波;再分别通过两个计数器以高频测量脉冲填充相位差,得到相位差量;再由相位突跳判断单元对上述相位差量进行比较与判断是否出现突跳异常;然后由相位补偿运算单元运算产生两路相位差信号之间的补偿量;通过环路滤波运算单元与稳定度计算单元滤波相位稳定后输出至压控振荡器产生输出所需要的频率信号。
本发明一种频率综合器管理装置,由于采取上述的技术方案,能够实现高分辨率频率变换,并且能实时测量信号相位差,实现高分辨率频率步进调整,当输入的参考源频率为10MHz,频率综合器管理装置输出频率为10.23MHz时,频率分辨率可以达到0.056μHz;相位差测量精度可以达到0.01ps;本发明能同时监测两路输入参考源信号的频率稳定度特性,计算给出两路参考源信号10ms、100ms以及1s的稳定度。因此,本发明解决了频率综合器在两台参考源之间切换输出频率与相位无跳变的问题,取得了高分辨率频率步进调整、高精度的相位差测量,而且输出信号相位噪声低、稳定度高等有益效果。
附图说明
图1是本发明频率综合器管理装置的原理框图;
图2是本发明装置中锁相运算单元的原理框图。
具体实施方式
本发明频率综合器管理装置的目的是解决频率综合器管理装置在两台同时工作的参考源中进行切换,输出信号的频率与相位在切换前后会跳变的问题。
下面结合附图说明本发明的优选实施例。
图1是本发明频率综合器管理装置的原理框图;如图1的实施例所示,该装置包括:
选择矩阵1,用于从多路输入参考源信号中选择两路信号输出,参考源频率为FinA、FinB。
两个鉴相器A、B,与选择矩阵相连,用于分别对两路输入信号进行鉴相,其工作方式可以是数字鉴相也可以是模拟鉴相。
锁相运算单元5,分别与两个鉴相器相连,用于对两路鉴相信号ΔφA和ΔφB进行A/D采样、运算以及D/A变换得到控制电压V。反馈控制压控振荡器4。
压控振荡器4,与锁相运算单元相连,用于通过所述锁相运算单元输出的控制电压,产生输出频率综合器管理装置输出所需要的频率信号Fout。压控振荡器4可以为压控晶体振荡器(VCXO)、或恒温压控晶体振荡器(OCVCXO)、或者是压控介质振荡器(DRO或CRO)。
上述压控振荡器4的频率直接作为输出频率使用。上述压控振荡器4为压控晶体振荡器、或恒温压控晶体振荡器、或者是压控介质振荡器。
频率变换单元6,与压控振荡器相连,用于将压控振荡器4的输出信号Fout进行倍频、分频并变换得到所需频率Fin+Δf。
根据本发明的实施例,上述频率变换单元6采用变容二极管、阶跃二极管(SRD)、三极管或者非线性延迟线(NLTL)进行倍频。采用计数器、通用直接数字频率综合器(DDS)器件或者用VHDL、Veriglog语言编程加载在现场可编程门阵列(FPGA)器件上进行分频。
滤波器7,分别与频率变换单元及两个鉴相器相连,用于对频率变换单元输出的信号进行滤波,滤除带外杂散信号。
图2是上述锁相运算单元5的原理框图;如图2的实施例所示,该单元包括:两个整形电路8,分别对两个鉴相器A、B的输出信号ΔφA和ΔφB的波形整形成方波;再分别通过两个计数器9,以高频测量脉冲填充相位差,得到相位差量;再由相位突跳判断单元10,对上述相位差量进行比较与判断是否出现突跳异常;然后由相位补偿运算单元11,运算产生两路相位差信号之间的补偿量;通过环路滤波运算单元12与稳定度计算单元13滤波相位稳定后输出至压控振荡器4产生输出所需要的频率信号Fout。
其工作过程和工作原理描述如下:
两个整形电路8分别对上述两个鉴相器A、B输出信号的相位差量ΔφA与ΔφB分别进行整形后,控制计数器9闸门的开启与闭合。计数器9闸门的开启闭合一次为一个测量周期T,一个周期T内计数脉冲的个数值即为相位差量。连续记录相位差并用后一周期的相位差量减去前一周期的相位差量,将得到的相位差变化量与预先设定的阈值进行比较,若连续三个周期的相位差值超出阈值即判定工作异常。判定原则为:若只有ΔφA出现异常即判定参考源A出现故障;若只有ΔφB出现异常即判定参考源B出现故障;若ΔφA与ΔφB两路信号的相位差量同时出现异常即判定压控振荡器4出现异常。
下面进一步对本发明一种频率综合器管理装置的工作过程进行描述。
在可靠性要求较高的应用场合,例如导航卫星有效载荷系统,一般会采取两台参考源同时工作,当一台参考源信号异常或者发生故障不能工作时,切换至另一台参考源工作,并且要求频率综合器输出信号的频率与相位连续无跳变。频率综合器采用锁相环路设计,利用鉴相器A、B对输入参考源信号与压控振荡器4输出信号的相位进行比较产生误差电压反馈控制输出信号源,实现输出信号对参考源输入信号的相位自动锁定。两路参考源同时工作,利用两个鉴相器A、B同时比较两路参考输入信号与压控振荡器4输出信号之间的相位差,得到ΔφA与ΔφB,两路参考源信号之间的相位差信息由ΔφAB=-ΔφBA=ΔφA-ΔφB得到。参考源A工作时,锁相运算单元5对ΔφA进行滤波处理产生控制电压V。反馈控制压控振荡器4,那么输出信号相位锁定在参考源A上。需要切换至参考源B工作时,锁相运算单元5根据ΔφAB计算产生补偿电压ΔV与控制电压V。相加或相减后再反馈控制压控振荡器4,由ΔφA-ΔφAB=ΔφB可知,压控振荡器4的输出信号相位锁定在参考源B上。压控振荡器4是模拟连续输出的信号源装置,控制电压V。的变化会牵引压控振荡器4的输出频率逐渐增加或减小,而不会产生频率或者相位的跳变。
两个参考源输出的频率不是理想的标称频率输出,它们之间一定存在频率差Δf,并且这个值非常小。频率变换单元6将压控振荡器4的输出频率Fout变换至Fin+Δf。Fin是参考源的标称频率,Δf表示频率差。两个参考源分别与Finn+Δf进行鉴相比较,使得两个参考源在同一间隔时间段内积累的相位变化增大了Fin/Δf倍,将相位差量放大,从而提高相位差的测量精度。例如,参考源标称频率为10MHz,频率变换单元6输出的频率为10MHz+1Hz,那么两个参考源的相位差放大倍数为10MHz÷1Hz=1×107,若用10MHz的脉冲信号测量这个相位差量,那么测量精度可以达到1/(10MHz×1×107)=0.01ps。
综上所述,本发明提出了一种能够实现高分辨率频率变换并且能实时测量信号相位差的一种频率合成与相位差测量装置。利用本发明的产品,当输入的参考源频率为10MHz,频率综合器管理装置输出频率为10.23MHz时,频率分辨率可以达到0.056μHz,相位差测量精度可以达到0.01ps,由于本发明的输入参考信号源为原子钟,输出压控振荡器采用恒温压控晶体振荡器(OCVCXO),因此频率综合器的输出信号具有低相位噪声以及高长期稳定度的特性。
本发明将双混频时间差测量技术应用于锁相环,同时采用锁相环+DDS频率综合实现频率变换。不仅能实现高分辨率、低相噪的频率变换,还可以同时进行高精度的信号相位差测量,实时监控参考源信号的频率特性,当主份参考源发生故障需要切换至热备参考源工作时,实现频率综合器输出信号的无缝切换。
以上公开的仅为本发明的一个具体实施例,但本发明并非局限于此,任何本领域的技术人员能思之的变化,只要不超出所附权利要求书所述范围,都应落在本发明的保护范围内。
Claims (7)
1.一种频率综合器管理装置,其特征在于,该装置包括:选择矩阵,用于从多路输入参考源信号中选择两路信号输出;两个鉴相器,与选择矩阵相连,用于分别对两路输入信号进行鉴相;锁相运算单元,分别与两个鉴相器相连,用于对两路鉴相信号进行A/D采样、运算以及D/A变换得到控制电压;压控振荡器,与锁相运算单元相连,用于通过所述锁相运算单元输出的控制电压,产生输出所需要的频率信号;频率变换单元,与压控振荡器相连,用于将压控振荡器的输出信号进行倍频、分频并变换得到所需频率;滤波器,分别与频率变换单元及两个鉴相器相连,用于滤除频率变换单元输出信号中的带外杂散信号。
2.如权利要求1所述的频率综合器管理装置,其特征在于:所述的锁相运算单元包括:两个整形电路分别对所述的两个鉴相器的输出信号的波形整形成方波;再分别通过两个计数器以高频测量脉冲填充相位差,得到相位差量;再由相位突跳判断单元对上述相位差量进行比较与判断是否出现突跳异常;然后由相位补偿运算单元运算产生两路相位差信号之间的补偿量;最后通过环路滤波运算单元与稳定度计算单元滤波相位稳定后输出至所述的压控振荡器产生输出所需要的频率信号。
3.如权利要求1所述的频率综合器管理装置,其特征在于:所述的两个鉴相器可以是数字鉴相也可以是模拟鉴相。
4.如权利要求1所述的频率综合器管理装置,其特征在于:所述的压控振荡器的频率直接作为输出频率使用。
5.如权利要求1或4所述的频率综合器管理装置,其特征在于:所述的压控振荡器可以是压控晶体振荡器、恒温压控晶体振荡器,或者是压控介质振荡器。
6.如权利要求1所述的频率综合器管理装置,其特征在于:所述的频率变换单元采用如下器件的一种进行倍频,包括:变容二极管、阶跃二极管、三极管,或者非线性延迟线。
7.如权利要求1或6所述的频率综合器管理装置,其特征在于:所述的频率变换单元采用计数器、或者通用直接数字频率综合器器件,或者用VHDL、Veriglog语言编程加载在现场可编程门阵列器件上进行分频。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110133083.8A CN102801415B (zh) | 2011-05-23 | 2011-05-23 | 一种频率综合器管理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110133083.8A CN102801415B (zh) | 2011-05-23 | 2011-05-23 | 一种频率综合器管理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102801415A true CN102801415A (zh) | 2012-11-28 |
CN102801415B CN102801415B (zh) | 2016-08-17 |
Family
ID=47200404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110133083.8A Expired - Fee Related CN102801415B (zh) | 2011-05-23 | 2011-05-23 | 一种频率综合器管理装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102801415B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105162458A (zh) * | 2015-08-28 | 2015-12-16 | 北京理工大学 | 一种整星单粒子软错误时频故障地面模拟系统 |
CN105846819A (zh) * | 2016-03-23 | 2016-08-10 | 上海航天测控通信研究所 | 一种基于fpga的直接数字频率合成方法及合成器 |
CN106209078A (zh) * | 2015-05-27 | 2016-12-07 | 精工爱普生株式会社 | 定时信号生成装置、电子设备和移动体 |
CN107210747A (zh) * | 2015-01-28 | 2017-09-26 | 华为技术有限公司 | 子采样锁相环 |
CN107707253A (zh) * | 2017-11-10 | 2018-02-16 | 中国电子科技集团公司第四十研究所 | 基于任意可变参考源的自检测共时基电路、系统及方法 |
CN109787616A (zh) * | 2019-01-17 | 2019-05-21 | 西安电子科技大学 | 一种频率信号切换系统及切换方法 |
CN110082593A (zh) * | 2018-01-25 | 2019-08-02 | 深圳市英特瑞半导体科技有限公司 | 一种相位测量方法及相位测量装置 |
US10574186B1 (en) | 2018-12-08 | 2020-02-25 | Shenzhen Goodix Technologyco., Ltd. | Voltage controlled oscillator pulling reduction |
CN112234986A (zh) * | 2020-09-04 | 2021-01-15 | 上海鸿晔电子科技股份有限公司 | 一种信号源 |
CN114785341A (zh) * | 2022-06-16 | 2022-07-22 | 成都金诺信高科技有限公司 | 一种用于多输入的锁相环参考源切换方法及锁相环 |
CN116184802A (zh) * | 2023-04-26 | 2023-05-30 | 成都量子时频科技有限公司 | 一种基于fpga实现的原子钟电参数自动调试测试装置及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6310498B1 (en) * | 1998-12-09 | 2001-10-30 | Agere Systems Guardian Corp. | Digital phase selection circuitry and method for reducing jitter |
JP2005533404A (ja) * | 2002-01-08 | 2005-11-04 | モトローラ・インコーポレイテッド | 基準信号選択を使用するクロック生成の方法及び装置 |
CN101127523A (zh) * | 2006-08-14 | 2008-02-20 | 瑞昱半导体股份有限公司 | 锁相电路 |
-
2011
- 2011-05-23 CN CN201110133083.8A patent/CN102801415B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6310498B1 (en) * | 1998-12-09 | 2001-10-30 | Agere Systems Guardian Corp. | Digital phase selection circuitry and method for reducing jitter |
JP2005533404A (ja) * | 2002-01-08 | 2005-11-04 | モトローラ・インコーポレイテッド | 基準信号選択を使用するクロック生成の方法及び装置 |
CN101127523A (zh) * | 2006-08-14 | 2008-02-20 | 瑞昱半导体股份有限公司 | 锁相电路 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10615807B2 (en) | 2015-01-28 | 2020-04-07 | Huawei Technologies Co., Ltd. | Sub-sampling phase-locked loop |
CN107210747A (zh) * | 2015-01-28 | 2017-09-26 | 华为技术有限公司 | 子采样锁相环 |
CN107210747B (zh) * | 2015-01-28 | 2020-04-28 | 华为技术有限公司 | 子采样锁相环 |
CN106209078A (zh) * | 2015-05-27 | 2016-12-07 | 精工爱普生株式会社 | 定时信号生成装置、电子设备和移动体 |
CN106209078B (zh) * | 2015-05-27 | 2021-06-04 | 精工爱普生株式会社 | 定时信号生成装置、电子设备和移动体 |
CN105162458B (zh) * | 2015-08-28 | 2017-12-15 | 北京理工大学 | 一种整星单粒子软错误时频故障地面模拟系统 |
CN105162458A (zh) * | 2015-08-28 | 2015-12-16 | 北京理工大学 | 一种整星单粒子软错误时频故障地面模拟系统 |
CN105846819A (zh) * | 2016-03-23 | 2016-08-10 | 上海航天测控通信研究所 | 一种基于fpga的直接数字频率合成方法及合成器 |
CN107707253B (zh) * | 2017-11-10 | 2020-09-29 | 中国电子科技集团公司第四十一研究所 | 基于任意可变参考源的自检测共时基电路、系统及方法 |
CN107707253A (zh) * | 2017-11-10 | 2018-02-16 | 中国电子科技集团公司第四十研究所 | 基于任意可变参考源的自检测共时基电路、系统及方法 |
CN110082593A (zh) * | 2018-01-25 | 2019-08-02 | 深圳市英特瑞半导体科技有限公司 | 一种相位测量方法及相位测量装置 |
US10574186B1 (en) | 2018-12-08 | 2020-02-25 | Shenzhen Goodix Technologyco., Ltd. | Voltage controlled oscillator pulling reduction |
WO2020113953A1 (en) * | 2018-12-08 | 2020-06-11 | Shenzhen GOODIX Technology Co., Ltd. | Voltage controlled oscillator pulling reduction |
CN109787616A (zh) * | 2019-01-17 | 2019-05-21 | 西安电子科技大学 | 一种频率信号切换系统及切换方法 |
CN112234986A (zh) * | 2020-09-04 | 2021-01-15 | 上海鸿晔电子科技股份有限公司 | 一种信号源 |
CN112234986B (zh) * | 2020-09-04 | 2021-07-13 | 上海鸿晔电子科技股份有限公司 | 一种信号源 |
CN114785341A (zh) * | 2022-06-16 | 2022-07-22 | 成都金诺信高科技有限公司 | 一种用于多输入的锁相环参考源切换方法及锁相环 |
CN116184802A (zh) * | 2023-04-26 | 2023-05-30 | 成都量子时频科技有限公司 | 一种基于fpga实现的原子钟电参数自动调试测试装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102801415B (zh) | 2016-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102801415A (zh) | 一种频率综合器管理装置 | |
CN107528583B (zh) | 使用采样时间至数字转换器的倍频延迟锁定环路 | |
CN107643674B (zh) | 一种基于FPGA进位链的Vernier型TDC电路 | |
CN101079630B (zh) | 一种用于实现时钟相位平滑切换的数字锁相环装置及方法 | |
CN102045062B (zh) | 一种基于Cordic算法的数字锁相环 | |
DE102017122870B4 (de) | Anpassen einer Phase einer Phasenregelschleife | |
CN102723931B (zh) | 一种宽动态高精度边沿时间可调的脉冲波产生方法 | |
CN103257569A (zh) | 时间测量电路、方法和系统 | |
CN105049039A (zh) | 一种用于杂散抑制的小数分频电路 | |
CN101924552B (zh) | Pll电路 | |
JP2009284053A (ja) | ディジタル位相検出器およびpll | |
CN104317353B (zh) | 一种基于硬件电路的时间戳实现方法 | |
CN105281752A (zh) | 一种基于数字锁相环实现的时钟数据恢复系统 | |
Zanchi et al. | General SSCR vs. cycle-to-cycle jitter relationship with application to the phase noise in PLL | |
DE102007027331B4 (de) | Phasenregelkreis mit zweistufiger Steuerung | |
CN103051340A (zh) | 时间数字转换系统与频率合成器 | |
CN101567689B (zh) | 一种基于等效鉴相频率的锁相环 | |
CN102317803A (zh) | 测试装置、测试方法和移相器 | |
CN103809159A (zh) | 雷达系统的信号线性化装置及方法 | |
CN103051336A (zh) | 频率合成器与频率合成方法 | |
CN106199184A (zh) | 一种具有快速锁相功能的频谱分析仪 | |
CN107026647A (zh) | 时间数字系统以及频率合成器 | |
CN102082658B (zh) | 一种提高目的时钟频率稳定度的方法及装置 | |
US6989693B2 (en) | Pulse interval to voltage converter and conversion method thereof | |
CN106385253B (zh) | 基于参数处理模块和锁相环级联的数字时间转换系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160817 Termination date: 20180523 |