CN107707253B - 基于任意可变参考源的自检测共时基电路、系统及方法 - Google Patents

Abstract

本发明公开了基于任意可变参考源的自检测共时基电路、系统及方法，包括与外参考输入通路及模拟通路相连的通道选择电路，通道选择电路的输出端分两路，一路连接至开关控制电路的输入端，一路连接至R分频器，R分频器对输入的信号进行参考分频后输出至锁相环路，所述开关控制电路的输出端连接至锁相环路的二选一开关；锁相环路包括依次相连的鉴相器、环路滤波器、二选一开关、恒温晶体振荡器及耦合器，与耦合器相连的N分频器连接至鉴相器。本发明专利利用差分比较器输入、信号自判断功能、两路参考输入电路，实现电路的高灵敏度以及智能化。实现外部任意可变参考源的输入，同时降低外部参考信号的噪声影响，保障最终输出高性能的共时基参考信号。

Description

基于任意可变参考源的自检测共时基电路、系统及方法

技术领域

本发明涉及电路设计技术领域，特别是涉及基于任意可变参考源的自检测共时基电路、系统及方法。

背景技术

目前的测试系统需要一路参考源对各个仪器提供参考时基信号，同时需要对不同测试仪器提供不同的参考时钟频率进行系统共时基，保障测试系统的高效同步运行；随着目前各个测试系统的复杂特性逐渐增加，对共时基电路的要求越来越高，虽然目前的共时基参考设计电路越来越多，但是其是针对固定的输入频率进行鉴相，另外在共时基电路的同时，会因为电路信号的优劣而直接导致整个系统参考源性能优劣，同时目前的电路无法进行参考信号频率自判断、信号有无自判断，导致电路智能性差，用户使用体验差。

现阶段的共时基参考电路采用标准的锁相环结构进行电路共时基，申请号为2016103187714，专利名称为“一种高性能自检测外参考时基电路及其实现方法”中，电路结构主要由内部参考时钟源、参考分频器、鉴相器、环路滤波器、压控振荡器以及反馈分频器组成，通过改变参考分频器与反馈分频器的比值来保证经过参考分频后的参考时钟源信号和经过反馈分频后的压控振荡器信号鉴相频率相同，然后进行环路锁相；当无外参考输入时，选用内部时钟作为鉴相信号，当有外参考时钟输入时，通过二选一射频开关进行切换，进行外部参考时钟切换，将外部参考信号的频率稳定度等指标锁定到输出信号，达到共时基的作用；但是这种方式存在以下几种问题：

(1)外部参考信号是否输入上位机只能通过人工操作进行射频开关切换，无法自己判断，电路结构不够灵活；

(2)当外部输入的参考频率可变时，电路自身无法进行功能指标模拟验证，只能通过改变外部参考信号的频率来进行电路功能验证，不利于电路调试以及电路功能自检测；

(3)对于传统的参考源电路，整机的参考源指标决定了整台仪器的基本性能，而传统的电路结构为选用价格昂贵、指标高的恒温晶体振荡器作为整机的内部参考时钟源，选用的压控振荡器，通过环路锁相，将高指标的晶振指标锁定到输出频率上，这里的晶振的高指标主要包括频率指标和噪声指标，即高频率稳定度指标和超高的相位噪声指标；这时，如果有外部参考时钟输入时，如果参考时钟的相噪指标差，会拉低整台仪器的噪声指标，这是系统设计人员所不希望的，但是也是这种电路无法规避的问题；另外，如果将电路内部的参考时钟源和压控振荡器都选用高指标的晶体振荡器，这样，大部分情况下，压控振荡器的高性能是无法发挥作用的，这样就导致硬件资源的浪费，增加硬件成本。

由此可见，现有技术的缺点具体如下：

(1)电路无法自身对输入信号进行判断，需要在外部参考输入的前提下，通过人工进行开关切换，导致电路智能性差；

(2)引入输入信号为可变参考源，当无可变参考源的情况下，电路无法进行自身的功能调试，无法进行电路功能自检测；

(3)电路输出信号噪声受外部参考源输入噪声影响较大，虽然可以保证系统中各个仪器共时基，但是外部参考输入信号会直接影响输出信号的噪声，这在高性能的频谱分析和信号发生类仪器中影响是非常大的。

综上所述，现阶段的参考时钟源电路在电路自身的智能性、调试以及功能自检测特性、包括电路性能和成本方面，均有一定的弊端存在，在实际使用中，均无法达到满意的效果。

发明内容

为了解决现有技术的不足，本发明提供了基于任意可变参考源的自检测共时基电路，本发明专利利用差分比较器输入、信号自判断功能、两路参考输入电路，实现电路的高灵敏度以及智能化。

基于任意可变参考源的自检测共时基电路，包括与外参考输入通路及模拟通路相连的通道选择电路，所述通道选择电路输出至锁相环路，当锁相环路中鉴相器的两鉴相信号频率相等，鉴相器输出稳定的相位差，锁相环路锁定，将参考信号的频率特性传递至电路的输出端，实现共时基。

所述通道选择电路的输出端分两路，一路连接至开关控制电路的输入端，一路连接至锁相环路，所述开关控制电路的输出端连接至锁相环路的二选一开关；

所述锁相环路包括依次相连的第一分频器、鉴相器、环路滤波器、二选一开关、恒温晶体振荡器及耦合器，与耦合器相连的第二分频器连接至鉴相器；

所述第一分频器输出信号送入鉴相器的参考输入端做参考鉴相信号，所述耦合器通过第二分频器整数分频后送入鉴相器的输入端进行鉴相，鉴相器的输出端输出与两种信号成正比的误差信号，环路滤波器将相位误差转换为电压信号，送至恒温晶体振荡器调谐其输出频率，当两鉴相信号频率相等，鉴相器输出稳定的相位差，环路锁定，所述恒温晶体振荡器输出信号通过耦合器后直接输出射频输出信号。

进一步的，所述外参考输入通路对外部参考时钟信号进行限幅、滤波后，送入运放电路搭成的比较器电路，产生TTL时钟信号，送入通道选择电路的一路输入端。

进一步的，所述模拟通路对数字电路产生的时钟信号进行限幅、滤波后，送入运放电路搭成的比较器电路，同样产生TTL时钟信号，送入通道选择电路的另外一路输入端。

进一步的，所述外参考输入通路及模拟通路的比较器电路均与通道控制电路相连，所述通道控制电路中通过两路信号控制外参考输入通路及模拟通路中比较器的工作。

进一步的，所述通道控制电路和通道选择电路均为2输入与非门。

进一步的，所述通道选择电路输出的参考信号分为两路，一路通过开关控制电路进行半波整流，其中开关控制电路的二极管用于限幅以及反向隔离，电阻电容用于电流整形，将交流信号通过电容电阻充放电产生高电平，控制二选一开关的开关通路切换到环路滤波器的输出端，所述通道选择电路输出的参考信号另外一路送入第一分频器进行参考分频。

进一步的，所述二选一开关还与D/A控制器相连，所述二选一开关在无外参考信号输入时切换到D/A控制器输入端，通过控制D/A控制器的输出来直接调谐恒温晶体振荡器；同时，D/A控制器的输出端送入比较器电路中比较器的正向输入端；

二选一开关的输出信号一路送入恒温晶体振荡器进行压控振荡器调谐，一路送入比较器电路的负向输入端；比较器电路的输出端送入锁相判断电路中3输入异或门的输入端；当环路进行锁相时，D/A控制器输出信号与电路调谐信号输入电平不同，当无参考信号时，比较器的两输入信号相同，根据比较器的不同输出电平，判断锁相环路是否工作。

进一步的，所述鉴相器还与锁相判断电路相连，当环路锁定后，鉴相器的锁相判断端输出高电平信号，送入锁相判断电路；锁相判断电路由D触发器、2输入或门和3输入异或门组成，同时控制2输入或门和D触发器的清零端；最终D触发器和2输入或门的输出端送入3输入异或门电路中进行环路锁定判断；锁相标志信号采用光敏二极管，如果环路未锁定，二极管亮起。

进一步的，所述环路滤波器的环路带宽ω_c调节到1kHz以内，即ω_c≤1kHz。

本发明还公开了基于任意可变参考源的自检测共时基系统，所述系统包括上述基于任意可变参考源的自检测共时基电路，其中通道控制电路的控制信号、D/A控制器的输入控制信号、比较器电路的控制信号、锁相判断电路中的2输入或门和D触发器的控制信号均有控制器控制，所述控制器可为现场可编程门阵列FPGA、ARM处理器或中央处理器CPU。

本发明还公开了基于任意可变参考源的自检测共时基系统的控制方法，包括：

外部参考时钟通过外参考输入通路后，产生时钟信号，送入通道选择电路的一路输入端；

数字电路产生的时钟信号送入模拟通路后，产生时钟信号，送入通道选择电路的另外一路输入端；

通道选择电路输出的参考信号分为两路，一路至开关控制电路控制二选一开关的开关通路切换到环路滤波器的输出端；

通道选择电路输出的参考信号另外一路送入第一分频器进行参考分频，输出信号送入鉴相器的参考输入端REF做参考鉴相信号；耦合端通过第二分频器整数分频后送入鉴相器的输入端进行鉴相；

鉴相器的输出端输出与两种信号成正比的误差信号，环路滤波器将相位误差转换为电压信号，送至恒温晶体振荡器调谐其输出频率，当两鉴相信号频率相等，鉴相器输出稳定的相位差，环路锁定；

当环路锁定后，鉴相器的锁相判断端MUX输出高电平信号，送入锁相判断电路；锁相判断电路进行环路锁定判断；锁相标志信号采用光敏二极管，如果环路未锁定，二极管亮起。

进一步的，当无外参考信号输入时，二选一开关切换到D/A控制器输入端，通过控制D/A控制器的输出来直接调谐恒温晶体振荡器；同时，D/A控制器的输出端送入比较器电路中比较器的正向输入端；

二选一开关的输出信号一路送入恒温晶体振荡器进行压控振荡器调谐，一路送入比较器电路的负向输入端；比较器电路的输出端送入锁相判断电路；当环路进行锁相时，D/A控制器输出信号与电路调谐信号输入电平不同，当无参考信号时，比较器的两输入信号相同，根据比较器的不同输出电平，判断锁相环路是否工作。

与现有技术相比，本发明的有益效果是：

本发明上述电路提供两路参考输入方式，分别为外部参考源输入和FPGA/ARM模拟信号输入，分别用于外部实际的电路共时基以及电路性能调试。同时提供可编程分频鉴相器、通过改变分频系数锁相不同的参考输入频率，通过引入D触发器、DA控制、高性能恒温晶体振荡器以及运放等对环路锁相自判断、电路控制自切换、信号输入自判断，保障电路智能性以及输出信号的高性能指标，最大可能的满足用户对于输入参考频率可变、信号高灵敏度、信号自判断等需求。

本发明专利利用差分比较器输入、信号自判断功能、两路参考输入电路，实现电路的高灵敏度以及智能化。

本发明专利利用高性能OCXO，R分频器、N分频器以及窄环路带宽，实现外部任意可变参考源的输入，同时降低外部参考信号对整个系统的噪声影响，保障最终输出高性能的共时基参考信号。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。

图1为本发明的方案原理框图；

图中，1、外参考输入通路，2、FPGA/ARM模拟通路，3、通道控制电路，4、通道选择电路，5、R分频器，6、鉴相器，7、环路滤波器，8、开关控制电路，9、二选一开关，10、D/A控制器，11、比较器电路，12、恒温晶体振荡器，13、耦合器，14、锁相判断电路，15、N分频器。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

正如背景技术所介绍的，现有技术中存在共时基电路不够智能化的不足，为了解决如上的技术问题，本申请提出了基于任意可变参考源的自检测共时基电路。

本申请的一种典型的实施方式中，如图1所示，提供了基于任意可变参考源的自检测共时基电路，该基于任意可变参考源的自检测共时基电路中包括：

外参考输入通路1，FPGA/ARM模拟通路2，通道控制电路3，通道选择电路4，R分频器5，鉴相器6，环路滤波器7，开关控制电路8，二选一开关9，DA控制器10，比较器电路11，恒温晶体振荡器12，耦合器13，锁相判断电路14，N分频器15组成。

其中，外参考输入通路1用于对外部参考时钟信号经过限幅、滤波后，送入运放电路搭成的比较器电路，产生Vpp＝5V的TTL时钟信号，送入通道选择电路4的一路输入端。

FPGA/ARM模拟通路，用于将数字电路产生的时钟信号经过限幅、滤波后，送入运放电路搭成的比较器电路，同样产生Vpp＝5V的TTL时钟信号，送入通道选择电路4的另外一路输入端。

通道控制电路3和通道选择电路4均为2输入与非门，与非门真值表见表1；

表1 两输入与非门真值表

通道选择电路4输出的参考信号分为两路，一路至开关控制电路8进行半波整流，其中二极管用于限幅以及反向隔离，电阻电容用于电流整形，将交流信号通过电容电阻充放电产生高电平，控制二选一开关9的开关通路切换到环路滤波器7的输出端。

通道选择电路4输出的参考信号另外一路送入R分频器5进行参考分频，输出信号送入鉴相器6的参考输入端(REF)做参考鉴相信号；环路中的压控振荡器选用恒温晶体振荡器12(OXCO)，输出信号通过耦合器13后，主路直接输出F_RF；耦合端通过N分频器15整数分频后送入鉴相器6的RF输入端进行鉴相；鉴相器6的CP输出端输出与两种信号成正比的误差信号，环路滤波器7将相位误差转换为电压信号，送至恒温晶体振荡器调谐其输出频率，当两鉴相信号频率相等，鉴相器输出稳定的相位差，环路锁定；此时公式1成立(其中F_REF为参考输入信号，F_RF为射频输出信号)；

当无外参考信号输入时，二选一开关9切换到D/A控制器输入端，通过Control_C控制D/A控制器的输出来直接调谐恒温晶体振荡器12；同时，D/A控制器的输出端送入比较器电路11中比较器的正向输入端；二选一开关9的输出信号一路送入恒温晶体振荡器12进行压控振荡器调谐，一路送入比较器电路的负向输入端；比较器电路的输出端送入锁相判断电路14中3输入异或门的输入端；当环路进行锁相时，D/A控制器输出信号与电路调谐信号输入电平不同，当无参考信号时，比较器的两输入信号相同，根据比较器的不同输出电平，判断锁相环路是否工作；

比较器电路11中通过Control_D控制信号控制比较器的工作状态；

当环路锁定后，鉴相器6的锁相判断端(MUX)输出高电平信号，送入锁相判断电路14；锁相判断电路由D触发器、2输入或门和3输入异或门组成，同时通过Control_E信号控制2输入或门和D触发器的清零端(CLR)；最终D触发器和2输入或门的输出端送入3输入异或门(XOR)电路中进行环路锁定判断；锁相标志信号采用光敏二极管，如果环路未锁定，二极管亮起；3输入异或门(XOR)的真值表见表2；

表2 三输入异或门(XOR)真值表

本申请的另一种实施例中，公开了基于任意可变参考源的自检测共时基系统，该系统包括上述基于任意可变参考源的自检测共时基电路，上述控制过程中，Control_A，Control_B，Control_C，Control_D，Control_E为控制信号，可以选择FPGA、ARM或CPU进行直接控制。

本发明通过两路参考输入、差分比较器对比、输入信号自判断功能，对电路功能实现自调试，输入信号自判断以及模拟信号到数字信号的转换，保障输入信号的高灵敏度，电路功能自调试以及输入信号频率和信号状态自检测功能。

本发明环路中通过加入R分频器、N分频器，同时选用带锁相判断的鉴相器，实现任意输入参考源信号的环路锁相功能，保障电路的共时基性能。

本发明选用高性能的恒温晶体振荡器(OCXO)替代环路中的压控振荡器(VCO)，同时保障环路带宽ω_c≤1kHz，在信号共时基的同时，保障输出参考源的高性能指标，防止因外部参考之中噪声较差而影响整个系统的噪声指标。

本申请的又一种实施例中，公开了基于任意可变参考源的自检测共时基系统的控制方法，具体控制过程如下，包括：

(1)外部参考时钟通过外参考输入通路1后，信号经过限幅、滤波后，送入运放电路搭成的比较器电路，产生Vpp＝5V的TTL时钟信号，送入通道选择4的一路输入端；

(2)数字电路产生的时钟信号送入FPGA/ARM模拟通路2后，信号经过限幅、滤波后，送入运放电路搭成的比较器电路，同样产生Vpp＝5V的TTL时钟信号，送入通道选择4的另外一路；

(3)通道控制电路3和通道选择电路4均为2输入与非门，与非门真值表见表1；通道控制3中通过Control_A和Control_B两路信号控制“外参考输入通路1”和“FPAG/ARM模拟通路2”中比较器的工作；当其中一个比较器不工作时，输入至通道选择电路为高电平信号，另一路比较器输出的频率信号送入通道选择电路之后的电路，完成两路参考信号的输入选择功能；

(4)通道选择电路4输出的参考信号分为两路，一路至开关控制电路8进行半波整流，其中二极管用于限幅以及反向隔离，电阻电容用于电流整形，将交流信号即产生Vpp＝5V的TTL时钟信号通过电容电阻充放电产生高电平，控制二选一开关9的开关通路切换到环路滤波器7的输出端；

(5)通道选择电路4输出的参考信号另外一路送入R分频器5进行参考分频，输出信号送入鉴相器6的参考输入端(REF)做参考鉴相信号；R分频器5、鉴相器6、环路滤波器7、恒温晶体振荡器12、耦合器13、N分频器15组成的锁相环路中的压控振荡器选用恒温晶体振荡器12(OXCO)，恒温晶体振荡器12输出信号通过耦合器13后，主路直接输出射频信号F_RF；耦合端通过N分频器15整数分频后送入鉴相器6的RF输入端进行鉴相；鉴相器6的CP输出端输出与R分频器与N分频器的输出信号成正比的误差信号，环路滤波器7将相位误差转换为电压信号，送至恒温晶体振荡器调谐其输出频率，当两鉴相信号(R分频器与N分频器的输出信号)频率相等，鉴相器输出稳定的相位差，环路锁定，通过环路进行锁定，将参考信号的频率特性传递到电路的输出端，达到“共时基”电路的目的；此时公式1成立(其中F_REF为参考输入信号，F_RF为射频输出信号)；

(6)当无外参考信号输入时，即“外参考输入通路1”和“FPGA/ARM模拟通路2”均无信号输入，即整个电路中外参考输入通路1、FPGA/ARM模拟通路2、通道控制电路3、通道选择电路4、R分频器5、鉴相器6、环路滤波器7这七个设备不工作，二选一开关9打在D/A控制器10的输入端，通过D/A控制器直接进行OCXO调谐。二选一开关9切换到D/A控制器输入端，通过Control_C控制D/A控制器的输出来直接调谐恒温晶体振荡器12；同时，D/A控制器的输出端送入比较器电路11中比较器的正向输入端；二选一开关9的输出信号一路送入恒温晶体振荡器12进行压控振荡器调谐，一路送入比较器电路的负向输入端；比较器电路的输出端送入锁相判断电路14中3输入异或门的输入端；

当环路进行锁相时，将D/A控制器输出调节至最高，此时环路滤波器输出的电路调谐电平小于D/A控制器输出电平，比较器电路11输出为低电平，当无参考信号时，二选一开关切换到D/A控制器的输出端，这样比较器电路11的正负输入端电压相同，比较器输出为高电平。

通过上述分析，当环路锁相时，比较器输出为低电平，D触发器输出为低电平，鉴相器的MUX输出为高电平，锁相判断电路中的2输入或门输入为高电平，这样最终的3输入异或门输出为高电平，光敏二极管不亮；

当环路不锁相时，比较器输出为高电平，D触发器输出为高电平，鉴相器的MUX输出为低电平，锁相判断电路中的2输入或门输出为低电平，这样最终的3输入异或门输出为低电平，光敏二极管点亮；具体的控制逻辑见表2。

可见，根据比较器电路的不同输出电平，判断锁相环路是否工作。

(7)比较器电路11中通过Control_D控制信号控制比较器的工作状态；

(8)当环路锁定后，鉴相器6的锁相判断端(MUX)输出高电平信号，送入锁相判断电路14；锁相判断电路由D触发器、2输入或门和3输入异或门组成，同时通过Control_E信号控制2输入或门和D触发器的清零端(CLR)；最终D触发器和2输入或门的输出端送入3输入异或门(XOR)电路中进行环路锁定判断；锁相标志信号采用光敏二极管，如果环路未锁定，二极管亮起。

本申请中，锁相环中的压控振荡器直接选用恒温晶体振荡器12，替代锁相环路中的压控振荡器，当无外参考信号时，通过D/A直接置数，不影响输出信号指标，同时提高电路稳定性；电路中预留的FPGA/ARM模拟通路用于不同参考频率的调试，大大降低了电路的调试难度；同时，为保证在外参考信号输入时因外部参考信号噪声差引起的系统噪声恶化，将环路滤波器7的环路带宽ω_c调节到1kHz以内，即ω_c≤1kHz，最大可能的保障输出信号F_RF的近端相噪保留恒温晶体振荡器12的特性，只取外部参考信号的频率稳定度指标，保证电路共时基的作用。

电路中通过在环路中引入R分频器5和N分频器15，对参考输入信号和恒温晶体振荡器12的反馈信号分频，获得相同的鉴相频率，保障输入信号为任意的可变参考源信号。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.基于任意可变参考源的自检测共时基电路，其特征是，包括与外参考输入通路及模拟通路相连的通道选择电路，所述通道选择电路输出至锁相环路，当锁相环路中鉴相器的两鉴相信号频率相等，鉴相器输出稳定的相位差，锁相环路锁定，将参考信号的频率特性传递至电路的输出端，实现共时基；

所述鉴相器还与锁相判断电路相连，当环路锁定后，鉴相器的锁相判断端输出高电平信号，送入锁相判断电路；锁相判断电路由D触发器、2输入或门和3输入异或门组成，同时控制2输入或门和D触发器的清零端；最终D触发器和2输入或门的输出端送入3输入异或门电路中进行环路锁定判断；锁相标志信号采用光敏二极管，如果环路未锁定，二极管亮起。

2.如权利要求1所述的基于任意可变参考源的自检测共时基电路，其特征是，所述通道选择电路的输出端分两路，一路连接至开关控制电路的输入端，一路连接至锁相环路，所述开关控制电路的输出端连接至锁相环路的二选一开关；

所述锁相环路包括依次相连的第一分频器、鉴相器、环路滤波器、二选一开关、恒温晶体振荡器及耦合器，与耦合器相连的第二分频器连接至鉴相器；

所述第一分频器输出信号送入鉴相器的参考输入端做参考鉴相信号，所述耦合器通过第二分频器整数分频后送入鉴相器的输入端进行鉴相，鉴相器的输出端输出与两种信号成正比的误差信号，环路滤波器将相位误差转换为电压信号，送至恒温晶体振荡器调谐其输出频率，当两鉴相信号频率相等，鉴相器输出稳定的相位差，环路锁定，所述恒温晶体振荡器输出信号通过耦合器后直接输出射频输出信号。

3.如权利要求1所述的基于任意可变参考源的自检测共时基电路，其特征是，所述外参考输入通路对外部参考时钟信号进行限幅、滤波后，送入运放电路搭成的比较器电路，产生TTL时钟信号，送入通道选择电路的一路输入端；

所述模拟通路对数字电路产生的时钟信号进行限幅、滤波后，送入运放电路搭成的比较器电路，同样产生TTL时钟信号，送入通道选择电路的另外一路输入端。

4.如权利要求1所述的基于任意可变参考源的自检测共时基电路，其特征是，所述外参考输入通路及模拟通路的比较器电路均与通道控制电路相连，所述通道控制电路中通过两路信号控制外参考输入通路及模拟通路中比较器的工作。

5.如权利要求1所述的基于任意可变参考源的自检测共时基电路，其特征是，所述通道选择电路输出的参考信号分为两路，一路通过开关控制电路进行半波整流，其中开关控制电路的二极管用于限幅以及反向隔离，电阻电容用于电流整形，将交流信号通过电容电阻充放电产生高电平，控制二选一开关的开关通路切换到环路滤波器的输出端，所述通道选择电路输出的参考信号另外一路送入第一分频器进行参考分频。

6.如权利要求2所述的基于任意可变参考源的自检测共时基电路，其特征是，所述二选一开关还与D/A控制器相连，所述二选一开关在无外参考信号输入时切换到D/A控制器输入端，通过控制D/A控制器的输出来直接调谐恒温晶体振荡器；同时，D/A控制器的输出端送入比较器电路中比较器的正向输入端；

二选一开关的输出信号一路送入恒温晶体振荡器进行压控振荡器调谐，一路送入比较器电路的负向输入端；比较器电路的输出端送入锁相判断电路中3输入异或门的输入端；当环路进行锁相时，D/A控制器输出信号与电路调谐信号输入电平不同，当无参考信号时，比较器的两输入信号相同，根据比较器的不同输出电平，判断锁相环路是否工作。

7.基于任意可变参考源的自检测共时基系统，其特征是，所述系统包括所述权利要求1-6任一所述的基于任意可变参考源的自检测共时基电路，其中通道控制电路的控制信号、D/A控制器的输入控制信号、比较器电路的控制信号、锁相判断电路中的2输入或门和D触发器的控制信号均有控制器控制，所述控制器可为现场可编程门阵列FPGA、ARM处理器或中央处理器CPU。

8.如权利要求7所述的基于任意可变参考源的自检测共时基系统，其特征是，包括：

外部参考时钟通过外参考输入通路后，产生时钟信号，送入通道选择电路的一路输入端；

数字电路产生的时钟信号送入模拟通路后，产生时钟信号，送入通道选择电路的另外一路输入端；

通道选择电路输出的参考信号分为两路，一路至开关控制电路控制二选一开关的开关通路切换到环路滤波器的输出端；

通道选择电路输出的参考信号另外一路送入第一分频器进行参考分频，输出信号送入鉴相器的参考输入端做参考鉴相信号；耦合端通过第二分频器整数分频后送入鉴相器的输入端进行鉴相；

鉴相器的输出端输出与两种信号成正比的误差信号，环路滤波器将相位误差转换为电压信号，送至恒温晶体振荡器调谐其输出频率，当两鉴相信号频率相等，鉴相器输出稳定的相位差，环路锁定；

当环路锁定后，鉴相器的锁相判断端MUX输出高电平信号，送入锁相判断电路；锁相判断电路进行环路锁定判断；锁相标志信号采用光敏二极管，如果环路未锁定，二极管亮起。

9.如权利要求8所述的基于任意可变参考源的自检测共时基系统，其特征是，当无外参考信号输入时，二选一开关切换到D/A控制器输入端，通过控制D/A控制器的输出来直接调谐恒温晶体振荡器；同时，D/A控制器的输出端送入比较器电路中比较器的正向输入端；

二选一开关的输出信号一路送入恒温晶体振荡器进行压控振荡器调谐，一路送入比较器电路的负向输入端；比较器电路的输出端送入锁相判断电路；当环路进行锁相时，D/A控制器输出信号与电路调谐信号输入电平不同，当无参考信号时，比较器的两输入信号相同，根据比较器的不同输出电平，判断锁相环路是否工作。

Images