CN106027041A - 一种高性能自检测外参考时基电路及其实现方法 - Google Patents

一种高性能自检测外参考时基电路及其实现方法 Download PDF

Info

Publication number
CN106027041A
CN106027041A CN201610318771.4A CN201610318771A CN106027041A CN 106027041 A CN106027041 A CN 106027041A CN 201610318771 A CN201610318771 A CN 201610318771A CN 106027041 A CN106027041 A CN 106027041A
Authority
CN
China
Prior art keywords
external reference
circuit
signal
reference signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610318771.4A
Other languages
English (en)
Other versions
CN106027041B (zh
Inventor
王李飞
张宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 41 Institute
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201610318771.4A priority Critical patent/CN106027041B/zh
Publication of CN106027041A publication Critical patent/CN106027041A/zh
Application granted granted Critical
Publication of CN106027041B publication Critical patent/CN106027041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider

Abstract

本发明公开了一种高性能自检测外参考时基电路及其实现方法，包括：依次串联连接的外参考滤波放大电路、外参考自检测电路、外参考鉴相滤波电路、二选一开关以及恒温晶体振荡器；外参考自检测电路的输出端连接二选一开关的选择控制端；外参考鉴相滤波电路的输出端连接二选一开关的其中一个输入端；在外参考信号输入时，外参考滤波放大电路将外参考信号滤波放大后分成两路，其中一路与外参考鉴相滤波电路连接，另外一路与外参考自检测电路连接，控制二选一开关切换至外参考鉴相滤波电路输出端使得外参考信号进行环路锁相。本发明有益效果：即便在有外参考信号输入的情况下，整机也可以通过FPGA控制自行选择是否使用外参考信号。

Description

一种高性能自检测外参考时基电路及其实现方法
技术领域
本发明涉及测量仪器电路技术领域，尤其涉及一种高性能自检测外参考时基电路及其实现方法。
背景技术
在各类测试仪器的使用中，外参考时基电路以及可控参考源发生电路是测量仪器的必备电路。因此该电路的智能性、灵活性对测量仪器的测量精度以及实用性影响很大。
现阶段的外参考时基电路主要通过下列方式实现：
传统的外参考时基电路是通过下列方式产生：通过上位机控制一个二选一开关选择整机使用内部参考时钟还是外部参考时钟，当二选一开关选择内部参考时钟时，选用高相位噪声、高频率稳定度等高性能的恒温晶体振荡器作为整机的参考信号，供给整机后续电路使用。当二选一开关选择外部参考时钟时，选用外部测量仪器提供的参考信号作为整机的参考信号。经过二选一开关的参考信号经过后续的放大滤波等处理供给整机后端电路使用。
外参考时基电路选用二选一开关，通过内置高相位噪声、高稳定度的恒温晶振，通过开关切换锁相环的参考鉴相信号，在获得高性能的本地参考源信号的同时，使电路具备与外部共时基的特性，同时整个环路需要指标相对比较好的压控振荡器作为锁相环路的振荡器。
可以看出这种方法电路成本比较高，同时在切换到外参考输入作为鉴相信号时电路无法自行判断，通过锁相环路产生的参考源电路输出不可控。
另外，因为目前的参考时钟主要为10MHz，伴随着100MHz参考信号的使用越来越多，自带100MHz参考信号的测量仪器也越来越多。因此，亟需构建一个100MHz的锁相环产生电路，最终可以产生10MHz和100MHz两种参考信号，以满足客户的不同需求。
因此，针对外参考时基电路和参考源发生电路，现有技术主要面临以下三个方面的不足：
第一：在外参考时基电路中，上位机只能通过控制二选一开关进行外参考与内参考信号的切换，即便切换到外参考信号输入状态，也无法直接判断外参考信号是否输入。
第二：整个电路中需要一个高性能的恒温晶振和压控振荡器，相对而言电路的成本比较高。
第三：在参考源发生电路中，上位机无法通过简单的控制达到对参考源信号的发生控制。
发明内容
本发明为了解决上述问题，提出了一种高性能自检测外参考时基电路及其实现方法，当电路切换到外参考模式时，电路可实现自锁相以及外参考信号自判断功能，无外参考信号输入时，通过FPGA进行D/A(数模)控制以及开关控制实现高性能参考源信号的发生控制。
为实现上述目的，本发明采用下述技术方案：
一种高性能自检测外参考时基电路，包括：依次串联连接的外参考滤波放大电路、外参考自检测电路、外参考鉴相滤波电路、二选一开关以及恒温晶体振荡器；所述外参考自检测电路的输出端连接二选一开关的选择控制端；所述外参考鉴相滤波电路的输出端连接二选一开关的其中一个输入端；
在外参考信号输入时，所述外参考滤波放大电路将外参考信号滤波放大后分成两路，其中一路与外参考鉴相滤波电路连接，另外一路与外参考自检测电路连接，控制所述二选一开关切换至所述外参考鉴相滤波电路输出端使得外参考信号进行环路锁相。
进一步地，还包括：控制所述外参考滤波放大电路通断的开关控制。
进一步地，还包括：所述二选一开关的另一个输入端连接用于调节恒温晶体振荡器输出频率的D/A电压调谐端；没有外参考信号输入或者外参考滤波放大电路不导通时，所述二选一开关切换至所述D/A电压调谐端。
进一步地，还包括：可控参考源发生电路；所述可控参考源发生电路经过功分器与恒温晶体振荡器串联连接；所述恒温晶体振荡器为100MHz恒温晶体振荡器；
所述功分器的输出端分成两路，第一支路经过滤波后直接输出100MHz参考信号；第二支路经过10分频后又分成两支路，其中一路作为锁相环的反馈信号参与环路鉴相，另外一路通过改变FPGA来控制是否输出10MHz参考信号。
进一步地，所述第二支路具体包括：10分频器、第二与非门、第三与非门和滤波电路；
所述第二与非门的第一输入端连接10分频器的输出端，第二与非门的第二输入端连接高电平信号；第二与非门的输出端分成两路：一路连接外参考自检测电路，另一路连接第三与非门的第二输入端，所述第三与非门的第一输入端连接FPGA信号，第三与非门的输出端经过滤波电路后输出。
进一步地，所述外参考滤波放大电路包括：滤波电路、运算放大电路以及第一小功率三极管；
所述滤波电路连接运算放大电路的正极输入端，所述运算放大电路的输出端分别连接外参考自检测电路与外参考鉴相滤波电路，所述第一小功率三极管的集电极与运算放大电路连接，第一小功率三极管的基极连接FPGA信号，第一小功率三极管的发射极接地。
进一步地，所述外参考自检测电路包括：肖特基双二极管，通过对外参考信号进行整流得到高电平信号，控制所述二选一开关切换至所述外参考鉴相滤波电路输出端使得外参考信号进行环路锁相。
进一步地，所述外参考自检测电路包括：串联连接的鉴相器PD和环路滤波器LPF；鉴相器产生的两路鉴相信号PD_R和PD_F通过与非门电路和第二小功率三极管后引出测试端，通过判断测试端的高低电平来判断外参考信号是否正常输入以及环路是否正常锁相。
所述鉴相器PD是由第一D触发器，第二D触发器和第一与非门搭建而成的低数字噪声分立鉴相器。
一种高性能自检测外参考时基电路的实现方法，包括：
当有外参考信号输入时，外参考信号经过滤波电路、放大电路后分成两路，其中一路作为锁相环的参考信号进行环路鉴相，另外一路通过控制二选一开关使得环路鉴相信号的输出端输入到恒温晶体振荡器，调节恒温晶体振荡器的输出频率；
通过FPGA控制三极管的通断来控制放大电路是否工作，即控制外参考信号是否成功输入；
当无外参考信号输入时，FPGA通过控制D/A转换器产生调谐电压输入恒温晶体振荡器，调节恒温晶体振荡器的输出频率。
进一步地，恒温晶体振荡器的输出信号经过功分器后输出两路信号，其中一路经过滤波后直接输出恒温晶体振荡器的原始频率参考信号；另外一路经过分频后分别输出锁相环的反馈信号和分频后的频率参考信号。
本发明的有益效果是：
(1)即便在有外参考信号输入的情况下，整机也可以通过FPGA控制自行选择是否使用外参考信号。
(2)整机在选择外参考信号输入的前提下，电路自身可以判断外参考信号是否正常输入以及环路是否正常工作。
(3)整机可通过FPGA自行控制10MHz参考信号输出而不会影响参考信号指标。
附图说明
图1为本发明电路结构示意图；
其中，1.第一滤波电路，2.外参考运算放大电路，3.第一硅NPN型小功率三极管，4.第一D触发器，5.第二D触发器，6.第一与非门，7.环路滤波器，8.肖特基双二极管，9.D/A转换器，10.二选一开关，11.恒温晶体振荡器，12.功分器，13.第二滤波电路，14.10分频器，15.第二与非门，16.第三与非门，17.第三滤波电路，18.第四与非门，19.第二硅NPN型小功率三极管，20.锁相判断端口。
具体实施方式
下面结合附图与实施例对本发明作进一步说明。
一种高性能自检测外参考时基电路，包括：依次串联连接的外参考滤波放大电路、外参考自检测电路、外参考鉴相滤波电路、二选一开关10以及恒温晶体振荡器11；所述外参考自检测电路的输出端连接二选一开关10的选择控制端；所述外参考鉴相滤波电路的输出端连接二选一开关10的其中一个输入端；
在外参考信号输入时，所述外参考滤波放大电路将外参考信号滤波放大后分成两路，其中一路与外参考鉴相滤波电路连接，另外一路与外参考自检测电路连接，控制所述二选一开关10切换至所述外参考鉴相滤波电路输出端使得外参考信号进行环路锁相。二选一开关10的另一个输入端连接用于调节恒温晶体振荡器11输出频率的D/A电压调谐端；没有外参考信号输入或者外参考滤波放大电路不导通时，二选一开关10切换至所述D/A电压调谐端。
外参考滤波放大电路包括：第一滤波电路1、运算放大电路2以及第一小功率三极管；第一滤波电路1连接运算放大电路2的正极输入端，运算放大器2的输出端分别连接外参考自检测电路与外参考鉴相滤波电路，第一小功率三极管的集电极与运算放大电路2连接，第一小功率三极管的基极连接FPGA信号，第一小功率三极管的发射极接地。
外参考自检测电路包括：肖特基双二极管8，通过对外参考信号进行整流得到高电平信号，控制二选一开关10切换至所述外参考鉴相滤波电路输出端使得外参考信号进行环路锁相。
外参考鉴相滤波电路包括：串联连接的鉴相器PD和环路滤波器LPF；鉴相器产生的两路鉴相信号PD_R和PD_F通过与第四与非门18电路和第二小功率三极管后引出锁相判断端口20，通过锁相判断端口20的高低电平来判断外参考信号是否正常输入以及环路是否正常锁相。
还包括可控参考源发生电路；可控参考源发生电路经过功分器12与恒温晶体振荡器11串联连接；恒温晶体振荡器11为100MHz恒温晶体振荡器；
功分器12的输出端分成两路，第一支路经过第二滤波电路13滤波后直接输出100MHz参考信号；第二支路经过10分频后又分成两支路，其中一路作为锁相环的反馈信号参与环路鉴相，另外一路通过FPGA来控制是否输出10MHz参考信号。
第二支路具体包括：10分频器14、第二与非门15、第三与非门16和滤波电路；第二与非门15的第一输入端连接10分频器14的输出端，第二与非门15的第二输入端连接高电平；第二与非门15的输出端分成两路：一路连接外参考自检测电路，另一路连接第三与非门16的第二输入端，第三与非门16的第一输入端连接FPGA信号，第三与非门16的输出端经过第三滤波电路17后输出。
下面对本发明的电路结构作进一步的说明：
当有外参考信号输入时，使用锁相环电路。10MHz外参考信号经过滤波电路后，送入运算放大器后信号经过放大，之后一路送到鉴相器PD参与锁相环路鉴相，另外一路经过肖特基双二极管8进行整流，生成高电平送到二选一开关10的开关选择端，控制开关自动切换到环路滤波器7输出端进行环路锁相。同时电路中添加第一硅NPN型小功率三极管3，使用FPGA控制三极管的通断来控制运算放大器是否工作，这样即使有外参考信号输入的情况下，整机也可以自行决定是否与外部测量仪器共时基使用。
锁相环电路主要由鉴相器(PD)、环路滤波器(LPF)、压控振荡器(VCO)和计数分频器(N)组成。首先将压控振荡器(VCO)的输出信号100MHz经过计数分频器10分频，送到鉴相器。鉴相器中同时输入10MHz的参考信号，鉴相器输出与两种信号相位差成正比的误差信号。LPF将PD输出的相位误差信号转换为电压信号，并送至VCO的输入端调节VCO的输出频率，当VCO的反馈分频信号与参考信号相同时，环路锁定。这种方法获得的合成源，输出信号频率稳定度直接由参考信号决定，因此可以获得同参考信号相同的高稳定度信号。这里得到的100MHz可以通过10分频或直接输出作为整机的参考源。
锁相环路的振荡器选用频率稳定度、相位噪声等指标极高的100MHz恒温晶体振荡器11OCXO，这样，在无外参考信号输入时，直接使用FPGA控制数模转换芯片D/A转换器9来调节振荡器的调谐电压即可得到高性能的信号作为整机的基准信号。OCXO的输入信号经过功分器12后，一路经第二滤波电路13直接输出，作为100MHz参考信号使用。
另外一路经过10分频后，再分别经过两个与非门电路分为两路，一路10MHz信号作为锁相环的反馈信号参与环路鉴相。当外参考时钟与反馈信号频率相同时，通过由两触发器和与非门电路等分立器件组成的鉴相器PD以及环路滤波器7产生调谐电压调节OCXO直到环路锁定，这样达到与外参考共时基的目的。通过鉴相器产生的另外两路鉴相信号通过与非门电路以及第二硅NPN型小功率三极管19电路之后通过引出测试端可供上位机进行锁相判断，即外参考信号输入的判断及环路锁相判断。这样上位机可直观地对外参考信号进行检测；
另外一路10MHz信号通过与非门电路受控于FPGA，当FPGA为低电平时，10MHz信号经过与非门之后输出为高电平；当FPGA为高电平时，10MHz信号经过与非门之后正常输出，这样达到可控参考源的目的。经过与非门电路的10MHz信号经过滤波电路之后作为整机的10MHz参考输出信号。
因为参考信号的噪声非常低，同时锁相环电路中鉴相器的数字噪声会恶化信号的噪声指标，所以一般的参考电路锁相环路中通常选用分立器件组成的鉴相器进行环路鉴相，本发明中使用第一D触发器4、第二D触发器5和第一与非门6组成电路的鉴相器PD，这样相对于集成锁相芯片可以有效降低鉴相器的数字噪声，优化输出信号的噪声指标。
本发明的外参考滤波放大电路：当10MHz外参考信号输入时，首先经过运算放大器进行信号放大，一路进行环路鉴相，另外一路经过肖特基双二极管8进行整流转换为高电平，控制振荡器调谐端开关进行切换，这样在外参考输入的情况下电路自动切换到鉴相端进行锁相。同时添加三极管开关电路，使用FPGA进行控制，这样即便在有外参考输入的状态下，整机仍然可以自行选择是否使用外参考信号。
本发明的10MHz参考源可控输出回路：使用与非门以及FPGA控制信号对10MHz的外参考信号进行输出控制，当FPGA控制端为低电平时，无参考信号输出，当FPGA为高电平时，10MHz参考源信号经过滤波电路后正常输出。
本发明的外参考自检测电路：当有外参考信号输入时，使用分立鉴相器产生的另外两路鉴相信号经过与非门电路以及三极管电路后引出测试端，可以通过判断测试端的高低电平来判断外参考信号是否正常输入以及环路是否正常锁相。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (10)

1.一种高性能自检测外参考时基电路，其特征是，包括：依次串联连接的外参考滤波放大电路、外参考自检测电路、外参考鉴相滤波电路、二选一开关以及恒温晶体振荡器；所述外参考自检测电路的输出端连接二选一开关的选择控制端；所述外参考鉴相滤波电路的输出端连接二选一开关的其中一个输入端；
在外参考信号输入时，所述外参考滤波放大电路将外参考信号滤波放大后分成两路，其中一路与外参考鉴相滤波电路连接，另外一路与外参考自检测电路连接，控制所述二选一开关切换至所述外参考鉴相滤波电路输出端使得外参考信号进行环路锁相。
2.如权利要求1所述的一种高性能自检测外参考时基电路，其特征是，还包括：控制所述外参考滤波放大电路通断的开关控制电路。
3.如权利要求1所述的一种高性能自检测外参考时基电路，其特征是，还包括：所述二选一开关的另一个输入端连接用于调节恒温晶体振荡器输出频率的D/A电压调谐端；没有外参考信号输入或者外参考滤波放大电路不导通时，所述二选一开关切换至所述D/A电压调谐端。
4.如权利要求1所述的一种高性能自检测外参考时基电路，其特征是，还包括：可控参考源发生电路；所述可控参考源发生电路经过功分器与恒温晶体振荡器串联连接；所述恒温晶体振荡器为100MHz恒温晶体振荡器；
所述功分器的输出端分成两路，第一支路经过滤波后直接输出100MHz参考信号；第二支路经过10分频后又分成两支路，其中一路作为锁相环的反馈信号参与环路鉴相，另外一路通过改变FPGA来控制是否输出10MHz参考信号。
5.如权利要求4所述的一种高性能自检测外参考时基电路，其特征是，所述第二支路具体包括：10分频器、第二与非门、第三与非门和滤波电路；
所述第二与非门的第一输入端连接10分频器的输出端，第二与非门的第二输入端连接高电平信号；第二与非门的输出端分成两路：一路连接外参考自检测电路，另一路连接第三与非门的第二输入端，所述第三与非门的第一输入端连接FPGA信号，第三与非门的输出端经过滤波电路后输出。
6.如权利要求1所述的一种高性能自检测外参考时基电路，其特征是，所述外参考滤波放大电路包括：滤波电路、运算放大电路以及第一小功率三极管；
所述滤波电路连接运算放大电路的正极输入端，所述运算放大电路的输出端分别连接外参考自检测电路与外参考鉴相滤波电路，所述第一小功率三极管的集电极与运算放大电路连接，第一小功率三极管的基极连接FPGA信号，第一小功率三极管的发射极接地。
7.如权利要求1所述的一种高性能自检测外参考时基电路，其特征是，所述外参考自检测电路包括：肖特基双二极管，通过对外参考信号进行整流得到高电压信号，控制所述二选一开关切换至所述外参考鉴相滤波电路输出端使得外参考信号进行环路锁相。
8.如权利要求1所述的一种高性能自检测外参考时基电路，其特征是，所述外参考自检测电路包括：串联连接的鉴相器PD和环路滤波器LPF；鉴相器产生的两路鉴相信号PD_R和PD_F通过与非门电路和第二小功率三极管后引出测试端，通过判断测试端的高低电平来判断外参考信号是否正常输入以及环路是否正常锁相。
9.一种如权利要求1所述的高性能自检测外参考时基电路的实现方法，其特征是，包括：
当有外参考信号输入时，外参考信号经过滤波电路、放大电路后分成两路，其中一路作为锁相环的参考信号进行环路鉴相，另外一路通过控制二选一开关的输出使得环路鉴相信号的输出端输入到恒温晶体振荡器，调节恒温晶体振荡器的输出频率；
通过FPGA控制三极管的通断来控制放大电路是否工作，即控制外参考信号是否成功输入；
当无外参考信号输入时，FPGA通过控制D/A转换器产生调谐电压输入恒温晶体振荡器，调节恒温晶体振荡器的输出频率。
10.如权利要求9所述的一种高性能自检测外参考时基电路的实现方法，其特征是，恒温晶体振荡器的输出信号经过功分器后输出两路信号，其中一路经过滤波后直接输出恒温晶体振荡器的原始频率参考信号；另外一路经过分频后分别输出锁相环的反馈信号和分频后的频率参考信号。
CN201610318771.4A 2016-05-12 2016-05-12 一种高性能自检测外参考时基电路及其实现方法 Active CN106027041B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610318771.4A CN106027041B (zh) 2016-05-12 2016-05-12 一种高性能自检测外参考时基电路及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610318771.4A CN106027041B (zh) 2016-05-12 2016-05-12 一种高性能自检测外参考时基电路及其实现方法

Publications (2)

Publication Number Publication Date
CN106027041A true CN106027041A (zh) 2016-10-12
CN106027041B CN106027041B (zh) 2019-03-05

Family

ID=57100746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610318771.4A Active CN106027041B (zh) 2016-05-12 2016-05-12 一种高性能自检测外参考时基电路及其实现方法

Country Status (1)

Country Link
CN (1) CN106027041B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107707253A (zh) * 2017-11-10 2018-02-16 中国电子科技集团公司第四十研究所 基于任意可变参考源的自检测共时基电路、系统及方法
CN109510622A (zh) * 2018-12-25 2019-03-22 成都前锋电子仪器有限责任公司 一种用于射频合成源的参考电路系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911496A (zh) * 2007-12-25 2010-12-08 日本电波工业株式会社 振荡频率控制电路
CN102970093A (zh) * 2012-11-02 2013-03-13 中国电子科技集团第四十一研究所 兼容多种时钟的同步系统及其同步方法
CN103067001A (zh) * 2011-10-24 2013-04-24 中国科学院微电子研究所 高效率射频电源的相位同步电路
CN103501179A (zh) * 2013-09-25 2014-01-08 中国电子科技集团公司第四十一研究所 一种用于微波信号发生器的外参考电路及信号生成方法
US20140111257A1 (en) * 2012-10-22 2014-04-24 Mediatek Inc. Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator
CN104135252A (zh) * 2014-07-14 2014-11-05 中国电子科技集团公司第四十一研究所 一种低噪声任意外部参考时基电路及时基产生方法
CN104539286A (zh) * 2014-12-10 2015-04-22 深圳市国微电子有限公司 基频时钟产生电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911496A (zh) * 2007-12-25 2010-12-08 日本电波工业株式会社 振荡频率控制电路
CN103067001A (zh) * 2011-10-24 2013-04-24 中国科学院微电子研究所 高效率射频电源的相位同步电路
US20140111257A1 (en) * 2012-10-22 2014-04-24 Mediatek Inc. Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator
CN102970093A (zh) * 2012-11-02 2013-03-13 中国电子科技集团第四十一研究所 兼容多种时钟的同步系统及其同步方法
CN103501179A (zh) * 2013-09-25 2014-01-08 中国电子科技集团公司第四十一研究所 一种用于微波信号发生器的外参考电路及信号生成方法
CN104135252A (zh) * 2014-07-14 2014-11-05 中国电子科技集团公司第四十一研究所 一种低噪声任意外部参考时基电路及时基产生方法
CN104539286A (zh) * 2014-12-10 2015-04-22 深圳市国微电子有限公司 基频时钟产生电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107707253A (zh) * 2017-11-10 2018-02-16 中国电子科技集团公司第四十研究所 基于任意可变参考源的自检测共时基电路、系统及方法
CN107707253B (zh) * 2017-11-10 2020-09-29 中国电子科技集团公司第四十一研究所 基于任意可变参考源的自检测共时基电路、系统及方法
CN109510622A (zh) * 2018-12-25 2019-03-22 成都前锋电子仪器有限责任公司 一种用于射频合成源的参考电路系统

Also Published As

Publication number Publication date
CN106027041B (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
von Kaenel A high-speed, low-power clock generator for a microprocessor application
CN108736889A (zh) 低杂散\低相噪频率综合器
DE60115158T2 (de) Hochfrequenz-Oszillator
CN105099406B (zh) 可调谐频率-电压受控振荡器
CN107534444A (zh) 为锁相环生成可重构的小数分频频率
CN102684685B (zh) 锁相回路及其方法
US8102196B1 (en) Programmable dual phase-locked loop clock signal generator and conditioner
CN203574618U (zh) 基于宽带频率合成器adf4351射频信号源
CN106027041A (zh) 一种高性能自检测外参考时基电路及其实现方法
CN108988855A (zh) 注入锁定振荡器系统和方法
CN110417406A (zh) 采用集成多段式宽带vco实现宽带频率源的数字锁相环
CN102545836B (zh) 一种频率产生单元及其频率快速锁定方法
CN108037332B (zh) 多通道参考时钟发生模块
CN105827240A (zh) 应用于铷原子钟的低相噪6.8GHz频率源
CN106533437A (zh) 一种宽带细步进频率源电路
CN101567689B (zh) 一种基于等效鉴相频率的锁相环
CN106027044B (zh) 一种多环频率合成器预置频率自动校准系统及方法
CN105634483A (zh) 一种用于汞离子微波频标的毫米波频率源
CN106547007A (zh) 一种双通道多模导航射频接收电路
CN105356878B (zh) 一种改进的三环宽带频率综合器的实现方法和装置
CN104660253B (zh) 一种具有锁相环的测量装置
CN106936428A (zh) 锁相环电路中自动频率控制的实现方法
CN206649165U (zh) 一种双通道多模导航射频接收电路
CN208623647U (zh) 锁相环电路
CN102684689B (zh) 基于dds实现宽带微波本振多环频率合成装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant