CN102684689B - 基于dds实现宽带微波本振多环频率合成装置及方法 - Google Patents
基于dds实现宽带微波本振多环频率合成装置及方法 Download PDFInfo
- Publication number
- CN102684689B CN102684689B CN201210138931.9A CN201210138931A CN102684689B CN 102684689 B CN102684689 B CN 102684689B CN 201210138931 A CN201210138931 A CN 201210138931A CN 102684689 B CN102684689 B CN 102684689B
- Authority
- CN
- China
- Prior art keywords
- frequency
- ring
- signal
- integrated
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了基于DDS实现宽带微波本振多环频率合成装置及方法,使用高性能直接数字频率合成芯片替代通用多环频率合成中小数环,简化本振窄带频率扫描的环路设计;同时在本振宽带扫描时采用基于DDS的单环锁相频率合成技术。本发明针对宽带微波本振的多环锁相频率合成的复杂性及宽带扫描的开环特性,使用DDS替代小数分频简化了设计、实现难度小、调试方便并降低了成本;在宽带快速扫描时VCO环路也处于锁定状态,极大地提高了宽带本振信号输出频率精度。
Description
技术领域
本发明涉及微波本振多环频率合成方法,尤其涉及利用DDS实现微波本振多环频率合成方法。
背景技术
宽带微波本振是当前接收机和发射机设计的关键技术,宽带微波本振对整机的许多重要技术指标有着重要影响,如频率精度、频率分辨率、频率覆盖范围、寄生响应和单边带噪声等。
宽带微波本振合成技术发展经历了开放式、多环锁频和多环锁相,为达到高性能的测试要求,高性能宽带本振一般采用复杂的多环锁相频率合成本振技术,进一步提高频率稳定度及本振相噪指标。多环频率合成本振由四个主要环路组成,即参考环、小数环、取样环和VCO环,采用多环结构实现频率的微步进。多环锁相频率合成实现原理框图如图1所示,参考环提供小数环和取样环需要鉴相参考信号;小数环提供VCO环的鉴相参考,VCO的输出频率分辨率与小数环一致;取样环产生高指标的取样本振信号,经取样器与VCO输出信号混频产生60MHz~96MHz取样中频,与小数环输出10分频信号鉴相,将鉴相误差进行积分,产生的误差电压控制VCO输出频率。在此需要指出的是,此多环锁相结构的频率合成只在频率扫描范围较小(一般扫宽小于10MHz,以下简称为“窄带扫描”,当扫宽大于10MHz,以下简称为“宽带扫描”)时适用;在大扫宽情况下,为了保证扫描速度VCO环路一般工作在开环状态,频率输出精度相对较差。
发明内容
本发明目的是在窄带扫描时不降低本振信号技术指标前提下,简化多环锁相频率合成设计,同时针对宽带扫描开环状态频率精度差的特点,在宽带扫描状态
下利用单环锁相显著提高频率测量精度的特点,提供一种基于DDS实现宽带微波本振多环频率合成装置及方法。
本发明是通过以下技术方案实现的:
一种基于DDS实现宽带微波本振多环频率合成装置,包括窄带扫描多环锁相频率合成环路、宽带扫描单环锁相频率合成环路和FPGA芯片。
所述的窄带扫描多环锁相频率合成环路包括参考环一、取样环一、AD9858集成DDS芯片一和VCO环一,所述的AD9858集成DDS芯片一内集成有鉴相器一,所述的VCO环一与AD9858集成DDS芯片一共用鉴相器一,可以简化设计和调试,所述参考环一输出端的一路多倍频率信号输入进所述AD9858集成DDS芯片一的输入端、另一路多倍频率信号输入进所述取样环一内,还有一路输出信号经过参考环一内的分频器输入进取样环一内,取样环一的输出信号输入进所述VCO环一内的取样器,VCO环一内的耦合器一连接所述取样器的输入端,取样器的输出端连接所述鉴相器一的输入端,本振信号从所述耦合器一的输出端输出。
所述的宽带扫描单环锁相频率合成环路包括参考环二、AD9858集成DDS芯片二和VCO环二,所述AD9858集成DDS芯片二内集成有鉴相器二,所述VCO环二与AD9858集成DDS芯片二共用鉴相器二,可以简化设计和调试,所述的参考环二的输出信号输入进所述鉴相器二,所述VCO环二内的耦合器二通过分频器与AD9858集成DDS芯片二的输入端相连,本振信号从所述耦合器二的输出端输出。
所述的FPGA芯片的输出端分别与所述AD9858集成DDS芯片一、AD9858集成DDS芯片二、VCO环一内的压控振荡器一和VCO环二内的压控振荡器二的输入端相连接。
一种采用上述装置进行基于DDS实现宽带微波本振多环频率合成的方法,包括窄带扫描和宽带扫描两种模式,利用FPGA芯片根据需要进行窄带或宽带扫描开关切换,自动进行频率扫描并产生扫描控制信号,根据本振实际扫描的频率范围进切换;其中,窄带扫描频率合成时,环路由参考环一、取样环一、AD9858集成DDS芯片一和VCO环一组成,由FPGA芯片对AD9858集成DDS芯片一和VCO环一进行频率控制和频率预置,参考环一产生DDS参考时钟及取样环所需的参考信号,AD9858集成DDS芯片一输出产生的信号作为VCO环一的鉴相参考信号与取样器输出的取样中频信号进行鉴相,将鉴相误差进行积分,产生的误差电压控制VCO环一输出本振信号的频率,通过控制AD9858集成DDS芯片一频率变化控制本振信号输出频率的变化;宽带扫描频率合成时,环路由参考环二、AD9858集成DDS芯片二和VCO环二组成,由FPGA芯片对AD9858集成DDS芯片二和VCO环二进行频率控制和频率预置,参考环二产生VCO环二所需的鉴相参考信号,VCO环二输出信号经过分频器后作为AD9858集成DDS芯片二的参考时钟,通过控制AD9858集成DDS芯片二的频率控制字,控制VCO环二输出的本振信号的频率。
本发明的特征还在于:所述窄带扫描扫宽小于10MHz,宽带扫描扫宽大于10MHz;所述参考环一输出端输出信号频率为100MHz,其中一路6倍输出频率信号输入进所述AD9858集成DDS芯片一的输入端、另一路3倍输出频率信号输入进所述取样环一内;所述的取样环一输出的信号频率范围为285MHz到298MHz;所述的AD9858集成DDS芯片一输出的信号频率范围为60MHz到96MHz;所述的VCO环一和VCO环二输出的本振信号频率范围为4GHz到7GHz;所述的VCO环二内的耦合器二通过8分频器与AD9858集成DDS芯片二的输入端相连;扫描时,VCO环一和VCO环二均处于锁定状态,从而达到提高宽带扫描状态VCO环输出频率精度。
本发明的工作原理是:利用高性能AD9858集成DDS芯片,针对DDS输出信号相位噪声远优于其参考信号的特点,在小扫宽状态下将DDS输出信号作为VCO环的鉴相参考,保证多环本振输出信号的指标,同时简化设计;在大扫宽状态下,将VCO环输出信号作为DDS参考时钟,充分利用DDS控制频率输出的便捷性,从而使本振在宽带扫描状态下也处于锁定状态。
参见图2和图3,可以看出环路结构是有差别的,所以在同一器件有不同的输入/出时需要增加选通开关,满足不同扫描模式信号通道切换的需要。
多环频率合成模块是实现高性能宽带本振的关键,本发明采用了DDS代替通用方案中的小数分频实现精密频率调谐。DDS芯片性能指标非常关键,经过综合考虑选取AD公司的AD9858芯片,该芯片支持高达1GHz的参考时钟输入;输出频率刷新速率可达1000,000次/秒,便于扫描频率的快速更新;芯片内置鉴相电路,可以作为VCO环的鉴相器使用。通常,DDS的杂散较大,但通过合理选取输出频率和主环路的滤波器带宽(以2阶环为例,每10倍频程抑制20dB),可以有效降低杂散信号的幅度。为减小DDS输出的抖动,通常采取以下方法:
a、采用高稳定的参考时钟;
b、DDS输出端接滤波器,以抑制非谐波至少在-70dBc;
c、时钟比较器的输入采用差分输入;
作为宽带微波本振,在使用过程中既要输出高质量的信号,同时需要能够快速进行大范围频率扫描,所以设计过程中需要进行同步扫描电路的设计。由于多数系统要求本振的最快扫描速度达到10ms以内,而且在整个一次扫描过程中环路锁定(或跟踪)频率点多达几千个,如果由CPU逐点控制是无法满足扫描时间要求的;所以在设计中采用高性能FPGA芯片实现频率扫描的自动控制,图4给出了本振同步扫描自动频率控制原理框图,在整个扫描过程中,CPU只需要将扫描时间、起始频率、频率步进等扫描参数量化后送给FPGA中相应的寄存器,由CPU触发扫描控制时序进行频率自动扫描。
本发明的优点是:本发明针对宽带微波本振的多环锁相频率合成的复杂性及宽带扫描的开环特性,使用DDS替代小数分频简化了设计、实现难度小、调试方便并降低了成本;在宽带快速扫描时VCO环路也处于锁定状态,极大地提高了宽带本振信号输出频率精度。
附图说明
图1 通用多环锁相频率合成原理框图。
图2 本发明窄带扫描多环锁相频率合成原理框图。
图3 本发明宽带扫描单环锁相频率合成原理框图。
图4 本发明本振同步扫描自动频率控制原理框图。
具体实施方式
一种基于DDS实现宽带微波本振多环频率合成装置,包括窄带扫描多环锁相频率合成环路、宽带扫描单环锁相频率合成环路和FPGA芯片16。
所述的窄带扫描多环锁相频率合成环路如图1所示,包括参考环一1、取样环一2、AD9858集成DDS芯片一3和VCO环一4,所述的AD9858集成DDS芯片一3内集成有鉴相器一5,所述的VCO环一4与AD9858集成DDS芯片一3共用鉴相器一5,可以简化设计和调试,所述参考环一1输出端的一路多倍频率信号输入进所述AD9858集成DDS芯片一3的输入端、另一路多倍频率信号输入进所述取样环一2内,还有一路输出信号经过参考环一1内的分频器输入进取样环一2内,取样环一2的输出信号输入进所述VCO环一4内的取样器6,VCO环一4内的耦合器7一连接所述取样器6的输入端,取样器6的输出端连接所述鉴相器一5的输入端,本振信号从所述耦合器一7的输出端输出。
所述的宽带扫描单环锁相频率合成环路如图3所示,包括参考环二9、AD9858集成DDS芯片二10和VCO环二11,所述AD9858集成DDS芯片二10内集成有鉴相器二12,所述VCO环二11与AD9858集成DDS芯片二10共用鉴相器二12,可以简化设计和调试,所述的参考环二9的输出信号输入进所述鉴相器二12,所述VCO环二11内的耦合器二14通过分频器13与AD9858集成DDS芯片二10的输入端相连,本振信号从所述耦合器二14的输出端输出。
如图4所示,所述的FPGA芯片16的输出端分别与所述AD9858集成DDS芯片一3、AD9858集成DDS芯片二10、VCO环一4内的压控振荡器一8和VCO环二11内的压控振荡器二15的输入端相连接。
一种采用上述装置进行基于DDS实现宽带微波本振多环频率合成的方法,包括窄带扫描和宽带扫描两种模式,利用FPGA芯片16根据需要进行窄带或宽带扫描开关切换,自动进行频率扫描并产生扫描控制信号,根据本振实际扫描的频率范围进切换;其中,窄带扫描频率合成时,环路由参考环一1、取样环一2、AD9858集成DDS芯片一3和VCO环一4组成,由FPGA芯片16对AD9858集成DDS芯片一3和VCO环一4进行频率控制和频率预置,参考环一1产生DDS参考时钟及取样环所需的参考信号,AD9858集成DDS芯片一3输出产生的信号作为VCO环一4的鉴相参考信号与取样器6输出的取样中频信号进行鉴相,将鉴相误差进行积分,产生的误差电压控制VCO环一4输出本振信号的频率,通过控制AD9858集成DDS芯片一3频率变化控制本振信号输出频率的变化;宽带扫描频率合成时,环路由参考环二9、AD9858集成DDS芯片二10和VCO环二11组成,由FPGA芯片16对AD9858集成DDS芯片二10和VCO环二11进行频率控制和频率预置,参考环二9产生VCO环二11所需的鉴相参考信号,VCO环二11输出信号经过分频器13后作为AD9858集成DDS芯片二10的参考时钟,通过控制AD9858集成DDS芯片二10的频率控制字,控制VCO环二11输出的本振信号的频率。
所述窄带扫描扫宽小于10MHz,宽带扫描扫宽大于10MHz;所述参考环一1输出端输出信号频率为100MHz,其中一路6倍输出频率信号输入进所述AD9858集成DDS芯片一3的输入端、另一路3倍输出频率信号输入进所述取样环一2内;所述的取样环一2输出的信号频率范围为285MHz到298MHz;所述的AD9858集成DDS芯片一3输出的信号频率范围为60MHz到96MHz;所述的VCO环一4和VCO环二11输出的本振信号频率范围为4GHz到7GHz;所述的VCO环二11内的耦合器二14通过8分频器13与AD9858集成DDS芯片二10的输入端相连;扫描时,VCO环一4和VCO环二10均处于锁定状态,从而达到提高宽带扫描状态VCO环输出频率精度。
Claims (2)
1.一种基于DDS实现宽带微波本振多环频率合成装置,其特征在于:包括窄带扫描多环锁相频率合成环路、宽带扫描单环锁相频率合成环路和FPGA芯片;
所述的窄带扫描多环锁相频率合成环路包括参考环一、取样环一、AD9858集成DDS芯片一和VCO环一,所述的AD9858集成DDS芯片一内集成有鉴相器一,所述的VCO环一与AD9858集成DDS芯片一共用鉴相器一,所述参考环一输出端的一路多倍频率信号输入进所述AD9858集成DDS芯片一的输入端、另一路多倍频率信号输入进所述取样环一内,还有一路输出信号经过参考环一内的分频器输入进取样环一内,取样环一的输出信号输入进所述VCO环一内的取样器,VCO环一内的耦合器一连接所述取样器的输入端,取样器的输出端连接所述鉴相器一的输入端,本振信号从所述耦合器一的输出端输出;
所述的宽带扫描单环锁相频率合成环路包括参考环二、AD9858集成DDS芯片二和VCO环二,所述AD9858集成DDS芯片二内集成有鉴相器二,所述VCO环二与AD9858集成DDS芯片二共用鉴相器二,所述的参考环二的输出信号输入进所述鉴相器二,所述VCO环二内的耦合器二通过分频器与AD9858集成DDS芯片二的输入端相连,本振信号从所述耦合器二的输出端输出;
所述的FPGA芯片的输出端分别与所述AD9858集成DDS芯片一、AD9858集成DDS芯片二、VCO环一内的压控振荡器一和VCO环二内的压控振荡器二的输入端相连接;
所述的基于DDS实现宽带微波本振多环频率合成装置,窄带扫描扫宽小于10MHz,宽带扫描扫宽大于10MHz;
所述参考环一输出端输出信号频率为100MHz,其中一路6倍输出频率信号输入进所述AD9858集成DDS芯片一的输入端、另一路3倍输出频率信号输入进所述取样环一内;所述的取样环一输出的信号频率范围为285MHz到298MHz;所述的AD9858集成DDS芯片一输出的信号频率范围为60MHz到96MHz;所述的VCO环一和VCO环二输出的本振信号频率范围为4GHz到7GHz;所述的VCO环二内的耦合器二通过8分频器与AD9858集成DDS芯片二的输入端相连。
2.一种采用权利要求1所述的装置进行基于DDS实现宽带微波本振多环频率合成的方法,其特征在于:包括窄带扫描和宽带扫描两种模式,利用FPGA芯片根据需要进行窄带或宽带扫描开关切换,自动进行频率扫描并产生扫描控制信号,根据本振实际扫描的频率范围进切换;其中,窄带扫描频率合成时,环路由参考环一、取样环一、AD9858集成DDS芯片一和VCO环一组成,由FPGA芯片对AD9858集成DDS芯片一和VCO环一进行频率控制和频率预置,参考环一产生DDS参考时钟及取样环所需的参考信号,AD9858集成DDS芯片一输出产生的信号作为VCO环一的鉴相参考信号与取样器输出的取样中频信号进行鉴相,将鉴相误差进行积分,产生的误差电压控制VCO环一输出本振信号的频率,通过控制AD9858集成DDS芯片一频率变化控制本振信号输出频率的变化;宽带扫描频率合成时,环路由参考环二、AD9858集成DDS芯片二和VCO环二组成,由FPGA芯片对AD9858集成DDS芯片二和VCO环二进行频率控制和频率预置,参考环二产生VCO环二所需的鉴相参考信号,VCO环二输出信号经过分频器后作为AD9858集成DDS芯片二的参考时钟,通过控制AD9858集成DDS芯片二的频率控制字,控制VCO环二输出的本振信号的频率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210138931.9A CN102684689B (zh) | 2012-05-08 | 2012-05-08 | 基于dds实现宽带微波本振多环频率合成装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210138931.9A CN102684689B (zh) | 2012-05-08 | 2012-05-08 | 基于dds实现宽带微波本振多环频率合成装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102684689A CN102684689A (zh) | 2012-09-19 |
CN102684689B true CN102684689B (zh) | 2014-12-24 |
Family
ID=46816140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210138931.9A Active CN102684689B (zh) | 2012-05-08 | 2012-05-08 | 基于dds实现宽带微波本振多环频率合成装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102684689B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105577184A (zh) * | 2015-12-17 | 2016-05-11 | 中国电子科技集团公司第四十一研究所 | 一种LTE-Advanced信号分析仪的频率合成装置 |
CN106385255B (zh) * | 2016-08-17 | 2019-07-26 | 中国电子科技集团公司第四十一研究所 | 一种低噪声高分辨率可调谐的多环频率合成装置及方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4965533A (en) * | 1989-08-31 | 1990-10-23 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer |
EP1168598A3 (en) * | 1994-12-13 | 2003-01-02 | Hughes Electronics Corporation | High precision, low phase noise synthesizer with vector modulator |
CN100382432C (zh) * | 2005-04-11 | 2008-04-16 | 南京理工大学 | 快速捷变频集成锁相式频率合成器 |
-
2012
- 2012-05-08 CN CN201210138931.9A patent/CN102684689B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102684689A (zh) | 2012-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106385255B (zh) | 一种低噪声高分辨率可调谐的多环频率合成装置及方法 | |
CN101571562B (zh) | 一种构建眼图和进行眼图模板测试的方法 | |
CN102332914B (zh) | 一种c波段低相位噪声频率综合发生器 | |
CN205829606U (zh) | 一种基于dds和小数分频锁相环的频率合成器模块 | |
CN107239611B (zh) | 一种矢量信号分析装置及方法 | |
CN106067815B (zh) | 一种基于dds和小数分频锁相环的频率合成器 | |
CN102706273B (zh) | 一种基于外差干涉信号的相位解调方法 | |
CN110350892B (zh) | 一种基于dds时钟移相技术的延时装置及方法 | |
CN203554416U (zh) | 一种x波段调频连续波雷达频率综合发生器 | |
CN202949409U (zh) | 基于双vco的超宽带频率合成器 | |
CN103560785A (zh) | 一种产生相位相干信号的方法与装置 | |
CN104378105B (zh) | 一种基于全程锁相技术的提高接收机扫描速度的方法 | |
CN108055035A (zh) | 一种光电振荡器的宽带频率扩展装置 | |
CN102928664A (zh) | 逐点锁相实现频谱仪全频段扫描的系统 | |
CN102684689B (zh) | 基于dds实现宽带微波本振多环频率合成装置及方法 | |
CN110289858B (zh) | 一种宽带细步进捷变频合系统 | |
CN204304987U (zh) | 被动式宽带毫米波频综器 | |
CN107565956A (zh) | 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法 | |
CN106199184A (zh) | 一种具有快速锁相功能的频谱分析仪 | |
CN105577207B (zh) | 一种宽频带大带宽信号快速接收处理装置和方法 | |
CN204515123U (zh) | 一种毫米波雷达的回波信号采集装置 | |
CN102394645B (zh) | 兼容微波大带宽和中频小步进的捷变频合成方法及其装置 | |
CN203457138U (zh) | 一种频率综合器 | |
CN108344977A (zh) | 频率步进体制雷达信号源系统 | |
CN103941092A (zh) | 一种频域快速扫描测量的装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |