CN105099406B - 可调谐频率-电压受控振荡器 - Google Patents
可调谐频率-电压受控振荡器 Download PDFInfo
- Publication number
- CN105099406B CN105099406B CN201510236225.1A CN201510236225A CN105099406B CN 105099406 B CN105099406 B CN 105099406B CN 201510236225 A CN201510236225 A CN 201510236225A CN 105099406 B CN105099406 B CN 105099406B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- terminal
- group
- individual
- capacitor group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 216
- 230000004044 response Effects 0.000 claims abstract description 33
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims 8
- 230000003321 amplification Effects 0.000 claims 1
- 239000004744 fabric Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000001914 filtration Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 4
- 230000003534 oscillatory effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/105—Resetting the controlled oscillator when its frequency is outside a predetermined limit
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及可调谐频率‑电压受控振荡器。可调谐DCO(数字受控振荡器)[200]，例如，包括时钟发生器[270]，其被布置为提供转换器时钟信号用于驱动频率‑电压(F2V)转换器[210]。F2V转换器[210]，例如，包括频率目标控制输入，其用于选择工作频率并作为响应使用DAC(数模转换器)[570、580]生成频率控制信号。示例F2V转换器[210]被布置为使用分裂电容器DAC[500]在trim码[参见560]范围上提供线性电压响应。时钟发生器[270]被布置为响应于频率控制信号生成转换器时钟信号。
Description
技术领域
本发明涉及数字受控振荡系统和方法；更具体地，涉及控制振荡频率的系统和方法。
背景技术
使用日益变小的设计特征来设计电子电路，以便获得增加的集成度和减小的功耗。这种电子电路的示例包括数字受控振荡器，该振荡器使用用于控制，例如，日益集成的电路上形成的模拟组件的逻辑电路系统形成。经常，除满足专用要求(例如频率范围和稳定性)之外，各种应用需要成本有效的方案来满足设计参数(例如最小化的布局区域和功耗)。随着集成电路的设计特征日益变得更小，电子电路的增加的集成度日益需要使用能够满足并超过日益严格的标准的振荡器。
发明内容
通过数字受控振荡系统和方法能够很大部分地解决上述问题。例如，可调谐DCO(数字受控振荡器)包括时钟发生器，该时钟发生器被布置为提供转换器时钟信号用于驱动频率-电压(F2V)转换器。例如，F2V转换器包括频率目标控制输入，其用于选择目标工作频率，并作为响应使用DAC(数模转换器)生成频率控制信号。时钟发生器被布置为响应于频率控制信号生成转换器时钟信号。
需要理解的是，提交本发明内容不是用于解释或限制权利要求的范围或含义。此外，本发明内容不旨在指出要求保护的主题的关键特征或基本特征，也不旨在用于协助确定要求保护的主题的范围。
附图说明
图1是根据本发明的示例实施例的一种说明性电子设备。
图2是示出根据本发明的示例实施例的一种可调谐数字受控振荡器的示意图。
图3是示出根据本发明的示例实施例的一种双频率范围可调谐数字受控振荡器的示意图。
图4是示出根据本发明的示例实施例的一种可调谐数字受控振荡器的稳定性分析的逻辑图。
图5是示出根据本发明的示例实施例的一种可调谐数字受控振荡器的电压-频率转换器的示意图。
具体实施方式
下面的讨论针对本发明的各种实施例。尽管这些实施例中的一个或更多个可以是优选的，所公开的实施例不应当被解释为或者以其他方式用于限制本公开的范围(包括权利要求)。此外，本领域技术人员将理解的是，下面的说明书具有广泛的应用，任何实施例的讨论仅仅是该实施例的示例，不旨在暗示本公开的范围(包括权利要求书)被限制到该实施例。
某些术语在整个下面的说明书和权利要求书中用于指代特定系统组件。本领域技术人员将理解的是，各种名称可以用于指代组件或系统。因此，本文没有必要在名称不同而非功能不同的组件之间做出区分。此外，系统能够是另一个系统的子系统。在下面的讨论和权利要求书中，术语“包括”和“包含”以开放式方式使用，而且相应地被解释为意味着“包括但不限于”。此外，术语“耦合至”或“与…耦合”(等等)旨在描述间接或直接电连接。因此，如果第一设备耦合至第二设备，该连接能够通过直接电连接或通过经由其他设备和连接的间接电连接实现。术语“部分”能够意味着整体部分或小于整体部分的部分。术语“校准”能够包括词语“测试”的意思。术语“输入端”能够意指PMOS(P型金属氧化物半导体)或NMOS(N型金属氧化物半导体)晶体管的源极或漏极(甚至是上下文指示的控制输入端，例如栅极)。
图1示出根据本发明的优选实施例的一种说明性计算设备100。例如，计算设备100是或并入电子系统129，例如，计算机、电子控制“盒”或显示器、通信仪器(包括发射器)或被布置为生成射频信号的任何其他类型的电子系统。
在一些实施例中，计算设备100包含巨型单元或片上系统(SoC)，其包括控制逻辑，例如CPU 112(中央处理器)、存储装置114(例如，随机存取存储器(RAM))和电源110。CPU112能够是例如CISC-型(复杂指令集计算机)CPU，RISC-型CPU(精简指令集计算机)，MCU-型(微控制器单元)或数字信号处理器(DSP)。存储装置114(其能够是存储器，例如处理器上的高速缓冲存储器、处理器外的高速缓冲存储器、RAM、闪存或磁盘存储装置)存储一个或更多个软件应用程序130(例如嵌入式应用程序)，当该应用程序130被CPU 112执行时，其执行与计算设备100相关联的任何合适的功能。
CPU 112包含存储器和逻辑，它们存储频繁从存储装置114存取的信息。计算设备100通常由用户使用UI(用户接口)116控制，UI在执行软件应用程序130期间提供输出到用户并接收来自用户的输入。使用显示器118、指示器灯、扬声器、振动等提供输出。使用音频和/或视频输入(例如使用语音或图像识别)以及电子和/或机械设备(如键盘、开关、近程检测器、陀螺仪、加速度计等)接收输入。CPU 112和电源110耦合至I/O(输入/输出)端口128，所述I/O端口128提供被配置为从网络设备131接收输入(和/或提供输出至网络设备131)的接口。网络设备131能够包括能够与计算设备100进行点到点和/或网络通信的任何设备(包括测试仪器)。计算设备100还能够耦合至外围设备和/或计算设备，包括有形非临时介质(例如闪存)和/或电缆或无线介质。通过外部设备使用无线或电缆连接，这些以及其他输入和输出设备选择性地耦合至计算设备100。存储装置114能够通过，例如，网络设备131存取。
测试器110包含支持校准、测试和调试执行软件应用程序130的计算设备100的逻辑。例如，测试器110能够用于仿真计算设备100的有缺陷的或不可用组件(一个或更多个)，以便允许验证如果该组件(一个或更多个)实际存在于计算设备100上，该组件(一个或更多个)将如何在各种条件下执行(例如，组件(一个或更多个)将如何与软件应用程序130交互)。以这种方式，软件应用程序130能够在类似于后期制作操作的环境中调试。
例如，测试器110包括DCO(数字受控振荡器)138，其包括F2V(频率-电压)转换器140。尽管F2V转换器140被示出为包括在测试器110内，F2V转换器140能够被包括在与DCO138相同的(例如，如半导体中生产的管芯(die)提供的)衬底或不同的衬底内。
CPU 112和测试器110耦合至I/O(输入/输出)端口128，该端口提供被配置为从外围设备和/或计算设备131接收输入(和/或提供输出至外围设备和/或计算设备131)的接口，该接口包括有形(例如，“非临时”)介质(例如闪存)和/或电缆或无线介质(例如联合测试工作组(JTAG)接口)。通过外部设备使用无线或电缆连接件，这些和其他输入和输出设备选择性地耦合至计算设备100。CPU 112、存储装置114和测试器110还耦合至电源(未示出)，电源被配置为从电力源(例如蓄电池、太阳能电池、“有电(live)”电源线、电感场、燃料电池等)接收电力。
如下面参考下面的附图讨论的，例如，DCO 138被布置为提供可调谐频率输出，该调谐频率输出能够从1MHz到48MHz以0.1％步长调谐。可调谐频率输出的调谐在例如调谐码的最低有效位内是线性的，以便用户能够容易地预测实际DCO 138频率，该频率响应于给定调谐码被输出。为了满足低功率目标和大的频率范围，DCO 138能够被布置为具有更小的子范围，其中每个范围具有以约1.5、3、6、12、24和48MHz频率为中心的中心频率。各种子范围能够重叠邻近的子范围，以便帮助确保子范围之间的“无缝”重叠。
能够通过处理器(例如CPU 112)选择调谐码并将其发射至DCO。调谐码用于在重叠区域内选择频率，在重叠区域内调谐码能够被映射或以其他方式被修改以选择两个邻近子范围中的任何一个的控制信息。如下面讨论的，控制信息包括以下信息：例如，电容器组中的哪一个或更多个单独的电容器被选择、放电晶体管(和/或哪个放电晶体管)的值被用于对电容器组中选择的晶体管放电，以及用于驱动DCO 138的振荡器单元的电流。
图2是示出根据本发明的示例实施例的一种可调谐数字受控振荡器的示意图。如通常描述的，DCO系统200被布置为DCO，例如DCO 138。例如，DCO系统200包括F2V(频率-电压)转换器210、基准电压发生器212、积分器220、振荡器230、信号调节器250和V2F转换器时钟发生器(CLKGEN)270。
F2V转换器210被布置为接收用于编程电容器CF的电容值的频率目标控制输入(例如，调谐码)。电容器CF通常体现为可编程分裂电容器(split capacitor)DAC(例如，下面参考图5描述的)。开关(其为PMOS晶体管)和开关(其为NMOS晶体管)分别响应于时钟发生器270输出的信号和工作。电容器CF通常包括一组电容器，响应于频率目标控制输入从该组电容器中选择一个或更多个单独的电容器，以便CF的电容是选择性可编程的。
开关的输出是频率控制信号，其由电容器CLPF和电阻器RF的布置形成的滤波器低通滤波。低通滤波器减少了频率控制信号中的纹波，该频率控制信号被提供给积分器220的正输入端。频率控制信号根据下面的公式确定输出频率“f”：
其中，X是分压器比(例如，下面参考基准电压发生器212讨论的)。
基准电压发生器212被布置为使用被配置为电源电压VDDCORE和地之间的分压器的两个电阻器生成比率“X”，该比率“X”是电源电压VDDCORE的一部分。比率“X”用于生成具有X*VDDCORE的电压的转换器基准电压。转换器基准电压被电容器CCM(电容器共模)低通滤波(例如，滤除噪声)，该电容器CCM耦合在分压器电阻器网络的输出端和地之间。经滤波的转换器基准电压被提供给积分器220的负输入端。
积分器220被布置为比较频率控制信号和经滤波的转换器基准电压，并作为响应使用放大器GM生成积分基准电压。放大器GM包括正输入端和负输入端，它们被布置为PMOS输入折叠级联，以便增强电源噪声的抑制，同时维持低功耗。相应地，频率控制信号和经滤波的转换器基准电压上的共模噪声被最小化。
放大器GM的输出端经由电阻器RZ和电容器CZ耦合至晶体管GMVTOI的控制输入端(例如，基极)和模拟电源导轨VDDANA。电阻器RZ和电容器CZ用于积分放大器GM的输出并控制模拟电源导轨VDDANA提供的电流量，该电流流经晶体管GMVTOI到达振荡器230的正电压电源导轨。
振荡器230包括自反相逻辑状态，该状态使用反馈回路中的一系列反相器。振荡器230的正电压电源导轨相对于振荡器230的负电压电源导轨(例如地)解耦合。应用到振荡器230的正电压电源导轨的输入电压(例如，输入电压的程度)确定振荡器230谐振的频率。振荡器230的输出端耦合(例如，经由电容器CC)至信号调节器250的输入端。
信号调节器250被布置为将边沿触发事件(例如，来自电容器CC的AC耦合的输出信号)转换为稳态输入。信号调节器250的输入信号通过将PMOS和NMOS晶体管的漏极电阻地耦合(例如，经由电阻器RM)至相应PMOS和NMOS晶体管的基极而被调节。PMOS和NMOS晶体管的漏极还耦合至通过串联耦合在正电源导轨VDDCORE和地之间的PMOS和NMOS晶体管形成的输出缓冲器的基极。输出缓冲器的输出端耦合至V2F转换器时钟发生器(V2F CONVCLKGEN)270的输入端。
V2F转换器时钟发生器270被布置为响应于信号调节器250的输出而输出双相输出时钟信号。双相输出时钟信号包括具有50％占空比的第一相位信号(例如，信号)，其中周期的第一部分包括高(例如，逻辑1)部分，而周期的第二部分包括低(例如，逻辑0)部分。双相输出时钟还包括具有50％占空比的第二相位信号(例如，信号)，其中周期的第一部分包括低(例如，逻辑0)部分，而周期的第二部分包括高(例如，逻辑1)部分。双相输出时钟信号耦合至F2V转换器210的开关和因此，反馈回路被创建，其中F2V转换器210的输出(至少部分地)由V2F转换器时钟发生器270的双相输出时钟控制。如上讨论的，由于F2F转换器210的输出(例如，间接地)控制用于驱动V2F转换器时钟发生器270的振荡器230的输出频率，而且V2F转换器时钟发生器270生成输入到F2V转换器210的信号和信号因此，反馈回路被创建。
图3是示出根据本发明的示例实施例的双频率范围可调谐数字受控振荡器的示意图。总体描述，DCO系统300被布置为DCO，例如DCO 138。例如，DCO系统300包括F2V(频率-电压)转换器310、基准电压发生器312、积分器320、振荡器330、信号调节器350和V2F转换器时钟发生器(CLKGEN)370。
F2V转换器310被布置为接收用于编程电容器CF的电容值的频率目标控制输入。电容器CF通常被实施为可编程分裂电容器DAC(例如，下面参考图5描述)。开关(其为PMOS晶体管)和开关(其为NMOS晶体管)分别响应于时钟发生器370输出的信号和工作。
开关的输出是频率控制信号，其由电容器CLPF与电阻器RF_1MHZ和电阻器RF4MHZ中的一个(或更多个)的布置形成的滤波器低通滤波。电阻器RF_1MHZ和电阻器RF4MHZ根据DCO300工作的频率范围(和/或调谐码)是单独可选择的(例如，由下面描述的选择器560单独或共同选择的晶体管选择)。低通滤波器减少了频率控制信号中的纹波，该频率控制信号被提供给积分器320的正输入端。频率控制信号根据下面等式确定输出频率“f”：
基准电压发生器312被布置为使用被配置为电源电压VDDCORE和地之间的分压器的两个电阻器生成比率“X”，该比率“X”是电源电压VDDCORE的一部分。比率“X”用于生成具有X*VDDCORE的电压的转换器基准电压。转换器基准电压被电容器CCM(电容器共模)低通滤波(例如，滤除噪声)，该电容器CCM耦合在分压器电阻器网络的输出端和地之间。经滤波的转换器基准电压被提供给积分器320的负输入端。
积分器320被布置为比较频率控制信号和经滤波的转换器基准电压，并作为响应使用放大器GM积分转换器基准电压。放大器GM包括正输入端和负输入端，它们被布置为PMOS输入折叠级联，以便增强电源噪声的抑制，同时维持低功耗。相应地，频率控制信号和经滤波的转换器基准电压上的共模噪声被最小化。
放大器GM的输出端经由电阻器RZ和电容器CZ耦合至晶体管GMVTOI的控制输入端(例如，基极)和模拟电源导轨VDDANA。电阻器RZ和电容器CZ用于积分放大器GM的输出并控制模拟电源导轨VDDANA提供的电流量，该电流流经晶体管GMVTOI到达振荡器330的正电压电源导轨。
晶体管GMVTOI被布置为一组单独可选择的并联晶体管340。相应地，通过单独地或共同地使能组340的每个分支，可选择晶体管GMVTOI提供的电流量。根据DCO 300工作的频率范围，通过断言每个分支中的选择晶体管(例如，耦合至上电源导轨的每个PMOS晶体管)的基极处的控制信号，能够选择性启动每个分支。选择性地使能选择晶体管，以便在与给定调谐码相关联的频率范围(例如，包含其指定的频率)中产生振荡器330的振荡。相应地，选择晶体管能够由下面参考图5讨论的选择器560使能。
振荡器330的正电压电源导轨相对于振荡器330的负电压电源导轨(例如，地)去耦合(例如，通过电容器)。施加到振荡器330的正电压电源导轨的输入电压(例如，输入电压的程度)确定振荡器330谐振的频率。振荡器330的输出端耦合至信号调节器350的输入端。
信号调节器350被布置为将边沿触发事件(例如，来自电容器CC的AC耦合的输出信号)转换为稳态输入。通过(例如，经由电阻器RM)电阻地耦合PMOS和NMOS晶体管的漏极到相应PMOS和NMOS晶体管的基极，信号调节器350的输入信号得以调节。PMOS和NMOS晶体管的漏极还耦合至输出缓冲器的基极，该输出缓冲器由串联耦合在正电源导轨VDDCORE和地之间的PMOS和NMOS晶体管形成。输出缓冲器的输出信号耦合至时钟分频器351的输入端。
时钟分频器351被布置为将信号调节器350的输出信号除以除数2(例如，对半分频)。时钟分频器351的输出是信号DCO OUT，其耦合至时钟分频器352的输入端。
时钟分频器352被布置为将时钟分频器351的DCO OUT信号除以除数3(例如，三分之一分频)。时钟分频器352的输出耦合至多路复用器(MUX)354的输入端。MUX 354被布置为根据DCO 300工作的频率范围，在信号DCO OUT或者时钟分频器352的输出之间选择。MUX354响应于频率范围选择器(例如下面描述的选择器560)生成的选择信号而工作。MUX 354的输出端耦合至分频器356的输入端。
时钟分频器356被布置为将时钟分频器354的DCO OUT信号除以除数2(例如，对半分频)。时钟分频器352的输出端耦合至多路复用器(MUX)360的输入端。MUX 360被布置为根据DCO 300工作的频率范围，在信号DCO OUT或时钟分频器354的输出之间选择。MUX 356响应于频率范围选择器(例如，下面描述的选择器560)生成的选择信号而工作。MUX 356的输出端耦合至V2F转换器时钟发生器370的输入端。
相应地，MUX 352、MUX 354和MUX 356能够被选择以用于提供时钟信号，该时钟信号是信号调节器350的输出的十二分之一、六分之一和二分之一。以DCO OUT频率两倍的频率运行DCO 300有助于确保成对的邻近trim码之间(和trim码的范围上)的线性，该trim码用于从可能的工作频率范围外选择一个工作频率。
V2F转换器时钟发生器370被布置为响应于信号调节器350的输出而输出双相输出时钟信号。双相输出时钟信号包括具有50％占空比的第一相位信号(例如，信号)，其中周期的第一部分包括高(例如，逻辑1)部分，而周期的第二部分包括低(例如，逻辑0)部分。双相输出时钟信号还包括具有50％占空比的第二相位部分(例如，信号)，其中周期的第一部分包括低(例如，逻辑0)部分，而周期的第二部分包括高(例如，逻辑1)部分。双相输出时钟信号耦合至F2V转换器310的开关和因此，反馈回路被创建，其中F2V转换器310的输出(至少部分地)由V2F转换器时钟发生器370的双相输出时钟控制。如上讨论的，由于F2F转换器310的输出(例如，间接地)控制用于驱动V2F转换器时钟发生器370的振荡器330的输出频率，V2F转换器时钟发生器370生成输入到F2V转换器310的信号和信号因此反馈回路被创建。
图4是示出根据本发明的示例实施例的一种可调谐数字受控振荡器的稳定性分析的逻辑图。分析400包括函数410、420、430、440、450、460和470。因为振荡系统(例如DCO 200或300)的分析包括二阶系统，分析400用于确定复平面中的“零”，以便增加振荡系统的操作稳定性。
函数410是相对于上面讨论的F2V转换器210根据DCO的一部分的操作的等式：
XCFVDDCORE (3)
其中，X是电阻器分压器比率，CF是被布置为确定DCO频率的电容器的电容，VDDCORE是基准电压(此处是VDD电源的电压)。
函数420是相对于上面讨论的F2V转换器210根据DCO的一部分的操作的等式：
其中，RF和CLPF被布置为形成低通滤波器，以便减少函数430的GM单元输入处的纹波。
函数430是相对于上面讨论的放大器GM根据DCO的一部分的操作的等式：
GM (5)
其中，GM是如上面讨论的积分器级(积分器220)的跨导。
函数440是相对于上面讨论的积分器220根据DCO的一部分的操作的等式：
其中，CZ是积分器电容器，而电阻器RZ被选择用于形成“零”以便稳定DCO的反馈回路。
函数450是相对于上面讨论的积分器220或320根据DCO的一部分的操作的等式：
GMVTOI (7)
其中，GMVTOI是电流源(例如，组340)的跨导，该电流源用于驱动电流受控振荡器(ICO)(例如振荡器330)。
函数460是相对于上面讨论的振荡器230和信号调节器250根据DCO的一部分的操作的等式：
KICO (8)
其中，KICO是电流受控振荡器(ICO)的等效增益，其能够表达为频率输出中的瞬时变化与振荡器电流中的瞬时变化的比率(例如，dF/dI)。
函数470是相对于上面讨论的V2F CONV CLKGEN根据DCO的一部分的操作的等式：
其中，N是DCO的反馈回路中的分频器的频率除数比率。
相应地，可调谐数字受控振荡器的回路增益和单位增益频宽能够表达为如下：
其中，LG(s)是回路增益的拉普拉斯变换，UGB是单位增益频宽，GM是积分器的跨导，GMVTOI是电流源驱动ICO的跨导，KICO是等效ICO增益，KVCO是GMVTOI*KICO，FIN是输入频率，以及FO是可调谐数字受控振荡器的输出频率。
在第一实例中，选择1MHz的操作频率，选择除数2，选择8MHZ/V的控制速率，以及选择GM*RZ的乘积的值为2.5。其中，GM是10微秒(对于给定功耗率)，确定电阻器RZ的值为250千欧姆(kilo-Ohms)。相应地，UGB被确定为150KHz。当UGB是150KHz时，电容器CF和电容器CLPF的比率被确定为比率0.025。假设电容器CF的值为200毫微微法拉(femto-Farads)(为了维持给定功耗率)，电阻器RF的值为256千欧姆，而电容器CLPF的值为8皮法拉(pico-Farads)。相应地，零出现在75KHz的频率，而电容器CZ的值根据1/(6.28*75*103*250*103)确定，其为8皮法拉。
在第二个实例中，选择4MHz的操作频率，选择除数2，选择32MHZ/V的控制速率，以及选择GM*RZ的乘积的值为2.5。其中，GM是10微秒(对于给定功耗率)，确定电阻器RZ的值为250千欧姆。相应地，UGB被确定为150KHz。当UGB是600KHz时，电容器CF和电容器CLPF的比率被确定为比率0.025。假设电容器CF的值为200毫微微法拉(为了维持给定功耗率)，电阻器RF的值为256千欧姆，而电容器CLPF的值为8皮法拉。相应地，零出现在75KHz的频率，而电容器CZ的值根据1/(6.28*300*103*250*103)确定，其为2皮法拉。
图5是示出根据本发明的示例实施例的一种可调谐数字受控振荡器的电压-频率转换器的示意图。一般描述地，DCO系统500被布置为DCO，例如DCO 138。例如，DCO系统500包括F2V(频率-电压)转换器510、基准电压发生器520、开关522、开关524、放大器530、振荡器540、时钟发生器(CLKGEN)550、选择器560、高分裂电容器组570、桥接电容器CC和低分裂电容器组580。
以类似于上面参考时钟发生器270和370描述的方式，时钟发生器550被布置为提供同步时钟信号和信号用于控制F2V转换器510的开关522和524。F2V转换器510包括高分裂电容器组570、桥接电容器CC和低分裂电容器组580，它们被布置为分裂电容器DAC。
在一个实施例中，高分裂电容器组570被布置为具有5(更明显的)trim码位，而低分裂电容器组580被布置为具有6(更大量的)trim码位。trim码位是从控制器(例如CPU112)接收的调谐码中获得并存储在选择器560中。trim码位确定开关572和开关582中的哪个在下面讨论的第二相位中耦合至高分裂电容器组570和低分裂电容器组580的电容器的底板。
桥接电容器CC通常是单位电容C的非整数倍。桥接电容器被确定为使得CLSB5(例如，其为桥接电容器CC的右侧示出的第一电容器)具有等效于CM0(其为桥接电容器CC的左侧示出的最后电容器)的权重的一半的权重。桥接电容器CC显著减少将以其他方式用于形成用于实施DAC的电容器的总面积。例如，不具有桥接电容器的10位DAC将具有512C、256C、128C，…，4C、2C和C的电容面积(具有1023C的总电容面积)。使用布置有桥接电容器的10位DAC，电容面积将会是16C、8C、4C、2C、C桥接电容器面积，16C、8C、4C、2C和C(具有大约64C的总电容面积)。
使用时钟信号信号和信号的两个相位执行F2V转换器510的操作。在第一(例如，预充电)相位期间，信号为高而信号为低。在第一相位期间，高分裂电容器组570和低分裂电容器组580的(例如，由负极端子耦合的)所有底板经由开关572和开关582分别耦合至地。同样地，关闭开关522使得基准电压发生器520输出的缓冲的基准电压(VRBUF)耦合至分裂电容器DAC输出(例如，在桥接电容器CC的正极端子处)并对分裂电容器DAC输出充电。
在第二(例如转换)相位期间，信号为低而信号为高。在第二相位期间，打开开关522以便从缓冲基准电压(VRBUF)断开分裂电容器DAC输出。同样地，在第二相位期间，选择器560的trim码选择的开关572和582耦合高分裂电容器组570的电容器的底板，而分裂电容器组低580耦合至缓冲基准电压。例如，当trim码指示所有开关572和582都将被关闭时，分裂电容器DAC的有效电容能够被给出为CM4+CM3+CM2+CM1+CM0加上CC的电容，CC与CLSB5、CLSB4、CLSB3、CLSB2、CLSB1和CLSB0中的每个都串联耦合。
开关524在第二相位期间被关闭，以便分裂电容器DAC输出耦合至放大器530(GM)的正极端子。放大器530(GM)的正极端子经由电阻器RF和电容器CF并联耦合至地。(电阻器RF能够在制造过程被休整，以便增加制造的电阻器的精确性。)电阻器RF被布置为在第二相位期间对分裂电容器DAC输出放电，而电容器CF被布置为减少分裂电容器DAC输出电压中出现的“纹波”。
相应地，DCO系统500被布置为具有布置在反馈(例如，回路)配置中的控制信号。放大器530的输出是积分控制信号，该信号被布置为驱动振荡器540，其进而用作获得信号和信号的基频。
例如，信号和信号的计时由控制回路改变，以便分裂电容器DAC输出电压的平均纹波电压近似等于耦合至放大器530的负极端子的缓冲基准电压(VRBBUF)。时间段“T”等于信号或信号的有效期间的长度，并能够表达如下：
其中，“码”是调谐码值，R是电阻器RF的电阻，而C是等效于分裂电容器DAC的看进去的(look-in)电容器，该分裂电容器DAC包括高分裂电容器组570、桥接电容器CC和低分裂电容器组580。值2048与选择性使能各个电容器CM4、CM3、CM2、CM1、CM0、CLSB5、CLSB4、CLSB3、CLSB2、CLSB1和CLSB0(例如，任何组合)的若干组合相关。
F2V转换器510的线性度依赖于分裂电容器DAC的线性度和基准电压发生器520的稳定性。在具有在电容范围上的3.2皮法拉理论值内的实际电容的分裂电容器DAC的实施例中实现线性度。在一个实施例中，基准电压发生器520是低功率、低电压缓冲器，其在耦合至地的输出端(例如，开关522之前)处具有去耦合电容器(CD)。相应地，提供给基准电压发生器520的切换负载的改变(例如，由trim码改变和基准电压发生器520的有限频宽引起的)由去耦合电容器CD补偿。在一个实施例中，去耦合电容器CD是多晶硅n-阱电容器，其具有大约比通量电容器的电容密度大10倍的较高电容密度。
上面描述的各种实施例仅通过说明的方式提供，不应当理解为限制所附权利要求书的范围。本领域技术人员将很容易地认识到，在不遵循本文说明和描述的示例实施例和应用且不脱离下面的权利要求书的精神和范围的情况下，可以做出各种修改和变化。
Claims (12)
1.一种振荡器，其包含：
数模转换器，其被布置为接收调谐码，以便响应于接收到的调谐码选择电容器组中的一个或更多个单独的电容器，以及响应于所述电容器组中的选择的一个或更多个单独的电容器和响应于一个或更多个相位控制信号生成频率控制信号；
放大器，其被布置为响应于所述频率控制信号和响应于选择的电流生成积分控制信号；
振荡器，其被布置为响应于所述积分控制信号生成输出频率信号；以及
时钟发生器，其被布置为响应于所述输出频率信号生成所述一个或更多个相位控制信号；
其中所述电容器组是分裂电容器组，所述分裂电容器组包括较高权重电容器组、桥接电容器和较低权重电容器组，其中所述桥接电容器的第一端子耦合至所述较高权重电容器组的所述单独的电容器中的每个电容器的第一端子，并且其中所述桥接电容器的第二端子耦合至所述较低权重电容器组的所述单独的电容器中的每个电容器的第一端子；
其中，在所述一个或更多个相位控制信号确定的第一相位期间，所述分裂电容器组被布置为耦合电压基准信号至所述较高权重电容器组中的每个单独的电容器的所述第一端子，耦合所述电压基准信号至所述桥接电容器的所述第一端子，耦合所述较高权重电容器组中的每个所述单独的电容器的第二端子至地，以及耦合所述较低权重电容器组中的每个单独的电容器的第二端子至所述地；以及
其中，在所述一个或更多个相位控制信号确定的第二相位期间，所述分裂电容器组被布置为将所述电压基准信号从所述较高权重电容器组中的每个单独的电容器的所述第一端子去耦合，将所述电压基准信号从所述桥接电容器的所述第一端子去耦合，将地从所述较高权重电容器组中的选择的单独的电容器的所述第二端子去耦合并且将所述较高权重电容器组中的选择的单独的电容器的所述第二端子耦合到所述电压基准信号，以及将地从所述较低权重电容器组中的选择的单独的电容器的所述第二端子去耦合并且将所述较低权重电容器组中的选择的单独的电容器的所述第二端子耦合到所述电压基准信号。
2.根据权利要求1所述的振荡器，其中所述放大器包括放电电阻器，其耦合至所述放大器的第一端子并被布置为在所述第二相位期间放电所述电容器组中的所述选择的一个或更多个单独的电容器。
3.根据权利要求2所述的振荡器，其中所述放大器包括耦合至滤波器电容器的第一端子、耦合至所述电压基准信号的第二端子和输出所述积分控制信号的第三端子。
4.根据权利要求3所述的振荡器，其中所述放大器在所述第二相位期间选择性地被布置为比较所述放大器的所述第一端子的电压和所述第二端子的电压，并且响应于所述比较生成电流控制信号。
5.根据权利要求4所述的振荡器，其中所述选择的电流根据所述接收到的调谐码被选择。
6.根据权利要求2所述的振荡器，其中所述放电电阻器根据所述接收到的调谐码被选择。
7.一种计算系统，其包含：
处理器，其被布置为响应于输出频率信号执行计算机指令；
数模转换器，其被布置为接收调谐码，以便响应于接收到的调谐码选择电容器组中的一个或更多个单独的电容器，以及响应于所述电容器组中的选择的一个或更多个单独的电容器和响应于一个或更多个相位控制信号生成频率控制信号；
振荡器，其被布置为响应于所述频率控制信号生成所述输出频率信号；以及
时钟发生器，其被布置为响应于所述输出频率信号生成所述一个或更多个相位控制信号；
其中所述电容器组是分裂电容器组，所述分裂电容器组包括较高权重电容器组、桥接电容器和较低权重电容器组，其中所述桥接电容器的第一端子耦合至所述较高权重电容器组的所述单独的电容器中的每个电容器的第一端子，并且其中所述桥接电容器的第二端子耦合至所述较低权重电容器组的所述单独的电容器中的每个电容器的第一端子；
其中所述分裂电容器组被布置为在所述一个或更多个相位控制信号确定的第一相位期间，耦合电压基准信号至所述较高权重电容器组中的每个单独的电容器的所述第一端子，耦合所述电压基准信号至所述桥接电容器的所述第一端子，耦合所述较高权重电容器组中的每个所述单独的电容器的第二端子至地，以及耦合所述较低权重电容器组中的每个单独的电容器的第二端子至所述地；以及
其中，在所述一个或更多个相位控制信号确定的第二相位期间，所述分裂电容器组被布置为将所述电压基准信号从所述较高权重电容器组中的每个单独的电容器的所述第一端子去耦合，将所述电压基准信号从所述桥接电容器的所述第一端子去耦合，将地从所述较高权重电容器组中的选择的单独的电容器的所述第二端子去耦合并且将所述较高权重电容器组中的选择的单独的电容器的所述第二端子耦合到所述电压基准信号，以及将地从所述较低权重电容器组中的选择的单独的电容器的所述第二端子去耦合并且将所述较低权重电容器组中的选择的单独的电容器的所述第二端子耦合到所述电压基准信号。
8.根据权利要求7所述的系统，其包含放大器，所述放大器包括放电电阻器，所述放电电阻器耦合至所述放大器的第一端子并且被布置为在所述第二相位期间放电所述电容器组中的所述选择的一个或更多个单独的电容器。
9.根据权利要求8所述的系统，其中所述放电电阻器根据所述接收到的调谐码被选择。
10.根据权利要求9所述的系统，其中所述放大器在所述第二相位期间选择性地被布置为比较所述放大器的所述第一端子的电压和所述第二端子的电压，并且响应于所述比较生成电流控制信号。
11.一种用于控制振荡频率的方法，其包含：
接收与目标振荡频率相关的调谐码；
响应于接收到的调谐码，选择电容器组中的一个或更多个单独的电容器；
响应于所述电容器组中的选择的一个或更多个单独的电容器以及响应于所述一个或更多个相位控制信号，生成频率控制信号；
响应于所述频率控制信号以及响应于选择的电流，生成输出频率信号；以及
响应于所述输出频率信号，生成所述一个或更多个相位控制信号；
其中所述电容器组是分裂电容器组，所述分裂电容器组包括较高权重电容器组、桥接电容器和较低权重电容器组，其中所述桥接电容器的第一端子耦合至所述较高权重电容器组的所述单独的电容器中的每个电容器的第一端子，其中所述桥接电容器的第二端子耦合至所述较低权重电容器组的所述单独的电容器中的每个电容器的第一端子，以及其中所述分裂电容器组被布置为在所述一个或更多个相位控制信号确定的第一相位期间，耦合电压基准信号至所述较高权重电容器组中的每个单独的电容器的所述第一端子，耦合所述电压基准信号至所述桥接电容器的所述第一端子，耦合所述较高权重电容器组中的每个所述单独的电容器的第二端子至地，以及耦合所述较低权重电容器组中的每个单独的电容器的第二端子至所述地；以及
其中，在所述一个或更多个相位控制信号确定的第二相位期间，所述分裂电容器组被布置为将所述电压基准信号从所述较高权重电容器组中的每个所述单独的电容器的所述第一端子去耦合，将所述电压基准信号从所述桥接电容器的所述第一端子去耦合，将地从所述较高权重电容器组中的选择的单独的电容器的所述第二端子去耦合并且将所述较高权重电容器组中的选择的单独的电容器的所述第二端子耦合到所述电压基准信号，以及将地从所述较低权重电容器组中的选择的单独的电容器的所述第二端子去耦合并且将所述较低权重电容器组中的选择的单独的电容器的所述第二端子耦合到所述电压基准信号。
12.根据权利要求11所述的方法，其进一步包含经由放电电阻器，在所述第二相位期间放电所述电容器组中的所述选择的一个或更多个单独的电容器，其中所述放电电阻器的值根据所述接收到的调谐码被选择。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/275,861 | 2014-05-12 | ||
| US14/275,861 US9252792B2 (en) | 2014-05-12 | 2014-05-12 | Tunable frequency-to-voltage controlled oscillation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105099406A CN105099406A (zh) | 2015-11-25 |
| CN105099406B true CN105099406B (zh) | 2019-10-25 |
Family
ID=54368717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510236225.1A Active CN105099406B (zh) | 2014-05-12 | 2015-05-11 | 可调谐频率-电压受控振荡器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9252792B2 (zh) |
| CN (1) | CN105099406B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9653079B2 (en) * | 2015-02-12 | 2017-05-16 | Apple Inc. | Clock switching in always-on component |
| US10958414B2 (en) * | 2016-02-23 | 2021-03-23 | Google Llc | Clock period randomization for defense against cryptographic attacks |
| CN106230384B (zh) * | 2016-07-15 | 2019-07-05 | 中国人民解放军国防科学技术大学 | 一种可编程的低噪声压控振荡器 |
| KR102546646B1 (ko) * | 2018-08-28 | 2023-06-23 | 매그나칩 반도체 유한회사 | 오실레이터 주파수 컨트롤러를 포함하는 디스플레이 구동 ic |
| US11545987B1 (en) * | 2018-12-12 | 2023-01-03 | Marvell Asia Pte, Ltd. | Traversing a variable delay line in a deterministic number of clock cycles |
| US11402413B1 (en) | 2018-12-12 | 2022-08-02 | Marvell Asia Pte, Ltd. | Droop detection and mitigation |
| US11545981B1 (en) | 2018-12-31 | 2023-01-03 | Marvell Asia Pte, Ltd. | DLL-based clocking architecture with programmable delay at phase detector inputs |
| US11256288B1 (en) * | 2021-02-02 | 2022-02-22 | Allegro Microsystems, Llc | Clock monitoring using a switched capacitor |
| US20240072808A1 (en) * | 2021-09-09 | 2024-02-29 | Mediatek Singapore Pte. Ltd. | Voltage scaling system used for reducing power consumption |
| US11927612B1 (en) | 2022-04-07 | 2024-03-12 | Marvell Asia Pte Ltd | Digital droop detector |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19840401A1 (de) * | 1997-09-18 | 1999-03-25 | Nat Semiconductor Corp | Vorrichtung mit einer geteilten Kondensatorenanordnung für die Digital-Analog-Signalwandlung und Verfahren zur Digital-Analog-Signalwandlung |
| US6967514B2 (en) * | 2002-10-21 | 2005-11-22 | Rambus, Inc. | Method and apparatus for digital duty cycle adjustment |
| CN1761154A (zh) * | 2004-09-17 | 2006-04-19 | 索尼株式会社 | 振荡器电路和具有振荡器电路的半导体器件 |
| US8049568B2 (en) * | 2009-09-10 | 2011-11-01 | Broadcom Corporation | Feedback-based linearization of voltage controlled oscillator |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7605741B2 (en) * | 2005-12-08 | 2009-10-20 | Analog Devices, Inc. | Digitally corrected SAR converter including a correction DAC |
| JP5674401B2 (ja) * | 2010-09-24 | 2015-02-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8456244B2 (en) * | 2011-05-03 | 2013-06-04 | Skyworks Solutions, Inc. | Apparatus and methods for adjusting voltage controlled oscillator gain |
-
2014
- 2014-05-12 US US14/275,861 patent/US9252792B2/en active Active
-
2015
- 2015-05-11 CN CN201510236225.1A patent/CN105099406B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19840401A1 (de) * | 1997-09-18 | 1999-03-25 | Nat Semiconductor Corp | Vorrichtung mit einer geteilten Kondensatorenanordnung für die Digital-Analog-Signalwandlung und Verfahren zur Digital-Analog-Signalwandlung |
| US6967514B2 (en) * | 2002-10-21 | 2005-11-22 | Rambus, Inc. | Method and apparatus for digital duty cycle adjustment |
| CN1761154A (zh) * | 2004-09-17 | 2006-04-19 | 索尼株式会社 | 振荡器电路和具有振荡器电路的半导体器件 |
| US8049568B2 (en) * | 2009-09-10 | 2011-11-01 | Broadcom Corporation | Feedback-based linearization of voltage controlled oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| US9252792B2 (en) | 2016-02-02 |
| CN105099406A (zh) | 2015-11-25 |
| US20150326231A1 (en) | 2015-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105099406B (zh) | 可调谐频率-电压受控振荡器 | |
| CN105612470B (zh) | 混合电压调节器中的反馈控制 | |
| CN106921292A (zh) | 调压器的电流平衡、电流传感器和相位平衡的装置和方法 | |
| CN103222185A (zh) | 具有低功率模式的晶体振荡器 | |
| CN104242976A (zh) | 天线调谐电路、用于调谐天线的方法、天线布置以及用于操作天线布置的方法 | |
| CN102064802A (zh) | 一种基于直接数字频率合成技术的低功耗低失真信号发生器 | |
| CN106233618B (zh) | 串联谐振振荡器 | |
| US20130030741A1 (en) | Method and system for measuring the impedance of the power distribution network in programmable logic device applications | |
| Bao et al. | The voltage—current relationship and equivalent circuit implementation of parallel flux-controlled memristive circuits | |
| CN203630657U (zh) | 稳压电路 | |
| CN109257019A (zh) | 振荡器以及控制方法 | |
| CN109286313A (zh) | 倍压电路的控制方法及装置、存储介质 | |
| CN105007078A (zh) | 具有宽微调范围的参考缓冲器 | |
| CN108365846A (zh) | 一种基于有源电感变压器的电流模锁相环结构 | |
| CN101820282B (zh) | 低抖动、宽操作频带及适合低电压操作的频率合成系统 | |
| CN204408295U (zh) | 一种dds波形发生器 | |
| US10560075B1 (en) | FPGA configured vector network analyzer for measuring the z parameter and s parameter models of the power distribution network in FPGA systems | |
| CN106787867A (zh) | 一种速率陀螺仪供电电源 | |
| CN103607182B (zh) | 一种多分量混合信号发生器及多分量混合信号发生方法 | |
| CN103825555B (zh) | 一种振荡电路 | |
| CN106027041A (zh) | 一种高性能自检测外参考时基电路及其实现方法 | |
| Rairigh et al. | Sinusoid signal generator for on-chip impedance spectroscopy | |
| CN105227179A (zh) | 振荡电路 | |
| Joeres et al. | Event driven analog modeling of RF frontends | |
| CN104300972A (zh) | 一种粗调和细调相结合的环形压控振荡器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |