CN106936428A - 锁相环电路中自动频率控制的实现方法 - Google Patents

锁相环电路中自动频率控制的实现方法 Download PDF

Info

Publication number
CN106936428A
CN106936428A CN201710101748.4A CN201710101748A CN106936428A CN 106936428 A CN106936428 A CN 106936428A CN 201710101748 A CN201710101748 A CN 201710101748A CN 106936428 A CN106936428 A CN 106936428A
Authority
CN
China
Prior art keywords
phase
afc
sub
locked loop
loop circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710101748.4A
Other languages
English (en)
Inventor
于鹏
楚晓杰
袁芳
颜峻
石寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Granville Semiconductor Co Ltd
Original Assignee
Suzhou Granville Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Granville Semiconductor Co Ltd filed Critical Suzhou Granville Semiconductor Co Ltd
Priority to CN201710101748.4A priority Critical patent/CN106936428A/zh
Publication of CN106936428A publication Critical patent/CN106936428A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种锁相环电路中自动频率控制的实现方法，包括寻找最佳VCO子频带，寻找最佳VCO子频带时，AFC算法控制器逐次搜索压控振荡器的各比特子频带；在实际输入信号的若干个周期时间内，高速同步计数器对目标信号的周期进行计数而获得计数结果，AFC算法控制器计算计数结果与分频比之差作为特征差值，找到特征差值最小的子频带作为最佳VCO子频带。锁相环电路锁定频率后，若出现失锁，则AFC算法控制器微调子频带，尝试使锁相环电路锁定，若尝试不成功，则重新寻找最佳VCO子频带；若改变分频比，则重新寻找最佳VCO子频带。本发明能够自动搜索子频带，完成频率锁定，且能够在失锁或改变分频比时重新进行锁定，可广泛应用于锁相环电路中。

Description

锁相环电路中自动频率控制的实现方法
技术领域
本发明涉及一种适用于锁相环电路中以快速确定适于锁相环锁定的子频带的自动频率控制的实现方法。
背景技术
在PLL电路中，为了抑制VCO内部产生的相位噪声，在设计时要减小VCO的增益K VCO ，这与射频系统要求的宽频率覆盖范围相矛盾。解决办法是增加VCO的数量，实际设计时为了节省芯片面积和复杂度，通常是增加VCO子频带（Sub-band）的数量。PLL工作时要先选定VCO子频带（粗调），然后才进入锁定捕获过程（细调）。为了实现自动粗调VCO子频带，自动频率控制（AFC）应运而生。广义的看，AFC除了是一个辅助VCO使其正常工作的模块外，也监测PLL是否处于最合适状态，并起到实时调整的作用。成熟PLL中AFC同VCO/CP等其他模块一样是必不可少的，AFC设计的好坏直接关系到PLL甚至是整个射频系统的性能。
AFC要解决PLL综合频率时的以下三个问题：
1、目标本振频率有可能被多个VCO子带覆盖。以CPPLL为例，目标频率对应着VCO的控制电压，这个电压由CP输出并经LF滤波。有一个使CP各项指标正常的输出电压最优区间，一般是在VDD/2上下。在这个电压区间之外，CP可能会失去功能，也可能会性能不佳。因此AFC必须选出最合适的VCO子频带，使得此时的CP输出电压最佳；
2、目标本振频率跳变时，AFC要控制VCO子频带快速而准确地变化。例如，在蓝牙通讯应用里，跳频数是1600次/秒，即大约600微秒左右要改变一次本振频率，这种情况下AFC的调整时间要远小于600微秒，PLL锁定到新频率后系统才能正常收发信号；
3、温度、电源电压等外界环境因素变化时，PLL可能会因VCO子带频率变化而失锁，AFC要选取合适的VCO子带以抵消这种变化。这种监测调节机制应该是实时而且自动的，但在调整的响应速度上可以稍慢。
然而，当前并没有能够很好地解决上述三个问题的自动频率控制的实现方法出现。
发明内容
本发明的目的是提供一种能够快速准确地找到最佳子频带，且能够适应外界变化而进行调整的锁相环电路中自动频率控制的实现方法。
为达到上述目的，本发明采用的技术方案是：
一种锁相环电路中自动频率控制的实现方法，应用于锁相环电路中以使其自动选择VCO子频带并锁定到所需频率，所述锁相环电路中自动频率控制的实现方法包括寻找最佳VCO子频带和在找到最佳VCO子频带后锁定频率，所述寻找最佳VCO子频带采用高速同步计数器和AFC算法控制器实现；所述高速同步计数器的输入信号包括所述锁相环电路中的N比特压控振荡器输出的目标信号，所述高速同步计数器的输出信号为在所述锁相环电路的若干个实际输入信号周期内对所述目标信号的周期进行计数的计数信号；所述AFC算法控制器的输入信号包括所述锁相环电路的实际输入信号、所述锁相环电路的分频比、所述计数信号，所述AFC算法控制器的输出信号为控制所述N比特压控振荡器调整VCO子频带的比特子带控制信号；
寻找最佳VCO子频带通过以下步骤实现：
步骤一：所述锁相环电路未锁定，所述锁相环电路的实际输入信号输入所述AFC算法控制器，所述锁相环电路中的N比特压控振荡器输出的目标信号输入给所述高速同步计数器；
步骤二：所述AFC算法控制器逐次搜索所述N比特压控振荡器的各比特子频带；在搜索每一比特所述子频带时，在所述锁相环电路的实际输入信号的若干个周期时间内，所述高速同步计数器对所述目标信号的周期进行计数而获得计数结果，并将含有该比特所述计数结果的计数信号输出给所述AFC算法控制器，所述AFC算法控制器计算获得所述计数结果与所述锁相环电路的分频比之差，作为该比特所述子频带的特征差值；逐次搜索全部N比特所述子频带后，所述AFC算法控制器找到所述特征差值最小的所述子频带作为所述最佳VCO子频带；
所述锁相环电路中自动频率控制的实现方法还包括在锁定频率后针对失锁的重新锁定以及在改变所述分频比时的重新锁定；
当所述锁相环电路锁定频率后，若出现锁相环失锁，则采用所述针对失锁的重新锁定，所述AFC算法控制器在设定范围内微调所述子频带，尝试使所述锁相环电路锁定，若尝试不成功，则返回所述步骤一而重新寻找最佳VCO子频带；
若改变所述分频比，则采用在改变所述分频比时的重新锁定，直接返回所述步骤一而重新寻找最佳VCO子频带。
所述步骤二中，在搜索每一比特所述子频带时，在所述锁相环电路的实际输入信号的一个周期时间内，所述高速同步计数器采用所述目标信号的上升沿和下降沿分别进行计数，并获得两组所述计数结果，两组所述计数结果均输出给所述AFC算法控制器，所述AFC算法控制器自动选择其中一组计数结果用作后续计算。
优选的，所述高速同步计数器向所述AFC算法控制器输出两组所述计数结果的同时，还向所述AFC算法控制器输出指示所述AFC算法控制器的参考时钟上升沿出现在所述目标信号的上升沿之后或下降沿之后的相位指示信号，所述AFC算法控制器根据所述相位指示信号自动选择其中一组计数结果用作后续计算。
所述步骤二中，对每一比特所述子频带的搜索时间加权，任一比特所述子频带的时间权重大于或等于相对其高比特的各个所述子频带的时间权重。
所述步骤二中，在搜索所述子频带时，所述AFC算法控制器记录已搜索的且出现最小特征差值的所述子频带，并在搜索出现相对于当前记录的最小特征差值更小的特征差值时，替换所记录的出现最小特征差值的所述子频带。
优选的，所述锁相环电路的环路滤波器产生所述N比特压控振荡器所需的实际控制电压信号，所述AFC算法控制器向所述环路滤波器提供一个模拟正常锁定状态下所述实际控制电压信号的电压控制字信号，所述环路滤波器向所述AFC算法控制器提供其实际控制电压信号的监测信号。
优选的，所述高速同步计数器采用多级流水线方式工作的计数器，所述高速同步计数器所能计数的最高输入频率大于所述N比特压控振荡器输出的目标信号的频率。
优选的，在锁定频率过程中，所述AFC算法控制器进入锁定判断状态，当所述AFC算法控制器判断所述锁相环锁定后，即关闭所述高速同步计数器和所述AFC算法控制器。
优选的，通过AFC外部监测电路监测所述锁相环电路的状态，所述AFC外部监测电路与所述AFC算法控制器相连接，当所述AFC算法控制器关闭时，所述AFC外部监测电路能够唤醒所述AFC算法控制器。
由于上述技术方案运用，本发明与现有技术相比具有下列优点：本发明能够快速、准确地自动搜索子频带，以完成频率锁定，且能够在失锁或改变分频比时重新进行锁定，可广泛应用于各种需要快速锁定子频带的锁相环电路中。
附图说明
附图1为包含自动频率控制模块的锁相环电路的原理框图。
附图2为自动频率调整模块的工作流程图。
附图3为高速同步计数器的原理框图。
附图4为自动频率调整模块的时钟自动关闭和开启电路的原理图。
具体实施方式
下面结合附图所示的实施例对本发明作进一步描述。
实施例一：参见附图1所示，锁相环电路包括鉴频鉴相器（PFD/CP）、环路滤波器（LF）、N比特压控振荡器（N-bit VCO）、分频器（DIV）以及自动频率控制模块（AFC），其中鉴频鉴相器的输入端为锁相环电路的输入端，输入实际输入信号F REF ，鉴频鉴相器的输出端与环路滤波器的输入端相连接，环路滤波器的输出端输出N比特压控振荡器所需的实际控制电压信号V tune 并连接至N比特压控振荡器的输入端，N比特压控振荡器的输出端为锁相环电路的输出端而输出目标信号F VCO ，N比特压控振荡器的输出端还经过反馈回路连接至鉴频鉴相器的另一输入端，输入有分频比N DIV 的分频器设置在反馈回路上，从而将目标信号F VCO 分频后的信号F DIV 输入给鉴频鉴相器。自动频率控制模块分别与鉴频鉴相器、环路滤波器、N比特压控振荡器相连接，同时也输入有分频比N DIV 。
上述锁相环电路中应用的以实现其自动选择VCO子频带并锁定到所需频率的自动频率控制的实现方法，主要包括寻找最佳VCO子频带和在找到最佳VCO子频带后锁定频率，如附图2所示。
一、寻找最佳VCO子频带
自动频率控制模块包括高速同步计数器和AFC算法控制器两部分，它具有查找状态和监测状态两种工作方式。寻找最佳VCO子频带即通过高速同步计数器和AFC算法控制器并在查找状态下而实现。
自动频率控制模块具有四个输入信号，分别为锁相环电路的实际输入信号F REF 、锁相环电路的分频比N DIV 、锁相环电路中的N比特压控振荡器输出的目标信号F VCO 和环路滤波器提供的对N比特压控振荡器所需的实际控制电压信号V tune 的监测信号V tune_Mon 。其中，目标信号F VCO 输入至高速同步计数器，其余三个信号输入至AFC算法控制器中。高速同步计数器的输出信号为在锁相环电路的若干个实际输入信号周期内对一个实际输入信号周期对应的目标信号F VCO 的周期进行计数的计数信号，高速同步计数器的输出的计数信号也输入至AFC算法控制器中。而自动频率控制模块的输出信号有两个，一个输出信号是由AFC算法控制器输出至N比特压控振荡器的比特子带控制信号N VCO ，N比特压控振荡器通过比特子带控制信号N VCO 的控制来调整VCO子频带；另一个输出信号是用于预置N比特压控振荡器的实际控制电压信号的预置信号V tune_Set ，该预置信号V tune_Set 输出给环路滤波器。
寻找最佳VCO子频带通过以下步骤来实现：
步骤一：锁相环电路未锁定，自动频率控制模块中的高速同步计数器和AFC算法控制器使能，锁相环电路的实际输入信号F REF 输入AFC算法控制器，锁相环电路中的N比特压控振荡器输出的目标信号F VCO 输入给高速同步计数器；
步骤二：AFC算法控制器通过比特子带控制信号N VCO 的控制来逐次搜索N比特压控振荡器的各比特子频带，N比压控振荡器的子频带具有N比特，则AFC算法控制器就需要搜索子频带N次。在搜索每一比特子频带时，在锁相环电路的实际输入信号F REF 的若干个周期时间T REF 内，高速同步计数器对目标信号F VCO 的周期T VCO 进行计数而获得计数结果N’ DIV ，即每经过一个目标信号F VCO 的周期T VCO 计数器值加一，然后将含有该比特计数结果N’ DIV 的计数信号输出给AFC算法控制器，AFC算法控制器计算获得计数结果与锁相环电路的分频比之差ΔN=N’ DIV - N DIV ，作为该比特子频带的特征差值。逐次搜索全部N比特子频带后，AFC算法控制器找到特征差值ΔN最小的子频带作为最佳VCO子频带。
上述自动频率控制模块的工作原理是：AFC算法控制器需要比较目标信号F VCO 的频率和实际输入信号F REF 的频率的差值，负反馈控制N比特压控振荡器的子频带以减小这个差值。实际上，信号频率不能被直接测量，而信号的时域形式——周期，则可以直接测得，于是问题转化为选择使目标信号F VCO 的周期与实际输入信号F REF 的周期的差值最小的子频带。目标信号F VCO 是N比特压控振荡器输出信号，F VCO =F REF ×N DIV ；T REF = T VCO ×N DIV ，锁相环电路未锁定时，实际子频带的频率不等于目标所需子频带的频率。在实际输入信号F REF 的一个周期时间T REF 中对目标信号F VCO 的周期T VCO 进行计数，记计数结果记为N’ DIV ，AFC算法控制器需要做的是求出ΔN=N’ DIV - N DIV ，并改变比特子带控制信号N VCO ，以使ΔN最小。AFC算法控制器要选择子频带首先要知道锁相环电路正常锁定情况下N比特压控振荡器的子频带能覆盖多宽的频率范围，预置信号V tune_Set 的作用就是提供一个模拟正常锁定状态下实际控制电压信号V tune 的电压控制字信号，实际控制电压信号V tune 在环路滤波器中产生，且环路滤波器向AFC算法控制器提供其实际控制电压信号V tune 的监测信号V tune_Mon 。
在上述寻找最佳VCO子频带的步骤二过程中，在搜索每一比特子频带时，在锁相环电路的实际输入信号F REF 的若干个周期时间T REF 内，高速同步计数器采用目标信号F VCO 的上升沿和下降沿分别进行计数，从而获得两组时间上相差半个目标信号F VCO 周期的计数结果，两组计数结果均输出给AFC算法控制器，AFC算法控制器自动选择其中一组计数结果用作后续计算特征差值ΔN之用。
为了从两组计数结果中选择合适的一组，高速同步计数器向AFC算法控制器输出两组计数结果的同时，还向AFC算法控制器输出相位指示信号，该相位指示信号用于指示AFC算法控制器的参考时钟上升沿出现在目标信号F VCO 的上升沿之后或下降沿之后，从而AFC算法控制器根据相位指示信号自动选择其中一组计数结果用作后续计算。当AFC算法控制器的参考时钟上升沿出现在目标信号F VCO 的上升沿之后时，采用基于上升沿计数的一组计数结果，而当AFC算法控制器的参考时钟上升沿出现在目标信号F VCO 的下降沿之后时，采用基于下降沿计数的一组计数结果。
在查找状态中，AFC算法控制器要快速找到适合当前锁相环电路分频比N DIV 的子频带。压控振荡器的子频带数一般是多比特的，要减小查找时间涉及到两个方面的问题：一是每比特的查找时间，二是每比特之间的时间权重。
对于第一个问题，需要采用最高频率，即压控振荡器的频率来计数，这就需要设计高速计数器，因此高速同步计数器采用了多级流水线方式工作的计数器，如附图3所示。将整个计数器分成3级流水线A+B+C。取尽可能小的A，但要给B比特加一留够时间：2A×T VCO ；同理取尽可能小的B，但要给C比特加一留够时间：2A+B×T VCO 。这样三级流水线的加一运算分别在最短的时间内完成，在一个设计实例中，可以取A=2，B=2，C=12，当计数器比特数更高时，可以继续拆分C直到满足最后一次分解后的与门级联传输延时小于前面各级2比特计数器的2X=A+B+C+…个T VCO 周期，此时关键路径是一个异或门延时加一个传输门延时，这决定了计数器所能计数的最高输入频率，高速同步计数器所能计数的最高输入频率必须大于N比特压控振荡器输出的目标信号的频率，才能使计数器正确工作。
对于第二个问题，为了缩短搜索时间可采用二进制搜索方式，按照从最高位比特到最低位比特的顺序搜索，逐位推进。注意到从最高位到最低位每比特对应的频率精度是递增的，MSB对应最粗糙的频率精度，LSB对应最精细的频率精度，比如1xxx和11xx，后者的频率精度更高。反应到搜索过程中，越高位的精度越低，确定这一比特所要花费的时间就可以减小。融入这一思想，本方案提出了可变精度的二进制搜索算法，即对每一比特子频带的搜索时间加权，任一比特子频带的时间权重大于或等于相对其高比特的各个子频带的时间权重。相比于传统二进制搜索算法进一步减小搜索时间。举例来说，从MSB到LSB，设确定MSB的时间为T，确定第二位比特的时间是2T，以此类推。这即是对多比特VCO子带的每个子频带的搜索时间加权：高比特的VCO子带精度要求低、时间权重小、搜索速度快；低比特的VCO子带精度要求高、时间权重大、搜索速度慢。从子频带的最高比特到最低比特，时间权重依次为20，…，20，21，22，…，2N-1，2N，…，2N。在一个设计实例中，采用的权重是20，…，20，21，22，…，2N-1，2N；在另一个设计实例中，采用的权重是20，21，22，…，2N-1，2N…，2N。
在搜索子频带时，AFC算法控制器需要记录每一次搜索时所计算出的特征差值，由其是记录已搜索的且出现最小特征差值的子频带，只有特征差值最小的子频带才是候选最佳子频带。当继续搜索出现并相对于当前记录的最小特征差值更小的特征差值时，则替换更新所记录的出现最小特征差值的子频带和其对应的特征差值。
通过以上方案，即可完成查找最佳子频带的过程。
二、在找到最佳VCO子频带后锁定频率
在找到最佳VCO子频带后，锁相环电路进入锁定过程直至捕获所需频率，从而锁定频率，同时自动频率控制模块进入监测状态。通过AFC外部监测电路监测锁相环电路的状态，AFC外部监测电路与AFC算法控制器相连接。在锁定频率过程中，AFC算法控制器进入锁定判断状态，当AFC算法控制器依据AFC外部监测电路的检测结果而判断锁相环锁定后，为了减小电路耗电和再生，需要关闭高速同步计数器和AFC算法控制器，使自动频率控制模块整体进入低功耗、低噪声状态。关闭高速同步计数器时需要关闭其电源和第一级缓冲期的使能，关闭AFC算法控制器需要通过如附图4所示的逻辑电路来关闭其时钟，而逻辑电路需要能够被外部的控制信号打开以实现时钟自动关闭和开启。可以通过AFC外部监测电路来控制逻辑电路。
除了上述寻找最佳VCO子频带和在找到最佳VCO子频带后锁定频率外，该锁相环电路中自动频率控制的实现方法还包括在锁定频率后针对失锁的重新锁定以及在改变分频比时的重新锁定。
三、在锁定频率后针对失锁的重新锁定
当锁相环电路锁定频率后，若出现锁相环失锁，则采用针对失锁的重新锁定。通过AFC外部监测电路唤醒AFC算法控制器，这时AFC算法控制器不是立即进入二进制搜索状态，而是先以线性的方式在设定范围内微调子频带，搜索相邻的1-2个子频带，尝试使锁相环电路锁定。若尝试不成功，则返回寻找最佳VCO子频带的步骤一而重新寻找最佳VCO子频带。如果是因为温度或电源电压缓慢变化导致的压控振荡器子频带漂移，这种邻近搜索的方式可以节省时间，避免进入二进制搜索，使环路尽快重新锁定。但如果1-2个子频带的调整不能使锁相环电路锁定，就需要重新二进制搜索。
四、在改变分频比时的重新锁定
在锁相环电路的锁定过程中或频率锁定后，若改变分频比，则采用在改变分频比时的重新锁定，直接立即返回寻找最佳VCO子频带的步骤一而重新寻找最佳VCO子频带。
在上述过程中，除非上层控制器关闭自动频率控制模块的使能，否则自动频率控制模块一直运行，实时监测锁相环电路、调整子频带。AFC外部监测电路一直处于工作状态，其给出的信号在锁相环电路的锁定过程中时帮助AFC算法控制器判断锁相环电路是否锁定，在AFC算法控制器已经关闭的状态下如果发现压控振荡器的控制电压偏离目标电压区间则唤醒AFC算法控制器并切换到邻近子频带尝试锁定。
本发明提供了一种锁相环电路中自动频率控制的实现方法，用于压控振荡器子频带的快速自动选择，它采用了两项关键技术减小压控振荡器子频带的选择时间：一是高速同步计数器采用压控振荡器时钟同步计数，速度高，同时避免了采用异步计数器需要等待数据稳定的不足；二是可变精度二进制搜索算法，搜索压控振荡器子频带时前快后准，节约大量时间。本发明所涉及的方法具有通用性，可广泛应用于各种需要快速锁定的多比特压控振荡器子频带的锁相环电路中。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种锁相环电路中自动频率控制的实现方法，应用于锁相环电路中以使其自动选择VCO子频带并锁定到所需频率，所述锁相环电路中自动频率控制的实现方法包括寻找最佳VCO子频带和在找到最佳VCO子频带后锁定频率，其特征在于：所述寻找最佳VCO子频带采用高速同步计数器和AFC算法控制器实现；所述高速同步计数器的输入信号包括所述锁相环电路中的N比特压控振荡器输出的目标信号，所述高速同步计数器的输出信号为在所述锁相环电路的若干个实际输入信号周期内对所述目标信号的周期进行计数的计数信号；所述AFC算法控制器的输入信号包括所述锁相环电路的实际输入信号、所述锁相环电路的分频比、所述计数信号，所述AFC算法控制器的输出信号为控制所述N比特压控振荡器调整VCO子频带的比特子带控制信号；
寻找最佳VCO子频带通过以下步骤实现：
步骤一：所述锁相环电路未锁定，所述锁相环电路的实际输入信号输入所述AFC算法控制器，所述锁相环电路中的N比特压控振荡器输出的目标信号输入给所述高速同步计数器；
步骤二：所述AFC算法控制器逐次搜索所述N比特压控振荡器的各比特子频带；在搜索每一比特所述子频带时，在所述锁相环电路的实际输入信号的若干个周期时间内，所述高速同步计数器对所述目标信号的周期进行计数而获得计数结果，并将含有该比特所述计数结果的计数信号输出给所述AFC算法控制器，所述AFC算法控制器计算获得所述计数结果与所述锁相环电路的分频比之差，作为该比特所述子频带的特征差值；逐次搜索全部N比特所述子频带后，所述AFC算法控制器找到所述特征差值最小的所述子频带作为所述最佳VCO子频带；
所述锁相环电路中自动频率控制的实现方法还包括在锁定频率后针对失锁的重新锁定以及在改变所述分频比时的重新锁定；
当所述锁相环电路锁定频率后，若出现锁相环失锁，则采用所述针对失锁的重新锁定，所述AFC算法控制器在设定范围内微调所述子频带，尝试使所述锁相环电路锁定，若尝试不成功，则返回所述步骤一而重新寻找最佳VCO子频带；
若改变所述分频比，则采用在改变所述分频比时的重新锁定，直接返回所述步骤一而重新寻找最佳VCO子频带。
2.根据权利要求1所述的锁相环电路中自动频率控制的实现方法，其特征在于：所述步骤二中，在搜索每一比特所述子频带时，在所述锁相环电路的实际输入信号的若干个周期时间内，所述高速同步计数器采用所述目标信号的上升沿和下降沿分别进行计数，并获得两组所述计数结果，两组所述计数结果均输出给所述AFC算法控制器，所述AFC算法控制器自动选择其中一组计数结果用作后续计算。
3.根据权利要求2所述的锁相环电路中自动频率控制的实现方法，其特征在于：所述高速同步计数器向所述AFC算法控制器输出两组所述计数结果的同时，还向所述AFC算法控制器输出指示所述AFC算法控制器的参考时钟上升沿出现在所述目标信号的上升沿之后或下降沿之后的相位指示信号，所述AFC算法控制器根据所述相位指示信号自动选择其中一组计数结果用作后续计算。
4.根据权利要求1所述的锁相环电路中自动频率控制的实现方法，其特征在于：所述步骤二中，对每一比特所述子频带的搜索时间加权，任一比特所述子频带的时间权重大于或等于相对其高比特的各个所述子频带的时间权重。
5.根据权利要求1所述的锁相环电路中自动频率控制的实现方法，其特征在于：所述步骤二中，在搜索所述子频带时，所述AFC算法控制器记录已搜索的且出现最小特征差值的所述子频带，并在搜索出现相对于当前记录的最小特征差值更小的特征差值时，替换所记录的出现最小特征差值的所述子频带。
6.根据权利要求1所述的锁相环电路中自动频率控制的实现方法，其特征在于：所述锁相环电路的环路滤波器产生所述N比特压控振荡器所需的实际控制电压信号，所述AFC算法控制器向所述环路滤波器提供一个模拟正常锁定状态下所述实际控制电压信号的电压控制字信号，所述环路滤波器向所述AFC算法控制器提供其实际控制电压信号的监测信号。
7.根据权利要求1所述的锁相环电路中自动频率控制的实现方法，其特征在于：所述高速同步计数器采用多级流水线方式工作的计数器，所述高速同步计数器所能计数的最高输入频率大于所述N比特压控振荡器输出的目标信号的频率。
8.根据权利要求1所述的锁相环电路中自动频率控制的实现方法，其特征在于：在锁定频率过程中，所述AFC算法控制器进入锁定判断状态，当所述AFC算法控制器判断所述锁相环锁定后，即关闭所述高速同步计数器和所述AFC算法控制器。
9.根据权利要求8所述的锁相环电路中自动频率控制的实现方法，其特征在于：通过AFC外部监测电路监测所述锁相环电路的状态，所述AFC外部监测电路与所述AFC算法控制器相连接，当所述AFC算法控制器关闭时，所述AFC外部监测电路能够唤醒所述AFC算法控制器。
CN201710101748.4A 2017-02-24 2017-02-24 锁相环电路中自动频率控制的实现方法 Pending CN106936428A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710101748.4A CN106936428A (zh) 2017-02-24 2017-02-24 锁相环电路中自动频率控制的实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710101748.4A CN106936428A (zh) 2017-02-24 2017-02-24 锁相环电路中自动频率控制的实现方法

Publications (1)

Publication Number Publication Date
CN106936428A true CN106936428A (zh) 2017-07-07

Family

ID=59423707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710101748.4A Pending CN106936428A (zh) 2017-02-24 2017-02-24 锁相环电路中自动频率控制的实现方法

Country Status (1)

Country Link
CN (1) CN106936428A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112019187A (zh) * 2020-09-04 2020-12-01 东南大学 一种自动频率校准电路
CN112710897A (zh) * 2020-12-07 2021-04-27 广东电网有限责任公司韶关供电局 一种频率测量电路
CN113381756A (zh) * 2021-05-25 2021-09-10 西安博瑞集信电子科技有限公司 一种自动频率控制电路及锁相环电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101272142A (zh) * 2008-05-20 2008-09-24 曹秀娟 频率合成器
CN101682296A (zh) * 2007-05-30 2010-03-24 松下电器产业株式会社 扩展频谱控制pll电路及其启动方法
US20120040627A1 (en) * 2010-08-13 2012-02-16 Sony Corporation Phase-locked circuit and radio communicating device
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法
CN104135285A (zh) * 2014-08-07 2014-11-05 上海交通大学 一种频率校准电路及其方法
CN104734696A (zh) * 2013-12-24 2015-06-24 上海海尔集成电路有限公司 锁相环频率校准电路及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682296A (zh) * 2007-05-30 2010-03-24 松下电器产业株式会社 扩展频谱控制pll电路及其启动方法
CN101272142A (zh) * 2008-05-20 2008-09-24 曹秀娟 频率合成器
US20120040627A1 (en) * 2010-08-13 2012-02-16 Sony Corporation Phase-locked circuit and radio communicating device
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法
CN104734696A (zh) * 2013-12-24 2015-06-24 上海海尔集成电路有限公司 锁相环频率校准电路及方法
CN104135285A (zh) * 2014-08-07 2014-11-05 上海交通大学 一种频率校准电路及其方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112019187A (zh) * 2020-09-04 2020-12-01 东南大学 一种自动频率校准电路
CN112019187B (zh) * 2020-09-04 2023-10-27 东南大学 一种自动频率校准电路
CN112710897A (zh) * 2020-12-07 2021-04-27 广东电网有限责任公司韶关供电局 一种频率测量电路
CN113381756A (zh) * 2021-05-25 2021-09-10 西安博瑞集信电子科技有限公司 一种自动频率控制电路及锁相环电路

Similar Documents

Publication Publication Date Title
US7382199B2 (en) Methods for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops
CN101227189B (zh) 频率合成器、自动频率校正电路及频率校正方法
US10263626B2 (en) Apparatus and methods for tuning a voltage controlled oscillator
CN104052474B (zh) 一种锁相环频率校正方法及系统
US6512419B1 (en) Method and apparatus to tune and calibrate an on-chip oscillator in a wireless transceiver chip
CN101257304B (zh) 一种双环路频率综合器粗调环路的调谐方法
CN104135285B (zh) 一种频率校准电路及其方法
US20090153252A1 (en) Multi-band voltage controlled oscillator controlling module, phase locked loop utilizing which and related method thereof
US7295078B2 (en) High-speed, accurate trimming for electronically trimmed VCO
CN102522984B (zh) 锁相环及其压控振荡电路
CN201623700U (zh) 一种可校准频率综合器
CA2555468A1 (en) Improvement of the coarse tuning time in pll with lc oscillator
CN106936428A (zh) 锁相环电路中自动频率控制的实现方法
CN104038215A (zh) 一种∑-△分数频率综合器用自动频率校准电路
KR101097646B1 (ko) 자동주파수조절기, 자동주파수 조절방법 및 이를 사용하는 주파수합성기
CN101686056A (zh) 锁相环及校准时间常数的方法
CN106817126A (zh) 一种输出频率范围宽锁频速度快的高精度数字锁频环
CN101783680A (zh) 频率综合器及其校准方法
CN103236841A (zh) 基于周期比较的开关式鉴频鉴相器及数字锁相环
CN105790757B (zh) 自动频率校正电路及频率校正方法
US10615746B2 (en) Method and apparatus for multi-band voltage-controlled oscillator (VCO) band selection
US20090085672A1 (en) Frequency synthesizer
Ding et al. An agile automatic frequency calibration technique for PLL
CN102013888A (zh) 锁相回路的频率校正装置及其运作方法
KR102173075B1 (ko) 인공지능 기반 주파수 합성 장치 및 이를 위한 자동 조정 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 215021 Science and Technology Plaza 9A, Phase III, International Science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province

Applicant after: Kweifa Semiconductor (Suzhou) Co., Ltd.

Address before: 215021 No. 1355 Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province, Phase III Science and Technology Plaza 9A, International Science and Technology Park

Applicant before: Suzhou Granville Semiconductor Co. Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20170707

RJ01 Rejection of invention patent application after publication