CN102013888A - 锁相回路的频率校正装置及其运作方法 - Google Patents

Abstract

本发明是一种锁相回路的频率校正装置及其运作方法，该锁相回路的频率校正装置包含频率检测模块及二元搜寻模块。频率检测模块包含第一计数单元、第二计数单元、偏移单元及比较单元。第一计数单元根据参考时脉产生第一计数。第二计数单元根据第一回馈时脉产生一第二计数。第一回馈时脉的频率快于参考时脉的频率。偏移单元对第一计数进行偏移调整以产生偏移后计数。比较单元比较第二计数与偏移后计数以产生比较结果。二元搜寻模块根据比较结果自三候选压控振荡器频率曲线中选出最适频率曲线，以根据最适频率曲线校正锁相回路的压控振荡器的输出频率。

Description

锁相回路的频率校正装置及其运作方法

技术领域

本发明是与锁相回路有关，特别地，是关于一种应用于锁相回路的频率校正装置及其运作方法。

背景技术

一般而言，锁相回路(Phase Locked Loop，PLL)可被视为一种输出相位和输入相位的反馈电路系统，用以输入低频率的周期性信号并输出高频率的周期性信号，并且输入与输出之间具有某种恒定的相位关系。锁相回路主要包含相位频率检测器、充电泵、回路滤波器及压控振荡器。实际上，锁相回路已广泛运用于电子与通讯领域里，例如存储器、微处器、硬盘驱动装置、射频无线收发器及光纤收发器等装置中。

请参照图1，图1是绘示传统上应用于锁相回路的频率校正装置的功能方块图。如图1所示，频率校正装置1包含频率检测模块10及状态机器12。其中，频率检测模块10包含乘法器100、第一计数器102、第二计数器104及比较器106。乘法器100耦接至第一计数器102；第一计数器102及第二计数器104均耦接至比较器106；比较器106耦接至状态机器12。至于输入频率校正装置1的参考时脉CKR是由一参考除频器对一参考频率除频后而得；输入频率校正装置1的回馈时脉CKV则是由一主要除频器对锁相回路的压控振荡器所输出的输出频率除频后而得。

当低速的参考时脉CKR输入频率校正装置1时，将会先由乘法器100乘以某一倍数后成为较高速的时脉MCKR，接着，第一计数器102再根据时脉MCKR产生一第一计数。至于高速的回馈时脉CKV输入频率校正装置1后，将会直接由第二计数器104根据回馈时脉CKV产生一第二计数。值得注意的是，由于第一计数器102与第二计数器104所接收到的均是高速的时脉，因此，第一计数器102与第二计数器104均操作于高速状态下。

接着，比较器106将会分别自第一计数器102及第二计数器104接收到该第一计数及该第二计数，并且比较该第一计数及该第二计数以产生一比较结果。该比较结果可以是该第二计数大于该第一计数或该第二计数小于该第一计数。然后，状态机器12再根据该比较结果自两候选频率曲线中选出一最适频率曲线，以根据该最适频率曲线校正锁相回路的压控振荡器的输出频率。值得注意的是，频率校正装置1是于一锁频模式(frequency lock mode)下对锁相回路重复进行上述频率校正的程序，直至经过校正后的输出频率与参考频率大致趋近于一预设比例为止，并且频率校正装置1于每一次重复执行校正程序的过程中均采用相同长度的监控期间(monitoring cycle)。

综上所述，传统的频率校正装置1仍存在许多缺点，亟待克服。举例而言，由于传统的频率校正装置1使用低速的参考时脉CKR且于每一次重复执行校正程序的过程中均采用相同长度的监控期间，故导致频率校正装置1对锁相回路进行频率校正的总校正时间太长。此外，频率校正装置1是采用乘法器100先对低速的参考时脉CKR进行处理后再由第一计数器102根据较高速的时脉MCKR产生第一计数，不仅使得第一计数器102与第二计数器104均需于高速状态下操作，还造成频率校正装置1额外增加乘法器100的成本。

发明内容

因此，本发明的主要目的在于提供一种应用于锁相回路的频率校正装置及其运作方法，以解决上述问题。

根据本发明一方面提供一种频率校正装置。该频率校正装置应用于一锁相回路。该锁相回路包含一参考除频器、一主要除频器及一压控振荡器。该频率校正装置包含一频率检测模块及一二元搜寻模块。该频率检测模块包含一第一计数单元、一第二计数单元、一偏移单元及一比较单元。

该第一计数单元用以自该参考除频器接收一参考时脉并根据该参考时脉产生一第一计数。该第二计数单元用以自该主要除频器接收一第一回馈时脉并根据该第一回馈时脉产生一第二计数，其中该第一回馈时脉的频率快于该参考时脉的频率。该偏移单元用以对该第一计数进行偏移调整以产生一偏移后计数。该比较单元用以比较该第二计数与该偏移后计数以产生一比较结果。该二元搜寻模块即根据该比较结果自三候选压控振荡器频率曲线中选出一最适频率曲线，以根据该最适频率曲线校正该压控振荡器的一输出频率。

根据本发明另一方面提供一种频率校正装置的运作方法。该频率校正装置是应用于一锁相回路，该锁相回路包含一参考除频器、一主要除频器及一压控振荡器。首先，该方法自该参考除频器接收一参考时脉并根据该参考时脉产生一第一计数：接着，该方法自该主要除频器接收一第一回馈时脉并根据该第一回馈时脉产生一第二计数，其中该第一回馈时脉的频率快于该参考时脉的频率。

然后，该方法对该第一计数进行偏移调整以产生一偏移后计数；接着，该方法比较该第二计数与该偏移后计数以产生一比较结果；最后，根据该比较结果自三候选压控振荡器频率曲线中选出一最适频率曲线以校正该压控振荡器的一输出频率。

根据本发明又一方面提供一种锁相回路。该锁相回路包含一参考除频器、一主要除频器、一频率校正装置及一压控振荡器。该参考除频器用以产生一参考时脉。该主要除频器用以产生一第一回馈时脉。该频率校正装置包含一频率检测模块及一二元搜寻模块。该频率检测模块包含一第一计数单元、一第二计数单元、一偏移单元及一比较单元。该第一计数单元用以自该参考除频器接收该参考时脉并根据该参考时脉产生一第一计数。该第二计数单元用以自该主要除频器接收该第一回馈时脉并根据该第一回馈时脉产生一第二计数，其中该第一回馈时脉的频率快于该参考时脉的频率。该偏移单元用以对该第一计数进行偏移调整以产生一偏移后计数。该比较单元用以比较该第二计数与该偏移后计数以产生一比较结果。该二元搜寻模块用以根据该比较结果自三候选压控振荡器频率曲线中选出一最适频率曲线。该压控振荡器用以根据该最适频率曲线调整其本身的一输出频率。

综上所述，由于本发明提出的应用于锁相回路的频率校正装置是采用低速的参考时脉且于每一次重复执行校正程序的过程中采用不同长度的监控期间，因此，该频率校正装置对于锁相回路进行频率校正的总校正时间能够大幅缩短。此外，本发明的频率校正装置是先由一计数器根据低速的参考时脉产生一计数后，再采用偏移器对该计数进行偏移处理，故该计数器仅需于低速状态下操作即可，并且由于偏移器的成本较乘法器来得低，应用于锁相回路的频率校正装置的生产成本亦可随的降低，以提升市场竞争力。

附图说明

关于本发明的优点与精神可以通过以下的发明详述及附图得到进一步的了解，其中：

图1是绘示传统上应用于锁相回路的频率校正装置的功能方块图。

图2是绘示根据本发明的第一具体实施例的锁相回路的功能方块图。

图3是绘示锁相回路的频率校正装置的功能方块图。

图4(A)～图4(D)是绘示压控振荡器的输出频率f_VCO与控制电压Vc的曲线图。

图5是绘示频率校正装置透过数次校正程序顺利找出最适频率曲线的示意图。

图6是绘示根据本发明的第三具体实施例的频率校正装置运作方法的流程图。

具体实施方式

根据本发明的第一具体实施例为一种锁相回路。请参照图2，图2是绘示该锁相回路的功能方块图。如图2所示，锁相回路2主要包含参考除频器20、相位频率检测器21、充电泵22、回路滤波器23、压控振荡器24、主要除频器25及频率校正装置26。其中，参考除频器20耦接至相位频率检测器21；相位频率检测器21分别耦接至充电泵22及主要除频器25；回路滤波器23分别耦接至充电泵22及压控振荡器24；主要除频器25耦接至压控振荡器24；频率校正装置26分别耦接至参考除频器20、压控振荡器24及主要除频器25；回路滤波器23与压控振荡器24之间耦接至参考电压V_REF。

于实际应用中，锁相回路2的参考除频器20将会接收参考频率f_REF并由压控振荡器24产生输出频率f_VCO，如图2所示。此外，锁相回路2亦可进一步包含第一开关SW1、第二开关SW2及第三开关SW3，其中第一开关SW1是设置于回路滤波器23与压控振荡器24之间；第二开关SW2是设置于参考电压V_REF与压控振荡器24之间；第三开关SW3用以切换第一回馈时脉CKV或第二回馈时脉CKV0进入频率校正装置26。在本实施例中，第一回馈时脉CKV为快速时脉，而第二回馈时脉CKV0为正常时脉，是由主要除频器25调整除数M所决定。

接下来，将先就锁相回路2的频率校正装置26进行详细的介绍。请参照图3，图3是绘示锁相回路2的频率校正装置26的功能方块图。如图3所示，频率校正装置26包含频率检测模块260及二元搜寻模块262。其中，频率检测模块260进一步包含第一计数单元2600、第二计数单元2602、偏移单元2604及比较单元2606。第一计数单元2600耦接至参考除频器20及偏移单元2604；第二计数单元2602耦接至主要除频器25；比较单元2606耦接至偏移单元2604及第二计数单元2602；二元搜寻模块262耦接至第一计数单元2600、第二计数单元2602及比较单元2606。

于此实施例中，锁相回路2的频率校正装置26是运作于一锁频模式下。在锁频模式下，第一开关SW1为开路状态，第二开关SW2为闭路状态，而第三开关SW3则耦接至第一回馈时脉CKV。频率校正装置26用以对压控振荡器24所产生的输出频率f_VCO进行校正的程序，以使得输出频率f_VCO与参考频率f_REF之间能够大致趋近于一预设比例。接着，将就频率校正装置26于该锁频模式下的运作情形进行探讨。

请同时参照图2及图3，频率检测模块260用于比较参考时脉CKR及第一回馈时脉CKV(或第二回馈时脉CKV0)，以产生一比较结果，作为二元搜寻模块262调整压控振荡器24的依据。其中，参考时脉CKR是由参考除频器20依一预设倍数(例如1/4倍)对参考频率f_REF进行除频所产生。接着，第一计数单元2600会根据参考时脉CKR产生一第一计数；第一回馈时脉CKV及第二回馈时脉CKV是由主要除频器25对压控振荡器24的输出频率f_VCO，分别以预定的除数M进行除频，产生第一回馈时脉CKV及第二回馈时脉CKV0。接着，第二计数单元2602即会根据第一回馈时脉CKV(或第二回馈时脉CKV0)产生一第二计数。更详细地说，第一回馈时脉CKV为较高速的时脉，主要提供给频率校正装置26于锁频模式下对输出频率f_VCO进行校正之用，以缩短总校正时间；第二回馈时脉CKV0则为正常速度的时脉，主要提供给相位频率检测器21于锁相模式下使用，亦可提供给频率校正装置26于锁频模式下对输出频率f_VCO进行校正之用，但不具有缩短总校正时间的优点。

值得注意的是，在本实施例中，第一回馈时脉CKV的频率会被设计成参考时脉CKR的频率的2的次方倍，例如：2、4、8...等倍数。因此，需使用偏移单元2604对第一计数单元2600所产生的第一计数进行偏移调整，以产生一偏移后计数后(亦即乘上2的次方倍)，再将其输入至比较器16，与第二计数进行比较，方可获得正确的比较结果。举例而言，假设第一回馈时脉CKV的频率设计比参考时脉CKR的频率快2的M次方时，当比较单元16(N位比较器)进行第一计数与第二计数比较前，第一计数会先经偏移单元2604偏移M位，以二进制的方式补上M个0(亦即乘上2的M次方倍)，使之与第二计数具有相同N位计数值，方可用以正确地判定压控振荡器24输出的频率范围。

由上述说明可知，参考时脉CKR为低速时脉且第一回馈时脉CKV为高速时脉。因此，频率校正装置26的第一计数单元2600仅需于低速状态下运作即可，不需要像第二计数单元2602一样于高速状态下运作。此外，偏移单元2604可以是常见的偏移器(shifter)，以替代先前技术的乘法器。上述设计可大幅降低本发明的电路成本。

接着，比较单元2606将会比较同样具有N个位的第二计数与偏移后计数以产生一比较结果。值得注意的是，比较单元2606比较第二计数与偏移后计数的数值大小，故该比较结果有三种可能的情形，分别是：(1)第二计数大于偏移后计数；(2)第二计数等于偏移后计数；(3)第二计数小于偏移后计数。因此，为了能够表示此三种可能情形，比较单元2606将该比较结果以两个控制位方式输出至二元搜寻模块262。

二元搜寻模块262是用于由压控振荡器2的n条压控振荡器频率曲线中，选择一条最适当压控振荡器频率曲线。二元搜寻模块262每次依据比较单元2606产生比较结果，每次决定压控振荡器频率曲线一个位值，重复数次后可找出最适当的压控振荡器频率曲线。举例来说，假设压控振荡器频率曲线有16条曲线(即2的4次方条曲线)，先预设压控振荡器频率曲线为1000，当比较单元2606产生第一次比较结果后，二元搜寻模块262即会根据该比较结果决定最高及次高位值，其它位设定为0，重复3次后，最终选出一条最适频率曲线，以提供给压控振荡器24根据该条最适频率曲线校正其输出频率。值得注意的是，于频率校正装置26每一次重复执行校正步骤的过程中可采用不同长度的监控期间，更详细地说，在校正初期，当二元搜寻模块262还在决定压控振荡器频率曲线数值的高位值时，通常该次决定压控振荡器频率曲线的与最适当压控振荡器频率曲线相隔较远，故只需较短的时间(亦即，第一计数单元2600和第二计数单元2602只需计算较少的次数)，比较器2606即可有差值，然当二元搜寻模块262在决定压控振荡器频率曲线数值的低位值时，当时该次决定压控振荡器频率曲线的与最适当压控振荡器频率曲线已相隔很近，故需要较长的时间(亦即，第一计数单元2600和第二计数单元2602只需计算较多的次数)，比较器2606才会有差值。在本实施例中，频率校正装置26在决定压控振荡器频率曲线高位值时，采用较短的监控期间，而在决定压控振荡器频率曲线低位值时，采用较长的监控期间，不但可正确判定压控振荡器频率曲线位值，亦可大幅缩短频率校正装置26的总校正时间，有效地改善先前技术中均采用相同长度的监控期间因而导致总校正时间过长的缺点。

此外，当二元搜寻模块262选择一条最适当压控振荡器频率曲线，代表频率校正装置26已完成此次频率校正的程序。此时，二元搜寻模块262将会传送控制信号至第一计数模块2600及第二计数模块2602，以停止第一计数模块2600及第二计数模块2602的运作，而锁相回路2亦会开始进入锁相模式下运作。亦即第一开关SW1为闭路状态，而第二开关SW2为开路状态。至于锁相回路2于锁相模式下的运作情形则请参照图2。当锁相回路2运作于锁相模式时，相位频率检测器21将会分别自参考除频器20及主要除频器25接收参考时脉CKR及第二回馈时脉CKV0，并检测参考时脉与第二回馈时脉之间的相位差异以选择性地产生上索引UP或下索引DN。接着，当充电泵22根据上索引UP或下索引DN调整其产生的一控制电流后，回路滤波器23即根据该控制电流调整其输出至压控振荡器24的一控制电压，藉以使得压控振荡器24所输出的输出频率与参考频率之间能够趋近于预设比例。

请参照图4(A)，图4(A)是绘示压控振荡器24的输出频率f_VCO与控制电压Vc的曲线图。如图4(A)所示，假设预设控制电压Vc(center)是介于最小控制电压Vc(min)与最大控制电压Vc(max)的范围中央，每一条频率曲线均分别对应于不同的偏移后计数。由于此例中的计数包含四个控制位，故最小的偏移后计数为[0000]且最大的偏移后计数为[1111]，分别对应于频率下限F_L及频率上限F_H。

为了方便起见，图4(B)进一步将图4(A)中由最小控制电压Vc(min)、最大控制电压Vc(max)、频率上限F_H与频率下限F_L所围成的区域分成区域I、区域II及区域III，并且区域I、区域II与区域III分别以偏移后计数[0100]、[1000]及[1100]所对应的频率曲线作为代表。如图4(C)所示，假设比较单元2606所得到的比较结果为第二计数等于偏移后计数，则二元搜寻模块262即会选取[1000]频率曲线以及其上下两条频率曲线[0110]及[1010]作为三条候选频率曲线。如图4(D)所示，假设比较单元2606所得到的比较结果为第二计数小于偏移后计数，则二元搜寻模块262即会选取[0100]频率曲线以及其上下两条频率曲线[0110]及[0010]作为三条候选频率曲线。

请参照图5，图5是绘示频率校正装置26如何通过多次的校正程序顺利找出最适频率曲线的示意图。如图5所示，假设频率曲线共有8条，由4个位成，而初始频率曲线设定为[1000]，最适频率曲线为[1001]，且由于控制位是由至少两个位成，包含“大于”、“等于”和“小于”三种状态。在此假设情况下，二元搜寻模块262需要经过三次校正程序，可找出最适频率曲线。更详细地说，在本实施例中，第一次校正程序及第二次校正程序使用较短的监控期间，第三次校正程序使用较长的监控期间。在第一次校正时，二元搜寻模块262会先决定第一位及第二位，亦即由三条候选频率曲线[1000]、[1100]及[0100]频率曲线中择一(当控制信号为“大于”时，选择[1100]；当控制信号为“小于”时，选择[0100]；当控制信号为“等于”时，选择[1000])。由于监控期间较短及初始频率曲线[1000]与最适频率曲线[1001]相隔太近的缘故，当第一次监控期间结束时，第二计数与偏移后计数的数值尚无差值，比较器2606输出“等于”的控制信号，则二元搜寻模块262选择频率曲线[1000]。接着，在第二次校正程序时，二元搜寻模块262会决定第二位及第三位，亦即由三条候选频率曲线[1000]、[1010]及[0110]频率曲线中择一。同样地，由于监控期间较短及目前频率曲线[1000]与最适频率曲线[1001]相隔太近的缘故，当第二次监控期间结束时，第二计数与偏移后计数的数值尚无差值，比较器2606输出“等于”的控制信号，则二元搜寻模块262选择频率曲线[1000]。最后，在第三次校正程序时，二元搜寻模块262会决定第三位及第四位，亦即由三条候选频率曲线[1000]、[1001]及[0111]频率曲线中择一。由于第三次校正程序使用较长的监控期间，即使目前频率曲线[1000]与最适频率曲线[1001]相隔太近，第二计数与偏移后计数出现差值，比较器2606输出“大于”的控制信号，则二元搜寻模块262选择频率曲线[1001]由于第一次比较结果为第二计数“等于”偏移后计数，故第一次校正时所得的最适频率曲线即是[1000]频率曲线。值得注意的是，由于频率校正装置26每一次重复执行校正程序均采用不同时间长度的监控期间，当频率曲线数目越多时，其缩短总校正时间的效果更为显著。

最后，通过[1001]频率曲线对于压控振荡器24的输出频率f_VCO进行校正后，若能够使得校正后的输出频率f_VCO与参考频率f_REF大致相等，则代表频率校正装置26已完成对锁相回路2的频率校正程序，锁相回路2即可开始进入锁相模式下运作。

根据本发明的第二具体实施例为一种频率校正装置运作方法。于此实施例中，该频率校正装置是应用于一锁相回路并是运作于一锁频模式下。该锁相回路包含一参考除频器、一主要除频器及一压控振荡器。请参照图6，图6是绘示该频率校正装置运作方法的流程图。

如图6所示，首先，该方法执行步骤S10，自该参考除频器接收一参考时脉并根据该参考时脉产生一第一计数。实际上，该参考时脉是由该锁相回路中的参考除频器对一参考频率进行除频而产生。接着，该方法执行步骤S12，自该主要除频器接收一第一回馈时脉并根据该第一回馈时脉产生一第二计数。实际上，该第一回馈时脉是由该锁相回路中的主要除频器对该压控振荡器所输出的输出频率进行除频而产生。

值得注意的是，该第一回馈时脉的频率将会快于该参考时脉的频率，也就是说，相较于快速的第一回馈时脉，于此实施例中所采用的是低速的参考时脉。此外，该主要除频器除了产生该第一回馈时脉之外，还产生一第二回馈时脉至该锁相回路，并且该第二回馈时脉的频率将会慢于该第一回馈时脉的频率，也就是说，该主要除频器将会产生较快的回馈时脉至该频率校正装置并且产生较慢的回馈时脉至该锁相回路。

接着，该方法执行步骤S14，对该第一计数进行偏移调整以产生一偏移后计数。于实际应用中，假设该第一计数包含(N-M)个控制位且该第二计数包含N个控制位，N与M均为正整数且N＞M，于步骤S14中，当该第一计数经过M个控制位的偏移调整后将会成为与该第二计数同样包含N个控制位的偏移后计数。

之后，该方法执行步骤S16，比较该第二计数与该偏移后计数以产生一比较结果。实际上，该比较结果有三种可能的情形：(1)该第二计数大于该偏移后计数；(2)该第二计数等于该偏移后计数；(3)该第二计数小于该偏移后计数。接着，该方法执行步骤S18，根据该比较结果自三条候选压控振荡器频率曲线中选出一条最适频率曲线以校正该压控振荡器的一输出频率。实际上，三条候选压控振荡器频率曲线是分别对应于该比较结果的三种可能的情形。

当该方法执行上述步骤S10～S18后，即已完成一次校正压控振荡器的输出频率的程序。接下来，该方法将会执行步骤S20，判断经过该最适频率曲线校正后的该输出频率是否与该参考频率之间大致趋近于一预设比例。实际上，该预设比例并无一定的限制，当该预设比例设为1时，代表该输出频率应与该参考频率相当。

若步骤S20的判断结果为是，代表该频率校正装置已完成对该锁相回路的频率校正程序，所以该锁相回路将会开始进入一锁相模式下运作；若步骤S20的判断结果为否，代表该输出频率与该参考频率之间并未趋近于该预设比例，亦即该锁相回路的频率校正程序尚未完成，因此，该频率校正装置将会重复执行上述步骤S10～S18，直至校正后的输出频率与参考频率之间大致趋近于该预设比例为止。值得注意的是，于该频率校正装置每一次重复执行校正步骤的过程中均会采用不同时间长度的监控期间以缩短该频率校正装置的总校正时间。

相较于先前技术，由于本发明提出的应用于锁相回路的频率校正装置是采用低速的参考时脉且于每一次重复执行校正程序的过程中采用不同时间长度的监控期间，因此，该频率校正装置对于锁相回路进行频率校正的总校正时间能够大幅缩短。此外，本发明的频率校正装置是先由一计数器根据低速的参考时脉产生一计数后，再采用偏移器对该计数进行偏移处理，故该计数器仅需于低速状态下操作即可，并且由于偏移器的成本较乘法器来得低，应用于锁相回路的频率校正装置的生产成本亦可随之降低，以提升市场竞争力。

通过以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (20)

1.一种频率校正装置，应用于一锁相回路中，该锁相回路包含一参考除频器、一主要除频器及一压控振荡器，该频率校正装置包含：

一频率检测模块，包含：

一第一计数单元，耦接至该参考除频器，用以在一监控期间，自该参考除频器接收一参考时脉，并据以产生一第一计数；

一第二计数单元，耦接至该主要除频器，用以在该监控期间，自该主要除频器接收一回馈时脉，并据以产生一第二计数；以及

一比较单元，耦接至该第一计数单元及该第二计数单元，用以比较该第二计数与该第一计数，以产生一比较结果，其中该比较结果至少包含三种状态；以及

一搜寻模块，耦接至该比较单元及该压控振荡器，用以根据该比较结果选出一频率曲线，并据以校正该压控振荡器的组态。

2.根据权利要求1所述的频率校正装置，其特征在于，当该回馈时脉的频率设定快于该参考时脉设定时，该频率检测模块还包含：

一偏移单元，耦接至该第一计数单元和该比较单元间，用以对第一计数进行偏移调整，以产生一偏移后计数。

3.根据权利要求1所述的频率校正装置，其特征在于，该主要除频器系耦接至该压控振荡器，并用以对该压控振荡器的该输出频率进行除频以产生该回馈时脉。

4.根据权利要求1所述的频率校正装置，其特征在于，该二元搜寻模块亦耦接至该第一计数单元及该第二计数单元，该二元搜寻模块根据经过该频率曲线校正后的该输出频率是否与该参考频率之间大致趋近于一预设比例产生一控制信号，以控制该第一计数单元及该第二计数单元的运作。

5.根据权利要求2所述的频率校正装置，其特征在于，该第一计数为(N-M)位计数值，且该第二计数为N位计数值，该偏移单元对该第一计数进行M位的偏移调整以使得该偏移后计数亦为N位计数值，N与M均为正整数且N＞M。

6.根据权利要求1所述的频率校正装置，其特征在于，该比较结果为该第二计数大于该第一计数、该第二计数等于该第一计数或该第二计数小于该第一计数。

7.根据权利要求1所述的频率校正装置，其特征在于，该频率检测模块于一锁频模式下重复对该锁相回路进行频率校正程序，直至经过校正后的该输出频率与该参考频率之间大致趋近于一预设比例为止，且每一次重复执行校正程序的过程中可采用不同时间长度的监控期间。

8.一种频率校正方法，用于一锁相回路中，该锁相回路包含一频率校正装置、一参考除频器、一主要除频器及一压控振荡器，该方法包含下列步骤：

在一监控期间，自该参考除频器接收一参考时脉，并据以产生一第一计数；

在该监控期间，自该主要除频器接收一回馈时脉，并据以产生一第二计数；

比较该第二计数与该第一计数计数，以产生一比较结果，其中该比较结果至少包含三种状态；以及

根据该比较结果选出一频率曲线，并据以校正该压控振荡器的组态。

9.根据权利要求8所述的方法，其特征在于，当该回馈时脉的频率设定快于该参考时脉设定时，在比较该第二计数与该第一计数计数的步骤前，还包含对该第一计数进行偏移调整，以产生一偏移后计数。

10.根据权利要求8所述的方法，其特征在于，该回馈时脉是由该主要除频器对该压控振荡器的该输出频率进行除频而产生。

11.根据权利要求9所述的方法，其特征在于，还包含下列步骤：

判断经过该频率曲线校正后的该输出频率是否与该参考频率之间大致趋近于一预设比例；

若判断结果为是，该频率校正装置已完成对该锁相回路的频率校正程序，该锁相回路开始进入一锁相模式下运作；以及

若判断结果为否，该频率校正装置重复前述步骤，直至经过校正后的该输出频率与该参考频率之间大致趋近于一预设比例为止；

其中，于该频率校正装置每次重复前述步骤时，可采用不同长度的监控期间。

12.根据权利要求9所述的方法，其特征在于，该第一计数为(N-M)位计数值，且该第二计数为N位计数值，在产生该偏移后计数的步骤中，对该第一计数进行M位的偏移调整以使得该偏移后计数亦为N位计数值，N与M均为正整数且N＞M。。

13.根据权利要求9所述的方法，其特征在于，该比较结果为该第二计数大于该偏移后计数、该第二计数等于该偏移后计数或该第二计数小于该偏移后计数。

14.一种锁相回路，包含：

一参考除频器，用以产生一参考时脉；

一主要除频器，用以产生一回馈时脉；

一频率校正装置，包含：

一频率检测模块，包含：

一第一计数单元，耦接至该参考除频器，用以自该参考除频器接收该参考时脉，并据以产生一第一计数；

一第二计数单元，耦接至该主要除频器，用以自该主要除频器接收该回馈时脉，并据以产生一第二计数，其中该回馈时脉的频率快于该参考时脉的频率；

一偏移单元，耦接至该第一计数单元，用以对该第一计数进行偏移调整，以产生一偏移后计数；以及

一比较单元，耦接至该偏移单元及该第二计数单元，用以比较该第二计数与该偏移后计数，以产生一比较结果；以及

一搜寻模块，耦接至该比较单元，用以根据该比较结果选出一频率曲线；以及

一压控振荡器，耦接至该二元搜寻模块，用以根据该频率曲线调整进行组态调整。

15.根据权利要求14所述的锁相回路，其特征在于，该主要除频器耦接至该压控振荡器，该主要除频器对该压控振荡器的该输出频率进行除频以产生该第一回馈时脉。

16.根据权利要求14所述的锁相回路，其特征在于，该比较结果为该第二计数大于该偏移后计数、该第二计数等于该偏移后计数或该第二计数小于该偏移后计数。

17.根据权利要求14所述的锁相回路，其特征在于，进一步包含：

一相位频率检测器，耦接至该参考除频器及该主要除频器，当该锁相回路运作于一锁相模式时，该相位频率检测器分别自该参考除频器及该主要除频器接收该参考时脉及一第二回馈时脉，并检测该参考时脉与该第二回馈时脉之间的相位差异以选择性地产生一上索引或一下索引；

一充电泵，耦接至该相位频率检测器，用以根据该上索引或该下索引调整其产生的一控制电流；以及

一回路滤波器，耦接至该充电泵及该压控振荡器，用以根据该控制电流调整其输出至该压控振荡器的一控制电压。

18.根据权利要求14所述的锁相回路，其特征在于，该二元搜寻模块亦耦接至该第一计数单元及该第二计数单元，该二元搜寻模块根据经过该频率曲线校正后的该输出频率是否与该参考频率之间大致趋近于一预设比例产生一控制信号至该第一计数单元及该第二计数单元，以控制该第一计数单元及该第二计数单元的运作。

19.根据权利要求14所述的锁相回路，其特征在于，该第一计数为(N-M)位计数值，且该第二计数为N位计数值，该偏移单元对该第一计数进行M位的偏移调整以使得该偏移后计数亦为N位计数值，N与M均为正整数且N＞M。

20.根据权利要求14所述的锁相回路，其特征在于，该频率检测模块于一锁频模式下重复对该锁相回路进行频率校正程序，直至经过校正后的该输出频率与该参考频率之间大致趋近于一预设比例为止，且每一次重复执行校正程序的过程中可采用不同时间长度的监控期间。

Images