JP4807156B2

JP4807156B2 - 電圧制御発振装置及びその制御方法

Info

Publication number: JP4807156B2
Application number: JP2006171597A
Authority: JP
Inventors: 龍男前田; 浩飯塚; 賢田辺
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-06-21
Filing date: 2006-06-21
Publication date: 2011-11-02
Anticipated expiration: 2026-06-21
Also published as: JP2008005141A

Description

本発明は、電圧により発振周波数が制御される電圧制御発振装置及びその制御方法に関し、特に、発振周波数の調整技術に関する。

データ通信の伝送レートの高速化や伝送帯域の高周波数化により、送信装置や受信装置が扱う周波数が高周波数化しており、送信処理や受信処理で必要とするクロックを生成させる発振装置についても、高周波数に対応したものが必要になっている。

また、この種の機器が必要な発振装置として、オン・チップ・ＶＣＯ（Voltage Controlled Oscillator）と称される集積回路化された電圧制御発振装置が使用されつつあるが、そのような集積回路化された電圧制御発振装置の場合には、素子の特性の不均一を補正するために、発振周波数の離散的な調整機能を設ける構成としてある。

ここで、ＶＣＯの典型的な応用例であるＰＬＬ（Phase-locked Loop）について、図１３を用いて説明する。
発振周波数が一定の基準発振器１１と、制御電圧の入力により発振周波数が制御される電圧制御発振器（ＶＣＯ）１６とを用意する。電圧制御発振器１６の発振出力（発振周波数）は、分周器１５に供給し、周波数を１／ｎに分周する。基準発振器１１と分周器１５の出力は、位相比較器１２に入力される。位相比較器１２は、２つの入力の位相差に応じたパルスをチャージポンプ・ローパスフィルタ１３に出力する。チャージポンプ・ローパスフィルタ１３は、入力パルスを直流に変換し、ＶＣＯ制御電圧を出力する。出力されたＶＣＯ制御電圧により、ＶＣＯ１６の発振周波数は制御される。

このようなループ構成としてあることで、ＰＬＬ（Phase-locked loop）回路が構成されて、電圧制御発振器１６の発振周波数が、規定された周波数となる。
電圧制御発振器１６は、少なくとも規定された周波数で発振可能である必要があり、これを保証するために、上述の離散的な調整機能を設ける場合が多い。

特許文献１には、発振周波数の離散的な調整機能を設けた発振器の例についての開示がある。
特開２００６−１４３５２号公報

発振周波数の離散的な調整機能を設けた発振器を使用する場合、発振周波数の調整に手間と時間がかかる問題があった。特に、発振周波数がＧＨｚ帯の電圧制御発振装置においては、電圧制御発振装置の制御電圧による発振周波数の変化量を大きくすることができない問題があり、最適な調整に時間がかかる問題があった。

また、発振周波数の離散的な調整を行う際には、従来、固定した調整用の制御電圧を電圧制御発振装置に与えて、それに対して発振装置の発振中心周波数のずれを補正するようにしてあった。従って、調整用の制御電圧に起因する補正誤差が発生していた。

本発明はかかる点に鑑みてなされたものであり、発振周波数の離散的な調整機能を設けた電圧制御発振装置の調整が簡単かつ正確にできるようにすることを目的とする。

第１の発明は、調整データの入力で、電圧制御発振部の発振周波数の可変範囲を複数段階に調整可能な構成とする。また、制御電圧データに従い、調整用の制御電圧を可変で発生させる制御電圧生成部を備える。その上で、制御電圧データを可変することにより、可変生成された調整電圧で電圧制御発振部の発振を、設定可能な最大周波数と最小周波数とし、その最大周波数と最小周波数とを計測する。その計測結果から中心周波数を計算し、計算された中心周波数を用いて、電圧制御発振部の適正な調整用の制御電圧を設定し、その設定された制御電圧に固定して、調整データを可変させて適正な調整データを設定する処理を行う。

このようにしたことで、制御電圧を可変設定して適正な制御電圧を調整する作業と、その後の発振周波数範囲を決める調整データの可変作業とが行われるようになる。

第２の発明は、第１の発明において、比較部で基準発振部の発振周波数と電圧制御発振部の発振周波数との差分をカウントし、制御電圧データを可変で生成させ、カウント結果から現在の制御電圧データが、最終候補になり得るか否か判断し、その判断で最終候補になり得ないと判断した場合に、どちらの発振周波数が早いか又は遅いかの情報を使用して、次の候補となる制御電圧データを使用した計測に移り、最終候補になり得ると判断した場合に、再度カウント結果の判断を行う処理を行い、比較部で最も差分が小さな候補値を、適正な制御電圧データとして設定する処理を行う。

第３の発明は、第１の発明において、比較部で基準発振部の発振周波数と電圧制御発振部の発振周波数との差分をカウントし、調整データを可変で生成させ、カウント結果から現在の調整データが、最終候補になり得るか否か判断し、その判断で最終候補になり得ないと判断した場合に、どちらの発振周波数が早いか又は遅いかの情報を使用して、次の候補となる調整データを使用した計測に移り、最終候補になり得ると判断した場合に、再度カウント結果の判断を行う処理を行い、比較部で最も差分が小さな候補値を、適正な調整データとして設定する処理を行う。

このようにしたことで、いわゆるバイナリサーチで、適正な制御電圧データ、適正な調整データの検出が可能になる。

第１の発明によると、制御電圧を可変設定して適正な調整用の制御電圧を発生させる作業と、その後の発振周波数範囲を決める調整データの可変作業とが行われ、制御電圧の最適化と、発振周波数範囲を決める調整データの最適化とが行われ、最適な調整が可能になる。

第２、及び、第３の発明によると、いわゆるバイナリサーチで、適正な制御電圧データ、及び、適正な調整データの検出が可能になり、精度を保ちつつ調整時間を短縮することが可能になる。

以下、本発明の一実施の形態を、図１〜図１２を参照して説明する。

図１は、ＰＬＬ回路に、本例の電圧制御発振装置を適用した構成例を示した図である。
ＰＬＬ１０と調整ブロック２０から構成されている。
ＰＬＬ（Phase-locked loop）１０は、基準発振器１１、位相比較器１２、チャージポンプ・ローパスフィルタ１３、分周器１４，１５および電圧制御発振器（ＶＣＯ）１６、スイッチ１７により構成される。電圧制御発振器１６の出力は、分周器１５で分周された後、分周器１４でさらに分周される。分周器１４の分周出力は、位相比較器１２に供給される。

スイッチ１７は、チャージポンプ・ローパスフィルタ１３の出力と、後述する制御電圧生成用デジタル／アナログ変換器２７の出力とを切換えるスイッチである。スイッチ１７で選択された信号は、電圧制御発振器１６に制御電圧として供給される。

ここで、本例の電圧制御発振器１６は、制御電圧による発振周波数の可変範囲を、複数段階に調整可能とし、容量バンク調整データＦｃで、電圧制御発振器１６内のコンデンサの容量を複数段階に調整することで、発振周波数の可変範囲を、複数段階に調整可能としてある。本例の場合、容量バンク調整データＦｃは、２ビット又は３ビットのデータとしてあり、後述する調整工程で適正な値に調整される。
適正な容量バンク調整データＦｃを選択することを以下では、発振周波数調整と呼ぶ。

調整ブロック２０は上記ＰＬＬ１０内の電圧制御発振器１６の発振周波数調整を行うためのもので、分周部２１，２２、周波数比較部２３、判定・制御部２４、制御電圧生成用デジタル／アナログ変換器（Ｄ／Ａ）２７からなる。分周部２１は、基準発振器１１の出力を分周する。分周部２２は、分周部１５の出力を分周する。それぞれで分周された信号と、分周部１５の出力は、周波数比較部２３に供給する。

発振周波数調整の際には、図２（ａ）に示すように、スイッチ１７が調整ブロック２０側（Ｄ／Ａ２７の出力）に閉じ、調整が終わると、図２（ｂ）に示すように、スイッチ１７はチャージポンプ・ローパスフィルタ１３側に閉じる。このスイッチ１７の制御は自動調整ブロック２０内の判定・制御部２４が行う。
また、ＰＬＬ１０の分周器が１４、１５に分割されているのは、調整ブロック２０に必要な周波数を生成するためである。

ＰＬＬ１０の閉ループ時の動作は、前述の通りである。
発振周波数が一定である基準発振器１１の発振出力（発振周波数）は、分周器２１に供給し、周波数を１／ｎ₁（ｎ₁は任意の整数）に分周する。分周された信号は、周波数比較部２３に供給する。制御電圧の入力により発振周波数が制御される電圧制御発振器１６の発振出力（発振周波数）は、分周器１５に供給し、周波数を１／ｎ₂に分周する。分周器１４、１５、２１、２２の分周比は、等しいとは限らない。分周器１５の出力、およびそれをさらに分周器２２で分周したものを周波数比較部２３に供給する。

周波数比較部２３は、２つの発振周波数（分周器２１，２２の出力）を比較して、周波数差を、分周期１５の出力によりカウントし、結果を出力する。周波数差をカウントした結果は、判定・制御部２４に供給される。
判定・制御部２４は、入力されるカウント結果に基づき、容量バンク調整データＦｃ、及び、電圧制御データAUTO_VFIXを可変出力することで、発振周波数調整を行う。
制御電圧生成用Ｄ／Ａ２７は、電圧制御データAUTO_VFIXに基づき、アナログ電圧を発生、発振周波数調整時には、スイッチ１７を介し、電圧制御発振器１６の制御電圧入力端子に供給し、発振周波数を制御する。
調整で得られた調整値については、例えば判定・制御部２４内のレジスタ（図示せず）に格納して、その値を設定して作動させる。

なお、本例の制御電圧生成用Ｄ／Ａ２７は、電圧制御発振器１６の中心周波数の温度変化を打ち消す温度特性を持つ回路構成とすることが望ましい。例えば、温度を上げると、ある制御電圧に対する発振周波数は下がるので、それを打ち消す（発振周波数を一定に保つ）ために、制御電圧生成用Ｄ／Ａ２７は、温度を上げると発振周波数が上がる方向に出力が変化するよう回路構成とする。

図３は、電圧制御発振器１６の発振周波数と制御電圧の関係の例を示す特性図である。この例では、容量バンク調整データＦｃが２ビットの例としてあり、Ｆｃ＝００、Ｆｃ＝０１、Ｆｃ＝１０、Ｆｃ＝１１の４種類がある。それぞれのデータ毎に、図３に示すように制御電圧を変化させることで、発振周波数が一定範囲で変化する。各特性の中心周波数を丸で示してある。発振周波数が変化する範囲は、一部重なりがあり、希望する周波数可変範囲がカバーできれば、その希望周波数可変範囲が含まれるいずれの周波数範囲の特性に設定してもよいが、基本的には中心周波数が使用周波数に近いことが好ましい。また、電圧制御発振器１６を構成する素子の特性のバラツキにより、個々の発振器ごとの発振周波数範囲は異なる。

次に、このような図１に示した電圧制御発振装置の発振周波数を調整する工程について説明する。本例の調整工程は、図４フローチャートに示したように行われる。即ち、まず、制御電圧生成用Ｄ／Ａ２７で生成させる制御電圧を適正化する調整を行う（ステップＳ１）。その後、電圧制御発振器１６の容量バンク調整データＦｃの調整を行い、電圧制御発振器１６の発振周波数範囲を適正化し（ステップＳ２）、処理を終了する。

図５は、図４のフローチャートのステップＳ１での制御電圧を適正化する調整工程例を示した図である。図５（ａ）は調整工程のフローチャートであり、図５（ｂ）は調整時の状態を示した図である。この例は、容量バンク調整データＦｃが４ビット、電圧制御データAUTO_VFIXが５ビットの例である。
まず、容量バンクの値を固定した値（ここではＦｃ＝4’b1000）に設定する（ステップＳ１１）。この状態で、制御電圧Ｖcontを０[V]にし、判定・制御部２４は、電圧制御発振器１６の発振周波数をカウントする（ステップＳ１２）。このときカウントされた周波数が、最小周波数Ｆminとなる。つづいて、制御電圧Ｖcontを最大電圧ＶＤＤ(=1.8)[V]にして、電圧制御発振器１６の発振周波数をカウントする（ステップＳ１３）。このときカウントされた周波数が、最大周波数Ｆmaxとなる。そして、最小周波数Ｆminと最大周波数Ｆmaxの２つを割り算することで、中間周波数Ｆcenterを計算する（ステップＳ１４）。

中間周波数Ｆcenterを計算すると、計算した中間周波数Ｆcenterに最も近くなるような制御電圧調整データAUTOVFIX[4:0]をバイナリサーチにより探索する（ステップＳ１５）。バイナリサーチの例については後述する。そしてAUTOVFIX[4:0]の値をレジスタ値として保持する（ステップＳ１５）。ここで、上述例でＦｃ＝4’b1000としたのは、図３のように最適な制御電圧は容量バンク調整データＦｃにはほとんど依存しないことを利用している。

図６は、図４のフローチャートのステップＳ２での電圧制御発振器１６の容量バンク調整データＦｃを適正化する調整工程例を示した図である。図６（ａ）は調整工程のフローチャートであり、図６（ｂ）は調整時の状態を示した図である。この例は、容量バンク調整データＦｃが４ビット、電圧制御データAUTO_VFIXが５ビットの例である。
まず、先の制御電圧調整（図５のフローチャートの処理）で求められたAUTOVFIX[4:0]の値を読み込む（ステップＳ２１）。次に、電圧制御発振器１６の発振周波数が、中心周波数（例えば４GHz）になるような容量バンクの値Ｆｃ[3:0]を、バイナリサーチで探索する（ステップＳ２２）。そして探索された容量バンクの値Ｆｃ[3:0]の値をレジスタ値として保持する（ステップＳ２３）。

このようにして調整が終了すると、スイッチ１７（図１）を調整ブロック２０から切り離し、チャージポンプ１３側に閉じて、図１に示したＰＬＬ１０のループを閉じる。

なお、制御電圧調整と容量バンク調整については、必ずしも、同じ頻度で実施する必要はない。即ち、例えば図７のフローチャートに示すように、電圧制御装置を含むシステムの電源ＯＮ時に、制御電圧調整を予め行う（ステップＳ３１）。そして、電圧制御発振装置の状態が、スリープモード（発振器は停止している状態）から、セーブモード（データ送受信は行われていないが発振器は動作している状態）に移行したか否か判断する（ステップＳ３２）。ここでセーブモードに移行したと判断すると、容量バンク調整を行う（ステップＳ３３）。以降、電源が切れるまでの間、スリープモードからセーブモードに移行する毎に、容量バンク調整を繰り返すようにしてもよい。

次に、図５のフローチャートのステップＳ１５でのバイナリサーチ、及び図６のフローチャートのステップＳ２２でのバイナリサーチの例について説明する。
まず、バイナリサーチの原理について、図８のフローチャートを参照して説明すると、例えば３ビットデータでバイナリサーチを行う際には、最初に基準となる３ビット（ここでは値１００）をセットする（ステップＳ４１）。そして、その値をセットした結果が、ターゲットより速いか否か判断する（ステップＳ４２）。ターゲットより速い場合には、値０１０をセットし（ステップＳ４３）、ターゲットより速いか否か判断する（ステップＳ４４）。ターゲットより速い場合には、値００１をセットし（ステップＳ４５）、さらに、ターゲットより速いか否か判断する（ステップＳ４６）。この判断で、ターゲットより速い場合には、値０００をセットして終了する（ステップＳ４７）。

ステップＳ４４でターゲットより速くない場合には、０１１をセットして終了する（ステップＳ４８）。また、ステップＳ４２でターゲットより速くない場合には、１１０をセットし（ステップＳ４９）、ターゲットより速いか否か判断する（ステップＳ５０）。ターゲットより速い場合には、値１０１をセットして終了する（ステップＳ５１）。ステップＳ５０でターゲットより速くない場合には、１１１をセットして終了する（ステップＳ５２）。

このようにして、目的とする高精度のために、比較は、ターゲットに対し一番近い速いもの、及び、遅いものについて行う必要があり、どちらが近いかについて、判断しうる分解能をもつことが必要である。そのため、調整候補値の設定アルゴリズムには、バイナリサーチが適している。バイナリサーチは、最上位ビットＭＳＢ＝１、他のビット＝０からスタートし、最適値を求める手法である。この場合には、Ｎビットのデータであるとすると、そのＮビットをＮ回＋（１回）比較することで、最適値の前後の試行を実施することができる。

図９のフローチャートは、本例のバイナリサーチによる調整スキームの例（例１）を示したものである。まず、比較に必要な時間をM*N Clockとし（ステップＳ６１）、設定値は、バイナリサーチに従い、更新されるとする。M*N カウントの精度での比較が必要であるのは、最終的に理想値に近い２つだけであるので、それ以外の部分では、バイナリサーチに必要な理想値と比較し、速いか遅いかだけの指標である。

そこで、比較部１３で周波数差がNカウントされるごとに（ステップＳ６２）、最終設定になりえるかどうかの比較を行い（ステップＳ６３）、最終設定になり得る場合のみ、次のステップに進み、最終設定になり得ない場合、設定更新に戻る。最終設定になり得る場合には、次のNカウントを行い（ステップＳ６４）、同様に、最終設定になりえるかどうかの比較を行う（ステップＳ６５）。このようにして、M*Nカウントまで比較を実施する（ステップＳ６６）。

そして、M*Nカウント後、差分が０か否か判断し（ステップＳ６７）、０となった場合には、現設定を最適値として、比較を終了する（ステップＳ６８）。差分が０でない場合には、差分は今までで最小か否か判断し（ステップＳ６９）、最小である場合には、現設定を差分を一時的な最適設定として更新する（ステップＳ７０）その後、バイナリサーチにもとづき、設定が最終であるか否か判断し（ステップＳ７１）、最終である場合は、現状の一時的な最適設定を最適設定として、調整を終了する（ステップＳ７２）。最終でない場合は、ステップＳ６１に戻る。

このようにして、バイナリサーチで制御電圧調整データAUTOVFIX又は容量バンクの値Ｆcを求めることができる。

なお、図９のフローチャートでは、ステップＳ６３、ステップＳ６５などで最終設定になり得るか否か判断するとしたが、これの具体的な処理としては、比較部１３がカウントした差分値が、一定量以下であるか否か判断することが最も単純である。
図１０のフローチャートは、この場合の例を示したものである。まず、設定更新すると（ステップＳ８１）、比較部１３で周波数差がNカウントされるごとに（ステップＳ８２）、差分値が一定量Ｌ以下であるかどうかの比較を行い（ステップＳ８３）、一定量Ｌ以下の場合のみ、次のステップに進み、最終設定になり得ない場合、設定更新に戻る。一定量Ｌ以下の場合には、次のNカウントを行い（ステップＳ８４）、同様に、差分値が一定量Ｌ以下であるかどうかの比較を行い（ステップＳ８５）。このようにして、M*Nカウントまで比較を実施する（ステップＳ８６）。

そして、M*Nカウント後、差分が０か否か判断し（ステップＳ８７）、０となった場合には、現設定を最適値として、比較を終了する（ステップＳ８８）。差分が０でない場合には、差分は今までで最小か否か判断し（ステップＳ８９）、最小である場合には、現設定の差分を一時的な最適設定として更新する（ステップＳ９０）その後、バイナリサーチにもとづき、設定が最終であるか否か判断し（ステップＳ９１）、最終である場合は、現状の一時的な最適設定を最適設定として、調整を終了する（ステップＳ９２）。最終でない場合は、ステップＳ８１に戻る。

なお、この図１０のフローチャートに示した一定量Ｌは、必ずしも固定値である必要はなく、段階に応じて可変させてもよい。この段階に応じて可変させる例について説明すると、まず、最終候補値になるかどうかを判定する固定の基準をL_lastとする。
L_lastは、電圧制御発振器１４のステップ間隔に相当するN*Mカウント比較後のエラーをL_stepとし、非同期による誤差をＥ０（典型的には１）、マージンをL_maとすると、一例としてL_lastは以下となる。
L_last = L_step/2 + E0 + L_ma
これを全てのステップに適用することは可能であるが、例えば、N*2カウント後については、以下とすることにより、最終候補となりえないことを早く判定することが可能となる。
L_2 = (L_step/2) / (M/2) + E0 + L_ma
なお、以上ではL_maを一定としているが、これを変化させることも可能である。

実際に実装する場合を考慮すると、設定更新後、発振器など他のアナログブロックが定常状態に達するまでは一定の時間を要する。基本的には比較開始までに、ウエイトをいれ、この問題を回避するが、完全ではない。そのため、上記のような設定において、Mが小さい（短い時間で判定）する場合に、L_maを大きくしておくことなどの対応が有効である。

また、図９のフローチャートにおいて、ステップＳ６９での差分は今までで最小かという判断を行う際に、今までの最適値と同じ場合、その後の電圧制御発振器の周波数変化を考慮し、同じ場合は、設定値の小さいほうをとるなどすることが有効である。
即ち、図１１のフローチャートに示すように、ステップＳ６７で差分が０でない場合に、差分は今までの最小と等しいか否か判断し（ステップＳ７３）、今までの最小と等しい場合に、現設定が今までの最適設定より大きいか判断し（ステップＳ７４）、大きくない場合にステップＳ７０に進んで、現設定と差分を一時的な最適設定として更新させる。そして、ステップＳ７３で最小と等しくない場合に、ステップＳ６９の処理に移る。また、ステップＳ７４で、今までの最適設定より大きいと判断した場合には、ステップＳ７０の処理後及びステップＳ６９で最小でないと判断した場合と同様に、ステップＳ７１に進む。その他の処理は、図９のフローチャートと同様の処理とする。

この図１１のフローチャートの処理を行うことで、例えば、調整時、システムの動作時において、消費電力が異なり、電圧制御発振器の発振周波数のシフトが見込める場合などに有効である。

また、ここまでの例で説明した最終候補になりえるかの判断や、差分は０かの判断や、差分は今までで最小かの判断については、これらが必ずしも差分そのものである必要はなく、あるオフセットを持った値としてもよい。
即ち、例えば図１０のフローチャートに対応した図１２のフローチャートに示すように、ステップＳ８３′及びステップＳ８５′において、差分＋ＤはＬ以下か判断し、ステップ８７′において、差分＋Ｄは０か判断し、ステップ８９′において、差分＋Ｄは今まで最小か判断する。差分＋Ｄは、差分にオフセット（＋Ｄ）を持たせた値である。その他の部分は、図１０のフローチャートと同じである。

本発明の一実施の形態による構成例を示すブロック図である。本発明の一実施の形態によるスイッチの切換え状態を示す説明図である。本発明の一実施の形態による周波数−制御電圧の変化例を示す特性図である。本発明の一実施の形態によるＶＣＯ中心周波数制御例を示すフローチャートである。本発明の一実施の形態による制御電圧調整例を示すフローチャートである。本発明の一実施の形態による容量バンク調整例を示すフローチャートである。本発明の一実施の形態の変形例（モード変化時の例）による制御例を示すフローチャートである。本発明の一実施の形態によるバイナリサーチの原理を示すフローチャートである。本発明の一実施の形態によるバイナリサーチの例（例１）を示すフローチャートである。本発明の一実施の形態によるバイナリサーチの例（例２）を示すフローチャートである。本発明の一実施の形態によるバイナリサーチの例（例３）を示すフローチャートである。本発明の一実施の形態によるバイナリサーチの例（例４）を示すフローチャートである。従来のＰＬＬの構成例を示すブロック図である。

符号の説明

１０…ＰＬＬ、１１…基準発振器、１２…位相比較器、１３…チャージポンプ・ローパスフィルタ、１４，１５…分周器、１６…電圧制御発振器（ＶＣＯ）、１７…スイッチ、２０…調整ブロック、２１，２２…分周器、２３…周波数比較部、２４…判定・制御部、２７…制御電圧生成用デジタル／アナログ変換器

Claims

入力電圧により発振周波数が制御されると共に、調整データの入力で、発振周波数の可変範囲を複数段階に調整可能である電圧制御発振部と、
基準となる周波数を発振する基準発振部と、
前記電圧制御発振部の発振周波数と前記基準発振部の発振周波数とを比較する比較部とを備えて、
前記比較部での比較結果に応じて、適正な調整データを設定する電圧制御発振装置において、
前記調整データを適正に設定する過程において、前記電圧制御発振部に印加するための調整用制御電圧を、制御電圧データに従い、可変で発生させる制御電圧発生部と、
前記制御電圧データと前記調整データを設定する制御部とを備え、
前記制御部は、前記電圧制御発振部の発振を、最大周波数と最小周波数とし、その最大周波数と最小周波数を前記比較部の比較結果により計測し、その計測結果から中心周波数を計算し、その計算された中心周波数を用いて、適正な調整用制御電圧を発生させる制御電圧データを設定し、
前記調整用制御電圧を用いて、前記調整データを可変させて適正な調整データを設定することを特徴とする
電圧制御発振装置。
請求項１記載の電圧制御発振装置において、
前記比較部は、前記基準発振部の発振周波数と前記電圧制御発振部の発振周波数との差分をカウントし、
前記制御部は、前記制御電圧データを可変で生成させる処理として、前記カウント結果から現在の制御電圧データが、最終候補になり得るか否か判断し、最終候補になり得ないと判断した場合に、どちらの発振周波数が早いか又は遅いかの情報を使用して、次の候補となる制御電圧データを使用した計測に移り、最終候補になり得ると判断した場合に、再度前記カウント結果の判断を行う処理を行い、前記比較部で最も差分が小さな候補値を適正な制御電圧データとして設定することを特徴とする
電圧制御発振装置。
請求項１記載の電圧制御発振装置において、
前記比較部は、前記基準発振部の発振周波数と前記電圧制御発振部の発振周波数との差分をカウントし、
前記制御部は、前記調整データを可変で生成させる処理として、前記カウント結果から現在の調整データが、最終候補になり得るか否か判断し、最終候補になり得ないと判断した場合に、どちらの発振周波数が早いか又は遅いかの情報を使用して、次の候補となる調整データを使用した計測に移り、最終候補になり得ると判断した場合に、再度前記カウント結果の判断を行う処理を行い、前記比較部で最も差分が小さな候補値を、適正な調整データとして設定することを特徴とする
電圧制御発振装置。
入力電圧により発振周波数が制御されると共に、調整データの入力で、発振周波数の可変範囲を複数段階に調整可能である電圧制御発振部と、
基準となる周波数を発振する基準発振部と、
前記電圧制御発振部の発振周波数と前記基準発振部の発振周波数とを比較する比較部とを備えて、
前記比較部での比較結果に応じて、適正な調整データを設定する電圧制御発振装置の制御方法において、
前記調整データを適正に設定する過程において、前記電圧制御発振部に印加するための調整用制御電圧を、制御電圧データに従い、可変で発生させ、
前記制御電圧データと前記調整データを設定する際に、前記電圧制御発振部の発振を、最大周波数と最小周波数とし、その最大周波数と最小周波数を前記比較部の比較結果により計測し、その計測結果から中心周波数を計算し、その計算された中心周波数を用いて、適正な調整用制御電圧を発生させる制御電圧データを設定し、
前記調整用制御電圧を用いて、前記調整データを可変させて適正な調整データを設定することを特徴とする
電圧制御発振装置の制御方法。