CN106817126A - 一种输出频率范围宽锁频速度快的高精度数字锁频环 - Google Patents
一种输出频率范围宽锁频速度快的高精度数字锁频环 Download PDFInfo
- Publication number
- CN106817126A CN106817126A CN201611204137.4A CN201611204137A CN106817126A CN 106817126 A CN106817126 A CN 106817126A CN 201611204137 A CN201611204137 A CN 201611204137A CN 106817126 A CN106817126 A CN 106817126A
- Authority
- CN
- China
- Prior art keywords
- frequency
- dco
- gate array
- weight
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 23
- 239000013078 crystal Substances 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 24
- 238000003491 array Methods 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 9
- 238000004891 communication Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 101100517651 Caenorhabditis elegans num-1 gene Proteins 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005713 exacerbation Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种输出频率范围宽锁频速度快的高精度数字锁频环结构,旨在为无线收发系统提供精确的本振信号。该锁频环包括晶体振荡器(101)、预分频器(102)、数字控制逻辑(103)、数控振荡器(104)、后分频器(105)和反馈分频器(106)等模块;在粗调模式下,数字控制逻辑基于粗调算法比较参考时钟和反馈时钟频率产生粗调门阵列电容控制码,使频率差进入粗调误差范围内;在微调模式下,数字控制逻辑基于微调算法比较反馈时钟和参考时钟频率,经过数字滤波器产生微调门阵列电容控制码,最后实现频率锁定;所述锁频环采用数字逻辑实现鉴频和滤波功能,基于LC谐振腔和多级门阵列电容实现宽范围、高精度和低抖动的数控振荡器单元,结合预分频、后分频、反馈分频技术实现高精度调频步进。本发明适用于无线收音芯片和蓝牙通信芯片的本振设计实现。
Description
技术领域
本发明主要涉及无线收发器时钟系统设计领域,特别涉及一种输出频率范围宽锁频速度快的高精度数字锁频环结构。
背景技术
在无线通信中,接收系统为了完成对接收到的射频调制信号的解调,需要产生一个与射频调制信号载波频率一致的本地振荡信号——本振信号。随着无线通信技术的不断发展以及通信数据量的不断提高,使得收发系统对本振信号的频率范围以及抖动性能要求越来越严格,如何设计出频率范围宽,锁频时间短以及调节步进小的高性能频率综合器成为目前亟待解决的问题。
作为接收机中的关键模块,频率综合器主要提供一个精确的本振信号。传统的频率综合器主要基于数模混合的锁相环技术实现。由于各种非理想因素,该结构提供的本振信号容易出现较大频率偏差,甚至失锁现象,其中多数非理想因素为工作环境温度、工艺角偏差、电源不稳定等。另外,由于数模混合的锁相环对频率偏差响应较慢,导致本振信号频率不能及时纠正,使得输入信号解调性能可能会严重恶化,导致误码率增加。
为了解决上述技术问题,本发明提出了一种输出频率范围宽锁频速度快的数字锁频环结构。该结构主要采用数字逻辑单元实现,降低了结构对电源抖动的敏感度,例如可编程分频器、数字鉴频器、数字滤波器、计数器、定时器以及数控振荡器,基于上述结构进行粗调环路和微调环路的锁频工作,避免了传统锁相环结构粗调过程中粗调时间长,粗调误差大等缺陷,使得跳频过程中环路能够快速完成粗调过程,把数控振荡器(DCO)频率牵引进入目标频率的允许粗调频差范围内,然后切换到数字微调环路,基于微调算法实现目标频率的精确锁定。
发明内容
本发明要解决的问题在于:针对现有技术存在的问题,本发明提一种输出频率范围宽锁频速度快的高精度数字锁频环,该结构采用晶体振荡器提供高性能参考时钟,通过数字控制逻辑快速实现鉴频和滤波,基于LC谐振腔和多级门阵列电容实现宽范围、高精度和低抖动的DCO单元,结合预分频、后分频、反馈分频技术实现高精度调频步进,使得无线收发系统在精确的本振频率条件下完成无线收发工作。
为实现上述技术问题,本发明提出的解决方案为:一种输出频率范围宽锁频速度快的高精度数字锁频环,其特征在于:包括晶体振荡器(101)、预分频器(102)、数字控制逻辑(103)、数控振荡器(104)、后分频器(105)和反馈分频器(106)等模块;
所述的数控振荡器(DCO,104),其特征在于:包括LC谐振腔(1042)、粗调门控电容阵列(1041)、一级微调门控电容阵列(1043)和二级微调门控电容阵列(1044)等四个模块;
数控振荡器(104)门阵列电容控制码和对应有效容值一一对应,即:
其中:
a0~an1为粗调门阵列电容控制码,取值为0或1,C0~Cn1为带不同权重的粗调门阵列电容单元的容值;
b0~bn2为一级微调门阵列电容控制码,取值为0或1,Cfine_1为一级微调电容单元的容值;
k0~kn3为二级微调门阵列电容控制码,取值为0或1,Cfine_2为二级微调电容单元的容值;
所述的数控振荡器,其特征在于:
二级微调门阵列电容由n3个相同权重电容单元组成,其权重为Wfine_2=1;
一级微调门阵列电容由n2个相同权重电容单元组成,其权重表示为:
Wfine_1=Cfine_1/Cfine_2;
粗调门阵列电容由n1个不同权重电容单元组成,其中每个电容单元权重表示为其容值与单位容值Cfine_1比例,即:
W0=C0/ Cfine_1
W1=C1/ Cfine_1
…..
Wn1=Cn1/ Cfine_1
数控振荡器(DCO)频率和门阵列电容的有效容值一一对应,即:
其中L为LC谐振腔中的有效感值,Fre_DCO为数控振荡器的振荡频率;
所述的数字控制逻辑,其特征在于:由两个计数器(1031、1032)、定时器(1033)、数字鉴频器(1034)和数字滤波器(1035)构成,主要实现不同模式下对参考时钟和反馈时钟的鉴频和环路滤波功能;
在粗调模式下,定时器(1033)对预分频器(102)输出的参考时钟REF_CLK进行定时,定时结束发出使能信号EN,触发计数器(1031、1032)分别对参考时钟REF_CLK和反馈时钟FD_CLK进行周期计数,数字鉴频器(1034)和数字滤波器(1035)采用粗调算法对计数结果Num_1、Num_2进行处理实现鉴频功能和滤波功能,同时产生相应的粗调门阵列电容控制码,实现数控振荡器(104)频率调节,重复上述操作,最终使得反馈时钟和参考时钟频差进入粗调误差范围内;
在微调模式下,定时器(1033)对预分频器(102)输出的参考时钟REF_CLK进行定时,定时结束发出使能信号EN,触发计数器(1031、1032)分别对参考时钟REF_CLK和反馈时钟FD_CLK进行周期计数,数字鉴频器(1034)和数字滤波器(1035)通过微调算法对计数结果Num_1、Num_2进行处理实现鉴频和滤波功能,同时产生相应的微调门阵列电容控制码,实现数控振荡器(104)频率调节,最终使得反馈时钟和参考时钟频差进入微调误差范围内,实现环路频率锁定;
所述的粗调算法,其特征在于:根据数控振荡器的门控电容阵列权重与振荡频率的关系特征曲线,获得目标DCO频率Fre_DCO所对应的权重W并产生相应的控制码,其表达式为:
其中W_1为第一DCO频率Fre_DCO1对应的有效电容权重,W_2为第二DCO频率Fre_DCO2对应的有效电容权重;
所述的粗调算法,其特征在于:目标DCO振荡频率对应的门阵列电容控制码产生算法如下:
首先,判断权重W是否大于最大电容单元权重Wn1,若大于则其对应的控制码an1取1,同时W=W-Wn1;否则an1=0,W=W;
其次,判断权重W是否大于次大电容单元权重Wn1-1,若大于则其对应的控制码an1-1取1,同时W=W-Wn1-1;否则an1-1=0,W=W;
最后,以此类推,获得粗调门阵列电容所有电容单元对应的控制码a0~an1;
所述的微调算法,其特征在于:根据微调环路数控振荡器微调电容变化(△C)关于频率变化量(△f)的特性曲线,获得该目标频率对应的微调门阵列电容控制码权重△W,最终获得微调门阵列电容的控制码,其中△W关于△f的表达式为:
其中W_1为第一DCO频率Fre_DCO1对应的有效电容权重,W_2为第二DCO频率Fre_DCO2对应的有效电容权重,Fre_DCO3为上次调谐后DCO实际振荡频率,△f为Fre_DCO3和目标DCO频率Fre_DCO的差值,即:
△f=Fre_DCO3-Fre_DCO
所述的微调算法,其特征在于:目标DCO振荡频率对应的微调控制码产生算法如下:
将△W对应的二级微调电容单元个数开启,若此时二级微调电容开启个数超过n3,则将开启个数减去Wfine_1个,同时增加开启一个一级微调电容单元,直至二级微调电容阵列开启个数≤n3;若未超过n3,则直接开启相应的二级微调电容单元个数即可;
所述的第一DCO频率和第二DCO频率,其特征在于:
设置第一DCO门阵列电容权重W_1,即:
产生第一DCO振荡频率Fre_DCO1,即:
设置第二DCO门阵列电容权重W_2,即:
产生第二DCO振荡频率Fre_DCO2,即:
所述晶体振荡器,其特征在于:采用片外晶体和片上晶振电路实现,主要为数字锁频环提供低抖动的参考时钟信号;
所述的预分频器(102)、后分频器(105)和反馈分频器(106),其特征在于:通过采用可编程技术实现输出范围宽和频率调节步进低等工作特性;
所述的高精度数字锁频环,其特征在于:数控振荡器的门阵列电容单元个数、粗调次数、粗调频率误差、微调次数以及微调误差均可根据实际系统需求进行设置。
附图说明
图1是本发明的数字锁频环结构示意图;
图2是本发明中第一DCO频率的产生示意图;
图3是本发明中第二DCO频率的产生示意图;
图4是本发明中涉及到的粗调环路数控振荡器电容和权重的关系图;
图5是本发明中涉及到的微调环路数控振荡器电容和权重的关系图;
图6是本发明数字锁频环的环路粗调锁频算法实现示意图;
图7是本发明粗调权重W对应的粗调电容阵列控制码产生算法示意图;
图8是本发明数字锁频环的环路微调锁频算法实现示意图;
图9是本发明微调权重W对应的微调电容阵列控制码产生算法示意图。
具体实施方式
以下将结合附图和具体实施例对本发明做进一步详细说明。
图1描述了一种输出频率范围宽锁频速度快的数字锁频环,它包括晶体振荡器(101)、预分频器(102)、数字控制逻辑(103)、数控振荡器(104)、后分频器(105)和反馈分频器(106)等模块;其中数控振荡器主要产生频率与控制码一一对应的时钟周期信号,并通过可编程发反馈分频器进行分频,分频后时钟信号、参考时钟信号作为输入信号提供给数字控制逻辑(103),数字控制逻辑分别基于粗调算法和微调算法进行数字鉴频和滤波,并产生相应的门阵列电容控制码,实现对数控振荡器频率调节,最终使得环路频率锁定。整个锁频环路工作过程如下:
步骤一:如图2所示,设置第一组DCO门阵列电容权重W_1、预分频器的分频因子K以及参考时钟的周期个数Num_1,通过自动频率控制逻辑在Num_1个参考时钟周期内对可编程分频器输出时钟进行计数得到周期个数Num_2,可以计算出第一个DCO频率Fre_DCO1,即:
步骤二:如图3所示,设置第二组DCO门阵列电容权重W_2,预分频器分频因子与参考时钟周期个数均与步骤一相同,通过自动频率控制逻辑在Num_1个参考时钟周期内对可编程分频器输出时钟进行计数得到周期个数Num_2’,可以计算出第二个DCO频率Fre_DCO2,即:
步骤三:如图4所示,根据第一DCO频率Fre_DCO1和第二DCO频率Fre_DCO2,获取数控振荡器门阵列电容权重关于数控振荡器工作频率的特征曲线,即:
步骤四:基于目标DCO频率Fre_DCO,设定相应的后分频器和反馈分频器因子;
步骤五:基于目标DCO频率Fre_DCO,通过门阵列电容权重关于频率的特征曲线,获得该目标频率对应的门阵列电容权重W,根据以下算法产生对应的门阵列电容控制码:
首先,判断权重W是否大于最大电容单元权重Wn1,若大于则其对应的控制码an1取1,同时W=W-Wn1;否则an1=0,W=W;
其次,判断权重W是否大于次大电容单元权重Wn1-1,若大于则其对应的控制码an1-1取1,同时W=W-Wn1-1;否则an1-1=0,W=W;
最后,以此类推,获得粗调门阵列电容所有电容单元对应的控制码a0~an1;
步骤六,根据步骤五产生的DCO门阵列电容控制码,调节DCO的振荡频率,使其产生与该控制码对应的DCO频率Fre_DCO3;
步骤七:数字控制逻辑(103)判断该控制码对应的实际DCO频率与目标DCO频率的偏差是否在要求粗调误差内,若偏差满足误差要求,则锁频环路粗调结束,进入微调环路锁频;否则,数字控制逻辑将以当前调谐后频率偏差△Fre1进行目标DCO频率进行修正,具体如下:
基于新目标DCO频率,获取对应的门阵列电容权重为W,重复上述调谐算法进行环路粗调,直至频率偏差进入容许范围内,环路粗调结束;若在系统设定的环路粗调次数内,频率偏差未进入容许范围内,则环路粗调锁频失败;
步骤八:根据微调环路数控振荡器微调电容变化(△C)关于频率变化量(△f)的特性曲线,获得该目标频率对应的微调门阵列电容控制码权重△W,最终获得微调门阵列电容的控制码,其中△W关于△f的表达式为:
其中W_1为第一DCO频率Fre_DCO1对应的有效电容权重,W_2为第二DCO频率Fre_DCO2对应的有效电容权重,Fre_DCO3为上次调谐后DCO实际振荡频率,△f为Fre_DCO3和目标DCO频率Fre_DCO的差值,即:
△f=Fre_DCO3-Fre_DCO
步骤九:目标DCO振荡频率对应的微调控制码产生算法如下:
将△W对应的二级微调电容单元个数开启,若此时二级微调电容开启个数超过n3,则将开启个数减去Wfine_1个,同时增加开启一个一级微调电容单元,直至二级微调电容阵列开启个数≤n3;若未超过n3,则直接开启相应的二级微调电容单元个数即可;
步骤十:基于微调门阵列电容控制码,对数控振荡器进行频率调节,重复上述微调步骤直至频差进行微调误差范围内。
以上各模块的示意图和实现是指具有该功能的所有实现方案。以上各图所示的电路仅为示例,将器件简单地替换所引起的电路变化亦属于本发明的保护范围,本发明的保护范围应以权力要求书为准。
Claims (10)
1.一种输出频率范围宽锁频速度快的高精度数字锁频环,其特征在于:包括晶体振荡器(101)、预分频器(102)、数字控制逻辑(103)、数控振荡器(104)、后分频器(105)和反馈分频器(106)等模块。
2.如权利要求1所述的数控振荡器(DCO,104),其特征在于:包括LC谐振腔(1042)、粗调门控电容阵列(1041)、一级微调门控电容阵列(1043)和二级微调门控电容阵列(1044)等四个模块;
数控振荡器(104)门阵列电容控制码和对应有效容值一一对应,即:
其中:
a0~an1为粗调门阵列电容控制码,取值为0或1,C0~Cn1为带不同权重的粗调门阵列电容单元的容值;
b0~bn2为一级微调门阵列电容控制码,取值为0或1,Cfine_1为一级微调电容单元的容值;
k0~kn3为二级微调门阵列电容控制码,取值为0或1,Cfine_2为二级微调电容单元的容值。
3.如权利要求2所述的数控振荡器,其特征在于:
二级微调门阵列电容由n3个相同权重电容单元组成,其权重为Wfine_2=1;
一级微调门阵列电容由n2个相同权重电容单元组成,其权重表示为:
Wfine_1=Cfine_1/Cfine_2;
粗调门阵列电容由n1个不同权重电容单元组成,其中每个电容单元权重表示为其容值与单位容值Cfine_1比例,即:
W0=C0/ Cfine_1
W1=C1/ Cfine_1
…..
Wn1=Cn1/ Cfine_1
数控振荡器(DCO)频率和门阵列电容的有效容值一一对应,即:
其中L为LC谐振腔中的有效感值,Fre_DCO为数控振荡器的振荡频率。
4.如权利要求1所述的数字控制逻辑,其特征在于:由两个计数器(1031、1032)、定时器(1033)、数字鉴频器(1034)和数字滤波器(1035)构成,主要实现不同模式下对参考时钟和反馈时钟的鉴频和环路滤波功能;
在粗调模式下,定时器(1033)对预分频器(102)输出的参考时钟REF_CLK进行定时,定时结束发出使能信号EN,触发计数器(1031、1032)分别对参考时钟REF_CLK和反馈时钟FD_CLK进行周期计数,数字鉴频器(1034)和数字滤波器(1035)采用粗调算法对计数结果Num_1、Num_2进行处理实现鉴频和滤波功能,同时产生相应的粗调门阵列电容控制码,实现数控振荡器(104)频率调节,重复上述操作,最终使得反馈时钟和参考时钟频差进入粗调误差范围内;
在微调模式下,定时器(1033)对预分频器(102)输出的参考时钟REF_CLK进行定时,定时结束发出使能信号EN,触发计数器(1031、1032)分别对参考时钟REF_CLK和反馈时钟FD_CLK进行周期计数,数字鉴频器(1034)和数字滤波器(1035)通过微调算法对计数结果Num_1、Num_2进行处理实现鉴频和滤波功能,同时产生相应的微调门阵列电容控制码,实现数控振荡器(104)频率调节,最终使得反馈时钟和参考时钟频差进入微调误差范围内,实现环路频率锁定。
5.如权利要求4所述的粗调算法,其特征在于:根据数控振荡器的门控电容阵列权重与振荡频率的关系特征曲线,获得目标DCO频率Fre_DCO所对应的权重W并产生相应的控制码,其表达式为:
其中W_1为第一DCO频率Fre_DCO1对应的有效电容权重,W_2为第二DCO频率Fre_DCO2对应的有效电容权重。
6.如权利要求4所述的粗调算法,其特征在于:目标DCO振荡频率对应的门阵列电容控制码产生算法如下:
首先,判断权重W是否大于最大电容单元权重Wn1,若大于则其对应的控制码an1取1,同时W=W-Wn1;否则an1=0,W=W;
其次,判断权重W是否大于次大电容单元权重Wn1-1,若大于则其对应的控制码an1-1取1,同时W=W-Wn1-1;否则an1-1=0,W=W;
最后,以此类推,获得粗调门阵列电容所有电容单元对应的控制码a0~an1。
7.如权利要求4所述的微调算法,其特征在于:根据微调环路数控振荡器微调电容变化(△C)关于频率变化量(△f)的特性曲线,获得该目标频率对应的微调门阵列电容控制码权重△W,最终获得微调门阵列电容的控制码,其中△W关于△f的表达式为:
其中W_1为第一DCO频率Fre_DCO1对应的有效电容权重,W_2为第二DCO频率Fre_DCO2对应的有效电容权重,Fre_DCO3为上次调谐后DCO实际振荡频率,△f为Fre_DCO3和目标DCO频率Fre_DCO的差值,即:
△f=Fre_DCO3-Fre_DCO。
8.如权利要求4所述的微调算法,其特征在于:目标DCO振荡频率对应的微调控制码产生算法如下:
将△W对应的二级微调电容单元个数开启,若此时二级微调电容开启个数超过n3,则将开启个数减去Wfine_1个,同时增加开启一个一级微调电容单元,直至二级微调电容阵列开启个数≤n3;若未超过n3,则直接开启相应的二级微调电容单元个数即可。
9.如权利要求5、7所述的第一DCO频率和第二DCO频率,其特征在于:
设置第一DCO门阵列电容权重W_1,即:
产生第一DCO振荡频率Fre_DCO1,即:
设置第二DCO门阵列电容权重W_2,即:
产生第二DCO振荡频率Fre_DCO2,即:
。
10.如权利要求1所述晶体振荡器,其特征在于:采用片外晶体和片上晶振电路实现,主要为数字锁频环提供低抖动的参考时钟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611204137.4A CN106817126B (zh) | 2016-12-23 | 2016-12-23 | 一种输出频率范围宽锁频速度快的高精度数字锁频环 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611204137.4A CN106817126B (zh) | 2016-12-23 | 2016-12-23 | 一种输出频率范围宽锁频速度快的高精度数字锁频环 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106817126A true CN106817126A (zh) | 2017-06-09 |
CN106817126B CN106817126B (zh) | 2020-07-10 |
Family
ID=59109674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611204137.4A Active CN106817126B (zh) | 2016-12-23 | 2016-12-23 | 一种输出频率范围宽锁频速度快的高精度数字锁频环 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106817126B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107566690A (zh) * | 2017-09-21 | 2018-01-09 | 龙迅半导体(合肥)股份有限公司 | 一种去除展频的系统及方法 |
CN108155891A (zh) * | 2017-12-22 | 2018-06-12 | 中国电子科技集团公司第五十四研究所 | 一种时钟产生电路 |
CN108521276A (zh) * | 2018-04-12 | 2018-09-11 | 郑州云海信息技术有限公司 | 一种锁相方法、装置和计算机可读存储介质 |
CN110113045A (zh) * | 2019-05-20 | 2019-08-09 | 长沙景美集成电路设计有限公司 | 一种应用于usb从设备的高精度无晶体自校正时钟系统 |
CN110233620A (zh) * | 2019-06-05 | 2019-09-13 | 长沙景美集成电路设计有限公司 | 一种应用于usb从设备时钟系统的自校正算法 |
CN112946771A (zh) * | 2021-01-30 | 2021-06-11 | 杭州微伽量子科技有限公司 | 一种高速稳定的宽频带频率计数方法、系统及存储介质 |
CN117895942A (zh) * | 2024-03-18 | 2024-04-16 | 辰芯半导体(深圳)有限公司 | 锁频环路电路及芯片 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090302958A1 (en) * | 2008-06-05 | 2009-12-10 | Kabushiki Kaisha Toshiba | Digitally controlled oscillator and phase locked loop circuit using the digitally controlled oscillator |
CN102111151A (zh) * | 2009-12-25 | 2011-06-29 | 何捷 | 一种高分辨率高线性数控振荡器 |
CN103869098A (zh) * | 2014-04-16 | 2014-06-18 | 东南大学 | 一种硅微谐振式加速度计电路控制系统 |
CN104242930A (zh) * | 2014-09-09 | 2014-12-24 | 长沙景嘉微电子股份有限公司 | 一种应用于无线收发系统的频率综合器 |
CN104467817A (zh) * | 2014-10-28 | 2015-03-25 | 长沙景嘉微电子股份有限公司 | 一种应用于自动频率控制系统(afc)的环路微调算法 |
CN106209080A (zh) * | 2016-08-01 | 2016-12-07 | 深圳大学 | 一种低抖动宽捕获频率范围的全数字锁相环 |
-
2016
- 2016-12-23 CN CN201611204137.4A patent/CN106817126B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090302958A1 (en) * | 2008-06-05 | 2009-12-10 | Kabushiki Kaisha Toshiba | Digitally controlled oscillator and phase locked loop circuit using the digitally controlled oscillator |
CN102111151A (zh) * | 2009-12-25 | 2011-06-29 | 何捷 | 一种高分辨率高线性数控振荡器 |
CN103869098A (zh) * | 2014-04-16 | 2014-06-18 | 东南大学 | 一种硅微谐振式加速度计电路控制系统 |
CN104242930A (zh) * | 2014-09-09 | 2014-12-24 | 长沙景嘉微电子股份有限公司 | 一种应用于无线收发系统的频率综合器 |
CN104467817A (zh) * | 2014-10-28 | 2015-03-25 | 长沙景嘉微电子股份有限公司 | 一种应用于自动频率控制系统(afc)的环路微调算法 |
CN106209080A (zh) * | 2016-08-01 | 2016-12-07 | 深圳大学 | 一种低抖动宽捕获频率范围的全数字锁相环 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107566690A (zh) * | 2017-09-21 | 2018-01-09 | 龙迅半导体(合肥)股份有限公司 | 一种去除展频的系统及方法 |
CN107566690B (zh) * | 2017-09-21 | 2020-04-14 | 龙迅半导体(合肥)股份有限公司 | 一种去除展频的系统及方法 |
CN108155891A (zh) * | 2017-12-22 | 2018-06-12 | 中国电子科技集团公司第五十四研究所 | 一种时钟产生电路 |
CN108521276A (zh) * | 2018-04-12 | 2018-09-11 | 郑州云海信息技术有限公司 | 一种锁相方法、装置和计算机可读存储介质 |
CN110113045A (zh) * | 2019-05-20 | 2019-08-09 | 长沙景美集成电路设计有限公司 | 一种应用于usb从设备的高精度无晶体自校正时钟系统 |
CN110113045B (zh) * | 2019-05-20 | 2023-11-14 | 长沙景美集成电路设计有限公司 | 一种应用于usb从设备的高精度无晶体自校正时钟系统 |
CN110233620A (zh) * | 2019-06-05 | 2019-09-13 | 长沙景美集成电路设计有限公司 | 一种应用于usb从设备时钟系统的自校正算法 |
CN110233620B (zh) * | 2019-06-05 | 2023-09-22 | 长沙景美集成电路设计有限公司 | 一种应用于usb从设备时钟系统的自校正算法 |
CN112946771A (zh) * | 2021-01-30 | 2021-06-11 | 杭州微伽量子科技有限公司 | 一种高速稳定的宽频带频率计数方法、系统及存储介质 |
CN117895942A (zh) * | 2024-03-18 | 2024-04-16 | 辰芯半导体(深圳)有限公司 | 锁频环路电路及芯片 |
CN117895942B (zh) * | 2024-03-18 | 2024-06-14 | 辰芯半导体(深圳)有限公司 | 锁频环路电路及芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN106817126B (zh) | 2020-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106817126A (zh) | 一种输出频率范围宽锁频速度快的高精度数字锁频环 | |
CN101091316B (zh) | 用于vco中心频率调谐和限制增益变化的方法和设备 | |
US7382199B2 (en) | Methods for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops | |
CN101951259A (zh) | 锁相环及其自动频率校准电路、锁相环自调谐锁定方法 | |
CN106656173A (zh) | 一种振荡器的频率校准电路及其频率校准方法 | |
CN104052474A (zh) | 一种锁相环频率校正方法及系统 | |
CN101090263B (zh) | 频率切换方法 | |
CN101958710A (zh) | 锁相环电路和通信装置 | |
JP6252888B2 (ja) | Pll回路、キャリブレーション方法及び無線通信装置 | |
CN101257302A (zh) | 振荡器的频率调节方法及小数分频锁相环频率合成器 | |
TW200539576A (en) | A self-calibrating, fast-locking frequency synthesizer | |
CN104242930B (zh) | 一种应用于无线收发系统的频率综合器 | |
CN101807920A (zh) | 自适应频率校准频率合成器 | |
CN102122953B (zh) | 具有扩展追踪范围的快速锁定全数字锁相回路 | |
CN102684685A (zh) | 锁相回路及其方法 | |
CN101753287A (zh) | 全数字全集成的频率综合发生器及方法 | |
CN102195645A (zh) | 一种适用于软件无线电系统的频率综合器 | |
CN104579330A (zh) | 一种锁相环的两步自动频率校准电路和方法 | |
CN104320135A (zh) | 高纯度频率源 | |
CN102412837B (zh) | 一种低杂散小步进频综实现方法 | |
US8362843B2 (en) | Method and apparatus for multi-point calibration for synthesizing varying frequency signals | |
CN104467817B (zh) | 一种应用于自动频率控制系统(afc)的环路微调算法 | |
CN105790757B (zh) | 自动频率校正电路及频率校正方法 | |
CN102447475A (zh) | 窄带频率可调的pll振荡电路 | |
CN102655402B (zh) | 收发装置、其压控振荡装置与其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |