CN108521276A - 一种锁相方法、装置和计算机可读存储介质 - Google Patents
一种锁相方法、装置和计算机可读存储介质 Download PDFInfo
- Publication number
- CN108521276A CN108521276A CN201810326295.XA CN201810326295A CN108521276A CN 108521276 A CN108521276 A CN 108521276A CN 201810326295 A CN201810326295 A CN 201810326295A CN 108521276 A CN108521276 A CN 108521276A
- Authority
- CN
- China
- Prior art keywords
- control word
- output signal
- phase
- unit
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004590 computer program Methods 0.000 claims description 11
- 230000009514 concussion Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000001186 cumulative effect Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明实施例公开了一种锁相方法、装置和计算机可读存储介质，处理器获取鉴频鉴相器的输出信号；判断数控振荡器对应的控制字码是否满足第一预设条件；当控制字码不满足第一预设条件时，则依据输出信号所属的模式，调整控制字码，并将控制字码传输至数控振荡器；并重新执行上述步骤。当控制字码满足第一预设条件时，按照预设次数采集鉴频鉴相器的输出信号，并判断输出信号是否满足第二预设条件；当输出信号不满足第二预设条件，则结束操作；当输出信号满足第二预设条件时，将控制字码的指标位置调整至初始状态，并返回调整控制字码的步骤。通过将控制字码的指标位置调整至初始状态重新进行调试，可以在相位追踪的过程中，把相位累增误差消除掉。
Description
技术领域
本发明涉及集成电路技术领域，特别是涉及一种锁相方法、装置和计算机可读存储介质。
背景技术
由于近年来，集成电路的技术大幅的提升，各个系统电路的工作速度都大幅上升，造成芯片与芯片间的工作频率同步的问题更加重要。锁相回路(Phase-Locked Loop，PLL)是一种反馈控制电路，简称锁相环。锁相环的特点是利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。并且锁相回路易积体化，功能广泛，可说是继运算放大器之后，另一个功能广大的集成电路。
一般而言，锁相回路依据发展的历史，可以分为三大类：模拟锁相回路(APLL)、数字锁相回路(DPLL)和全数字锁相回路(ADPLL)，目前应用较为广泛为全数字锁相回路。但是，传统的全数字锁相回路在相位追踪过程中，会存在相位累计误差，导致锁相回路发生锁相失败的情况。
可见，如何避免相位误差的累加，是本领域技术人员亟待解决的问题。
发明内容
本发明实施例的目的是提供一种锁相方法、装置和计算机可读存储介质，可以有效的避免相位误差的累加。
为解决上述技术问题，本发明实施例提供一种锁相方法，包括：
S10：获取鉴频鉴相器的输出信号；
S11：判断数控振荡器对应的控制字码是否满足第一预设条件；若否，则执行S12；若是，则执行S13；
S12：依据所述输出信号所属的模式，调整所述控制字码，并将所述控制字码传输至所述数控振荡器，返回所述S10；
S13：按照预设次数采集所述鉴频鉴相器的输出信号，并判断所述输出信号是否满足第二预设条件；若是，则执行S14；若否，则结束操作；
S14：将所述控制字码的指标位置调整至初始状态，并返回所述S12。
可选的，在所述S12中包括：
当所述输出信号属于第一模式时，依据所述控制字码的指标位置，调小所述控制字码的取值，并调整所述控制字码的指标位置；
当所述输出信号属于第二模式时，依据所述控制字码的指标位置，调大所述控制字码的取值，并调整所述控制字码的指标位置；
当所述输出信号属于第三模式时，调整所述控制字码的指标位置。
可选的，在所述S13中包括：
判断各个所述输出信号是否在均属于所述第一模式或者所述输出信号是否均属于所述第二模式。
可选的，还包括：
统计并展示所述控制字码被调整至初始状态的次数。
本发明实施例还提供了一种锁相装置，包括获取单元、第一判断单元、第一调整单元、采集单元、第二判断单元和第二调整单元；
所述获取单元，用于获取鉴频鉴相器的输出信号；
所述第一判断单元，用于判断数控振荡器对应的控制字码是否满足第一预设条件；若否，则触发所述第一调整单元；若是，则触发所述采集单元；
所述第一调整单元，用于依据所述输出信号所属的模式，调整所述控制字码，并将所述控制字码传输至所述数控振荡器，并触发所述获取单元；
所述采集单元，用于按照预设次数采集所述鉴频鉴相器的输出信号，并触发所述第二判断单元；
所述第二判断单元，用于判断所述输出信号是否满足第二预设条件；若否，则结束操作；若是，则触发所述第二调整单元；
所述第二调整单元，用于将所述控制字码的指标位置调整至初始状态，并触发所述第一调整单元。
可选的，所述第一调整单元包括数值调小子单元、数值调大子单元和位置调整子单元；
所述数值调小子单元，用于当所述输出信号属于第一模式时，依据所述控制字码的指标位置，调小所述控制字码的取值，并调整所述控制字码的指标位置；
所述数值调大子单元，用于当所述输出信号属于第二模式时，依据所述控制字码的指标位置，调大所述控制字码的取值，并调整所述控制字码的指标位置；
所述位置调整子单元，用于当所述输出信号属于第三模式时，调整所述控制字码的指标位置。
可选的，所述第二判断单元具体用于判断各个所述输出信号是否在均属于所述第一模式或者所述输出信号是否均属于所述第二模式。
可选的，还包括统计单元；
所述统计单元，用于统计并展示所述控制字码被调整至初始状态的次数。
本发明实施例还提供了一种锁相装置，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序以实现如上述锁相方法的步骤。
本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述锁相方法的步骤。
由上述技术方案可以看出，处理器获取鉴频鉴相器的输出信号；判断数控振荡器对应的控制字码是否满足第一预设条件；当控制字码不满足第一预设条件时，则依据所述输出信号所属的模式，调整所述控制字码，并将所述控制字码传输至所述数控振荡器；并重新执行上述步骤。当控制字码满足第一预设条件时，按照预设次数采集所述鉴频鉴相器的输出信号，并判断所述输出信号是否满足第二预设条件；当输出信号不满足第二预设条件，则结束操作；当输出信号满足第二预设条件时，将所述控制字码的指标位置调整至初始状态，并返回依据所述输出信号所属的模式，调整所述控制字码的步骤。通过将所述控制字码的指标位置调整至初始状态，重新进行调试，可以在相位追踪的过程中，把相位累增误差消除掉，使系统不会发生因相位累增的问题，导致锁相回路锁相失败的情形发生。
附图说明
为了更清楚地说明本发明实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种锁相方法的流程图；
图2为本发明实施例提供的一种相位追踪的流程示意图；
图3为本发明实施例提供的一种锁相装置的结构示意图；
图4为本发明实施例提供的一种锁相装置的硬件结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护范围。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。
接下来，详细介绍本发明实施例所提供的一种锁相方法。图1为本发明实施例提供的一种锁相方法的流程图，该方法包括：
S10：获取鉴频鉴相器的输出信号。
在全数字锁相回路中，鉴频鉴相器(Phase-Frequency Detector，PFD)的输入端可以接收锁相回路的输入信号以及全数字锁相回路中数控振荡器(Digital-ControlledOscillator，DCO)的输出信号。鉴频鉴相器用于检测全数字锁相回路的输入信号和输出信号之间的差别，相应的，可以将鉴频鉴相器的输出信号“UP”和“DN”，作为全数字锁相回路的输入信号的频率和输出信号的频率是否相同或相近的依据。
S11：判断数控振荡器对应的控制字码是否满足第一预设条件。
在算法实现中，可以将数控振荡器中延时单元(delay cell)的震荡频率用控制字码的形式表示。其中，控制字码是一串二进制数字。
控制字码的大小可以依据delay cell的震荡频率的频率范围设定。具体的，可以将控制字码(control word)设置为5比特(bit)。在初始状态时，可以将delay cell的震荡频率设定在最快的震荡频率，也就是说将control word设定为11111，也即初始状态时控制字码的取值为11111。
在本发明实施例中，通过不断调整控制字码的取值，来实现对数控振荡器震荡频率的控制，从而将全数字锁相回路的输出信号的频率和输入信号频率控制在允许的误差范围内。
在调整控制字码的取值时，可以从控制字码的最高位(Most Significant Bit，MSB)向控制字码的最低位(Least Significant Bit，LSB)依次移动的方式，调整控制字码中各位的取值。
在具体实现中，可以设定一个指标P，P指向的位置即为控制字码的指标位置。初始状态时，P指到MSB+1的位置，如图2所示，*表示MSB+1的位置，这个位置是一个虚拟的位置，因为若没这位置，我们在做比较的时候，MSB这bit将不会被处理到，所以一开始P在MSB+1的位置。当P从MSB+1的位置移动到LSB的位置时，表示对控制字码进行了一轮调试。为了避免相位误差累加造成的锁相失败，需要对控制字码进行一轮或多轮的调试。
第一预设条件可以是对控制字码是否完成一轮调试的判定条件。当控制字码满足第一预设条件时，则说明已经对控制字码完成了一轮的调试，此时需要进行进一步的判断即执行13；当控制字码不满足第一预设条件时，则说明该轮调试仍未结束，仍需要对控制字码进行调试，即执行S12。
S12：依据所述输出信号所属的模式，调整所述控制字码，并将所述控制字码传输至所述数控振荡器，并返回所述S10。
在进行相位追踪时是利用鉴频鉴相器来做比较，因此鉴频鉴相器的输出信号UP与DN便是我们用来做判断的信号了。
其中，UP和DN的取值有四种情况，第一种情况为UP＝0、DN＝1，第二种情况为UP＝1、DN＝0，第三种情况为UP＝DN＝0，第四种情况为UP＝DN＝1。
当UP＝0、DN＝1时，则说明DCO的震荡频率快于输入信号的频率；当UP＝1、DN＝0时，则说明DCO的震荡频率慢于输入信号的频率；当UP＝DN＝0，或者是UP＝DN＝1时，则说明DCO的震荡频率和输入信号的频率相同或相近，也即全数字锁相回路的输出信号和输入信号的相差异很小，可以实现锁相工作。
故此，在本发明实施例中，可以将UP＝0、DN＝1作为第一模式，UP＝1、DN＝0作为第二模式，将UP＝DN＝0和UP＝DN＝1这两种情况均作为第三模式。
根据S11中的介绍可知，初始状态时P指到MSB+1的位置，调整所述控制字码的过程，主要将数字化的输入信号的频率与DCO的control word做bit对bit的比较，由MSB+1开始，在比较过程中会不断的调整control word的取值，相应的，P的指向位置也会随着每次的调整发生相应的变化。
具体的，当所述输出信号属于第一模式时，依据所述控制字码的指标位置，调小所述控制字码的取值，并调整所述控制字码的指标位置。一种可行的方式，当相位侦测器的输出为UP＝0、DN＝1时，则把P所指的那个位置bit不变，将下一bit位置上的值变0，再将指标P往右位移一个bit的位置。
当所述输出信号属于第二模式时，依据所述控制字码的指标位置，调大所述控制字码的取值，并调整所述控制字码的指标位置。一种可行的方式，当UP＝1，DN＝0时，则把指标P所指的那个位置bit变成1，下一bit位置上的值变0，再将指标P往右位移一个bit的位置。
当所述输出信号属于第三模式时，调整所述控制字码的指标位置。当所述输出信号属于第三模式时，则说明DCO的震荡频率和输入信号的频率相同或相近，此时不需要再调整控制字码的取值，只需调整所述控制字码的指标位置即可。一种可行的方式，当UP＝DN＝0或UP＝DN＝1，这时P所指的位置与下一个位置的值都不变，而只把P往右位移一个bit的位置，直到P指到LSB的位置。当P指到LSB的位置时，则说明该轮调试已经结束。
例如图2所示的相位追踪的流程示意图，假设全数字锁相回路的输入信号的频率为10110，初始状态下control word为11111，由此可知DCO的震荡频率快于输入信号的频率，相应的，获取到的鉴频鉴相器的输出信号UP＝0、DN＝1属于第一模式，则依据第一模式对应的调整方式，则将control word调整为01111，P指向MSB位置；再次获取到的鉴频鉴相器的输出信号UP＝1、DN＝0属于第二模式，则依据第二模式对应的调整方式，则将controlword调整为10111，P指向MSB-1位置；依次类推，通过不断调整control word，使得DCO的输出信号的频率不断接近输入信号的频率，从而完成锁相工作。
每调整一次控制字码，DCO的输出信号的频率会发生变化，相应的，PFD的输出信号UP和DN也会发生相应的变化，然后再依据UP、DN的取值再继续做比较。也即在将调整后的控制字码传输至数控振荡器后，则返回所述S10，以便于依据鉴频鉴相器的输出信号的变化情况，继续进行调试。
结合图2所示的流程示意图，需要说明的是，因为在初始状态时，将控制字码设定为最大值，所以第一次获取的鉴频鉴相器的输出信号不会存在UP＝1、DN＝0的情况，如果出现UP＝1、DN＝0，则表示在频率搜寻时出现了错误，因此需要重新获取鉴频鉴相器的输出信号。
S13：按照预设次数采集所述鉴频鉴相器的输出信号，并判断所述输出信号是否满足第二预设条件。
第二预设条件可以是对控制字码是否进行新一轮调试的判定条件。当鉴频鉴相器的输出信号满足第二预设条件时，说明仍需要对控制字码进行新一轮调试，则执行14；当鉴频鉴相器的输出信号不满足第二预设条件时，说明已经完成了锁相工作，则结束操作。
通过多次采集鉴频鉴相器的输出信号，可以更加准确的反映出全数字锁相回路的输入信号和输出信号频率之间的差异。其中，预设次数的具体取值可以依据实际需求进行设定，在此不做限定，例如，可以将预设次数设置为7次。连续获取7次鉴频鉴相器的输出信号，判断这7次的输出信号是否均满足第二预设条件。
结合上述介绍中鉴频鉴相器的输出信号的三种模式，相应的，可以判断各个所述输出信号是否在均属于所述第一模式或者所述输出信号是否均属于所述第二模式。
S14：将所述控制字码的指标位置调整至初始状态，并返回所述S12。
在执行S13时，控制字码的指标位置已经指向了LSB位置，当需要对控制字码进行新一轮的调试时，则需要将所述控制字码的指标位置调整至初始状态。
例如，当P在LSB时，采集7次输出信号UP与DN，若没连续7次的UP＝0、DN＝1或者UP＝1、DN＝0产生，则说明完成了锁相工作；若有侦测到连续7次的UP＝0、DN＝1或者连续7次的UP＝1、DN＝0，则把P移到MSB+1的位置上，重新进行新一轮的调试。
由上述技术方案可以看出，处理器获取鉴频鉴相器的输出信号；判断数控振荡器对应的控制字码是否满足第一预设条件；当控制字码不满足第一预设条件时，则依据所述输出信号所属的模式，调整所述控制字码，并将所述控制字码传输至所述数控振荡器；并重新执行上述步骤。当控制字码满足第一预设条件时，按照预设次数采集所述鉴频鉴相器的输出信号，并判断所述输出信号是否满足第二预设条件；当输出信号不满足第二预设条件，则结束操作；当输出信号满足第二预设条件时，将所述控制字码的指标位置调整至初始状态，并返回依据所述输出信号所属的模式，调整所述控制字码的步骤。通过将所述控制字码的指标位置调整至初始状态，重新进行调试，可以在相位追踪的过程中，把相位累增误差消除掉，使系统不会发生因相位累增的问题，导致锁相回路锁相失败的情形发生。
在本发明实施例中，为了便于用户直观的了解锁相工作所花费的时间，可以将控制字码调整至初始状态的次数作为完成锁相工作所花费的时间的一个衡量标准，具体的，可以统计并展示所述控制字码被调整至初始状态的次数。
将控制字码调整至初始状态的次数越多，说明实现锁相时花费的时间越长。
图3为本发明实施例提供的一种锁相装置的结构示意图，包括获取单元31、第一判断单元32、第一调整单元33、采集单元34、第二判断单元35和第二调整单元36；
所述获取单元31，用于获取鉴频鉴相器的输出信号；
所述第一判断单元32，用于判断数控振荡器对应的控制字码是否满足第一预设条件；若否，则触发所述第一调整单元33；若是，则触发所述采集单元34；
所述第一调整单元33，用于依据所述输出信号所属的模式，调整所述控制字码，并将所述控制字码传输至所述数控振荡器，并触发所述获取单元31；
所述采集单元34，用于按照预设次数采集所述鉴频鉴相器的输出信号，并触发所述第二判断单元；
所述第二判断单元35，用于判断所述输出信号是否满足第二预设条件；若否，则结束操作；若是，则触发所述第二调整单元36；
所述第二调整单元36，用于将所述控制字码的指标位置调整至初始状态，并触发所述第一调整单元。
可选的，所述第一调整单元包括数值调小子单元、数值调大子单元和位置调整子单元；
所述数值调小子单元，用于当所述输出信号属于第一模式时，依据所述控制字码的指标位置，调小所述控制字码的取值，并调整所述控制字码的指标位置；
所述数值调大子单元，用于当所述输出信号属于第二模式时，依据所述控制字码的指标位置，调大所述控制字码的取值，并调整所述控制字码的指标位置；
所述位置调整子单元，用于当所述输出信号属于第三模式时，调整所述控制字码的指标位置。
可选的，所述第二判断单元具体用于判断各个所述输出信号是否在均属于所述第一模式或者所述输出信号是否均属于所述第二模式。
可选的，还包括统计单元；
所述统计单元，用于统计并展示所述控制字码被调整至初始状态的次数。
由上述技术方案可以看出，处理器获取鉴频鉴相器的输出信号；判断数控振荡器对应的控制字码是否满足第一预设条件；当控制字码不满足第一预设条件时，则依据所述输出信号所属的模式，调整所述控制字码，并将所述控制字码传输至所述数控振荡器；并重新执行上述步骤。当控制字码满足第一预设条件时，按照预设次数采集所述鉴频鉴相器的输出信号，并判断所述输出信号是否满足第二预设条件；当输出信号不满足第二预设条件，则结束操作；当输出信号满足第二预设条件时，将所述控制字码的指标位置调整至初始状态，并返回依据所述输出信号所属的模式，调整所述控制字码的步骤。通过将所述控制字码的指标位置调整至初始状态，重新进行调试，可以在相位追踪的过程中，把相位累增误差消除掉，使系统不会发生因相位累增的问题，导致锁相回路锁相失败的情形发生。
图3所对应实施例中特征的说明可以参见图1所对应实施例的相关说明，这里不再一一赘述。
图4为本发明实施例提供的一种锁相装置的硬件40结构示意图，包括存储器41，用于存储计算机程序；处理器42，用于执行所述计算机程序以实现如上述锁相方法的步骤。
本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述锁相方法的步骤。
以上对本发明实施例所提供的一种锁相方法、装置和计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
Claims (10)
1.一种锁相方法，其特征在于，包括：
S10：获取鉴频鉴相器的输出信号；
S11：判断数控振荡器对应的控制字码是否满足第一预设条件；若否，则执行S12；若是，则执行S13；
S12：依据所述输出信号所属的模式，调整所述控制字码，并将所述控制字码传输至所述数控振荡器，返回所述S10；
S13：按照预设次数采集所述鉴频鉴相器的输出信号，并判断所述输出信号是否满足第二预设条件；若是，则执行S14；若否，则结束操作；
S14：将所述控制字码的指标位置调整至初始状态，并返回所述S12。
2.根据权利要求1所述的方法，其特征在于，在所述S12中包括：
当所述输出信号属于第一模式时，依据所述控制字码的指标位置，调小所述控制字码的取值，并调整所述控制字码的指标位置；
当所述输出信号属于第二模式时，依据所述控制字码的指标位置，调大所述控制字码的取值，并调整所述控制字码的指标位置；
当所述输出信号属于第三模式时，调整所述控制字码的指标位置。
3.根据权利要求2所述的方法，其特征在于，在所述S13中包括：
判断各个所述输出信号是否在均属于所述第一模式或者所述输出信号是否均属于所述第二模式。
4.根据权利要求1-3任意一项所述的方法，其特征在于，还包括：
统计并展示所述控制字码被调整至初始状态的次数。
5.一种锁相装置，其特征在于，包括获取单元、第一判断单元、第一调整单元、采集单元、第二判断单元和第二调整单元；
所述获取单元，用于获取鉴频鉴相器的输出信号；
所述第一判断单元，用于判断数控振荡器对应的控制字码是否满足第一预设条件；若否，则触发所述第一调整单元；若是，则触发所述采集单元；
所述第一调整单元，用于依据所述输出信号所属的模式，调整所述控制字码，并将所述控制字码传输至所述数控振荡器，并触发所述获取单元；
所述采集单元，用于按照预设次数采集所述鉴频鉴相器的输出信号，并触发所述第二判断单元；
所述第二判断单元，用于判断所述输出信号是否满足第二预设条件；若否，则结束操作；若是，则触发所述第二调整单元；
所述第二调整单元，用于将所述控制字码的指标位置调整至初始状态，并触发所述第一调整单元。
6.根据权利要求5所述的装置，其特征在于，所述第一调整单元包括数值调小子单元、数值调大子单元和位置调整子单元；
所述数值调小子单元，用于当所述输出信号属于第一模式时，依据所述控制字码的指标位置，调小所述控制字码的取值，并调整所述控制字码的指标位置；
所述数值调大子单元，用于当所述输出信号属于第二模式时，依据所述控制字码的指标位置，调大所述控制字码的取值，并调整所述控制字码的指标位置；
所述位置调整子单元，用于当所述输出信号属于第三模式时，调整所述控制字码的指标位置。
7.根据权利要求6所述的装置，其特征在于，所述第二判断单元具体用于判断各个所述输出信号是否在均属于所述第一模式或者所述输出信号是否均属于所述第二模式。
8.根据权利要求5-7任意一项所述的装置，其特征在于，还包括统计单元；
所述统计单元，用于统计并展示所述控制字码被调整至初始状态的次数。
9.一种锁相装置，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序以实现如权利要求1至4任意一项所述锁相方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述锁相方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810326295.XA CN108521276B (zh) | 2018-04-12 | 2018-04-12 | 一种锁相方法、装置和计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810326295.XA CN108521276B (zh) | 2018-04-12 | 2018-04-12 | 一种锁相方法、装置和计算机可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108521276A true CN108521276A (zh) | 2018-09-11 |
| CN108521276B CN108521276B (zh) | 2022-05-10 |
Family
ID=63432419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810326295.XA Active CN108521276B (zh) | 2018-04-12 | 2018-04-12 | 一种锁相方法、装置和计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108521276B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381116A (en) * | 1993-12-13 | 1995-01-10 | Motorola, Inc. | Method and apparatus for performing frequency tracking in an all digital phase lock loop |
| JP2002281100A (ja) * | 2001-03-22 | 2002-09-27 | Sanyo Electric Co Ltd | デジタル信号復調装置 |
| CN101504861A (zh) * | 2009-03-16 | 2009-08-12 | 东南大学 | 全数字延时锁定环电路 |
| CN203104407U (zh) * | 2011-09-28 | 2013-07-31 | 英特尔公司 | 控制数字锁相环中的温度和电源电压漂移的装置和系统 |
| CN103888133A (zh) * | 2014-02-28 | 2014-06-25 | 陕西北斗恒通信息科技有限公司 | 一种锁频的方法及装置 |
| CN203722593U (zh) * | 2014-01-23 | 2014-07-16 | 成都国腾电子技术股份有限公司 | 一种相位插值器控制电路 |
| KR20150101775A (ko) * | 2014-02-27 | 2015-09-04 | 삼성전기주식회사 | 전력 절감 장치 및 그 방법 |
| CN106817126A (zh) * | 2016-12-23 | 2017-06-09 | 长沙景美集成电路设计有限公司 | 一种输出频率范围宽锁频速度快的高精度数字锁频环 |
| CN107515806A (zh) * | 2017-08-29 | 2017-12-26 | 郑州云海信息技术有限公司 | 一种sas信号参数在线调试的方法与装置 |
| CN107896107A (zh) * | 2017-10-13 | 2018-04-10 | 浙江大学 | 一种鉴频器以及一种同时锁定频率和相位的环路系统 |
-
2018
- 2018-04-12 CN CN201810326295.XA patent/CN108521276B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381116A (en) * | 1993-12-13 | 1995-01-10 | Motorola, Inc. | Method and apparatus for performing frequency tracking in an all digital phase lock loop |
| JP2002281100A (ja) * | 2001-03-22 | 2002-09-27 | Sanyo Electric Co Ltd | デジタル信号復調装置 |
| CN101504861A (zh) * | 2009-03-16 | 2009-08-12 | 东南大学 | 全数字延时锁定环电路 |
| CN203104407U (zh) * | 2011-09-28 | 2013-07-31 | 英特尔公司 | 控制数字锁相环中的温度和电源电压漂移的装置和系统 |
| CN203722593U (zh) * | 2014-01-23 | 2014-07-16 | 成都国腾电子技术股份有限公司 | 一种相位插值器控制电路 |
| KR20150101775A (ko) * | 2014-02-27 | 2015-09-04 | 삼성전기주식회사 | 전력 절감 장치 및 그 방법 |
| CN103888133A (zh) * | 2014-02-28 | 2014-06-25 | 陕西北斗恒通信息科技有限公司 | 一种锁频的方法及装置 |
| CN106817126A (zh) * | 2016-12-23 | 2017-06-09 | 长沙景美集成电路设计有限公司 | 一种输出频率范围宽锁频速度快的高精度数字锁频环 |
| CN107515806A (zh) * | 2017-08-29 | 2017-12-26 | 郑州云海信息技术有限公司 | 一种sas信号参数在线调试的方法与装置 |
| CN107896107A (zh) * | 2017-10-13 | 2018-04-10 | 浙江大学 | 一种鉴频器以及一种同时锁定频率和相位的环路系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108521276B (zh) | 2022-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9838024B2 (en) | Auto frequency calibration method | |
| US8111785B2 (en) | Auto frequency acquisition maintenance in a clock and data recovery device | |
| US10439794B2 (en) | Automatic detection of change in PLL locking trend | |
| US5952888A (en) | Roving range control to limit receive PLL frequency of operation | |
| US20020089383A1 (en) | Synthesizer with lock detector, lock algorithm, extended range VCO, and a simplified dual modulus divider | |
| US8094754B2 (en) | Frequency hold mechanism in a clock and data recovery device | |
| CA2555468A1 (en) | Improvement of the coarse tuning time in pll with lc oscillator | |
| JP3842227B2 (ja) | Ｐｌｌ周波数シンセサイザ及びその発振周波数選択方法 | |
| KR102375949B1 (ko) | 주파수 합성기의 출력을 제어하기 위한 장치 및 방법 | |
| US5745530A (en) | Digital data recovering apparatus | |
| US8509372B1 (en) | Multi-band clock generator with adaptive frequency calibration and enhanced frequency locking | |
| US7375591B2 (en) | Robust false locking prevention in referenceless frequency acquisition | |
| US8121242B2 (en) | Frequency lock stability in device using overlapping VCO bands | |
| CN101098141B (zh) | 频率合成器 | |
| CN108521276A (zh) | 一种锁相方法、装置和计算机可读存储介质 | |
| US8406365B2 (en) | Frequency reacquisition in a clock and data recovery device | |
| CN108183708A (zh) | 相位锁定检测方法及其电路、锁相环 | |
| CN113938129B (zh) | 一种时钟数据恢复电路中的频率搜索及纠错方法 | |
| JP2007142791A (ja) | 周波数シンセサイザ | |
| US8554815B1 (en) | Frequency generation using a single reference clock and a primitive ratio of integers | |
| Lee et al. | Fast AFC technique using a code estimation and binary search algorithm for wideband frequency synthesis | |
| Wu et al. | An adaptive Kalman filter based digital phase detector for all digital phase-locked loop | |
| KR101465881B1 (ko) | 디지털 위상 고정 루프 장치 | |
| US9369134B2 (en) | PLL with across-stage controlled DCO | |
| KR20170051726A (ko) | 양방향성 주파수 검출기를 이용한 기준신호를 사용하지 않는 광대역 클락 및 데이터 복원회로 및 그 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |