CN107566690B - 一种去除展频的系统及方法 - Google Patents

Abstract

本发明公开一种去除展频的系统及方法，包括：频率检测模块、数字滤波器、锁相环、Sigma‑delta调制模块、FIFO、FIFO状态检测器。检测FIFO的读写时钟的指针差的变化趋势，将这个趋势进一步量化处理，经过简单的滤波处理后，去控制读时钟的频率快慢，最终使得读时钟在较窄的频带内变化，使得FIFO吞吐达到动态平衡，实现了去展频的功能。不需要结合同步信号，使得本技术方案的应用范围较广，且易于实现，减少了成本。

Description

一种去除展频的系统及方法

技术领域

本发明涉及通信技术领域，更具体地说，涉及一种去除展频的系统及方法。

背景技术

LVDS(Low-Voltage Differential Signaling，低电压差分信号)是一种数据传输和接口技术，是解决I/O接口问题的一种常用技术。LVDS应用广泛，比如家电中的电冰箱、电脑等带显示屏的都用到LVDS技术。而这些家电需要过EMC(Electro MagneticCompatibility，电磁兼容性)认证，EMC包括EMI(Electro Magnetic Interference，电磁干扰)和EMS(Electro Magnetic Susceptibility，电磁抗干扰)。目前对于减小EMI的基本方法是通过时钟或信号的展频(Spreading Spectrum)以减小特定频率的能量。

对于LVDS信号发送系统，将LVDS信号通过时钟或信号的展频后发送。但是对于LVDS信号接收系统，由于时钟及整个数字信号的频率都被展宽，其电路必须经过有额外的很大开销才能满足系统要求。如更大的存储系统，更严格的时序要求等。而且对于有些系统在减小EMI的同时又要求信号抖动很小，这就要求在特定的系统中要对前端的展频信号进行去除展频。

现有的一种去除LVDS信号的展频的系统，如图1所示，该技术必须要分离出同步信号以提取有效数据信息，利用这些信号才能去掉展频信息，如果LVDS信号中不存在同步信号就不能实现，有很大的使用局限性；且因为传输的格式种类繁多，为兼容各种输入信号，使得输出信号满足标准，必须使用比如插入空白信号的技术，实现起来复杂且成本增加。

发明内容

有鉴于此，本发明提出一种去除展频的系统及方法，欲实现提高系统的应用范围，减少成本的目的。

为了实现上述目的，现提出的方案如下：

一种去除展频的系统，包括：频率检测模块、数字滤波器、锁相环、Sigma-delta调制模块、FIFO、FIFO状态检测器；

所述频率检测模块，用于检测包含展频信息的时钟信号，以计算得到粗调信号，所述粗调信号用于将所述锁相环的输出时钟频率配置到与所述粗调信号对应的频率；

所述FIFO状态检测器，用于检测所述FIFO的读时钟与写时钟的指针差，并根据所述指针差的变化计算得到调节信号，所述调节信号用于减小所述指针差的变化；

所述数字滤波器，用于对所述调节信号进行杂波滤除，将处理后的信号传输至所述Sigma-delta调制模块，以及用于将所述粗调信号传输至所述Sigma-delta调制模块；

所述Sigma-delta调制模块，用于将接收的信号转换为所述锁相环能识别的信号，以调整所述锁相环的输出时钟频率；

所述FIFO的读时钟为所述锁相环的输出时钟，所述FIFO的写时钟为所述包含展频信息的时钟信号。

优选的，所述FIFO状态检测器，具体用于：

每个时间周期内，判断所述读时钟与所述写时钟的指针差是增大趋势还是减小趋势，并做记录；

若当前时间周期的判断结果与前一时间周期的判断结果不一致，则确认当前时刻为零点时刻；

在每个零点时刻，记录所述读时钟与所述写时钟的指针差，且在第一个零点时刻将所述指针差调整到所述FIFO的深度的一半；

在第三个零点时刻及之后的每个零点时刻，判断第一变化值与第二变化值的大小，所述第一变化值为将第N个零点时刻记录的指针差减去第N-1个零点时刻记录的指针差的差值，所述第二变化值为将第N-1个零点时刻记录的指针差减去第N-2个零点时刻记录的指针差的差值，所述第N个零点时刻为当前零点时刻；

判断第二个零点时刻记录的指针差与所述FIFO的深度的一半的大小；

若所述第一变化值大于所述第二变化值，且所述第二个零点时刻记录的指针差大于所述FIFO的深度的一半，则确定所述调节信号为所述第一变化值与所述第二变化值之差的绝对值；

若所述第一变化值小于所述第二变化值，且所述第二个零点时刻记录的指针差大于所述FIFO的深度的一半，则确定所述调节信号为所述第一变化值与所述第二变化值之差的绝对值的相反数；

若所述第一变化值大于所述第二变化值，且所述第二个零点时刻记录的指针差不大于所述FIFO的深度的一半，则确定所述调节信号为所述第一变化值与所述第二变化值之差的绝对值的相反数；

若所述第一变化值小于所述第二变化值，且所述第二个零点时刻记录的指针差不大于所述FIFO的深度的一半，则确定所述调节信号为所述第一变化值与所述第二变化值之差的绝对值。

优选的，所述FIFO状态检测器，还用于：

若没有找到零点时刻，则复位所述FIFO，并确定所述FIFO的空信号等级和满信号等级；

若所述空信号等级为一级，或者，所述满信号等级为一级，则确定所述调节信号为第一数值；

若所述空信号等级为二级，或者，所述满信号等级为二级，则确定所述调节信号为第二数值，所述第二数值大于所述第一数值；

若所述空信号等级为三级，或者，所述满信号等级为三级，则确定所述调节信号为第三数值，所述第三数值大于所述第二数值。

一种去除展频的方法，包括：

检测包含展频信息的时钟信号，以计算得到粗调信号，FIFO的写时钟为所述包含展频信息的时钟信号；

将目标时钟频率配置到与所述粗调信号对应的频率，所述目标时钟频率为FIFO的读时钟频率；

检测目标时钟与所述包含展频信息的时钟信号的指针差，根据所述指针差的变化计算得到调节信号，所述FIFO的读时钟为所述目标时钟；

根据所述调节信号，调节目标时钟频率。

与现有技术相比，本发明的技术方案具有以下优点：

上述技术方案提供的一种去除展频的系统及方法，包括：频率检测模块、数字滤波器、锁相环、Sigma-delta调制模块、FIFO、FIFO状态检测器。检测FIFO的读写时钟的指针差的变化趋势，将这个趋势进一步量化处理，经过简单的滤波处理后，去控制读时钟的频率快慢，最终使得读时钟在较窄的频带内变化，使得FIFO吞吐达到动态平衡，实现了去展频的功能。不需要结合同步信号，使得本技术方案的应用范围较广，且易于实现，减少了成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的一种去除LVDS信号的展频的系统的结构示意图；

图2为本发明实施例提供的一种去除展频的系统的结构示意图；

图3为读时钟和写时钟的曲线图；

图4为PID数字滤波器的结构示意图；

图5为FIFO稳态示意图；

图6为本发明实施例提供的FIFO的一种空满信号等级设置示意图；

图7为本发明实施例提供的一种去除展频的方法的流程图；

图8为本发明实施例提供的FIFO状态检测器的一种处理过程的流程图；

图9为本发明实施例提供的FIFO状态检测器的另一种处理过程的流程图。

具体实施方式

本发明是一个环路稳态过程，采用的环路包括PLL(Phase Locked Loop，锁相环)和配合其一起使用的Sigma-delta调制模块，FIFO(First Input First Output，先入先出队列)，FIFO状态检测器及数字滤波器。FIFO的写时钟是带有展频信息的，要恢复的读时钟是不带展频的。FIFO状态检测器会探测出写时钟Fpix和读时钟Fdessc_pix之间的关系，如果探测出两个时钟的读写地址差距，即指针差，在FIFO复位后变得越来越大，则可以鉴别出读时钟偏慢，FIFO状态检测器会将这个指针差继续量化，然后送给数字滤波器进行滤波处理，处理后的信号送给Sigma-delta调制模块，Sigma-delta调制模块生成PLL可以识别的信号，控制PLL的输出时钟频率从而使得读时钟加快，反之亦然，最终形成一个预期的动态稳定过程。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本实施例提供一种去除展频的系统，参见图2，该系统包括：频率检测模块1、数字滤波器2、锁相环3、Sigma-delta调制模块4、FIFO5、FIFO状态检测器6。

频率检测模块1，用于检测包含展频信息的时钟信号Fpix，以计算得到粗调信号，所述粗调信号用于将所述锁相环3的输出时钟Fdessc_pix频率配置到与所述粗调信号对应的频率。具体的，使用晶振进行计数，并对包含展频信息的时钟信号Fpix进行计数，将将晶振的计数结果与对Fpix的计数结果的比值转化为31bit数，高7位为M取整数，低24位为K小数乘以16777216，即粗调信号M和K。例如，使用25M晶振进行计数，同时对Fpix进行计数，在晶振计数32768后，获取对Fpix的计数值X，N＝X/32768；假设算出的N＝60.3，则M＝60，转化为二进制数；K＝(60.3-60)*2²⁴＝0.3*16777216＝5033164，转化为二进制数，按顺序存储好后，硬件会自动取高7位为整数，低24位为小数。

FIFO状态检测器6，用于检测FIFO5的读时钟Fpix与写时钟Fdessc_pix的指针差，并根据所述指针差的变化计算得到调节信号，所述调节信号用于减小所述指针差的变化；

数字滤波器2，用于对所述调节信号进行杂波滤除，将处理后的信号传输至所述Sigma-delta调制模块4，以及用于将所述粗调信号传输至所述Sigma-delta调制模块4。粗调信号只是借用了数字滤波器2的通路而已，数字滤波器2在粗调信号通过的时候并不工作。

Sigma-delta调制模块4，用于将接收的信号转换为所述锁相环能识别的信号，以调整所述锁相环的输出时钟频率。Sigma-delta调制模块4可以采用经典的二阶Sigma-delta调制模式，该算法为现有技术，本实施例不再赘述。

FIFO5的读时钟为锁相环3的输出时钟Fdessc_pix，FIFO5的写时钟为所述包含展频信息的时钟信号Fpix。Fpix是LVDS接收端给出的时钟信号，该时钟信号带有展频信息。

本发明主要是针对LVDS输入接口而发明的去展频技术，LVDS接口的发射端的展频调制频率范围在30kHz至60kHz，调制深度一般为2.5％。如果LVDS接收端设备是中间转换桥接连接其他接口类的设备，如果其他接口有规定抖动测试规范，就很难认证通过，此时就必须使用本发明的去展频技术将LVDS接口的展频调制频率和调制深度减小到可以通过该接口规定的抖动测试规范为止。本实施例提供的去除展频的系统，包括：频率检测模块1、数字滤波器2、锁相环3、Sigma-delta调制模块4、FIFO5、FIFO状态检测器6。检测FIFO5的读写时钟的指针差的变化趋势，将这个趋势进一步量化处理，经过简单的滤波处理后，去控制读时钟的频率快慢，最终使得读时钟在较窄的频带内变化，使得FIFO5吞吐达到动态平衡，实现了去展频的功能。不需要结合同步信号，使得本技术方案的应用范围较广，且易于实现，减少了成本。

展频调制频率范围在30kHz至120kHz时，环路的锁定带宽定义在小于3kHz。

图3中直线为要恢复的读时钟Fdessc_pix，读时钟Fdessc_pix的频率最终稳定在频率值Fava_pix左右，频率值Fava_pix是带有展频信息的时钟信号Fpix的频率平均值。

FIFO状态检测器6，具体用于：

每个时间周期内，判断所述读时钟与所述写时钟的指针差是增大趋势还是减小趋势，并做记录，若当前时间周期的判断结果与前一时间周期的判断结果不一致，则确认当前时刻为零点时刻。

在每个零点时刻，记录所述读时钟与所述写时钟的指针差，且在第一个零点时刻将所述指针差调整到所述FIFO的深度的一半；

在第三个零点时刻及之后的每个零点时刻，判断第一变化值A与第二变化值B的大小，所述第一变化值A为将第N个零点时刻记录的指针差S(n)减去第N-1个零点时刻记录的指针差S(n-1)的差值，即S(n)-S(n-1)，所述第二变化值B为将第N-1个零点时刻记录的指针差S(n-1)减去第N-2个零点时刻记录的指针差S(n-2)的差值，即S(n-1)-S(n-2)，所述第N个零点时刻为当前零点时刻；

判断第二个零点时刻记录的指针差S(2)与所述FIFO的深度D的一半的大小；

若所述第一变化值A大于所述第二变化值B，且所述第二个零点时刻记录的指针差S(2)大于所述FIFO的深度D的一半，即A＞B，且S(2)＞0.5D，则确定所述调节信号为所述第一变化值A与所述第二变化值B之差的绝对值，即丨A-B丨；表示读时钟慢了，要加快。

若所述第一变化值A小于所述第二变化值B，且所述第二个零点时刻记录的指针差S(2)大于所述FIFO的深度D的一半，即A＜B，且S(2)＞0.5D，则确定所述调节信号为所述第一变化值A与所述第二变化值B之差的绝对值的相反数，即-丨A-B丨；表示读时钟快了，要减慢。

若所述第一变化值A大于所述第二变化值B，且所述第二个零点时刻记录的指针差S(2)不大于所述FIFO的深度D的一半，即A＞B，且S(2)≤0.5D，则确定所述调节信号为所述第一变化值A与所述第二变化值B之差的绝对值的相反数，即-丨A-B丨；表示读时钟快了，要减慢。

若所述第一变化值A小于所述第二变化值B，且所述第二个零点时刻记录的指针差S(2)不大于所述FIFO的深度D的一半，即A＜B，且S(2)≤0.5D，则确定所述调节信号为所述第一变化值A与所述第二变化值B之差的绝对值，丨A-B丨，表示读时钟慢了，要加快。

采用晶振时钟定时一个时间周期，在每个时间周期去判断指针差是增大趋势还是减小趋势，并记录下来，并与前一次记录作比较，如果这个趋势被检测到从增大趋势变为减小趋势，或者，从减小趋势变为增大趋势，则代表当前时刻就是零点时刻。如图3所示，读时钟Fdessc_pix与带有展频信息的时钟信号Fpix的曲线交点对应的时刻，即为零点时刻。读时钟Fdessc_pix与带有展频信息的时钟信号Fpix的曲线围成的面积不仅有大小，还有符号，所以积分的结果就存在等于零的时刻。查找零点时刻的目的，是为了记录任意两个相邻零点时刻之间的读时钟Fdessc_pix与带有展频信息的时钟信号Fpix的曲线所围成的面积。若整个恢复过程稳定后，任意三个相邻零点时刻之间的读时钟Fdessc_pix与带有展频信息的时钟信号Fpix的曲线所围成的面积几乎为零。

当然也可以只记录S(2n)或者S(2n-1)，然后判断S(2n)之间差值或者S(2n-1)之间差值，具体的只记录S(2n)然后判断S(2n)之间差值差值的过程包括以下内容：

每个时间周期内，判断所述读时钟与所述写时钟的指针差是增大趋势还是减小趋势，并做记录；

若当前时间周期的判断结果与前一时间周期的判断结果不一致，则确认当前时刻为零点时刻；

在第偶数个零点时刻，记录所述读时钟与所述写时钟的指针差，且在第一个零点时刻将所述指针差调整到所述FIFO的深度的一半；

判断当前记录的指针差与前一次记录的指针差的大小；

若所述当前记录的指针差大于前一次记录的指针差的大小，则生成用于将所述锁相环的输出时钟频率减小的所述调节信号；

若所述当前记录的指针差小于前一次记录的指针差的大小，则生成用于将所述锁相环的输出时钟频率增大的所述调节信号。

对于只记录者S(2n-1)，然后判断S(2n-1)之间差值的过程，与上述过程类似，本实施例不再赘述。

这样做的的好处，就是省去了需要判断丨A-B丨的符号问题。如果S(2n)<S(2(n+1))或则S(2n-1)<S(2(n+1)-1)，即表示读时钟Fdessc_pix偏快，则环路需要将Fdessc_pix往慢的方向调整，反之亦然，最终也能使得FIFO吞吐达到动态平衡。此过程属于简化处理，降低了设计难度，也能达到同样的效果。

FIFO在复位的时候，所述读时钟和所述写时钟的指针差为所述FIFO的深度的一半，即FIFO在复位的时候，直接将读写时钟的起始地址来开一个FIFO的深度的一半距离即可。这么做可以更好的查找零点时刻，不至于指针差在找零点过程中多次出现指针差为零的情况；另一方面，可以最大化利用FIFO自身的作用，缓冲数据使用。

优选的，数字滤波器2采用PID数字滤波器。参见图4，得到调节信号丨A-B丨或者-丨A-B丨后，将调节信号分别乘以Kp、Ki，得到P和I，将I和D触发器的输出(即K和M)相加得到IA，将IA再赋给D触发器，(P+IA)/Y，其中Y为2的幂次方，Y为可配置参数，上述为经典的PID算法模型，本实施例不再赘述。PID算法模型，简单可靠，锁定时间较快，兼容性很好。结合FPGA联调，可以快速扫描出PID数字滤波器的参数Kp和Ki，非常易于实现，对快速市场化提供了可靠以及。PID数字滤波器计算后的结果，送给Sigma-delta调制模块4进行处理，最后送达锁相环3控制其输出时钟的频率是加快还是减慢，最终形成一个动态的环路稳定过程。

如图5所示，其他稳态处于稳态1和稳态2之间。环路稳定后，只有一半深度的FIFO在工作，另一半处于闲置状态，因此FIFO可以借用一个空的FIFO来辅助完成，等环路锁定后，再将真实的FIFO作为中介来吞吐真实的数据流。空的FIFO是指只有地址信息，不具备存储单元的电路。

当LVDS输入时钟不带有展频信息时，FIFO状态检测器很大可能不能正常工作，即执行时没有发现零点，不能进行后续处理，那么应用是需要增加处理这种情况的方法才能进一步提高系统的兼容性。将实际只有一半的FIFO的空满信号设置成三个等级，空信号等级一级empty1、二级empty2、三级empty3，满信号等级一级full1、二级full2、三级full3，如图6所示。FIFO状态检测器的具体处理过程为：

若没有找到零点时刻，则复位所述FIFO，并确定所述FIFO的空信号等级和满信号等级；

若所述空信号等级为一级empty1，或者，所述满信号等级为一级full1，则确定所述调节信号为第一数值；

若所述空信号等级为二级empty2，或者，所述满信号等级为二级full2，则确定所述调节信号为第二数值，所述第二数值大于所述第一数值；

若所述空信号等级为三级empty3，或者，所述满信号等级为三级full3，则确定所述调节信号为第三数值，所述第三数值大于所述第二数值。

执行时若经过预设时间还没有找到零点，通过上述处理，也能进行后续处理，进一步提高系统的兼容性。

本实施例提供一种去除展频的方法，参见图7，该方法包括：

步骤S11：检测包含展频信息的时钟信号，以计算得到粗调信号；

使用晶振进行计数，并对包含展频信息的时钟信号Fpix进行计数，将将晶振的计数结果与对Fpix的计数结果的比值转化为31bit数，高7位为M取整数，低24位为K小数乘以16777216，即粗调信号M和K。FIFO的写时钟为所述包含展频信息的时钟信号。

步骤S12：将目标时钟频率配置到与所述粗调信号对应的频率；

先进行粗调，将目标时钟频率，即要恢复的读时钟频率Fdessc_pix配置到一个与包含展频信息的时钟信号Fpix的平均频率附近，称之为粗调步骤。所述目标时钟频率为FIFO的读时钟频率。

步骤S13：检测目标时钟与所述包含展频信息的时钟信号的指针差，根据所述指针差的变化计算得到调节信号；所述FIFO的读时钟为所述目标时钟。

步骤S14：根据所述调节信号，调节目标时钟频率。

本实施例提供的去除展频的方法，检测指针差的变化趋势，将这个趋势进一步量化处理，经过简单的滤波处理后，去控制读时钟的频率快慢，最终使得读时钟在较窄的频带内变化，使得FIFO吞吐达到动态平衡，实现了去展频的功能。不需要结合同步信号，使得本技术方案的应用范围较广，且易于实现，减少了成本。

参见图8，所述检测目标时钟与所述包含展频信息的时钟信号的指针差，根据所述指针差的变化计算得到调节信号，具体包括：

步骤S1311：每个时间周期内，判断所述目标时钟与所述包含展频信息的时钟信号的指针差是增大趋势还是减小趋势，并做记录；

步骤S1312：若当前时间周期的判断结果与前一时间周期的判断结果不一致，则确认当前时刻为零点时刻；

步骤S1313：在每个零点时刻，记录所述指针差，且在第一个零点时刻将所述指针差调整到所述FIFO的深度的一半；

步骤S1314：在第三个零点时刻及之后的每个零点时刻，判断第一变化值A与第二变化值B的大小，所述第一变化值A为将第N个零点时刻记录的指针差S(n)减去第N-1个零点时刻记录的指针差S(n-1)的差值，即S(n)-S(n-1)，所述第二变化值B为将第N-1个零点时刻记录的指针差S(n-1)减去第N-2个零点时刻记录的指针差S(n-2)的差值，即S(n-1)-S(n-2)；以及判断第二个零点时刻记录的指针差S(2)与所述FIFO的深度D的一半的大小，所述第N个零点时刻为当前零点时刻；

步骤S1315：若所述第一变化值A大于所述第二变化值B，且所述第二个零点时刻记录的指针差S(2)大于所述FIFO的深度D的一半，即A＞B，且S(2)＞0.5D，则确定所述调节信号为所述第一变化值A与所述第二变化值B之差的绝对值，即丨A-B丨；

步骤S1316：若所述第一变化值A小于所述第二变化值B，且所述第二个零点时刻记录的指针差S(2)大于所述FIFO的深度D的一半，即A＜B，且S(2)＞0.5D，则确定所述调节信号为所述第一变化值A与所述第二变化值B之差的绝对值的相反数，即-丨A-B丨；

步骤S1317：若所述第一变化值A大于所述第二变化值B，且所述第二个零点时刻记录的指针差S(2)不大于所述FIFO的深度D的一半，即A＞B，且S(2)≤0.5D，则确定所述调节信号为所述第一变化值A与所述第二变化值B之差的绝对值的相反数，即-丨A-B丨；

步骤S1318：若所述第一变化值A小于所述第二变化值B，且所述第二个零点时刻记录的指针差S(2)不大于所述FIFO的深度D的一半，即A＜B，且S(2)≤0.5D，则确定所述调节信号为所述第一变化值A与所述第二变化值B之差的绝对值，丨A-B丨。

也可以只记录S(2n)或者S(2n-1)，然后判断S(2n)之间差值或者S(2n-1)之间差值，具体的只记录S(2n)然后判断S(2n)之间差值差值的过程包括以下内容：

每个时间周期内，判断所述读时钟与所述写时钟的指针差是增大趋势还是减小趋势，并做记录；

若当前时间周期的判断结果与前一时间周期的判断结果不一致，则确认当前时刻为零点时刻；

在第偶数个零点时刻，记录所述读时钟与所述写时钟的指针差，且在第一个零点时刻将所述指针差调整到所述FIFO的深度的一半；

判断当前记录的指针差与前一次记录的指针差的大小；

若所述当前记录的指针差大于前一次记录的指针差的大小，则生成用于将所述锁相环的输出时钟频率减小的所述调节信号；

若所述当前记录的指针差小于前一次记录的指针差的大小，则生成用于将所述锁相环的输出时钟频率增大的所述调节信号。

对于只记录者S(2n-1)，然后判断S(2n-1)之间差值的过程，与上述过程类似，本实施例不再赘述。

参见图9，所述检测目标时钟与所述包含展频信息的时钟信号的指针差，根据所述指针差的变化计算得到调节信号，具体还包括：

步骤S1319：若没有找到零点时刻，复位所述FIFO，并确定所述FIFO的空信号等级和满信号等级；

步骤S1320：若所述空信号等级为一级，或者，所述满信号等级为一级，则确定所述调节信号为第一数值；

步骤S1321：若所述空信号等级为二级，或者，所述满信号等级为二级，则确定所述调节信号为第二数值，所述第二数值大于所述第一数值；

步骤S1322：若所述空信号等级为三级，或者，所述满信号等级为三级，则确定所述调节信号为第三数值，所述第三数值大于所述第二数值。

通过上述处理，执行时即使没有发现零点，也能进行后续处理，进一步提高系统的兼容性。

对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对本发明所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种去除展频的系统，其特征在于，包括：频率检测模块、数字滤波器、锁相环、Sigma-delta调制模块、FIFO、FIFO状态检测器；

所述频率检测模块，用于检测包含展频信息的时钟信号，以计算得到粗调信号，所述粗调信号用于将所述锁相环的输出时钟频率配置到与所述粗调信号对应的频率；

所述FIFO状态检测器，用于检测所述FIFO的读时钟与写时钟的指针差，并根据所述指针差的变化计算得到调节信号，所述调节信号用于减小所述指针差的变化；

所述数字滤波器，用于对所述调节信号进行杂波滤除，将处理后的信号传输至所述Sigma-delta调制模块，以及用于将所述粗调信号传输至所述Sigma-delta调制模块；

所述Sigma-delta调制模块，用于将接收的信号转换为所述锁相环能识别的信号，以调整所述锁相环的输出时钟频率；

所述FIFO的读时钟为所述锁相环的输出时钟，所述FIFO的写时钟为所述包含展频信息的时钟信号。

2.根据权利要求1所述的系统，其特征在于，所述FIFO状态检测器，具体用于：

每个时间周期内，判断所述读时钟与所述写时钟的指针差是增大趋势还是减小趋势，并做记录；

若当前时间周期的判断结果与前一时间周期的判断结果不一致，则确认当前时刻为零点时刻；

在每个零点时刻，记录所述读时钟与所述写时钟的指针差，且在第一个零点时刻将所述指针差调整到所述FIFO的深度的一半；

在第三个零点时刻及之后的每个零点时刻，判断第一变化值与第二变化值的大小，所述第一变化值为将第N个零点时刻记录的指针差减去第N-1个零点时刻记录的指针差的差值，所述第二变化值为将第N-1个零点时刻记录的指针差减去第N-2个零点时刻记录的指针差的差值，所述第N个零点时刻为当前零点时刻；

判断第二个零点时刻记录的指针差与所述FIFO的深度的一半的大小；

若所述第一变化值大于所述第二变化值，且所述第二个零点时刻记录的指针差大于所述FIFO的深度的一半，则确定所述调节信号为所述第一变化值与所述第二变化值之差的绝对值；

若所述第一变化值小于所述第二变化值，且所述第二个零点时刻记录的指针差大于所述FIFO的深度的一半，则确定所述调节信号为所述第一变化值与所述第二变化值之差的绝对值的相反数；

若所述第一变化值大于所述第二变化值，且所述第二个零点时刻记录的指针差不大于所述FIFO的深度的一半，则确定所述调节信号为所述第一变化值与所述第二变化值之差的绝对值的相反数；

若所述第一变化值小于所述第二变化值，且所述第二个零点时刻记录的指针差不大于所述FIFO的深度的一半，则确定所述调节信号为所述第一变化值与所述第二变化值之差的绝对值。

3.根据权利要求1所述的系统，其特征在于，所述FIFO状态检测器，具体用于：

每个时间周期内，判断所述读时钟与所述写时钟的指针差是增大趋势还是减小趋势，并做记录；

若当前时间周期的判断结果与前一时间周期的判断结果不一致，则确认当前时刻为零点时刻；

在第偶数个零点时刻，记录所述读时钟与所述写时钟的指针差，且在第一个零点时刻将所述指针差调整到所述FIFO的深度的一半；

在第四个零点时刻及之后的每个偶数零点时刻，判断当前记录的指针差与前一次记录的指针差的大小；

若所述当前记录的指针差大于前一次记录的指针差的大小，则生成用于将所述锁相环的输出时钟频率减小的所述调节信号；

若所述当前记录的指针差小于前一次记录的指针差的大小，则生成用于将所述锁相环的输出时钟频率增大的所述调节信号。

4.根据权利要求1所述的系统，其特征在于，所述FIFO状态检测器，具体用于：

每个时间周期内，判断所述读时钟与所述写时钟的指针差是增大趋势还是减小趋势，并做记录；

若当前时间周期的判断结果与前一时间周期的判断结果不一致，则确认当前时刻为零点时刻；

在第奇数个零点时刻，记录所述读时钟与所述写时钟的指针差，且在第一个零点时刻将所述指针差调整到所述FIFO的深度的一半；

在第三个零点时刻及之后的每个奇数零点时刻，判断当前记录的指针差与前一次记录的指针差的大小；

若所述当前记录的指针差大于前一次记录的指针差的大小，则生成用于将所述锁相环的输出时钟频率减小的所述调节信号；

若所述当前记录的指针差小于前一次记录的指针差的大小，则生成用于将所述锁相环的输出时钟频率增大的所述调节信号。

5.根据权利要求2～4中任意一项所述的系统，其特征在于，所述FIFO状态检测器，还用于：

若没有找到零点时刻，则复位所述FIFO，并确定所述FIFO的空信号等级和满信号等级；

若所述空信号等级为一级，或者，所述满信号等级为一级，则确定所述调节信号为第一数值；

若所述空信号等级为二级，或者，所述满信号等级为二级，则确定所述调节信号为第二数值，所述第二数值大于所述第一数值；

若所述空信号等级为三级，或者，所述满信号等级为三级，则确定所述调节信号为第三数值，所述第三数值大于所述第二数值。

6.根据权利要求1所述的系统，其特征在于，所述FIFO为空的FIFO。

7.根据权利要求1所述的系统，其特征在于，所述数字滤波器为PID数字滤波器。

8.一种去除展频的方法，其特征在于，包括：

检测包含展频信息的时钟信号，以计算得到粗调信号，FIFO的写时钟为所述包含展频信息的时钟信号；

将目标时钟频率配置到与所述粗调信号对应的频率，所述目标时钟频率为所述FIFO的读时钟频率；

检测目标时钟与所述包含展频信息的时钟信号的指针差，根据所述指针差的变化计算得到调节信号，所述FIFO的读时钟为所述目标时钟；

根据所述调节信号，调节目标时钟频率。

9.根据权利要求8所述的方法，其特征在于，所述检测目标时钟与所述包含展频信息的时钟信号的指针差，根据所述指针差的变化计算得到调节信号，具体包括：

每个时间周期内，判断所述目标时钟与所述包含展频信息的时钟信号的指针差是增大趋势还是减小趋势，并做记录；

若当前时间周期的判断结果与前一时间周期的判断结果不一致，则确认当前时刻为零点时刻；

在每个零点时刻，记录所述指针差，且在第一个零点时刻将所述指针差调整到所述FIFO的深度的一半；

在第三个零点时刻及之后的每个零点时刻，判断第一变化值与第二变化值的大小，所述第一变化值为将第N个零点时刻记录的指针差减去第N-1个零点时刻记录的指针差的差值，所述第二变化值为将第N-1个零点时刻记录的指针差减去第N-2个零点时刻记录的指针差的差值，所述第N个零点时刻为当前零点时刻；

判断第二个零点时刻记录的指针差与所述FIFO的深度的一半的大小；

若所述第一变化值大于所述第二变化值，且所述第二个零点时刻记录的指针差大于所述FIFO的深度的一半，则确定所述调节信号为所述第一变化值与所述第二变化值之差的绝对值；

若所述第一变化值小于所述第二变化值，且所述第二个零点时刻记录的指针差大于所述FIFO的深度的一半，则确定所述调节信号为所述第一变化值与所述第二变化值之差的绝对值的相反数；

若所述第一变化值大于所述第二变化值，且所述第二个零点时刻记录的指针差不大于所述FIFO的深度的一半，则确定所述调节信号为所述第一变化值与所述第二变化值之差的绝对值的相反数；

若所述第一变化值小于所述第二变化值，且所述第二个零点时刻记录的指针差不大于所述FIFO的深度的一半，则确定所述调节信号为所述第一变化值与所述第二变化值之差的绝对值。

10.根据权利要求8所述的方法，其特征在于，所述检测目标时钟与所述包含展频信息的时钟信号的指针差，根据所述指针差的变化计算得到调节信号，具体包括：

每个时间周期内，判断所述读时钟与所述写时钟的指针差是增大趋势还是减小趋势，并做记录；

若当前时间周期的判断结果与前一时间周期的判断结果不一致，则确认当前时刻为零点时刻；

在第偶数个零点时刻，记录所述读时钟与所述写时钟的指针差，且在第一个零点时刻将所述指针差调整到所述FIFO的深度的一半；

在第四个零点时刻及之后的每个偶数零点时刻，判断当前记录的指针差与前一次记录的指针差的大小；

若所述当前记录的指针差大于前一次记录的指针差的大小，则生成用于将所述目标时钟频率减小的所述调节信号；

若所述当前记录的指针差小于前一次记录的指针差的大小，则生成用于将所述目标时钟频率增大的所述调节信号。

11.根据权利要求8所述的方法，其特征在于，所述检测目标时钟与所述包含展频信息的时钟信号的指针差，根据所述指针差的变化计算得到调节信号，具体包括：

每个时间周期内，判断所述读时钟与所述写时钟的指针差是增大趋势还是减小趋势，并做记录；

若当前时间周期的判断结果与前一时间周期的判断结果不一致，则确认当前时刻为零点时刻；

在第奇数个零点时刻，记录所述读时钟与所述写时钟的指针差，且在第一个零点时刻将所述指针差调整到所述FIFO的深度的一半；

在第三个零点时刻及之后的每个奇数零点时刻，判断当前记录的指针差与前一次记录的指针差的大小；

若所述当前记录的指针差大于前一次记录的指针差的大小，则生成用于将所述目标时钟频率减小的所述调节信号；

若所述当前记录的指针差小于前一次记录的指针差的大小，则生成用于将所述目标时钟频率增大的所述调节信号。

12.根据权利要求9～11中任意一项所述的方法，其特征在于，若没有找到零点时刻，还包括：

复位FIFO，并确定所述FIFO的空信号等级和满信号等级；

若所述空信号等级为一级，或者，所述满信号等级为一级，则确定所述调节信号为第一数值；

若所述空信号等级为二级，或者，所述满信号等级为二级，则确定所述调节信号为第二数值，所述第二数值大于所述第一数值；

若所述空信号等级为三级，或者，所述满信号等级为三级，则确定所述调节信号为第三数值，所述第三数值大于所述第二数值。

Images