CN212086172U - 一种时钟生成电路和时钟生成器 - Google Patents
一种时钟生成电路和时钟生成器 Download PDFInfo
- Publication number
- CN212086172U CN212086172U CN202020288961.8U CN202020288961U CN212086172U CN 212086172 U CN212086172 U CN 212086172U CN 202020288961 U CN202020288961 U CN 202020288961U CN 212086172 U CN212086172 U CN 212086172U
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- clock
- low
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型提供一种时钟生成电路和生成器，首先对第一信号按照参考信号进行相位采样，再进行低通滤波，提取出低频的时钟相位信号；同时对第二信号按照参考信号进行相位采样，再进行带通滤波，提取出中频的时钟相位信号。然后叠加合成低通滤波器输出的时钟相位信号和带通滤波器输出的时钟相位信号，再通过锁相环对合成后的信号进行平滑处理，输出缓变的时钟信号。最后参照长期频率稳定信号对锁相环输出的时钟信号进行相位调整，通过增减相位使得其相位与长期频率稳定信号的相位一致，从而输出高稳时钟信号。本实施例提供的电路实现简单，需要增加元件较少，硬件体积小，成本低。
Description
技术领域
本实用新型涉及电子电路技术领域，具体涉及一种时钟生成电路和时钟生成器。
背景技术
5G通信具有更快的数据传输速率，更低的响应延迟和更高的吞吐量，是未来网络通信的发展趋势之一，目前运营商和设备商正在紧锣密鼓地进行5G通信网络的部署，并逐步商用。在5G通信网络中，很多环节都需要精准、稳定的时钟来保证网络的高效、高质量通信。
现有技术中，高稳时钟主要通过以下两种方式生成：(1)直接通过原子钟生成，该实现方式稳定度最高，但是体积大，且成本高。(2)通过GPS信号提供长期频率稳定度，通过OCXO信号提供短期频率稳定度和低抖动。该实现方式稳定度高，但是体积较大，且成本较高。
因此，本领域技术人员需要提供一种低成本的时钟生成器。
实用新型内容
有鉴于此，本实用新型实施例提供一种成本较低的时钟生成电路和时钟生成器。
为实现上述目的，本实用新型实施例提供如下技术方案：
一种时钟生成电路，包括：
第一相位采样器，第二相位采样器，低通滤波器，带通滤波器，合成信号发生器，锁相环和相位调整器；
所述第一相位采样器的输入端用于获取具有预设频率的第一信号，基于参考信号对所述第一信号进行相位采样；
所述第二相位采样器的输入端用于获取具有预设频率的第二信号，基于参考信号对所述第二信号进行相位采样；
所述低通滤波器的输入端与所述第一相位采样器的输出端相连，用于对所述第一相位采样器的采样信号进行低通滤波；
所述带通滤波器的输入端与所述第二相位采样器的输出端相连，用于对所述第二相位采样器的采样信号进行带通滤波；
所述合成信号发生器的输入端连接所述低通滤波器的输出端和所述带通滤波器的输出端，用于将所述低通滤波的相位采样信号和带通滤波后的相位采样信号进行信号整合，得到时钟相位信号；
所述锁相环的输入端连接所述合成信号发生器的输出端，用于获取并处理所述时钟相位信号，输出时钟信号；
所述相位调整器的第一输入端用于获取所述第一信号，所述相位调整器的第二输入端与所述锁相环的输出端相连，用于基于所述第一信号的相位调整所述锁相环输出的时钟信号的相位，使得所述锁相环输出的时钟信号的相位与所述第一信号的相位一致。
可选的，上述时钟生成电路中，所述第一信号为GPS信号，所述第二信号为TCXO信号，所述参考信号为XO信号。
可选的，上述时钟生成电路中，所述参考信号为抖动值小于预设值的参考信号。
可选的，上述时钟生成电路中，所述预设值不大于100fs RMS。
一种时钟生成器，上述任意一项所述的时钟生成电路。
本实用新型实施例提供的上述方案，时钟生成电路，首先对第一信号按照参考信号进行相位采样，再进行低通滤波，提取出低频的时钟相位信号；同时对第二信号按照参考信号进行相位采样，再进行带通滤波，提取出中频的时钟相位信号。然后叠加合成低通滤波器输出的时钟相位信号和带通滤波器输出的时钟相位信号，再通过锁相环对合成后的信号进行平滑处理，输出缓变的时钟信号。最后参照长期频率稳定信号对锁相环输出的时钟信号进行相位调整，通过增减相位使得其相位与长期频率稳定信号的相位一致，从而输出高稳时钟信号。本实施例提供的电路实现简单，需要增加元件较少，硬件体积小，成本低。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例公开的一种时钟生成电路的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。
实施例1：
参见图1，图1为本申请实施例公开的一种时钟生成电路的结构示意图。
在本申请实施例公开的技术方案中，参见图1所述时钟生成电路，包括：
第一相位采样器100，第二相位采样器200，低通滤波器300，带通滤波器400，合成信号发生器500，锁相环600和相位调整器700；
所述第一相位采样器的输入端用于获取具有预设频率的第一信号，基于参考信号对所述第一信号进行相位采样，得到信号V1，即，所述第一相位采集器在检测到所述参考信号每个周期中的设定时刻到来时，对所述第一信号进行采样，所述设定时刻可以指的是所述参考信号的上升沿、下降沿或其他时刻，在本方案中，所述第一信号可以指的是一种长期频率稳定信号，其类型可以依据用户需求自行选择，例如，在本方案中，所述第一信号可以为GPS(Global Positioning System，全球定位系统)信号。所述参考信号可以为一种低抖动信号，例如，其为抖动值小于预设值的XO信号(震荡信号)，所述预设值的大小可以依据用户需求自行选择，例如，在本方案中所述预设值不大于100fs RMS。。
所述第二相位采样器的输入端用于获取具有预设频率的第二信号，基于参考信号对所述第二信号进行相位采样，得到信号V3，即，所述第二相位采集器在检测到所述参考信号每个周期中的设定时刻到来时，对所述第二信号进行采样，所述设定时刻可以指的是所述参考信号的上升沿、下降沿或其他时刻；在本方案中，所述第二信号可以指的是一种短期频率稳定信号，其类型可以依据用户需求自行选择，例如，在本方案中，所述第二信号可以为TCXO(Temperature Compensate X'tal(crystal)Oscillator，温度补偿型石英晶体谐振器)信号。
所述低通滤波器300的输入端与所述第一相位采样器100的输出端相连，用于对所述第一相位采样器100的采样信号V1进行低通滤波，得到信号V2，即，所述第一相位采集器将采集到的第一信号发送给低通滤波器300，低通滤波器300对该采样信号进行低通滤波后输出信号V2，所述V2为低频时钟相位信号；
所述带通滤波器400的输入端与所述第二相位采样器200的输出端相连，用于对所述第二相位采样器200的采样信号进行带通滤波，即，所述第二相位采集器200将采集到的第二信号发送给带通滤波器400，带通滤波器400对该采样信号进行带通滤波后输出信号V4，所述V4为中频时钟相位信号。
所述合成信号发生器500的输入端连接所述低通滤波器300的输出端和所述带通滤波器400的输出端，用于将所述低通滤波的相位采样信号和带通滤波后的相位采样信号进行信号整合，得到时钟相位信号V5，即，所述合成信号发生器在获取到所述低频时钟相位信号V2和中频时钟相位信号V4后，对两者进行叠加合成后，输出时钟相位信号V5；
所述锁相环600的输入端连接所述合成信号发生器500的输出端，用于获取并处理所述时钟相位信号，即对所述时钟相位信号V5进行平滑处理后，输出缓变的时钟信号V6；
所述相位调整器700的第一输入端用于获取所述第一信号，所述相位调整器的第二输入端与所述锁相环的输出端相连，用于基于所述第一信号的相位调整所述锁相环输出的时钟信号的相位，使得所述锁相环输出的时钟信号的相位与所述第一信号的相位一致，并输出调整后的时钟信号，将所述调整后的时钟信号作为高稳时钟信号，在申请实施例公开的技术方案中，所述相位调整器可以通过相位插值器(在锁相环输出的不同相位时钟之间做插值)，或者通过可调延时器(调整多级时钟缓冲器的级数、负载、驱动强度)等器件来实现。
可以理解的是，上述方案中信号V2是低频、长期频率稳定、低抖动的时钟相位信号，信号V4是中频、短期频率稳定、低抖动的时钟相位信号。V2和V4通过合成信号发生器500叠加合成后的时钟信号V5是低中频、长短期频率稳定、低抖动的时钟相位信号。
将所述GPS信号作为第一信号生成所述高稳时钟信号保证了所述高稳时钟信号的长期频率稳定度，将TCXO信号作为第二信号生成所述高稳时钟信号保证了所述高稳时钟信号的短期频率稳定度，通过低抖动的XO信号生成所述高稳时钟信号保证了高稳时钟信号的低抖动，从而保证了生成的时钟信号兼顾长期频率稳定度和短期频率稳定度，稳定度高。
本实施例提供的时钟生成电路，首先对长期频率稳定信号GPS信号按照参考信号进行相位采样，再进行低通滤波，提取出低频的时钟相位信号；同时对短期频率稳定信号TCXO信号按照参考信号进行相位采样，再进行带通滤波，提取出中频的时钟相位信号。然后叠加合成低通滤波器输出的时钟相位信号和带通滤波器输出的时钟相位信号，再通过锁相环对合成后的信号进行平滑处理，输出缓变的时钟信号。最后参照长期频率稳定信号对锁相环输出的时钟信号进行相位调整，通过增减相位使得其相位与长期频率稳定信号的相位一致，从而输出高稳时钟信号。本实施例提供的电路实现简单，需要增加元件较少，硬件体积小，成本低。
对应于上述电路，本申请还公开了一种时钟生成器，其可以应用有本申请上述任意一项实施例所述的时钟生成电路。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (5)
1.一种时钟生成电路，其特征在于，包括：
第一相位采样器，第二相位采样器，低通滤波器，带通滤波器，合成信号发生器，锁相环和相位调整器；
所述第一相位采样器的输入端用于获取具有预设频率的第一信号，基于参考信号对所述第一信号进行相位采样；
所述第二相位采样器的输入端用于获取具有预设频率的第二信号，基于参考信号对所述第二信号进行相位采样；
所述低通滤波器的输入端与所述第一相位采样器的输出端相连，用于对所述第一相位采样器的采样信号进行低通滤波；
所述带通滤波器的输入端与所述第二相位采样器的输出端相连，用于对所述第二相位采样器的采样信号进行带通滤波；
所述合成信号发生器的输入端连接所述低通滤波器的输出端和所述带通滤波器的输出端，用于将所述低通滤波的相位采样信号和带通滤波后的相位采样信号进行信号整合，得到时钟相位信号；
所述锁相环的输入端连接所述合成信号发生器的输出端，用于获取并处理所述时钟相位信号，输出时钟信号；
所述相位调整器的第一输入端用于获取所述第一信号，所述相位调整器的第二输入端与所述锁相环的输出端相连，用于基于所述第一信号的相位调整所述锁相环输出的时钟信号的相位，使得所述锁相环输出的时钟信号的相位与所述第一信号的相位一致。
2.根据权利要求1所述的时钟生成电路，其特征在于，包括：
所述第一信号为GPS信号，所述第二信号为TCXO信号，所述参考信号为XO信号。
3.根据权利要求1所述的时钟生成电路，其特征在于，所述参考信号为抖动值小于预设值的参考信号。
4.根据权利要求3所述的时钟生成电路，其特征在于，所述预设值不大于100fs RMS。
5.一种时钟生成器，其特征在于，包括权利要求1-4任意一项所述的时钟生成电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020288961.8U CN212086172U (zh) | 2020-03-10 | 2020-03-10 | 一种时钟生成电路和时钟生成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020288961.8U CN212086172U (zh) | 2020-03-10 | 2020-03-10 | 一种时钟生成电路和时钟生成器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212086172U true CN212086172U (zh) | 2020-12-04 |
Family
ID=73560683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020288961.8U Active CN212086172U (zh) | 2020-03-10 | 2020-03-10 | 一种时钟生成电路和时钟生成器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212086172U (zh) |
-
2020
- 2020-03-10 CN CN202020288961.8U patent/CN212086172U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7532697B1 (en) | Methods and apparatus for clock and data recovery using a single source | |
| JP5021871B2 (ja) | デジタル小位相検出器 | |
| JPH06507057A (ja) | 直列再結合による多重アキュムレータのｎ分数合成 | |
| KR19990072636A (ko) | 디지털ｐｌｌ회로및클록생성방법 | |
| CN101572543A (zh) | 一种稳定时钟的方法和装置 | |
| CN106656168B (zh) | 时钟数据恢复装置及方法 | |
| US6674332B1 (en) | Robust clock circuit architecture | |
| JP2002135093A (ja) | 位相周波数比較回路 | |
| CN101183871B (zh) | 输入时钟转换为高频时钟的实现方法及锁相环装置 | |
| US20060214825A1 (en) | Timing recovery circuit with multiple stages | |
| CN1697324B (zh) | 传输信号去抖动的实现方法及其装置 | |
| CN212086172U (zh) | 一种时钟生成电路和时钟生成器 | |
| US6333678B1 (en) | Method and apparatus for agile phase noise filtering using phase locked loops | |
| CN101651456B (zh) | 时钟信号恢复的电路 | |
| US6347123B1 (en) | Low-current sample rate converter | |
| CN111355487A (zh) | 一种时钟生成电路和时钟生成器 | |
| CN107666315A (zh) | 用于电路的带宽及阻尼因数的自动优化的系统及方法 | |
| KR100531457B1 (ko) | 다 위상 클럭신호 발생을 위한 발진기가 배제된 지연 동기루프 | |
| CN203014788U (zh) | 用于信号传输机的干扰移除装置 | |
| JP2002094494A (ja) | クロック回復回路 | |
| JP3820295B2 (ja) | Ｆｍ復調回路 | |
| CN111585548A (zh) | 一种时钟串扰消除电路和电子设备 | |
| CN115378567B (zh) | 时钟同步电路、时钟同步方法及电子设备 | |
| JPS6059822A (ja) | 周波数変換回路 | |
| CN104158541A (zh) | 一种可调整环路带宽的数字锁相环及其调整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |