CN103077694A - 用于去除lvds信号的展频的系统及方法 - Google Patents

Abstract

本发明公开了一种用于去除LVDS信号的展频的系统，包括输入LVDS信号采集模块、第一锁相环、时钟检测模块、FIFO缓冲器、控制处理器、第二锁相环和输出LVDS信号合成模块，其中，所述控制处理器接收所述时钟检测模块发送的关于同步信号的有效数据信息以及关于时钟信号的频率及抖动范围的检测结果，以控制FIFO缓冲器传输数据和计算出所需还原的恢复时钟信号，并将带计算结果的控制信号发送给所述第二锁相环，使其对不带展频特征的本地时钟信号进行对应的频率调整而形成稳定的恢复时钟信号；最后通过该输出LVDS信号合成模块将数据信号、同步信号以及第二锁相环发送的恢复时钟信号合成不带展频的LVDS信号以输出。本发明还公开了一种去除LVDS信号的展频的方法。

Description

用于去除LVDS信号的展频的系统及方法

技术领域

本发明涉及电子设备领域，尤其涉及一种用于去除LVDS信号的展频的系统及方法。

背景技术

在电子设备领域中，本技术领域的人员都了解，当一个电子系统在某单一频率下工作时，由于在这一频率的能量很高，因此就会产生在这一频率下的很强的电磁脉冲干扰(Electromagnetic Interference，简称EMI)。这种电磁干扰会对其他电子设备，或人体产生影响。目前对电子产品，尤其是对消费类电子设备，都有很严格的EMI量化规定，以减少EMI。目前对于减小EMI的基本方法是通过时钟或信号的展频(spreading spectrum)以减小特定频率的能量。例如，对于LVDS信号发送系统，将LVDS信号通过时钟或信号的展频后才发送。

但是对于LVDS信号接收系统来说，由于时钟及整个数字信号的频率都被展宽，其电路必须经过有额外的很大开销才能满足系统要求，如更大的存储系统，更严格的时序要求等。而且对于有些系统在减小EMI的同时又要求信号抖动很小，这就要求在特定的系统中要对前端的展频信号进行去除展频或至少能够兼容展频后得信号、时钟。

在现有解决方案中，主要是通过加大存储容量来实现对展频后的带宽变化的容忍的。这种方法只是解决了数据接收的完整性，并不能解决在一些系统中对时钟和信号的抖动有很高要求的问题，也就是说现有的方法不能从根本上去除LVDS信号的展频的特性。而且，由于现有技术没能够有效的去除LVDS信号的展频，市场上的信号采集卡对具有展频的LVDS信号无法进行正确的采集。

发明内容

本发明的多个方面提供一种用于去除LVDS信号的展频的系统和方法，能够去除LVDS信号的展频,从而使普通的DVI信号采集卡能够用于LVDS信号的采集和测试。

本发明的一个方面提供了一种用于去除LVDS信号的展频的系统，包括：

输入LVDS信号采集模块，用于采集输入的带展频的LVDS信号，并将采集到的LVDS信号分离成时钟信号、同步信号以及数据信号；

第一锁相环，用于接收并调频锁定所述LVDS信号采集模块分离出的时钟信号；

时钟检测模块，用于接收所述LVDS信号采集模块分离出的同步信号以提取有效数据信息，并且用于检测被第一锁相环锁定后的时钟信号的频率及抖动范围；

控制处理器，用于接收所述时钟检测模块发送的关于同步信号的有效数据信息以及关于时钟信号的频率及抖动范围的检测结果，并基于所述有效数据信息和时钟信号抖动范围控制FIFO缓冲器传输数据，以及基于所述时钟信号的频率和抖动范围并根据帧同步的原则计算出所需还原的恢复时钟信号，并将带计算结果的控制信号发送给所述第二锁相环；

FIFO缓冲器，分别与所述LVDS信号采集模块和控制处理器连接，用于在所述控制处理器的控制下，传输所述LVDS信号采集模块分离出的数据信号；

第二锁相环，用于接收并锁定由晶振生成的不带展频特征的本地时钟信号，并根据所述控制处理器发送的控制信号进行频率调整而形成稳定的恢复时钟信号；

输出LVDS信号合成模块，用于将数据信号、同步信号以及第二锁相环发送的恢复时钟信号合成不带展频的LVDS信号以输出。

本发明的一个方面提供了一种用于去除LVDS信号的展频的方法，包括：

采集输入的带展频的LVDS信号，并将采集到的LVDS信号分离成时钟信号、同步信号以及数据信号；

对分离出的时钟信号进行调频锁定，并检测调频锁定后的时钟信号的频率及抖动范围；

对分离出的同步信号进行检测，以提取所述同步信号中的有效数据信息；

基于同步信号中的有效数据信息和时钟信号的抖动范围控制所述数据信号的传输，且基于检测的时钟信号的频率和抖动范围并根据帧同步的原则计算出所需还原的恢复时钟信号，得到带有计算结果的控制信号；

根据所述控制信号将本地生成的不带展频特征的本地时钟信号进行频率调整，从而形成稳定的恢复时钟信号；

将所述数据信号、同步信号以及形成的恢复时钟信号合成不带展频的LVDS信号以输出。

本发明公开的用于去除LVDS信号的展频的系统和方法，能够有效去除LVDS信号的展频,使普通的DVI采集卡也能采集到图像，从而使普通的DVI信号采集卡能够用于LVDS信号的采集和测试。

附图说明

图1是本发明实施例中一种用于去除LVDS信号的展频的系统的结构示意图；

图2是本发明实施例中另一种用于去除LVDS信号的展频的方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例还提供一种用于去除LVDS信号的展频的系统，能够有效去除LVDS信号的展频,使普通的DVI采集卡也能采集到图像，从而使普通的DVI信号采集卡能够用于LVDS信号的采集和测试。

参见图1，是本发明实施例提供的一种用于去除LVDS信号的展频的系统；所述用于去除LVDS信号的展频的系统包括输入LVDS信号采集模块11、第一锁相环12、时钟检测模块13、控制处理器14、FIFO缓冲器15、第二锁相环16和输出LVDS信号合成模块17，其中：

输入LVDS信号采集模块11，用于采集输入的带展频的LVDS信号，并将采集到的LVDS信号分离成时钟信号DCLK1、同步信号以及数据信号。其中，该同步信号包括LVDS信号中的行同步信号HSync，场同步信号Vsync，及有效显示数据选通信号DE等。该时钟信号DCLK1为像素时钟信号，是传输数据信号和对数据信号进行读取的基准。其中，由于输入的LVDS信号是带展频的LVDS信号，其时钟信号DCLK1的频率是周期性变化的，即不稳定的。该数据信号为RGB数据信号。由于有效显示数据选通信号DE中包含有行、场定时信息,它有着类似行、场复合同步信号的作用;而行同步信号HS、场同步信号VS属于分离同步信号。因此同步信号使用方式可分为两种:（1）不使用HS、VS信号,仅使用DE信号(称为仅DE同步信号模式);（2）同时使用HS、VS、DE信号作为同步信号(称为HS/VS/DE同步信号模式)。在本实施例中，在同步类型选择信号的控制下,可选择使用仅DE同步信号模式或者HS/VS/DE同步信号模式，即输入LVDS信号采集模块11采集的同步信号可以仅仅包括有效显示数据选通信号DE或同时包括HS、VS、DE信号三种信号。

第一锁相环12，用于接收并调频锁定所述LVDS信号采集模块11分离出的时钟信号DCLK1；该第一锁相环12将接收到的时钟信号DCLK1进行处理，并从其中提取某个时钟的相位信息，以使输出信号的频率与输入信号的频率严格同步，且输出信号与输入信号具有一定的相差。

时钟检测模块13，用于接收所述LVDS信号采集模块11分离出的同步信号以提取有效数据信息，并且用于检测被锁定后的时钟信号DCLK1的频率及抖动范围。其中，时钟检测模块13将接收到的同步信号，提取出有效数据部分（即有效显示数据选通信号DE，也可根据采用的同步信号模式而提取行同步信号HS、场同步信号VS）以用于重建信号。而检测被锁定后的时钟信号DCLK1的频率及抖动范围目的是为了重新生产稳定的时钟信号，使重新生产稳定的时钟信号能和输入的LVDS信号中的数据信号相匹配，即，为了找到并计算合适的恢复时钟信号DCLK2，也就是指合适的buffer大小。由于PLL（这里特指第二锁相环16）不能产生任意的时钟频率，因此需要计算出一个较接近的频率。同时检测出时钟信号DCLK1的抖动范围，以通过使用FIFO缓冲器并定期插入空白内容的方法解决输入输出不同步的问题。控制处理器14，用于接收所述时钟检测模块13发送的有关同步信号的有效数据信息以及关于时钟信号DCLK1的频率及抖动范围的检测结果，并基于所述有效数据信息和时钟信号DCLK1抖动范围控制检测结果FIFO缓冲器传输数据，以及基于所述时钟信号DCLK1的频率及抖动范围，根据帧同步的原则计算出所需还原的时钟信号，得到带有计算结果的控制信号发送给所述第二锁相环16。

FIFO缓冲器15，分别与所述LVDS信号采集模块11和控制处理器14连接，用于在所述控制处理器14的控制下，传输所述LVDS信号采集模块11分离出的数据信号。其中，FIFO缓冲器15是一个先进先出的缓冲器，对输入有效数据进行缓冲，消除由于输入数据速度变化引起的输入输出数据不同步的现象。具体的，FIFO缓冲器15根据控制处理器14发送的有效数据信息（例如有效显示数据选通信号DE）来控制FIFO输入，以采集到有效的数据信号；然后输出数据过程中又根据有效显示数据选通信号DE输出数据，整个过程中都要保持有一定的缓冲数据，这样就可以解决掉输入输出时钟的不一致导致的不同步的问题。

第二锁相环16，用于接收并锁定由晶振161生成的不带展频特征的本地时钟信号，并根据所述控制处理器14发送的控制信号而形成稳定的恢复时钟信号DCLK2，具体的，由晶振161生成不带展频特征的本地时钟信号，并将生成的不带展频特征的本地时钟信号发送给第二锁相环16；第二锁相环16接收到该不带展频特征的本地时钟信号后，在所述控制处理器14发送的基于时钟信号DCLK1的频率计算出所需还原的时钟信号的控制信号的指导下，对不带展频特征的本地时钟信号进行相应的频率调整处理，从而获得所需要的稳定的恢复时钟信号DCLK2。

输出LVDS信号合成模块17，用于将FIFO缓冲器15传输的数据信号、控制处理器14发送的同步信号以及第二锁相环16发送的恢复时钟信号DCLK2合成去除展频的LVDS信号以输出，合成时通过插入空白像素保持输入的场频等于输入场频。

参见图2，本发明实施例提供的一种用于去除LVDS信号的展频的方法，包括以下步骤：

S21、采集输入的带展频的LVDS信号，并将采集到的LVDS信号分离成时钟信号、同步信号以及数据信号；

其中，所述LVDS信号是由LVDS信号发送系统或其他LVDS信号产生设备发送并通过时钟展频处理后的LVDS信号。其中，该同步信号包括LVDS信号中的行同步信号HSync，场同步信号Vsync，及有效显示数据选通信号DE等。该时钟信号DCLK1为像素时钟信号，是传输数据信号和对数据信号进行读取的基准。其中，由于输入的LVDS信号是带展频的LVDS信号，其时钟信号DCLK1的频率是周期性变化的，即不稳定的。该数据信号为RGB数据信号。由于有效显示数据选通信号DE中包含有行、场定时信息,它有着类似行、场复合同步信号的作用;而行同步信号HS、场同步信号VS属于分离同步信号。因此同步信号使用方式可分为两种:（1）不使用HS、VS信号,仅使用DE信号(称为仅DE同步信号模式);（2）同时使用HS、VS、DE信号作为同步信号(称为HS/VS/DE同步信号模式)。在本实施例中，在同步类型选择信号的控制下,可选择使用仅DE同步信号模式或者HS/VS/DE同步信号模式，即输入LVDS信号采集模块11采集的同步信号可以仅仅包括有效显示数据选通信号DE或同时包括HS、VS、DE信号三种信号。

S22、对分离出的时钟信号进行调频锁定，并检测调频锁定后的时钟信号的频率及抖动范围；

具体的，可以通过一锁相环调频锁定分离出的时钟信号DCLK1，锁相环将接收到的时钟信号DCLK1进行处理，并从其中提取某个时钟的相位信息，以使输出信号的频率与输入信号的频率严格同步，且输出信号与输入信号具有一定的相差。检测被锁定后的时钟信号DCLK1的频率及抖动范围目的是为了重新生产稳定的时钟信号，使重新生产稳定的时钟信号能和输入的LVDS信号中的数据信号相匹配，即，为了找到并计算合适的恢复时钟信号DCLK2，也就是指合适的buffer大小。由于PLL（这里特指另一锁相环）不能产生任意的时钟频率，因此需要计算出一个较接近的频率。同时检测出时钟信号DCLK1的抖动范围，以通过使用FIFO缓冲器并定期插入空白内容的方法解决输入输出不同步的问题。

S23、对分离出的同步信号进行检测，以提取所述同步信号中的有效数据信息；

其中，提取出有效数据部分（即有效显示数据选通信号DE，也可根据采用的同步信号模式而提取行同步信号HS、场同步信号VS）以用于重建信号。

S24、基于同步信号中的有效数据信息和时钟信号的抖动范围控制所述数据信号的传输，且基于检测的时钟信号的频率及抖动范围并根据帧同步的原则计算出所需还原的恢复时钟信号，得到带有计算结果的控制信号；

其中，利用FIFO缓冲器进行数据信号的传送。FIFO缓冲器15是一个先进先出的缓冲器，对输入有效数据进行缓冲，消除由于输入数据速度变化引起的输入输出数据不同步的现象。具体的，FIFO缓冲器15基于同步信号中的有效数据信息（例如有效显示数据选通信号DE）来控制FIFO输入，以采集到有效的数据信号；然后输出数据过程中又根据有效显示数据选通信号DE输出数据，整个过程中都要保持有一定的缓冲数据，这样就可以解决掉输入输出时钟的不一致导致的不同步的问题。

S25、根据所述控制信号将本地生成的不带展频特征的本地时钟信号进行频率调整，从而形成稳定的恢复时钟信号；

具体的，由晶振生成不带展频特征的本地时钟信号，并将生成的不带展频特征的本地时钟信号发送给另一锁相环，该锁相环接收到该不带展频特征的本地时钟信号后，基于时钟信号DCLK1的频率计算出所需还原的时钟信号的控制信号的指导下，对不带展频特征的本地时钟信号进行相应的频率调整处理，从而获得所需要的稳定的恢复时钟信号DCLK2。且得到的恢复时钟信号DCLK2的频率略高于输入时钟信号DCLK1的频率。

S26、将所述数据信号、同步信号以及形成的恢复时钟信号合成不带展频的LVDS信号以输出。其中，合成时通过插入空白像素保持输入的场频等于输入场频。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (2)

1.一种用于去除LVDS信号的展频的系统，包括：

输入LVDS信号采集模块（11），用于采集输入的带展频的LVDS信号，并将采集到的LVDS信号分离成时钟信号、同步信号以及数据信号；

第一锁相环（12），用于接收并调频锁定所述LVDS信号采集模块（11）分离出的时钟信号；

时钟检测模块（13），用于接收所述LVDS信号采集模块（11）分离出的同步信号以提取有效数据信息，并且用于检测被第一锁相环（12）锁定后的时钟信号的频率及抖动范围；

控制处理器(14)，用于接收所述时钟检测模块（13）发送的关于同步信号的有效数据信息以及关于时钟信号的频率及抖动范围的检测结果，并基于所述有效数据信息和时钟信号抖动范围控制FIFO缓冲器传输数据，以及基于所述时钟信号的频率和抖动范围并根据帧同步的原则计算出所需还原的恢复时钟信号，并将带计算结果的控制信号发送给所述第二锁相环（16）；

FIFO缓冲器（15），分别与所述LVDS信号采集模块（11）和控制处理器（14）连接，用于在所述控制处理器（14）的控制下，传输所述LVDS信号采集模块（11）分离出的数据信号；

第二锁相环（16），用于接收并锁定由晶振生成的不带展频特征的本地时钟信号，并根据所述控制处理器(15)发送的控制信号进行频率调整而形成稳定的恢复时钟信号；

输出LVDS信号合成模块（17），用于将数据信号、同步信号以及第二锁相环（16）发送的恢复时钟信号合成不带展频的LVDS信号以输出。

2.一种用于去除LVDS信号的展频的方法，包括：

采集输入的带展频的LVDS信号，并将采集到的LVDS信号分离成时钟信号、同步信号以及数据信号；

对分离出的时钟信号进行调频锁定，并检测调频锁定后的时钟信号的频率及抖动范围；

对分离出的同步信号进行检测，以提取所述同步信号中的有效数据信息；

基于同步信号中的有效数据信息和时钟信号的抖动范围控制所述数据信号的传输，并基于检测的时钟信号的频率和抖动范围且根据帧同步的原则计算出所需还原的恢复时钟信号，得到带有计算结果的控制信号；

根据所述控制信号将本地生成的不带展频特征的本地时钟信号进行频率调整，从而形成稳定的恢复时钟信号；

将所述数据信号、同步信号以及形成的恢复时钟信号合成不带展频的LVDS信号以输出。

Images