CN101794563A - 数据传输装置及数据接收装置 - Google Patents

数据传输装置及数据接收装置 Download PDF

Info

Publication number
CN101794563A
CN101794563A CN200910261758A CN200910261758A CN101794563A CN 101794563 A CN101794563 A CN 101794563A CN 200910261758 A CN200910261758 A CN 200910261758A CN 200910261758 A CN200910261758 A CN 200910261758A CN 101794563 A CN101794563 A CN 101794563A
Authority
CN
China
Prior art keywords
signal
data
clock signal
unit
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910261758A
Other languages
English (en)
Inventor
李圭埈
张大中
崔守济
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101794563A publication Critical patent/CN101794563A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

公开了一种数据传输装置及一种数据接收装置。该数据传输装置包括：时钟信号发生器，用于产生时钟信号；以及传输器，用于产生具有插在数据信号中的时钟信号的传输信号，时钟信号仅具有单个差分单元，数据信号具有的幅度与所述时钟信号的幅度相同且具有两个差分单元。时钟信号被嵌入，并且时钟信号可通过使用数据信号的共有单元来恢复，而无需任何辅助参考电压。因此，在数据传输装置与数据接收装置之间可仅使用数据信号线，以减少传输线路的数量。而且，根据本发明的数据传输装置及数据接收装置可平稳地恢复，即使数据信号的大小改变。更进一步的，包含在数据信号中的时钟信号的幅度彼此相同。因此，可减少额外的耗电量及EMI。

Description

数据传输装置及数据接收装置
相关申请交叉参考
本申请要求于2008年12月30提交的第10-2008-0136907号韩国专利申请的权益，其全部内容结合于此作为参考。
技术领域
本发明涉及一种数据接口，更具体地，涉及一种数据传输装置及一种数据接收装置。
背景技术
一般来说，RSDS(抑制摆幅差分信号)或微型-LVDS(低压差分信号)作为时序控制器与源驱动器之间的接口已公知。然而，这两种方法需要很多条线路，具有不同的高频操作。
图1是传统传输信号的波形。
为了解决上述缺点，如图1所示，时钟信号(CLK)以多电平(multi-level)方式嵌入以减少信号线，并报告能够实现高频操作的AiPi(高级面板内部接口)。然而，这种AiPi在信号恢复方面具有以下缺点。
首先，与使用单电平信号相比，使用多电平信号可能增大耗电量，尤其是在EMI(电磁干扰)方面。
第二，需要额外的参考信号(Vrefh，Vrefl)线来恢复时钟信号。
第三，如果参考信号的电平改变，即，数据信号改变或者时钟信号丢失，则时钟信号将恢复得不正确或不完全正确，因为参考信号容易由于过程或功率电压温度的改变而改变。
第四，时钟信号与数据信号之间的差异会导致传输时间的差异。这种差异将使得从接收器终端恢复的时钟信号及数据信号不能同步。因此，可能产生锁定数据信号的时序容限(timing margin)的问题。
发明内容
因此，本发明针对一种数据传输装置及一种数据接收装置。
本发明的一个目的是提供一种能够分别传输具有相同幅度的时钟信号及数据信号的数据传输装置。
本发明的另一目的是提供一种能够在没有参考信号的情况下从数据传输装置传输的信号中恢复时钟信号的数据接收装置。
本公开的其他优点、目的及特征部分地将在随后的描述中阐明，并且部分地对于本领域技术人员而言在研究下列内容后将变得显而易见或者可从本发明的实践来获知。本发明的目的及其他优点通过在书面描述及其权利要求以及附图中具体指出的结构来实现和获得。
为了实现这些目的及其他优点并根据本发明的目的，如本文所表达及概括描述的，一种数据传输装置，包括：时钟信号发生器，用于产生时钟信号；以及传输器，用于产生具有插在数据信号中的时钟信号的传输信号，所述时钟信号仅具有单个差分单元，所述数据信号具有的幅度与时钟信号的幅度相同且具有两个差分单元。
在本发明的另一方面中，一种数据传输装置，包括：时钟信号发生器，用于产生时钟信号；以及传输器，用于产生位于选通信号之前的且具有时钟信号及数据信号的传输信号，所述时钟信号及数据信号具有相同的大小及形状，并且其中分别插有两个差分单元，所述选通信号具有单个差分单元。
在本发明的再一方面中，一种数据接收装置，包括：共有提取器，用于接收具有其中插有时钟信号的数据信号的传输信号，所述时钟信号具有单个差分单元，所述数据信号具有的幅度与所述时钟信号的幅度相同且具有两个差分单元，并且所述共有提取器用于从所接收的传输信号中提取包含在所述数据信号中的差分单元的共有单元；以及时钟/数据恢复器，用于通过使用所述共有单元从所接收的传输信号中恢复所述时钟信号及所述数据信号。
在本发明的又一方面中，一种数据接收装置，包括：共有单元提取器，用于接收位于选通信号之前的且具有时钟信号及数据信号的传输信号，所述时钟信号及数据信号具有相同的大小及形状并且分别插有两个差分单元，所述选通信号具有单个差分单元，并且所述共有单元提取器用于提取所述数据信号的差分单元的共有单元；以及时钟/数据恢复器，用于通过使用所述共有单元从所接收的传输信号中恢复所述选通信号及所述数据信号，并且用于通过使用所恢复的选通信号恢复所述时钟信号。
应理解的是，本发明的以上概括描述及以下详细描述是示例性及解释性的，并且旨在提供对所要求保护的本发明的进一步解释。
附图说明
包括进来以用于进一步理解本公开并结合在本申请中且构成本申请的一部分的附图示出了本公开的实施例，并与描述一起用于解释本公开的原理。
附图中：
图1是传统传输信号的波形；
图2是示意性地示出了根据本发明示例性实施例的数据传输/接收装置的方块图；
图3A至图3D分别是从根据本发明的数据传输装置传输至数据接收装置的传输信号的示例性波形；
图4A至图4B分别是示出了图2所示的共有单元提取器的实施例的方块图；
图5是示出了图2所示的时钟/数据恢复部件的实施例的方块图；
图6是示出了图2所示的时钟/数据恢复部件的另一实施例的方块图；以及
图7是示出了应用本发明的显示器的结构的示意图。
具体实施方式
现在将具体参照本发明的具体实施例，在附图中示出了本发明的实例。只要可能，整个附图中，相同的参考标号将用来指代相同或相似的部件。
以下将参照附图描述根据本发明实施例的数据传输/接收装置。
图2是示意性地示出了根据本发明示例性实施例的数据传输装置100及数据接收装置200的方块图。
图2所示的数据传输装置100包括时钟信号发生器110及传输部件120。
时钟信号发生器110产生时钟信号，并且其将所产生的时钟信号(CLK)输出至传输部件120。传输部件120以稍后将描述的各种方式、通过利用从时钟信号发生器110输出的时钟信号以及经由输入端(INI)输入的数据而产生传输信号。传输部件120中所产生的传输信号可以是电流或电压类型的。
在描述这些配置之前，将描述差分信号的常规特性。
这种差分信号具有一对差分单元，并且这两个单元中的高级单元被定义为“正电平”，而另一个低级单元被定义为“负电平”。并且，在差分信号传输中，正电平经由两条线路中的一条作为信道传输，而负电平经由另一条线路传输。如果传输的数据是高电平的，则用于传输正电平的线路被称作是“P信道”，而用于传输负电平的另一条线路被称作是“N信道”。相反地，如果传输的数据是低电平的，则用于传输正电平的线路被称作是“N信道”，而用于传输负电平的另一条线路被称作是“P信道”。
图3A至图3D分别是从数据传输装置100传输至数据接收装置200的传输信号的示例性波形。
根据第一实施例，传输部件120产生具有插在数据信号(像素数据/配置)中的时钟信号(CLK)的传输信号，并且其将所产生的信号经由信道传输至数据接收装置200。在这种情况下，时钟信号(CLK)可仅具有如图3A所示的差分单元的P信道电压(VDOP)或如图3B所示的差分单元的N信道电压(VDON)。即，传输信号中包含的时钟信号(CLK)的相位是相同的。相比之下，数据信号具有P信道及N信道的两个差分单元，但数据信号具有与时钟信号(CLK)相同的幅度。即，数据信号具有相反的相位。
如上所述，产生传输信号，并且相对于相反及相同的相位来区分数据信号及时钟信号(CLK)。图1所示的传统传输信号是多电平的，并且时钟信号的幅度高于数据信号的幅度。然而，在数据传输装置100所产生的传输信号时，时钟信号(CLK)的幅度与数据信号的幅度相同。
在此，数据信号可包括图像数据(像素数据)及控制数据(配置)中的至少之一。
与图3A及图3B所示的配置不同，时钟信号(CLK)可插在随机数据信号之间或者插在预定的数据信号包之间。
根据实施例，传输部件120可使得传输信号包括布置在时钟信号(CLK)之前的在前哑元(Dum，prior dummy)10以及布置在时钟信号(CLK)之后的在后哑元(Dum，posterior dummy)12中的至少之一。例如，如图3A及图3B中所示，传输部件120可产生使得在前哑元(Dum)10及在后哑元(Dum)12布置在时钟信号(CLK)之前及之后的传输信号。
根据另一实施例，传输部件120可产生位于选通信号(STB：StroBe)之后的且插有时钟信号(CLK)和数据信号的传输信号。在这种情况下，时钟信号(CLK)及数据信号分别具有P信道及N信道电压(VDOP及VDON)的两个差分单元，这两个差分单元具有相同的大小及外观。即，时钟信号及数据信号是相反的相位。相比之下，选通信号(STB)具有单个差分单元(VDOP或VDON)。即，选通信号(STB)是相同的相位。
根据再一实施例，时钟信号(CLK)可插在选通信号(STB)之后。可替代地，时钟信号(CLK)可插在与选通信号(STB)隔开预定距离的位置处。关于时钟信号(CLK)插在距离选通信号(STB)多远位置处的信息可预先由数据传输装置100及数据接收装置200共享。
根据又一实施例，传输部件120可使得传输信号包括布置在选通信号(STB)之前的在前哑元(Dum)14以及布置在选通信号(STB)之后的在后哑元(Dum)16中的至少之一。例如，如图3C及图3D所示，传输部件120可产生包括分别布置在选通信号(STB)之前及之后的在前哑元14及在后哑元16的传输信号。如果在后哑元16包括在传输信号中，则时钟信号(CLK)可正好插在在后哑元16之后，如图3A及图3B所示。
在前哑元10或14或者在后哑元12或16布置在时钟信号(CLK)或选通信号(STB)之前或之后的原因在于，当传输信号以高速率传输时，时钟信号(CLK)或选通信号(STB)可能损坏。如果传输信号的传送速率不高，则传输部件120可能使得传输信号中不包括在前哑元10或14或者在后哑元12或16。
以下将参照附图描述根据本发明的数据接收装置。
数据接收装置200可包括共有单元提取器210及时钟/数据恢复器240，如图2所示。
以下将针对体现传输如下传输信号(例如，如图3A或图3B所示)的示例性实施例描述数据接收装置200的运作：所述传输信号具有插在具有两个差分单元(VDOP及VDON)的数据信号中的具有单个差分信号(VDOP或VDON)的时钟信号(CLK)。
共有单元提取器210从所接收的信号中提取数据信号的差分单元的共有单元。
图4A至图4B分别是示出了共有单元提取器210的实施例(210A及210B)的方块图。
首先，如果所接收的传输信号是电流类型的，则共有单元可通过使用图4A所示的电路从所接收的信号中提取。
参照图4A，共有单元提取器210A包括第一、第二、第三电流/电压转换器212、214、216及低通滤波器(LPF)218。
第一电流/电压转换器212将数据信号的电流类型的两个差分单元(IDOP及IDON)中的任一个转换成电压类型的差分单元(VDOP)。第二电流/电压转换器214将数据信号的差分单元(IDOP及IDON)中的另一个(IDON)转换成电压类型的差分单元(VDON)。第三电流/电压转换器216将数据信号的电流类型的差分单元(IDOP及IDON)转换成电压类型的，并且其将所转换的差分单元输出至LPF 218。在此，第一、第二及第三电流/电压转换器212、214及216可描述成无源的、有源的或放大器。LPF 218低通过滤第一电流/电压转换器216的输出，并且其将低通过滤的结果作为共有单元(VCOM)输出。
因此，如果所接收的传输信号是电压类型的，则可通过使用图4B所示的电路从所接收的信号中提取共有单元。
参照图4B，共有单元提取器210B可包括LPF 215。
LPF 215低通过滤数据信号的电压类型的差分单元(VDOP及VDON)，并且其将低通过滤的结果作为共有单元(VCOM)输出。
如果所接收的信号是数据信号，则具有介于P信道电压(VDOP)与N信道电压(VDON)之间的中间电平的共有单元(VCOM)经由图4A及图4B所示的电路。如果所接收的信号不是数据信号而是时钟信号(CLK)或选通信号(STB)，则具有介于P信道电压及N信道电压(VDOP及VDON)之间的中间电平的共有单元(VCOM)不能经由图4A及图4B所示的电路产生。为防止这种情况，LPF 218及215的每个通过频率(ft)必须小于用于传输传输信号的传输频率(fc)。因此，如果当前所接收的传输信号是时钟信号(CLK)或选通信号(STB)，而不是数据信号，则从先前接收的数据信号中提取的共有单元可以被时钟/数据恢复器240使用。
同时，时钟/数据恢复器240从当前接收的传输信号中恢复时钟信号(RCLK)及数据信号。恢复的数据信号经由输出终端(OUT1)输出。
图5是示出了图2所示的时钟/数据恢复器的实施例240A的方块图，并且时钟/数据恢复器240A包括第一及第二比较器242及244以及逻辑组合部件246。
第一比较器242将数据信号的电压类型的差分单元(VDOP及VDON)中的一个与共有单元(VCOM)相比较。第二比较器244将数据信号的电压类型的差分单元中的另一个与共有单元(VCOM)相比较。由以上比较器242及244执行比较的结果经由输出终端(OUT2)作为恢复的数据信号被分路(bypass)。
逻辑组合部件246执行关于第一及第二比较器242及244的输出的逻辑组合，并且其将逻辑组合的结果作为恢复的时钟信号(RCLK)输出。例如，逻辑组合部件246可描述成逻辑乘法部件248或逻辑排除(exclusive)部件(未示出)。
逻辑乘法部件248将第一及第二比较器的输出做逻辑乘法，并且其将逻辑乘法的结果作为恢复的时钟信号(RCLK)输出。逻辑排除部件对第一及第二比较器242及244的输出执行异或运算，并且其将异或运算的结果作为恢复的时钟信号(RCLK)输出。
为理解图5所示的时钟/数据恢复器240A，下面将描述第一及第二比较器242及244的输入条件。
假定传输信号的类型是如图3A所示的种类，则将共有单元(VCOM)传输至第一及第二比较器242及244的负(-)输入终端，并将差分电压(VDON)传输至第二比较器244的正(+)输入终端。在这种情况下，逻辑组合部件246使用与(AND)门248。
以下将针对从数据传输装置100接收具有插在选通信号(STB)之后的时钟信号(CLK)及数据信号的传输信号(例如，如图3C或图3D所示)的第二实施例来描述数据接收装置200的运作，所述时钟信号及数据信号具有相反的相位，具有相同的大小及外观，所述选通信号具有相同的相位。
根据该实施例，提取共有单元的操作与上述第一实施例的操作相同，因此将省去对它的详细描述。为提取共有单元，可使用如图4A及图4B所示的电路来提取共有单元。
然而，该实施例的时钟/数据恢复器240的操作与第一实施例的操作不同。在此，时钟/数据恢复器240通过使用共有单元从所接收的信号中恢复选通信号(STB)及数据信号，并且其通过使用恢复的选通信号(RSTB)来恢复时钟信号(RCLK)。
图6是示出了图2所示的时钟/数据恢复器240的另一实施例240B的方块图。时钟/数据恢复器240B包括第一及第二比较器242及244、逻辑组合部件250、以及时钟信号提取器260。
与图5所示时钟/数据恢复器240A不同，图6所示的时钟/数据恢复器240B进一步包括时钟信号提取器260。恢复的时钟信号(RCLK)从图5所示的逻辑组合部件246输出，而恢复的选通信号(RSTB)从图6所示的逻辑组合部件250输出。除了这一点，图5及图6所示的时钟/数据恢复器240A及240B执行相同的操作，并且以下将仅描述不同的操作。
时钟信号提取器260通过使用恢复的选通信号(RSTB)从所接收的传输信号中恢复(RCLK)时钟信号(CLK)。即，如上所述，数据传输装置100及数据接收装置200预先知晓时钟信号(CLK)距离选通信号(STB)布置的位置。因此，时钟信号可从恢复的选通信号(RSTB)中恢复。
这可通过使用从以差分信号类型接收的小号传输信号中恢复数据信号的公知过程来体现。即，所接收的差分信号通过使用比较器(未示出)来比较，以便容易地作为数字信号来恢复。
以上图2所示的数据传输装置100及数据接收装置200可应用于各种情形。如下所述，如果数据传输装置100及数据接收装置200应用于显示器，则将参照对应的附图描述根据本发明实施例的数据传输装置100及数据接收装置200的配置及运作，并且本发明不限于此。
图7是示出了应用本发明的显示器的结构的示意图。
参照图7，显示器包括时序控制器300、显示面板400、源驱动器或列驱动器500以及栅极驱动器或低驱动器600。在此，源驱动器500及栅极驱动器600可以是集成电路式的。时序控制器300控制源驱动器500，并且源驱动器500及栅极驱动器600用于驱动显示面板400。显示面板400基于注入信号(R1至Rn)及数据信号(C1至Cm)显示图像，并且其可以是可用在时序控制器300与显示器驱动集成电路(DDI)之间的各种显示面板中的一种，例如，TFT液晶显示器(TFT-LCD)、LCD面板、等离子体显示面板(PDP)或有机电致发光显示(OLED)面板及FED。
栅极驱动器600将注入信号(R1至Rn)应用于显示面板400，并且源驱动器500将数据信号(C1至Cm)应用于显示面板400。时序控制器300经由输入终端(IN2)接收低压差分信号(LVDS)数据及外部时钟信号(LVDS CLK′)，并且其将输入图像数据转换成差分信号，诸如晶体管-晶体管逻辑(TTL)信号或最小化传输差分信号(TMDS)。并且，时序控制器300将由数据信号(DATA)、选通信号(RSTB)及时钟信号(CLK)构成的传输信号传输至源驱动器500，并且其将时钟信号(CLK_R)及启动脉冲(SP_R)应用于栅极驱动器600。从时序控制器300传输至源驱动器500的数据信号(DATA)可仅包括将显示在显示面板400中的屏幕或图像数据或者进一步包括控制信号。
时序控制器300对应于图2所示的根据本发明的数据传输装置100。即，时序控制器300可产生具有插在选通信号之后的时钟信号及数据信号的传输信号，所述时钟信号及数据信号各自具有相同的大小及形状以及相反的相位，所述选通信号具有相同的相位；或者时序控制器可产生具有插在数据信号中的时钟信号(CLK)的传输信号，所述时钟信号具有相同的相位，所述数据信号具有与时钟信号相同的幅度以及相反的相位。并且，时序控制器300将所产生的传输信号传输至源驱动器500。如上所述，传输信号可以是差分信号。在这种情况下，可仅使用单个差分对来将选通信号(STB)、时钟信号(CLK)及数据信号(DATA)从时序控制器300传输至一个源驱动器500。
同时，源驱动器500可对应于图2所示的根据本发明的数据接收装置200。即，源驱动器500接收由时序控制器300传输的传输信号，并且其通过使用共有单元从所接收的传输信号中提取时钟信号(CLK)或选通信号(STB)。此后，源驱动器500从所提取的选通信号(STB)中恢复时钟信号(CLK)，并且其通过使用恢复的时钟信号(RCLK)且通过使用共有单元对传输信号的数据信号(DATA)进行采样。
根据本发明的数据传输装置及数据接收装置具有以下优点。
时钟信号嵌入，并且时钟信号可通过使用数据信号的共有单元来恢复，而无需任何辅助参考电压。因此，在数据传输装置与数据接收装置之间可仅使用数据信号线，以减少传输线路的数量。
此外，根据本发明的数据传输装置及数据接收装置可不使用参考电压。因此，时钟信号可平稳地恢复，即使数据信号的大小改变。
更进一步的，包括在数据信号中的时钟信号的幅度彼此相同。因此，可减少额外的耗电量及EMI。
对本领域技术人员而言将显而易见的是，在不背离本发明的精神或范围的前提下，可对本发明作出各种修改及改变。因此，旨在使本发明涵盖该发明的修改及改变，只要它们落在所附权利要求及其等同物的范围内。

Claims (23)

1.一种数据传输装置，包括：
时钟信号发生器，用于产生时钟信号；以及
传输器，用于产生具有插在数据信号中的所述时钟信号的传输信号，所述时钟信号仅具有单个差分单元，所述数据信号具有的幅度与所述时钟信号的幅度相同且具有两个差分单元。
2.根据权利要求1所述的数据传输装置，其中，所述时钟信号插在随机的一个所述数据信号之间。
3.根据权利要求1所述的数据传输装置，其中，所述时钟信号插在预定的数据信号包中。
4.根据权利要求1所述的数据传输装置，其中，所述传输器包括进一步包含布置在所述时钟信号之前的在前哑元以及布置在所述时钟信号之后的在后哑元中的至少之一的传输信号。
5.一种数据接收装置，包括：
共有提取器，用于接收具有其中插有时钟信号的数据信号的传输信号，所述时钟信号具有单个差分单元，所述数据信号具有的幅度与所述时钟信号的相同且具有两个差分单元，并且所述共有提取器用于从所接收的传输信号中提取包含在所述数据信号中的差分单元的共有单元；以及
时钟/数据恢复器，用于通过使用所述共有单元从所接收的传输信号中恢复所述时钟信号及所述数据信号。
6.根据权利要求5所述的数据接收装置，其中，所述共有单元提取器包括低通滤波器，所述低通滤波器用于低通过滤所述数据信号的差分单元以及用于将低通过滤的结果作为所述共有单元输出。
7.根据权利要求6所述的数据接收装置，其中，所述共有单元提取器包括：
第一电流/电压转换器，用于将所述数据信号的差分单元中的一个转换成电压类型的差分单元；
第二电流/电压转换器，用于将所述数据信号的差分单元中的另一个转换成电压类型的差分单元；
第三电流/电压转换器，用于将所述数据信号的差分单元转换成电压类型的差分单元，
其中，所述低通滤波器低通过滤所述第三电流/电压转换器的输出，并且所述低通滤波器将低通过滤的结果作为所述共有单元输出。
8.根据权利要求7所述的数据接收装置，其中，所述时钟/数据恢复器包括：
第一比较器，用于将所述共有单元与所述数据信号的电压类型的差分单元中的一个相比较；以及
第二比较器，用于将所述共有单元与所述数据信号的电压类型的差分单元中的另一个相比较。
9.根据权利要求8所述的数据接收装置，其中，所述时钟/数据恢复器进一步包括：
逻辑组合部件，用于逻辑组合所述第一及第二比较器的输出，以及用于将逻辑组合的结果作为恢复的时钟信号输出，并且所述第一及第二比较器的输出作为所述恢复的数据信号被分路。
10.根据权利要求9所述的数据接收装置，其中，所述逻辑组合部件包括：
逻辑乘法部件，用于对所述第一及第二比较器的输出做逻辑乘法，并且用于将逻辑乘法的结果作为恢复的时钟信号输出。
11.根据权利要求9所述的数据接收装置，其中，所述逻辑组合部件包括：
逻辑排除部件，用于对所述第一及第二比较器的输出执行逻辑排除运算，并且用于将所述逻辑排除运算的结果作为恢复的时钟信号输出。
12.一种数据传输装置，包括：
时钟信号发生器，用于产生时钟信号；以及
传输器，用于产生位于选通信号之前的且具有时钟信号及数据信号的传输信号，所述时钟信号及数据信号具有相同的大小及形状，并且其中分别插有两个差分单元，所述选通信号具有单个差分单元。
13.根据权利要求12所述的数据传输装置，其中，所述时钟信号正好插在所述选通信号之后。
14.根据权利要求12所述的数据传输装置，其中，所述时钟信号相对于所述选通信号插在预置位置中。
15.根据权利要求12所述的数据传输装置，其中，所述传输器具有进一步插在所述传输信号中且布置在所述选通信号之前的在前哑元以及布置在所述选通信号之后的在后哑元中的至少之一。
16.一种数据接收装置，包括：
共有单元提取器，用于接收位于选通信号之前的且具有时钟信号及数据信号的传输信号，所述时钟信号及数据信号具有相同的大小及形状，并且其中分别插有两个差分单元，所述选通信号具有单个差分单元，并且所述共有单元提取器用于提取所述数据信号的差分单元的共有单元；以及
时钟/数据恢复器，用于通过使用所述共有单元从所接收的传输信号中恢复所述选通信号及所述数据信号，并且用于通过使用恢复的选通信号恢复所述时钟信号。
17.根据权利要求16所述的数据接收装置，其中，所述共有单元提取器包括低通滤波器，所述低通滤波器用于低通过滤所述数据信号的差分单元以及用于将低通过滤的结果作为所述共有单元输出。
18.根据权利要求17所述的数据接收装置，其中，所述共有单元提取器进一步包括：
第一电流/电压转换器，用于将所述数据信号的差分单元中的一个转换成电压类型的差分单元；
第二电流/电压转换器，用于将所述数据信号的差分单元中的另一个转换成电压类型的差分单元；
第三电流/电压转换器，用于将所述数据信号的差分单元转换成电压类型的差分单元，
其中，所述低通滤波器低通过滤所述第三电流/电压转换器的输出，并且所述低通滤波器将低通过滤的结果作为所述共有单元输出。
19.根据权利要求18所述的数据接收装置，其中，所述时钟/数据恢复器包括：
第一比较器，用于将所述共有单元与所述数据信号的电压类型的差分单元中的一个相比较；以及
第二比较器，用于将所述共有单元与所述数据信号的电压类型的差分单元中的另一个相比较。
20.根据权利要求19所述的数据接收装置，其中，所述时钟/数据恢复器进一步包括：
逻辑组合部件，用于逻辑组合所述第一及第二比较器的输出，以及用于将逻辑组合的结果作为恢复的时钟信号输出，并且所述第一及第二比较器的输出作为所述恢复的数据信号被分路。
21.根据权利要求20所述的数据接收装置，其中，所述逻辑组合部件包括：
逻辑乘法部件，用于对所述第一及第二比较器的输出做逻辑乘法，并且用于将逻辑乘法的结果作为恢复的时钟信号输出。
22.根据权利要求20所述的数据接收装置，其中，所述逻辑组合部件包括：
逻辑排除部件，用于对所述第一及第二比较器的输出执行逻辑排除运算，并且用于将所述逻辑排除运算的结果作为恢复的时钟信号输出。
23.根据权利要求20所述的数据接收装置，其中，所述时钟/数据恢复器进一步包括：
时钟信号提取器，用于通过使用恢复的选通信号从所接收的传输信号中恢复所述时钟信号。
CN200910261758A 2008-12-30 2009-12-29 数据传输装置及数据接收装置 Pending CN101794563A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0136907 2008-12-30
KR1020080136907A KR20100078605A (ko) 2008-12-30 2008-12-30 데이터 송신 및 수신 장치들

Publications (1)

Publication Number Publication Date
CN101794563A true CN101794563A (zh) 2010-08-04

Family

ID=42284972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910261758A Pending CN101794563A (zh) 2008-12-30 2009-12-29 数据传输装置及数据接收装置

Country Status (4)

Country Link
US (1) US7876130B2 (zh)
KR (1) KR20100078605A (zh)
CN (1) CN101794563A (zh)
TW (1) TW201031165A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446212A (zh) * 2015-11-20 2016-03-30 珠海格力电器股份有限公司 一种伺服驱动器的控制方法及装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928516B1 (ko) * 2008-04-02 2009-11-26 주식회사 동부하이텍 디스플레이
KR20100078604A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 데이터 송신 및 수신 장치들
KR101514963B1 (ko) * 2008-12-30 2015-05-11 주식회사 동부하이텍 데이터 수신 장치 및 방법
US9647721B2 (en) * 2012-02-06 2017-05-09 Kfx Circuits And Systems Private Limited Variable impedance scheme for providing a wired communication
CN109036240B (zh) * 2017-06-09 2022-01-04 京东方科技集团股份有限公司 数据传输方法、时序控制器、源极驱动芯片和显示装置
KR102449194B1 (ko) * 2017-11-17 2022-09-29 삼성전자주식회사 공통 모드 추출기를 포함하는 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108574A1 (en) * 2006-03-23 2007-09-27 Anapass Inc. Display, timing controller and data driver for transmitting serialized multi-level data signal
CN101273394A (zh) * 2005-09-23 2008-09-24 安纳帕斯股份有限公司 利用时钟嵌入多电平信号的显示器、定时控制器以及列驱动器集成电路
CN102057417A (zh) * 2008-10-20 2011-05-11 硅工厂股份有限公司 使用嵌入时钟信号的单一水平信号的传递的显示装置驱动系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316966B1 (en) * 1999-07-16 2001-11-13 Conexant Systems, Inc. Apparatus and method for servo-controlled self-centering phase detector
US6542274B1 (en) * 1999-10-29 2003-04-01 Sprint Communications Company, LP Method and apparatus for recovering an optical clock signal
KR100661828B1 (ko) * 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101273394A (zh) * 2005-09-23 2008-09-24 安纳帕斯股份有限公司 利用时钟嵌入多电平信号的显示器、定时控制器以及列驱动器集成电路
WO2007108574A1 (en) * 2006-03-23 2007-09-27 Anapass Inc. Display, timing controller and data driver for transmitting serialized multi-level data signal
CN102057417A (zh) * 2008-10-20 2011-05-11 硅工厂股份有限公司 使用嵌入时钟信号的单一水平信号的传递的显示装置驱动系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446212A (zh) * 2015-11-20 2016-03-30 珠海格力电器股份有限公司 一种伺服驱动器的控制方法及装置
CN105446212B (zh) * 2015-11-20 2018-02-02 珠海格力智能装备技术研究院有限公司 一种伺服驱动器的控制方法及装置

Also Published As

Publication number Publication date
TW201031165A (en) 2010-08-16
US20100166129A1 (en) 2010-07-01
KR20100078605A (ko) 2010-07-08
US7876130B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
TWI452558B (zh) 使用具嵌入式時脈信號之單一位準信號技術之顯示器驅動系統
CN101273395B (zh) 显示器、列驱动集成电路、和多电平检测器,以及多电平检测方法
CN101794563A (zh) 数据传输装置及数据接收装置
KR102151949B1 (ko) 표시장치와 그 구동 방법
KR101333519B1 (ko) 액정표시장치 및 그 구동 방법
TWI320166B (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
KR101891710B1 (ko) 클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
KR100928516B1 (ko) 디스플레이
KR100928515B1 (ko) 데이터 수신 장치
KR20150125145A (ko) 표시장치
KR102041530B1 (ko) 표시 장치 및 이의 구동 방법
CN101807375A (zh) 用于传送和接收数据的设备
JP2004040420A (ja) 信号伝送方法、信号伝送システム、論理回路、及び液晶駆動装置
Jeon et al. An intra-panel interface with clock-embedded differential signaling for TFT-LCD systems
KR100653159B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
US10593288B2 (en) Apparatus of transmitting and receiving signal, source driver of receiving status information signal, and display device having the source driver
KR100932138B1 (ko) 데이터 송신 장치
Baek et al. 6.5 L: LateNews Paper: The Enhanced Reduced Voltage Differential Signaling eRVDS Interface with Clock Embedded Scheme for ChipOnGlass TFTLCD Applications
KR100932139B1 (ko) 데이터 수신 장치
Park et al. 43.3: Distinguished Paper: An Advanced Intra‐Panel Interface (AiPi) with Clock Embedded Multi‐Level Point‐to‐Point Differential Signaling for Large‐Sized TFT‐LCD Applications
Kim et al. A 1.7 Gbps DLL-based Clock Data Recovery in 0.35 µm CMOS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100804