TWI452558B - 使用具嵌入式時脈信號之單一位準信號技術之顯示器驅動系統 - Google Patents

使用具嵌入式時脈信號之單一位準信號技術之顯示器驅動系統 Download PDF

Info

Publication number
TWI452558B
TWI452558B TW098134836A TW98134836A TWI452558B TW I452558 B TWI452558 B TW I452558B TW 098134836 A TW098134836 A TW 098134836A TW 98134836 A TW98134836 A TW 98134836A TW I452558 B TWI452558 B TW I452558B
Authority
TW
Taiwan
Prior art keywords
signal
clock
data
embedded
signals
Prior art date
Application number
TW098134836A
Other languages
English (en)
Other versions
TW201017618A (en
Inventor
Hyun Kyu Jeon
Yong Hwan Moon
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of TW201017618A publication Critical patent/TW201017618A/zh
Application granted granted Critical
Publication of TWI452558B publication Critical patent/TWI452558B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

使用具嵌入式時脈信號之單一位準信號技術之顯示器驅動系統
本發明涉及一種顯示器驅動系統，尤其涉及使用具嵌入式時脈信號之單一位準信號技術之顯示器驅動系統，包括時序控制部分，配置以在資料信號之間嵌入相同位準的時脈信號，並將信號輸送至面板驅動部分，以及面板驅動部分，配置以從輸送的資料信號中復原嵌入式時脈信號，使用時脈串列間隔期間穩定的時脈信號採樣資料並輸出影像資料，從而最大化資料傳輸速度，最小化輸送的信號之位準和嵌入式時脈信號的頻率，而且將阻抗失配和電磁干擾(electromagnetic interference,EMI)抑制至最小。
最近，隨著數位家電市場的增長以及個人電腦和可攜式通訊終端機的廣泛應用增加，作為家電和通訊終端機的最終輸出裝置的顯示裝置需要重量輕且耗能少。滿足這些需求的技術不斷地在先前技術中提出。因此，已發展替代傳統陰極射線管(cathode ray tube,CRT)的平面顯示裝置，如液晶顯示器(liquid crystal display,LCD)、電漿顯示面板(plasma display panel,PDP)以及有機電致發光顯示器(organic electro-luminescence display,OELD)並逐步廣泛應用。
每一種平面顯示裝置都包括時序控制器，處理影像資料並產生時序控制信號，以便驅動用於顯示接收的影像資料之面板，以及行驅動部分和列驅動部分，使用影像資料和從時序控制器所傳送的時序控制信號來驅動面板。
特別是，近來需求具有大螢幕尺寸和高解析度的顯示裝置，需要從時序控制器於高速下輸送資料至行驅動部分的技術。在這個方面，當高速輸送資料時由於電磁波會導致EMI，從而輸送的信號之位準已明顯降低。
在這些情況下，已大量使用能夠減少EMI和高速輸送資料的差動信號傳輸方案，如微低壓差動信號傳輸(low voltage differential signaling,LVDS)和更小擺幅差動信號傳輸(reduced swing differential signaling,RSDS)。
第1圖為說明傳統LVDS中資料差動信號和時脈差動信號傳輸的示意圖，而第2圖為說明在傳統RSDS中資料差動信號和時脈差動信號傳輸的示意圖。
參考第1圖和第2圖，近來使用的微LVDS或RSDS具有至少一個資料差動信號線，連接至時序控制器10，以便支援所需頻寬，以及獨立的時脈差動信號線，配置以輸出與資料差動信號同步的時脈差動信號，並採用多點方案，其中各個行驅動部分20共用資料差動信號線和時脈差動信號線。
多點方案的優點在於時序控制器10的使用與視解析度而定的輸出數目無關，即是，行驅動部分20的數目，遭遇的問題是反射波導致信號失真，而且由於施加至各個行驅動部分20的資料差動信號和時脈差動信號所在點上的阻抗失配增加EMI，並且由於施加至時脈差動信號上的大負載限制了運轉速度。
為了克服多點方案中所導致的問題，點對點差動信號傳輸(point-to-point differential signaling,PPDS)，其中資料差動信號單獨地供應至各個行驅動部分並且時脈差動信號藉由行驅動部分而共用，此內容已在先前技術中公開。
第3圖為說明傳統PPDS中透過獨立的資料信號線資料差動信號傳輸的示意圖，而第4圖為說明在另一種傳統PPDS中時脈差動信號鏈狀傳輸的示意圖。
參考第3圖，在PPDS中，獨立資料線在時序控制器10和每個行驅動部分20之間形成，從而資料差動信號單獨地供應至各個行驅動部分20。因此，阻抗失配，EMI和時脈差動信號的超負載在多點方案中出現的問題在此可得到克服。
在PPDS中，時脈差動信號應在高速下輸送。在這個方面，因為第3圖中所示的PPDS配置以共用時脈差動信號，當施加至時脈差動信號的負載大量的時候限制了運轉速度。因此，如第4圖中所示，使用信號輸送方案，其中時脈差動信號以鏈狀供應至各個行驅動部分20。在此情況下，導致的問題是由於行驅動部分20之間所發生的時脈延遲而無法適當地執行資料的採樣。
此外，隨著顯示裝置趨向大螢幕尺寸和高解析度，行驅動部分的數目因此增加，PPDS方案遭遇的問題是資料和時脈信號線的數目以相同比率增加，所有信號線的連接很複雜，而導致高製造成本。
第5圖為說明傳統先進內部面板介面(advanced intra-panel interface,AiPi)。
參考第5圖，近來已提出的AiPi中，資料和時脈信號利用多位準來區分，並且在其間嵌入時脈信號的資料差動信號從時序控制器透過獨立的各個信號線發送至行驅動部分。因此，信號線的數目可顯著減少，並減少了EMI。又，儘管信號線數目減少，由於面板的運轉速度和解析度都提高，從而可解決在高速下輸送信號時資料和時脈信號之間出現的歪斜或顫動所導致的問題。
因此，如上所述，在如傳統微LVDS和RSDS用於在高速下從時序控制器傳送資料至行驅動部分的多點方案中，所導致的問題是用於傳送時脈差動信號的信號線發生阻抗失配和超負載。在傳統PPDS中，資料差動信號和時脈差動信號獨立地供應至各個行驅動部分，從而克服了多點方案中所導致的問題，隨著顯示裝置趨向大螢幕尺寸和高解析度，信號線的數目與多點方案相較之下增加，藉以用於連接時序控制器和行驅動部分的信號線之複雜程度增加，並導致大量的成本。
此外，在近期所提出的AiPi傳輸方案中，透過在資料之間嵌入時脈信號而輸送信號，以減少信號線的數目並防止資料和時脈信號之間歪斜的發生，由於輸送嵌入式時脈信號以透過具有高於或低於資料信號位準而構成多位準信號，導致的問題是無法最小化輸送的信號位準，而且難以減少EMI。
結果，先前技術中極度需求在時序控制器和行驅動部分之間用於在高速下輸送資料的介面，可減少用於輸送資料差動信號和時脈差動信號的信號線數目、最小化EMI、並防止信號線之間的歪斜和顫動的發生。
因此，本發明為了解決先前技術中所出現的問題，本發明的一個目的是提供一種使用具有嵌入式時脈信號之單一位準信號技術的顯示器驅動系統，其中，同位準的時脈信號在時序控制部分中嵌入資料信號之間，並透過獨立的資料信號線以單一位準信號的形式輸送至每個面板驅動部分，然後時脈信號在面板驅動部分中得以回復、資料信號得以採樣、且影像資料得以輸出至面板，從而資料傳輸速度可最大化，並且輸送的信號位準和嵌入式時脈信號的頻率可最小化。
本發明的另一個目的是提供一種使用具有嵌入式時脈信號的單一位準信號技術的顯示器驅動系統，可最小化由於傳統技術中資料信號和時脈信號的多點式信號傳輸所導致的阻抗失配和EMI、減少信號線數目、並防止信號之間歪斜和顫動的發生。
為了獲得這些目的和其他優點，依據本發明的一個特點，提供有一種顯示器驅動系統，包括一時序控制部分，具有一LVDS接收單元，用於接收複數個資料信號、一資料處理單元，用於暫時儲存該等資料信號，處理該等資料信號並輸出所處理的資料信號、一時序產生單元，用於產生複數個時脈信號和複數個時序控制信號、以及一傳輸單元，用於輸送該等資料信號；以及一面板驅動部分，具有複數個列驅動單元，用於向一顯示面板連續發送複數個閘極信號、和複數個行驅動單元，用於從該傳輸單元接收透過複數個信號線所輸送的該等信號，並將該等所接收的信號供應至該顯示面板，其中，在該時序控制部分中，該傳輸單元具有複數個驅動部，在該相同位準的該等資料信號之間嵌入該等時脈信號，並產生和輸出單一位準傳輸資料。
依據本發明的另一特點，行驅動單元包括一時脈回復電路，其回復在該等資料信號之間嵌入並具有一傳輸速度低於該等資料信號的該時脈信號，並產生用於採樣資料信號的該接收的時脈信號，以及一接收部分，用於採樣和輸出包括在該接收的時脈信號的轉變時間(一上升邊緣或一下降邊緣)處的該傳輸資料中的資料信號。
對於本發明額外的優點、目的和特點將在隨後的描述中闡明，以及部分內容將從描述中顯而易見，或者可透過實施本發明而瞭解到。本發明的目的和其他優點將透過特別在描述中指出的結構和在此的申請專利範圍以及所附圖式說明來實現和獲得。
現在參考圖式更加詳細地描述本發明的實施例。無論如何，相同的參考標號將在圖式中自始至終地使用並代表說明書中相同或相似的部分。
第6圖為說明依據本發明中使用具嵌入式時脈信號的信號位準信號技術的顯示器驅動系統的配置圖式，而第7圖為說明依據本發明透過單一信號線所傳輸的單一位準時脈信號和資料信號所構成的時脈嵌入資料(CED)信號的狀態的示意圖。
在本發明中，時脈嵌入資料(CED)信號可以是形式為時脈信號的第一時脈嵌入資料(CED1)信號，或者第二時脈嵌入資料(CED2)信號，其中時脈信號嵌入在資料信號之間。
參考第6圖和第7圖，依據本發明實施例，使用具嵌入式時脈信號的單一位準信號技術的顯示器驅動系統，包括時序控制部分100，配置以接收形式為LVDS的LVDS資料、在資料信號之間嵌入每一時脈信號，以這樣方式而具有相同位準並輸送單一位準的時脈嵌入資料(CED)信號、以及面板驅動部分200，配置以接收時脈嵌入資料(CED)信號、使用時脈串列間隔期間所回復的經接收之時脈信號來區別時脈信號和資料信號、採樣資料並輸送信號至顯示面板300。
面板驅動部分200由依次發送閘極信號G1至GM 至顯示面板300的列驅動單元210和供應要被顯示之源極信號S1至SN 的行驅動單元220所構成。
時序控制部分100經由一個信號線僅輸送時脈嵌入資料(clock embedded data,CED)信號作為差動對至面板驅動部分200的每一行驅動單元220，其中資料信號之間在相同位準下嵌入時脈信號。
在輸送第二時脈嵌入資料(CED2)之前，時序控制部分100輸送第一時脈嵌入資料(CED1)信號，其僅包括啟動時脈串列的形式為時脈信號，此後，輸送通知時脈信號穩定的信號LOCK0 至面板驅動部分200。當自時序控制部分100輸入的LOCK信號或其他行驅動單元220處於「H」狀態(邏輯高狀態)之後，面板驅動部分200的行驅動單元220回復接收的時脈信號以用於採樣資料信號，從而響應在時脈串列間隔期間所輸送的第一時脈嵌入資料(CED1)信號。若接收的時脈信號穩定，LOCK信號LOCK1 至LOCKN 以「H」狀態輸出。也就是說，當通知時脈信號穩定的LOCK信號LOCK0 從時序控制部分100以「H」狀態輸入之後，如果接收的時脈信號穩定，行驅動單元220依次將LOCK信號LOCK1 至LOCKN-1 以「H」狀態輸出至下一個行驅動單元220。
時序控制部分200，其最終從面板驅動部分200以具有「H」狀態的信號LOCKN 輸入，結束時脈串列並開始傳送第二時脈嵌入資料(CED2)信號。如果傳輸第二時脈嵌入資料(CED2)信號時信號LOCKN 變為「L」狀態(邏輯低狀態)，則時序控制部分100立即開始時脈串列並持續時脈串列直到信號LOCKN 變為「H」狀態。又，當信號LOCKN 變為「H」狀態之後，時序控制部分100可中斷第二時脈嵌入資料(CED2)信號的傳輸並開始作為時機需求的時脈串列。
第8圖為顯示依據本發明在時脈串列間隔期間第一時脈嵌入資料(CED1)信號的示例圖式；第9圖和第10圖為顯示依據本發明在資料傳輸間隔期間資料信號之間嵌入時脈信號的第二時脈嵌入資料(CED2)信號的示例圖式；並且第11圖和第12圖為顯示依據本發明在資料信號之間嵌入時脈信號的第二時脈嵌入資料(CED2)信號協定的示例圖式。
參考第8圖和第9圖，時脈嵌入資料(CED)信號藉由在資料信號之間插入相同位準的時脈信號和在資料信號與時脈信號之間插入一虛擬信號所構成，以便代表該插入的時脈信號之轉變時間的上升邊緣，如同信號傳輸方案可用於時序控制部分100和行驅動單元220之間的介面中。在此時，為了電路的簡單設計，可增加虛擬信號和時脈信號的周期，如第10圖中所示。
由於資料信號之間所嵌入的時脈信號的頻率明顯低於資料信號的頻率，因此透過應用時脈回復電路233，其使用延遲閉鎖迴路(delay locked loop,DLL)或鎖相迴路(phase locked loop,PLL)，面板驅動部分200產生用於採樣資料信號的接收的時脈信號。
行驅動單元220無法在信號傳輸方案中從資料信號中區別時脈信號和虛擬信號，在信號傳輸方案中插入虛擬信號以代表時脈信號的上升邊緣。因此，時序控制部分100中的傳輸單元140在初始傳輸階段的時脈串列間隔期間輸送僅包括時脈信號的時脈嵌入資料(CED)信號，如第11圖和第 12圖中所示。
因此，面板驅動部分200中提供的每一個行驅動單元220使用僅包括形式為時脈信號的第一時脈嵌入資料(CED1)信號透過時脈回復電路233產生接收的時脈信號。接收的時脈信號可構成為具有傳輸率低於資料信號的多相時脈信號或具有與資料信號相同頻率的多相時脈信號。
行驅動單元220的接收部分230在時脈串列間隔之後採樣輸送的第二時脈嵌入資料(CED2)信號，在時間鏈間隔期間使用穩定的所接收之時脈信號。換言之，如果在時脈串列間隔之後輸送的第二時脈嵌入資料(CED2)信號中嵌入的時脈信號之後所輸送的第一資料信號的位元的值為「0」，則識別第一資料信號為控制資料，而識別影像資料係從第二資料信號所輸入。因為對應位置的值在時脈串列間隔期間總是「1」，接收部分230可識別時脈串列間隔沒有結束。
面板驅動部分200供應有時序控制部分100所產生的源極輸出致能信號SOE、閘極啟動脈衝信號GSP、閘極輸出致能信號GOE和閘極啟動時脈信號GSC，而行驅動單元220回復資料信號DATA和嵌入在資料信號之間的代表影像資料的時脈信號CLK，並在顯示面板300的線上顯示資料信號，該顯示面板300的線透過閘極啟動脈衝信號GSP所選擇，以響應源極輸出致能信號SOE。
行驅動單元220從在時脈串列間隔期間從時序控制部份100所輸送的第一時脈嵌入資料(CED1)信號中回復所接收的時脈信號，並輸出資料信號。由於這個事實，不但可減少從時序控制部分100輸送至行驅動單元220的信號線數目，而且還可減少EMI。
第13圖為說明依據本發明時序控制部分配置的圖式；第14圖為說明依據本發明另一時序控制部分配置的圖式。
參考第13圖和第14圖，時序控制部分100包括LVDS接收單元110，其接收形式為LVDS的包括影像資料的資料信號、資料處理單元120，其暫時儲存，處理和輸出所接收的LVDS資料、時序產生單元130，其產生時脈信號以及各種時序控制信號、以及傳輸單元140，其輸入從資料處理單元120所輸出的資料信號和從時序產生單元130所輸出的時脈信號，將信號轉換為包括形式為時脈信號的第一時脈嵌入資料(CED1)信號、或者時脈信 號嵌入在相同頻率位準的資料信號之間的第二時脈嵌入資料(CED2)信號，並將信號輸送至面板驅動單元。
傳輸單元140包括解多工器(DEMUX)141，其接收資料處理單元120所處理的資料信號並劃分和輸出資料信號以便輸送至各個行驅動單元220、並列至串列轉換部分142，其轉換解多工器141所輸出的資料信號、以及驅動部分143，其接收時序產生單元130中所產生的時脈信號，並將第二時脈嵌入資料(CED2)信號輸送至各個行驅動單元220。時序控制部分100將包括在並列至串列轉換部分142中變為串列之資料信號的第二時脈嵌入資料(CED2)信號輸送至複數個面板驅動部分200中的任意一個。
第二時脈嵌入資料(CED2)信號係為資料信號之間嵌入時脈信號的信號。資料信號的位準視1位元資料的值而定來選擇，而所嵌入的時脈信號之位準以資料信號位準相同的方式視1位元資料的值而定來選擇。
因此，時序控制部分100所輸送的每一個第二時脈嵌入資料(CED2)信號都包括資料信號之間所嵌入的時脈信號，並且所嵌入的時脈信號位準與資料信號位準相同。
如第13圖中所示，在時序控制部分100的第一實施例中，時序產生單元130中所產生的源極輸出致能信號SOE、閘極啟動脈衝信號GSP、閘極輸出致能信號GOE和閘極啟動時脈信號GSC輸送至面板驅動部分200的列驅動單元210，以將閘極信號施加至顯示面板300，而時序產生單元130中所產生的時脈信號CLK隨著LVDS接收單元110所接收的資料信號輸送至傳輸單元140，以變為與資料信號相同位準所嵌入之時脈信號的傳輸資料CED(=CLK+DATA)，第二時脈嵌入資料(CED2)信號進而輸送至面板驅動部分200的行驅動單元220。
此外，如第14圖中所示，在時序控制部分100的第二實施例中，僅在時序產生單元130中所產生的閘極啟動脈衝信號GSP、閘極輸出致能信號GOE和閘極啟動時脈信號GSC輸送至面板驅動部分200的列驅動單元210，並且用於時序產生單元130中所產生之作為源極輸出致能信號SOE的控制信號的時序資訊，包括在資料信號DATA的控制資料中，從而構成其中源極輸出致能信號SOE、時脈信號CLK和資料信號DATA在相同位準下嵌入之信號(SOE+CED：SOE+CLK+DATA)並輸送至行驅動單元220。 在此情況下，連接應當形成，從而時序產生單元130中所使用的源極輸出致能信號SOE的時序資訊輸送至資料處理單元120。
因此，從時序控制部分100輸送至行驅動單元220的第二時脈嵌入資料(CED2)信號可僅包括時脈信號CLK和顯示待在顯示面板300上顯示的影像資料的資料信號DATA，或可包括時脈信號CLK、顯示資料信號DATA和作為用於控制行驅動單元220的獨立控制信號的源極輸出致能信號SOE。
第15圖至第18圖為說明依據本發明面板驅動部分配置的圖式。第15圖和第17圖係說明源極輸出致能信號SOE和時脈嵌入資料(CED)信號獨立地從時序控制部分100輸送的狀態，而第16圖和第18圖係說明源極輸出致能信號SOE和時脈嵌入資料(CED)信號一起從時序控制部分100輸送的狀態。
參考第15圖和第16圖，面板驅動部分200具體而言係指定行驅動單元220用於輸送影像資料至顯示面板300。行驅動單元220包括接收部分230，其接收時脈嵌入資料(CED)信號，依據通過在時脈串列間隔期間輸送的第一時脈嵌入資料(CED1)信號復原的所接收的時脈信號採樣第二時脈嵌入資料(CED2)信號並輸出資料信號，移位暫存器240，其依次移位並輸出移位啟動脈衝，資料鎖存器250，其依次儲存然後並列輸出自接收部分230所輸出的資料信號以響應自移位暫存器240所輸出的信號，以及數位至類比轉換器(digital-to-analog converters,DAC)260，其轉換然後輸出自資料鎖存器250所輸出的數位信號。
接收部分230包括採樣器231，其從時序控制部分100輸送的第二時脈嵌入資料(CED2)信號採樣資料信號DATA，並輸出因而產生的信號，資料遮蔽電路232，其遮蔽第二時脈嵌入資料(CED2)信號的資料信號部分，並輸送CED信號至時脈回復電路233，該時脈回復電路233從遮蔽的資料信號中提取所嵌入的時脈信號，並產生用於採樣資料信號的所接收之時脈信號、以及串列至並列轉換部分234，其將利用採樣器231所採樣的資料信號轉換為並列資料信號。
移位暫存器240，依次移位並輸出輸入其中的啟動脈衝。資料鎖存器250，依次儲存然後並列輸出由串列至並列轉換部分234所轉換的資料信 號，以響應移位暫存器240的輸出信號。DAC 260，將資料鎖存器250所輸出的信號轉換為類比信號Y1、Y2至YN，並將轉換後的信號供應至顯示面板300。
參考第17圖和第18圖，接收部分230可包括採樣器231，其接收從時序控制部分100所輸送的時脈嵌入資料(CED)信號，並採樣資料信號DATA、時脈回復電路233，其產生從所接收的時脈嵌入資料(CED)信號的時脈信號中用於採樣資料信號所接收之時脈信號、頻率檢測電路235，其檢測所接收的時脈嵌入資料(CED)信號之頻率，以在時脈回復電路233中回復時脈信號中使用該頻率、以及串列至並列轉換部分234，其將採樣器231所採樣的資料信號轉換為並列資料信號。
第19圖至第22圖為顯示本發明中使用協定之資料回復的時序圖。
參考第19圖和第20圖，接收部分230在時脈串列間隔期間回復具有與第一時脈嵌入資料(CED1)信號相同頻率的多相時脈信號，並使用以此方式回復的各個多相時脈信號來採樣資料信號。
因此，在時脈串列間隔期間，具有與所輸入的CED信號相同相位和頻率的所輸入之時脈信號CK0 與第一時脈嵌入資料(CED1)信號的上升邊緣同步回復，產生與所接收到的時脈信號CK0 頻率相同而僅相位不同的複數個所接收的時脈信號Ck1 至CKN 。
如果緊接著在時脈串列間隔之後輸送的第二時脈嵌入資料(CED2)信號的時脈信號之後的第一資料信號的位元值為「0」，則識別資料信號係為用於控制行驅動單元220的控制資料，並且識別影像資料由第二資料信號所輸入。因此，各個控制資料或影像資料的值在時脈串列間隔期間回復的所接收之時脈信號CK0 至CKN 的上升邊緣處採樣，並輸出至顯示面板300。
因此，各個資料的序列可根據透過具有哪些相位之所接收的時脈信號來採樣之資料的事實來區分。
參考第21圖和第22圖，在接收部分230中，具有高於時脈串列間隔期間所輸入的第一時脈嵌入資料(CED1)信號頻率的時脈信號得以回復，具有與時脈信號相同頻率但不同相位的複數個多相時脈信號得以回復，然後在其中使用至少一個時脈信號來採樣資料信號。
因此，與在時脈串列間隔期間所輸入的第一時脈嵌入資料(CED1)信 號之上升邊緣同步並具有與資料信號相較頻率較高和相位相同的所接收之時脈信號CK0 得以回復，而產生與接收的時脈信號CK0 相同頻率而不同相位的複數個接收的時脈信號CK90 、CK180 和CK270 。
當時脈串列間隔期間所復原的所接收之時脈信號CK0 至CK270 轉變時，包括在資料信號中的控制資料或影像資料的值在上升邊緣或下降邊緣處採樣，並輸出至顯示面板300。在此情況下，為了瞭解各個資料的序列，需要一用於計算用於採樣資料信號所接收的時脈信號的獨立計數迴路。
如以上所述，在本發明中，不同於傳統的多位準信號傳輸方案中，資料信號位準和其間所嵌入的時脈信號彼此不同的情況，產生資料信號和其間所嵌入的時脈信號以具有相同位準，從而使用單一位準信號。結果，可最小化所輸送的信號位準，可事先藉由使用在時脈串列間隔期間所輸入的第一時脈嵌入資料(CED1)信號來產生所接收的時脈信號，並且所接收的時脈信號的頻率可明顯小於實際輸送的資料信號頻率。
結果，與傳統多位準信號傳輸方案相較，可顯著減少信號的位準，並因此，可減少整個顯示器驅動系統的EMI。又，與資料信號和時脈信號彼此分離的情況相較，信號線數目可明顯減少，並可防止歪斜或顫動的發生，藉以可確保顯示器驅動系統在高速下的穩定運轉。
從上述說明中明顯可知，本發明的優點在於，由於資料信號和其間所嵌入的時脈信號具有相同位準，從而使用單一位準信號，可最小化輸送和回復的信號位準，並且使用在時脈串列間隔期間所輸送的信號可穩定回復之接收的時脈信號，藉以時脈嵌入資料(CED)信號位準和所嵌入的時脈信號之頻率可明顯下降，而可顯著減少整個顯示器驅動系統的EMI。
又，本發明的優點在於當資料信號和時脈信號分離時，可防止歪斜和顫動出現，藉以可確保即使在高速下運轉的穩定。
本發明可在不脫離自身特點的情況下具體化為若干形式，可理解的是以上所述者僅為用以解釋本發明之較佳實施例，並非企圖據以對本發明作任何形式上之限制，是以，凡有在相同之發明精神下所作有關本發明之任何修飾或變更，皆仍應包括在本發明意圖保護之範疇。
10‧‧‧時序控制器
20‧‧‧行驅動部分
100‧‧‧時序控制部分
110‧‧‧LVDS接收單元
120‧‧‧資料處理單元
130‧‧‧時序產生單元
140‧‧‧傳輸單元
141‧‧‧解多工器
142‧‧‧並列至串列轉換部分
143‧‧‧驅動部分
200‧‧‧面板驅動部分
210‧‧‧列驅動單元
220‧‧‧行驅動單元
230‧‧‧接收部分
231‧‧‧採樣器
232‧‧‧資料遮蔽電路
233‧‧‧時脈回復電路
234‧‧‧串列至並列轉換部分
235‧‧‧頻率檢測電路
240‧‧‧移位暫存器
250‧‧‧資料鎖存器
260‧‧‧DAC
300‧‧‧顯示面板
所附圖式其中提供關於本發明實施例的進一步理解並且結合與構成本說明書的一部份，說明本發明的實施例並且與描述一同提供對於本發明實施例之原則性的解釋。圖式中：第1圖為說明傳統LVDS中資料差動信號和時脈差動信號傳輸的圖式；第2圖為說明傳統RSDS中資料差動信號和時脈差動信號傳輸的圖式；第3圖為說明在另一種傳統PPDS中透過獨立資料信號線資料差動信號傳輸的圖式；第4圖為說明在傳統PPDS中時脈差動信號鏈狀傳輸的圖式；第5圖為說明傳統AiPi的圖式；第6圖為說明依據本發明中使用具嵌入式時脈信號的信號位準信號傳輸的顯示器驅動系統的配置圖式；第7圖為說明依據本發明透過單一信號線所傳輸的單一位準時脈信號和資料信號所構成的時脈嵌入資料(CED)信號的狀態的示意圖；第8圖為顯示依據本發明在時脈串列間隔期間第一時脈嵌入資料(CED1)信號的示例圖式；第9圖為顯示依據本發明在資料傳輸間隔期間資料信號之間嵌入時脈信號的第二時脈嵌入資料(CED2)信號的示例圖式；第10圖為顯示依據本發明在資料傳輸間隔期間資料信號之間嵌入時脈信號的第二時脈嵌入資料(CED2)信號的另一示例圖式；第11圖為顯示依據本發明在資料信號之間嵌入時脈信號的第二時脈嵌入資料(CED2)信號協定的示例圖式；第12圖為顯示依據本發明在資料信號之間嵌入時脈信號的第二時脈嵌入資料(CED2)信號協定的另一示例圖式；第13圖為說明依據本發明時序控制部分配置的圖式；第14圖為說明依據本發明另一時序控制部分配置的圖式；第15圖為說明依據本發明面板驅動部分配置的圖式；第16圖為說明依據本發明另一面板驅動部分配置的圖式；第17圖為說明依據本發明另一面板驅動部分配置的圖式；第18圖為說明依據本發明另一面板驅動部分配置的圖式；以及第19圖至第22圖為顯示依據本發明使用單一位準信號協定資料回復 的時序圖。
100．．．時序控制部分
200．．．面板驅動部分
210．．．列驅動單元
220．．．行驅動單元
300．．．顯示面板

Claims (17)

  1. 一種顯示器驅動系統，包括一時序控制部分和一面板驅動部分，其中，該時序控制部分包括：一接收單元，用於接收和輸出複數個資料信號；一資料處理單元，用於暫時儲存從該接收單元輸出的該些資料信號並輸出該些資料信號；一時序產生單元，用於產生複數個時脈信號和複數個時序控制信號；以及一傳輸單元，被輸入從該資料處理單元輸出的該些資料信號以及從該時序產生單元輸出的該些時脈信號，並將信號轉化為包括在形式為該些時脈信號中的一第一時脈嵌入資料信號、或者該些時脈信號嵌入在該些資料信號之間的一第二時脈嵌入資料信號，並將信號輸送至該面板驅動部分，該時序控制部分在該資料信號和該時脈信號之間插入一虛擬信號，以便代表該些資料信號之間所嵌入的該時脈信號的轉變時間，該面板驅動部分包括：複數個列驅動單元，用於向一顯示面板連續發送複數個閘極信號；和複數個行驅動單元，用於從該傳輸單元接收透過複數個信號線所輸送的該第一時脈嵌入資料信號或該第二時脈嵌入資料信號，並將該等所接收的信號供應至該顯示面板，其中，在該第二時脈嵌入資料信號中，該些資料信號與在該等資料信號之間所嵌入之該等時脈信號是單一且相同位準的信號。
  2. 依據申請專利範圍第1項所述的顯示器驅動系統，其中該虛擬信號和該時脈信號的周期可改變。
  3. 依據申請專利範圍第1項所述的顯示器驅動系統，其中當該等時脈信號和該第二時脈嵌入資料信號嵌入在該相同頻率位準之該等資料信號中的情況下，該第二時脈嵌入資料信號輸送至該等行驅動單元。
  4. 依據申請專利範圍第1項所述的顯示器驅動系統，其中該時序控制部分通過在輸送該第二時脈嵌入資料信號之前輸送該第一時脈嵌入資料信號來啟動時脈串列，並且根據該時脈信號是否穩定將高狀態或低狀態的一LOCK 信號LOCK0 輸送至該面板驅動部分。
  5. 依據申請專利範圍第4項所述的顯示器驅動系統，其中在該面板驅動部分中，該些行驅動單元串聯，當一接收的時脈信號穩定時，一第一行驅動單元輸入來自該時序控制器的「H」狀態的LOCK信號LOCK0 並復原接收的該時脈信號，依次輸出一「H」狀態之LOCK信號LOCK1 至LOCKN-1 至下一個該行驅動單元，當接收的該時脈信號穩定時，一最後的行驅動單元輸入「H」狀態的LOCKN-1 信號並復原接收的該時脈信號，輸出一「H」狀態的一LOCKN 信號至該時序控制器，當「H」狀態的LOCKN-1 信號從該最後的行驅動單元輸入時，該時序控制部分結束時脈串列並啟動該第二時脈嵌入資料信號的輸送。
  6. 依據申請專利範圍第5項所述的顯示器驅動系統，其中當該LOCKN 信號在輸送該第二時脈嵌入資料信號而變為一「L」狀態時，該時序控制部分配置以執行該時脈串列直到該LOCKN 信號變為該「H」狀態。
  7. 依據申請專利範圍第1項所述的顯示器驅動系統，其中該行驅動單元包括一時脈回復電路，其產生用於採樣資料信號的該所接收的時脈信號、以及一接收部分，用於採樣和輸出包括在接收的該時脈信號之轉變時間(一上升邊緣或一下降邊緣)處的該第二時脈嵌入資料信號中的資料信號。
  8. 依據申請專利範圍第7項所述的顯示器驅動系統，其中該行驅動單元進一步包括一頻率檢測電路，其檢測該第一時脈嵌入資料信號或該第二時脈嵌入資料信號的頻率並當在該時脈回復電路中回復該時脈信號時，使用該檢測的頻率。
  9. 依據申請專利範圍第7項所述的顯示器驅動系統，其中配置該時脈回復電路使用一鎖相迴路。
  10. 依據申請專利範圍第7項所述的顯示器驅動系統，其中配置該時脈回復電路使用一延遲閉鎖迴路。
  11. 依據申請專利範圍第7項所述的顯示器驅動系統，其中該時脈回復電路使用由該傳輸單元所輸送的該第一時脈嵌入資料信號來產生該接收的時脈信號。
  12. 依據申請專利範圍第11項所述的顯示器驅動系統，其中該接收的時脈信號包括一多相時脈信號，具有與該資料相同的頻率信號。
  13. 依據申請專利範圍第12項所述的顯示器驅動系統，其中透過使用在該時脈串列間隔期間穩定之該接收的時脈信號，如果在該時脈信號之後所輸送的一第一資料信號的位元值係為「0」，則該接收部分識別在該時脈串列間隔之後所第一輸送的該第二時脈嵌入資料信號為用於控制該行驅動單元的控制資料，並且識別在該顯示面板中顯示的影像資料從第二資料信號輸入，從而可採樣包括在該資料信號中的控制資料和影像資料。
  14. 依據申請專利範圍第12項所述的顯示器驅動系統，其中該時脈回復電路與在該時脈串列間隔期間所輸入的該第一時脈嵌入資料信號的轉變時間同步，回復與該第一時脈嵌入資料信號具有相同的相位和頻率之一接收的時脈信號CK0 ，並產生與該接收的時脈信號CK0 頻率相同而相位不同之複數個接收的時脈信號CK1 至CKN 。
  15. 依據申請專利範圍第11項所述的顯示器驅動系統，其中該等接收的時脈信號包括複數個多相時脈信號，其具有一傳輸率低於該資料信號的傳輸率。
  16. 依據申請專利範圍第15項所述的顯示器驅動系統，其中該接收部分與在時脈串列間隔期間所輸入的該第一時脈嵌入資料信號的轉變時間同步，回復與該第一時脈嵌入資料信號具有較高頻率和相同相位之一接收的時脈信號CK0 ，並產生與該接收的時脈信號CK0 頻率相同而僅相位不同之複數個接收的時脈信號CK90 、CK180 和CK270 。
  17. 依據申請專利範圍第15項所述的顯示器驅動系統，其中為了瞭解使用該等接收的時脈信號而採樣的該資料的序列，該接收部分進一步包括一計數迴路，用於計算用於採樣該資料之該等接收的時脈信號。
TW098134836A 2008-10-20 2009-10-14 使用具嵌入式時脈信號之單一位準信號技術之顯示器驅動系統 TWI452558B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080102492A KR100986041B1 (ko) 2008-10-20 2008-10-20 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템

Publications (2)

Publication Number Publication Date
TW201017618A TW201017618A (en) 2010-05-01
TWI452558B true TWI452558B (zh) 2014-09-11

Family

ID=42119803

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098134836A TWI452558B (zh) 2008-10-20 2009-10-14 使用具嵌入式時脈信號之單一位準信號技術之顯示器驅動系統

Country Status (6)

Country Link
US (1) US8947412B2 (zh)
JP (1) JP5564440B2 (zh)
KR (1) KR100986041B1 (zh)
CN (1) CN102057417B (zh)
TW (1) TWI452558B (zh)
WO (1) WO2010047484A2 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100078605A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 데이터 송신 및 수신 장치들
KR101169210B1 (ko) 2009-02-13 2012-07-27 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
KR101125504B1 (ko) * 2010-04-05 2012-03-21 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
KR101121958B1 (ko) * 2010-09-08 2012-03-09 주식회사 실리콘웍스 액정 디스플레이 시스템의 엘씨디 모듈 테스트 장치 및 방법
TWI457000B (zh) * 2010-10-05 2014-10-11 Aten Int Co Ltd 訊號延伸器系統及其訊號延伸器以及其傳送與接收模組
CN101997543B (zh) * 2010-11-30 2012-07-25 四川和芯微电子股份有限公司 鉴频器及实现鉴频的方法
KR101187571B1 (ko) * 2010-12-28 2012-10-05 주식회사 실리콘웍스 Ｂｅｒｔ 기능이 추가된 타이밍 컨트롤러와 소스 드라이버 사이의 데이터 전송 방법 및 장치
US9053673B2 (en) * 2011-03-23 2015-06-09 Parade Technologies, Ltd. Scalable intra-panel interface
KR101859219B1 (ko) 2011-07-25 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101865065B1 (ko) * 2011-08-24 2018-06-07 엘지디스플레이 주식회사 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 액정표시장치
KR101872430B1 (ko) * 2011-08-25 2018-07-31 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR101885186B1 (ko) * 2011-09-23 2018-08-07 삼성전자주식회사 공유 백 채널을 통한 데이터 전송 방법 및 데이터 전송을 위한 멀티 펑션 드라이버 회로 그리고 이를 채용한 디스플레이 구동 장치
KR101978937B1 (ko) * 2012-03-16 2019-05-15 주식회사 실리콘웍스 전원 잡음에 둔감한 표시장치용 소스 드라이버
KR101327221B1 (ko) * 2012-07-06 2013-11-11 주식회사 실리콘웍스 클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법
US8994425B2 (en) * 2012-08-03 2015-03-31 Altera Corporation Techniques for aligning and reducing skew in serial data signals
US8988416B2 (en) 2012-12-14 2015-03-24 Parade Technologies, Ltd. Power reduction technique for digital display panel with point to point intra panel interface
TWI567706B (zh) 2012-12-27 2017-01-21 天鈺科技股份有限公司 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法
TWI567705B (zh) 2012-12-27 2017-01-21 天鈺科技股份有限公司 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法
TW201430809A (zh) * 2013-01-11 2014-08-01 Sony Corp 顯示面板、像素晶片及電子機器
US9461837B2 (en) * 2013-06-28 2016-10-04 Altera Corporation Central alignment circutry for high-speed serial receiver circuits
JP6115407B2 (ja) * 2013-08-29 2017-04-19 ソニー株式会社 表示パネル、その駆動方法、および電子機器
KR102098010B1 (ko) * 2013-08-30 2020-04-07 주식회사 실리콘웍스 디스플레이 패널을 구동하는 소스 드라이버 집적회로
KR102112089B1 (ko) * 2013-10-16 2020-06-04 엘지디스플레이 주식회사 표시장치와 그 구동 방법
JP6462207B2 (ja) * 2013-11-21 2019-01-30 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
KR102113618B1 (ko) * 2013-12-02 2020-05-21 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
US9898997B2 (en) * 2014-01-27 2018-02-20 Samsung Electronics Co., Ltd. Display driving circuit
TWI545550B (zh) * 2014-07-18 2016-08-11 瑞鼎科技股份有限公司 應用於資料傳輸介面之雙向全雙工鎖定系統及其運作方法
JP6553340B2 (ja) 2014-09-09 2019-07-31 ラピスセミコンダクタ株式会社 表示装置、表示パネルのドライバ及び画像データ信号の伝送方法
KR102260328B1 (ko) * 2014-11-03 2021-06-04 삼성디스플레이 주식회사 구동 회로 및 그것을 포함하는 표시 장치
KR102237026B1 (ko) * 2014-11-05 2021-04-06 주식회사 실리콘웍스 디스플레이 장치
KR102265723B1 (ko) * 2014-12-30 2021-06-16 엘지디스플레이 주식회사 저전압 차등 시그널 시스템 및 이를 채용한 표시장치
KR102329928B1 (ko) * 2014-12-30 2021-11-23 엘지디스플레이 주식회사 저전압 차등 시그널 시스템
KR102244296B1 (ko) 2015-01-28 2021-04-27 삼성디스플레이 주식회사 커맨드 입력 방법 및 표시 시스템
KR102303914B1 (ko) * 2015-03-06 2021-09-17 주식회사 실리콘웍스 디스플레이 신호 전송 장치 및 방법
JP5974218B1 (ja) * 2015-03-19 2016-08-23 株式会社セレブレクス 画像通信装置
CN104821154B (zh) * 2015-05-29 2018-11-06 利亚德光电股份有限公司 数据传输的控制系统、方法、芯片阵列及显示器
KR102366952B1 (ko) * 2015-07-14 2022-02-23 주식회사 엘엑스세미콘 지연고정루프 기반의 클럭 복원 장치 및 이를 구비한 수신 장치
CN105096868B (zh) * 2015-08-10 2018-12-21 深圳市华星光电技术有限公司 一种驱动电路
US10140912B2 (en) * 2015-12-18 2018-11-27 Samsung Display Co., Ltd. Shared multipoint reverse link for bidirectional communication in displays
KR102522805B1 (ko) * 2016-10-31 2023-04-20 엘지디스플레이 주식회사 표시 장치
KR102513173B1 (ko) 2017-11-15 2023-03-24 삼성전자주식회사 픽셀 그룹별 독립적 제어가 가능한 디스플레이 장치 및 방법
KR102383290B1 (ko) * 2017-11-21 2022-04-05 주식회사 엘엑스세미콘 디스플레이 장치
KR102506919B1 (ko) * 2018-03-14 2023-03-07 주식회사 엘엑스세미콘 테스트 기능을 갖는 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치
KR102553594B1 (ko) * 2018-09-14 2023-07-10 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
KR20210027595A (ko) * 2019-08-29 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
US11978389B2 (en) 2020-07-30 2024-05-07 Lg Electronics Inc. Display apparatus
CN112201194B (zh) * 2020-10-21 2022-08-23 Tcl华星光电技术有限公司 显示面板及显示装置
CN114019268B (zh) * 2021-09-30 2023-06-27 惠科股份有限公司 老化测试方法、装置、设备及存储介质
TWI823377B (zh) * 2022-05-05 2023-11-21 友達光電股份有限公司 顯示驅動系統與相關顯示裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227716A1 (en) * 2003-05-16 2004-11-18 Winbond Electronics Corporation Liquid crystal display and method for operating the same
US6903716B2 (en) * 2002-03-07 2005-06-07 Hitachi, Ltd. Display device having improved drive circuit and method of driving same
US7105903B2 (en) * 2004-11-18 2006-09-12 Freescale Semiconductor, Inc. Methods and structures for electrical communication with an overlying electrode for a semiconductor element
TW200709129A (en) * 2005-08-31 2007-03-01 Chunghwa Picture Tubes Ltd Flat panel display, image correction circuit and method of the same
WO2007035015A1 (en) * 2005-09-23 2007-03-29 Anapass Inc. Display, column driver integrated circuit, and multi-level detector, and multi-level detection method
TW200839710A (en) * 2007-03-29 2008-10-01 Novatek Microelectronics Corp Driving device of display device and related method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409768B2 (ja) * 2000-02-14 2003-05-26 Ｎｅｃエレクトロニクス株式会社 表示装置の回路
KR100361466B1 (ko) * 2000-09-02 2002-11-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동방법
TWI292569B (en) * 2005-03-11 2008-01-11 Himax Tech Ltd Chip-on-glass liquid crystal display and transmission method thereof
KR100583631B1 (ko) * 2005-09-23 2006-05-26 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
US7705841B2 (en) 2006-01-20 2010-04-27 Novatek Microelectronics Corp. Display system and method for embeddedly transmitting data signals, control signals, clock signals and setting signals
TW200734743A (en) 2006-03-15 2007-09-16 Novatek Microelectronics Corp Method of transmitting data signals and control signals using a signal data bus and related apparatus
WO2007108574A1 (en) * 2006-03-23 2007-09-27 Anapass Inc. Display, timing controller and data driver for transmitting serialized multi-level data signal
KR100661828B1 (ko) * 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
US8121200B2 (en) 2006-07-13 2012-02-21 Intersil Americas Inc. Multi-level LVDS data transmission with embedded word clock
KR101266067B1 (ko) * 2007-01-12 2013-05-22 삼성디스플레이 주식회사 클럭 임베디드 신호를 이용한 직렬 통신 방법 및 장치
CN100576293C (zh) * 2007-04-09 2009-12-30 北京巨数数字技术开发有限公司 发光元件驱动装置及其组件和状态传递方法
TWI364219B (en) * 2007-08-20 2012-05-11 Novatek Microelectronics Corp High transmission rate interface for storing both clock and data signals
KR101174768B1 (ko) 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR100883778B1 (ko) 2008-03-20 2009-02-20 주식회사 아나패스 블랭크 기간에 클록 신호를 전송하는 디스플레이 및 방법
JP4990315B2 (ja) 2008-03-20 2012-08-01 アナパス・インコーポレーテッド ブランク期間にクロック信号を伝送するディスプレイ装置及び方法
KR101125504B1 (ko) * 2010-04-05 2012-03-21 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903716B2 (en) * 2002-03-07 2005-06-07 Hitachi, Ltd. Display device having improved drive circuit and method of driving same
US20040227716A1 (en) * 2003-05-16 2004-11-18 Winbond Electronics Corporation Liquid crystal display and method for operating the same
US7105903B2 (en) * 2004-11-18 2006-09-12 Freescale Semiconductor, Inc. Methods and structures for electrical communication with an overlying electrode for a semiconductor element
TW200709129A (en) * 2005-08-31 2007-03-01 Chunghwa Picture Tubes Ltd Flat panel display, image correction circuit and method of the same
WO2007035015A1 (en) * 2005-09-23 2007-03-29 Anapass Inc. Display, column driver integrated circuit, and multi-level detector, and multi-level detection method
TW200839710A (en) * 2007-03-29 2008-10-01 Novatek Microelectronics Corp Driving device of display device and related method

Also Published As

Publication number Publication date
US20110181558A1 (en) 2011-07-28
WO2010047484A2 (ko) 2010-04-29
CN102057417A (zh) 2011-05-11
KR20100043452A (ko) 2010-04-29
JP5564440B2 (ja) 2014-07-30
KR100986041B1 (ko) 2010-10-07
JP2011513790A (ja) 2011-04-28
US8947412B2 (en) 2015-02-03
WO2010047484A3 (ko) 2010-08-05
CN102057417B (zh) 2014-09-10
TW201017618A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
TWI452558B (zh) 使用具嵌入式時脈信號之單一位準信號技術之顯示器驅動系統
KR100661828B1 (ko) 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
US9934715B2 (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
TWI438747B (zh) 使用具有嵌入式時脈信號之單一位準資料傳輸之顯示器驅動系統
JP5700706B2 (ja) 液晶表示装置及びその駆動方法
US20090167750A1 (en) Apparatus and method for data interface of flat panel display device
US8156365B2 (en) Data reception apparatus
US20090251454A1 (en) Display
WO2007108574A1 (en) Display, timing controller and data driver for transmitting serialized multi-level data signal
KR100561148B1 (ko) 신호 전송 방법, 신호 전송 시스템, 논리 회로 및 액정구동 장치
KR100653158B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
JP2009065399A (ja) ディジタルデータ送信装置、ディジタルデータ受信装置、ディジタルデータ送受信システム、ディジタルデータ送信方法、ディジタルデータ受信方法、ディジタルデータ送受信方法、および電子情報機器
KR100653159B1 (ko) 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
CN101794563A (zh) 数据传输装置及数据接收装置
TWI311305B (en) Clock signal embedded multi-level signaling method and apparatus for driving display panel using the same
KR20170080328A (ko) Ｅｐｉ 프로토콜을 이용한 표시장치
TW202221692A (zh) 顯示裝置的資料介面裝置和方法
Park et al. 43.3: Distinguished Paper: An Advanced Intra‐Panel Interface (AiPi) with Clock Embedded Multi‐Level Point‐to‐Point Differential Signaling for Large‐Sized TFT‐LCD Applications
KR20160083575A (ko) 표시장치