KR101859219B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101859219B1
KR101859219B1 KR1020110073538A KR20110073538A KR101859219B1 KR 101859219 B1 KR101859219 B1 KR 101859219B1 KR 1020110073538 A KR1020110073538 A KR 1020110073538A KR 20110073538 A KR20110073538 A KR 20110073538A KR 101859219 B1 KR101859219 B1 KR 101859219B1
Authority
KR
South Korea
Prior art keywords
signal
still image
lvds
clock
data
Prior art date
Application number
KR1020110073538A
Other languages
English (en)
Other versions
KR20130012381A (ko
Inventor
이민주
박보윤
조정환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110073538A priority Critical patent/KR101859219B1/ko
Priority to US13/344,198 priority patent/US8766968B2/en
Publication of KR20130012381A publication Critical patent/KR20130012381A/ko
Application granted granted Critical
Publication of KR101859219B1 publication Critical patent/KR101859219B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 LVDS 방식을 사용하는 표시 장치에서 정지 영상을 표시하기 위하여 정지 영상인지 동영상인지를 나타내는 구별 신호를 신호 제어부로 전달하며, 이에 따라서 프레임 메모리를 사용하여 정지 영상을 저전력으로 표시한다. 그 결과 정지 영상을 표시할 때 AD 보드를 동작시키지 않으므로 소비 전력이 줄어든다. 또한, 실시예에 따라서는 정지 영상을 표시할 때 사용하는 구동 주파수를 낮출 수도 있도록 구현하여 소비전력을 한층 더 낮출 수 있다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 표시 장치의 구동 방법에 대한 것이다.
표시 장치는 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치, 플라즈마 표시 장치 등 다양한 종류의 평면 표시 장치를 가지며, 이러한 표시 장치는 패널과 이를 구동시키는 구동 칩 및 구동 칩을 실장하고 있는 보드 및 시스템을 포함한다.
디스플레이 분야에서 데이터 전송의 밴드 폭(band width)가 높아지면서 구동 칩, 보드 및 시스템 간의 고속 데이터 전송이 필요하게 되었고, 이에 따라 LVDS (Low Voltage Differential Signaling) 방식이 널리 쓰이게 되었다. LVDS 방식으로 데이터를 전송하는 경우에는 동작 스피드를 향상시킬 수 있으며, 저 전압을 사용하므로 소비 전력이 줄어들고, EMI 문제 및 제조 비용을 줄일 수 있는 등의 효과가 있었다.
표시 장치가 표시하는 화상은 크게 매 순간 변하는 동영상과 일정 시간동안 정지되어 있는 정지 영상을 포함한다. 정지 영상의 경우에는 소비 전력을 줄이기 위하여 PSR (Pixel Self Refresh) 기술을 사용하여 데이터를 전송하지 않는 기술이 사용되고 있다. 하지만, PSR 기술은 양방향 통신이 가능한 데이터 전달 방식에서만 적용되며 LVDS 방식과 같은 단 방향 통신 방식에서는 동영상 데이터나 정지 영상 데이터나 모든 데이터를 전달하여야만 하므로 소비 전력을 줄일 수 없는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 단 방향 통신인 LVDS 방식에서도 정지 영상을 표시함에 있어서 소비 전력을 향상시키는 표시 장치 및 그 구동 방법을 제공하고자 한다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 표시 장치는 게이트선 및 데이터선을 포함하는 표시 패널; 상기 게이트선에 연결되어 있는 게이트 구동부; 상기 데이터선에 연결되어 있는 데이터 구동부; 상기 표시 패널, 상기 게이트 구동부 및 상기 데이터 구동부를 제어하며, 프레임 메모리를 포함하는 타이밍 컨트롤러와 LVDS 수신부를 포함하는 신호 제어부; 및 상기 LVDS 수신부에 대응하는 LVDS 송신부를 포함하는 AD 보드를 포함하며, 상기 LVDS 송신부는 정지 영상인지 동영상인지를 나타내는 구별 신호를 상기 LVDS 수신부로 전달하며, 정지 영상인 경우에 상기 신호 제어부는 상기 프레임 메모리를 사용하여 동일한 화상을 상기 표시 패널에 표시하도록 한다.
상기 구별 신호는 상기 LVDS 방식 중 여유 비트를 사용할 수 있다.
상기 구별 신호는 2 이상의 프레임에서 상기 여유 비트가 연속함에 의하여 이루어질 수 있다.
상기 구별 신호는 상기 LVDS 방식에 포함되어 있는 DE 신호, VSYNC 신호 및 HSYNC 신호 중 적어도 두 개의 신호의 관계에 의하여 이루어질 수 있다.
상기 구별 신호는 상기 VSYNC 신호 및 HSYNC 신호의 하이 구간이 중첩하거나, 상기 DE 신호의 하이 구간과 상기 VSYNC 신호 및 HSYNC 신호의 하이 구간이 중첩함에 의하여 이루어질 수 있다.
상기 DE 신호의 하이 구간과 상기 VSYNC 신호 및 HSYNC 신호의 하이 구간이 중첩함에 의하여 이루어지는 상기 구별 신호와 함께 포함되어 있는 LVDS 데이터에는 정지 영상을 표시할 때 사용하기 위한 주파수 클록에 대한 데이터를 포함할 수 있다.
상기 신호 제어부는 정지 영상을 표시할 때에는 동영상을 표시할 때 사용하는 클록의 주파수보다 낮은 저주파수의 클록을 사용하여 상기 프레임 메모리를 동작시킬 수 있다.
상기 신호 제어부는 외부로부터 오실레이터 클록을 입력받아 상기 저주파수의 클록을 생성하는 PLL부 및 제어 신호를 생성하는 제어 신호 생성부를 더 포함할 수 있다.
상기 PLL부는 동영상을 표시하는 경우에는 동작하지 않으며, 정지 영상을 표시하는 경우에는 상기 PLL부에서 생성된 클록을 상기 타이밍 컨트롤러의 상기 프레임 메모리 및 상기 제어 신호 생성부로 전달할 수 있다.
상기 PLL부에서 상기 제어 신호 생성부로 전달된 클록은 동영상을 표시할 때 사용되는 클록과 동일한 주파수를 가지며, 상기 PLL부에서 상기 프레임 메모리로 전달된 클록은 동영상을 표시할 때 사용되는 클록보다 낮은 주파수를 가질 수 있다.
본 발명의 실시예에 따른 표시 장치의 구동 방법은 정지 영상을 외부로부터 AD 보드로 입력받는 단계; 상기 AD보드의 LVDS 송신부에서 정지 영상임을 신호 제어부로 전달하는 단계; 및 신호 제어부에 형성된 프레임 메모리를 사용하여 정지 영상을 반복적으로 표시하는 단계를 포함한다.
상기 구별 신호는 상기 LVDS 방식 중 여유 비트를 사용할 수 있다.
상기 구별 신호는 2 이상의 프레임에서 상기 여유 비트가 연속함에 의하여 이루어지는 표시 장치의 구동 방법.
상기 구별 신호는 상기 LVDS 방식에 포함되어 있는 DE 신호, VSYNC 신호 및 HSYNC 신호 중 적어도 두 개의 신호의 관계에 의하여 이루어질 수 있다.
상기 구별 신호는 상기 VSYNC 신호 및 HSYNC 신호의 하이 구간이 중첩하거나, 상기 DE 신호의 하이 구간과 상기 VSYNC 신호 및 HSYNC 신호의 하이 구간이 중첩함에 의하여 이루어질 수 있다.
상기 DE 신호의 하이 구간과 상기 VSYNC 신호 및 HSYNC 신호의 하이 구간이 중첩함에 의하여 이루어지는 상기 구별 신호와 함께 포함되어 있는 LVDS 데이터에는 정지 영상을 표시할 때 사용하기 위한 주파수 클록에 대한 데이터를 포함할 수 있다.
상기 신호 제어부에 형성된 프레임 메모리를 사용하여 정지 영상을 반복적으로 표시하는 단계에서는 상기 신호 제어부가 정지 영상을 표시할 때 동영상을 표시할 때 사용하는 클록의 주파수보다 낮은 저주파수의 클록을 사용하여 상기 프레임 메모리를 동작시킬 수 있다.
상기 신호 제어부가 정지 영상을 표시할 때 생성되는 제어 신호는 동영상을 표시할 때 생성되는 제어 신호와 동일한 주파수를 가지도록 할 수 있다.
이상과 같이 본 발명의 실시예에 따른 표시 장치 및 구동 방법은 정지 영상을 표시할 때 AD 보드를 동작시키지 않으므로 소비 전력이 줄어든다. 다만, 정지 영상을 표시하기 위해서는 프레임 메모리를 추가하고 이를 동작시켜야 하므로 소비 전력이 크게 감소하지 않을 수도 있다. 이에 본 발명의 실시예에 따라서는 정지 영상을 표시할 때 사용하는 구동 주파수를 낮출 수도 있도록 구현하여 소비전력을 한층 더 낮출 수 있도록 하였다.
도 1은 본 발명의 실시예에 따른 표시 장치의 블록도이다.
도 2A 및 도 2B는 LVDS 방식으로 전송되는 데이터 구조를 도시한 도면이다.
도 3 내지 도 6은 본 발명의 실시예에 따라 정지 영상임을 전달하는 각 예를 도시하는 도면이다.
도 7은 본 발명의 실시예에 따라 정지 영상에서 동영상으로 변함을 보여주는 데이터의 일 예를 도시한 도면이다.
도 8은 본 발명의 실시예에 따른 표시 패널 보드의 구조를 도시한 블록도이다.
도 9 및 도 10은 도 8의 실시예에 따른 표시 패널 보드가 각각 동영상 및 정지영상에 따른 동작을 도시한 도면이다.
도 11 및 도 12는 본 발명의 실시예에 따른 표시 패널 보드에서 각각 동영상 및 정지영상에 따라 생성된 제어 신호를 도시한 파형도이다.
도 13은 각 표시 패턴에 대하여 구동 주파수 별 소비 전력을 파악한 그래프이다.
도 14는 도 13에서 사용된 특정 표시 패턴을 도시한 도면이다.
도 15는 구동 주파수에 대한 플리커 양을 도시한 도면이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 표시 장치에 대하여 도 1을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 표시 장치의 블록도이다.
본 발명의 실시예에 따른 표시 장치는 표시 패널(300), 게이트 구동부(400), 데이터 구동부(500), 계조 전압 생성부(800), AD 보드(650), 및 신호 제어부(600)를 포함한다.
도 1의 표시 패널(300)은 복수의 게이트선(G1-Gn)과 복수의 데이터선(D1-Dm)을 포함하며, 복수의 게이트선(G1-Gn)은 가로 방향으로 연장되어 있으며, 복수의 데이터선(D1-Dm)은 복수의 게이트선(G1-Gn)과 교차하면서 세로 방향으로 연장되어 있다.
하나의 게이트선(G1-Gn) 및 하나의 데이터선(D1-Dm)은 하나의 화소와 연결되어 있으며, 하나의 화소에는 게이트선 및 데이터선과 연결되어 있는 스위칭 소자(Q)를 포함한다. 스위칭 소자의 제어 단자는 게이트선과 연결되어 있으며, 입력 단자는 데이터선과 연결되어 있으며, 출력 단자는 액정 커패시터(CLC) 및 유지 커패시터(CST)와 연결되어 있다.
도 1의 표시 패널(300)은 액정 표시 패널로 도시되어 있지만, 본 발명이 적용될 수 있는 표시 패널(300)은 액정 표시 패널 외에, 유기 발광 표시 패널, 전기 영동 표시 패널, 플라즈마 표시 패널 등 다양한 표시 패널이 사용될 수 있다.
표시 패널(300)의 복수의 게이트선(G1-Gn)은 게이트 구동부(400)와 연결되어 있으며, 게이트 구동부(400)는 신호 제어부(600)의 제어 신호(CONT1)에 따라서 게이트 온 전압(Von)과 게이트 오프 전압(Voff)을 교대로 게이트선(G1-Gn)에 인가한다.
표시 패널(300)의 복수의 데이터선(D1-Dm)은 데이터 구동부(500)와 연결되어 있으며, 데이터 구동부(500)는 신호 제어부(600)로부터 제어 신호(CONT2) 및 영상 데이터(DAT)를 전달받는다. 데이터 구동부(500)는 계조 전압 생성부(800)에서 생성된 계조 전압을 이용하여 영상 데이터(DAT)를 데이터 전압으로 변환하고 이를 데이터선(D1-Dm)으로 전달한다.
AD 보드(650)는 AD 컨버터(651), 스케일러(652) 및 LVDS 송신부(653)를 포함하며, 외부로부터 인가되는 외부의 아날로그 신호를 인가받아서 이를 디지털 신호로 변환하는 보드(board)이다.
AD 컨버터(651)는 외부의 아날로그 신호를 인가받아서 디지털 신호로 변환한다. 이렇게 변환된 디지털 신호는 스케일러(652)로 입력되어 스케일이 변환되며, 그 후 LVDS 송신부(653)으로 입력되어 LVDS 방식에 맞추어 데이터를 재 정렬 하고 출력시킨다.
신호 제어부(600)는 LVDS 수신부(601), 타이밍 컨트롤러(602) 및 RSDS 송신부(603)을 포함하며, AD 보드(650)로부터 입력된 LVDS 데이터(LVDS DAT)를 변환하고 필요한 연산 후 일정한 방식(RSDS 방식 등)으로 출력한다.
LVDS 수신부(601)는 LVDS 데이터를 수신하고, 이로부터 RGB 영상 데이터와 DE 신호, HSYNC 신호 및 VSYNC 신호를 분리한다. 분리된 신호는 타이밍 컨트롤러(602)로 입력되며, RGB 영상 데이터는 감마 특성, 응답 속도 향상, 색감 향상 등을 위하여 연산되며, DE 신호, HSYNC 신호 및 VSYNC 신호는 화상을 표시하는 기준 신호가 된다. 그 후 RSDS 송신부(603)로 입력되어 RSDS(Reduced Signal Differential Signaling) 방식으로 변환되어 출력된다.
AD 보드(650)로 입력되는 외부 신호에서는 동영상 신호인지 정지 영상 신호인지를 표시하는 신호가 포함되어 있다. 동영상인 경우에는 입력되는 영상 정보를 처리하여 표시 패널(300)에 표시한다. 이에 반하여 정지 영상인 경우에는 입력되는 영상이 동일하므로 AD 보드(650) 및 신호 제어부(600)가 동일한 동작을 계속 반복하지 않더라도 정지 영상을 표시할 수 있다. 이에 본 발명에서는 정지 영상 신호가 입력되면, AD 보드(650)에서는 단 방향 통신 방식인 LVDS 방식을 통하여 신호 제어부(600)에 정지 영상임을 통지하고, 동일한 영상을 계속 표시하도록 한다. 정지 영상을 표시할 때에는 신호 제어부(600)에 포함된 프레임 메모리(도 8의 622 참고)를 통하여 전 프레임에서 입력된 영상 데이터를 이용하여 동일한 화상을 표시하게 된다. 또한, AD 보드(650)는 동작할 필요가 없으므로 전원이 공급되지 않을 수 있으며, LVDS 송신부(653)는 LVDS 데이터를 출력하지 않을 수 있다. 정지 영상은 일정 기간 동안 동일한 화상을 표시하게 되므로 구동 주파수가 낮아지더라도 표시에는 문제가 없으므로, 구동 주파수를 낮추어 화상을 표시하도록 할 수도 있다.
먼저, 이하에서는 본 발명의 실시예에 따라 영상 데이터가 동영상인지 정지 영상인지를 AD 보드(650)의 LVDS 송신부(653)에서 신호 제어부(600)로 통지하는 예를 살펴본다.
도 2는 LVDS 방식으로 전송되는 데이터 구조를 도시한 도면이고, 도 3 내지 도 6은 본 발명의 실시예에 따라 정지 영상임을 전달하는 각 예를 도시하는 도면이고, 도 7은 본 발명의 실시예에 따라 정지 영상에서 동영상으로 변함을 보여주는 데이터의 일 예를 도시한 도면이다.
도 3, 도 5, 도 6 및 도 7은 정지 영상인지 동영상인지를 나타내는 구별 신호의 일 예이다.
도 2 (A)는 8 비트의 LVDS 방식의 데이터 구조를 도시하고 있으며, 도 2 (B)는 6 비트의 LVDS 방식의 데이터 구조를 도시하고 있다.
도 2 (A)를 참고하면, 8비트의 LVDS 데이터에는 DE 신호, VSYNC 신호, HSYNC 신호 및 R, G, B 영상 데이터(R[0]-R[7], G[0]-G[7], B[0]-B[7])를 포함할 뿐 아니라 여유 비트(Reserved bit; R)를 포함한다. 여유 비트(R)은 도 2 (A)에서 RxIN[3]열의 제일 좌측에 빗금으로 도시되어 있다. 이와 같이 8 비트의 LVDS 데이터는 여유 비트(R)를 이용하여 정지 영상인지, 동영상 인지를 표시할 수 있으며, 신호 제어부(600)로 전달할 수 있다. 예를 들면, 도 3에서와 같이 여유 비트(R)에 0이 인가되면, 정지 영상으로 인식하고, 도 3과 달리 여유 비트(R)에 1이 인가되면 동영상으로 인식하도록 할 수 있다. 즉, 여유 비트(R)를 정지 영상인지 동영상인지를 나타내는 구별 신호로 사용할 수 있다.
뿐만 아니라, 여유 비트(R)를 사용하지 않더라도 도 5 및 도 6과 같이 DE 신호, VSYNC 신호 및 HSYNC 신호의 관계를 이용하여 정지 영상임을 나타낼 수 있다.
도 4 내지 도 6에서는 신호 제어부(600)의 LVDS 수신부(601)에서 수신된 LVDS 데이터를 각 신호 별로 분리한 신호 파형도이며, 도 4에서는 동영상인 경우이며, 도 5 및 도 6은 정지 영상인 경우를 나타내고 있다.
도 4를 살펴보면, 동영상과 같이 매 프레임마다 입력되는 영상 데이터를 표시하기 위해서는 DE 신호, VSYNC 신호 및 HSYNC 신호의 하이 구간이 서로 중첩하지 않는다. DE 신호가 하이인 구간동안에는 R, G, B의 영상 데이터가 각각 입력되므로 VSYNC 신호 및 HSYNC 신호가 중첩하지 않으며, VSYNC 신호는 수직 동기 신호이고 HSYNC 신호는 수평 동기 신호이므로 이들도 서로 중첩하지 않는다.
하지만, 정지 영상인 경우에는 입력되는 R, G, B의 영상 데이터로 영상을 표시할 필요가 없으므로 서로 중첩하더라도 문제가 없다.
즉, 도 5 및 도 6의 실시예에 따른 구별 신호는 LVDS 방식에 포함되어 있는 DE 신호, VSYNC 신호 및 HSYNC 신호 중 적어도 두 개의 신호의 관계에 의하여 이루어지는 다양한 실시예 중 두 개를 도시한 것이다.
먼저 도 5에서는 VSYNC 신호의 하이 구간이 증가(도 5의 A' 참고)되어 HSYNC 신호의 하이 구간과 중첩되는 경우를 도시하고 있으며, 도 6에서는 VSYNC 신호 및 HSYNC 신호가 DE 신호의 하이 구간과 중첩(도 6의 A' 참고)되는 경우가 도시되어 있다.
특히 도 6과 같이 R, G, B의 영상 데이터가 입력되는 DE 신호의 하이 구간이 VSYNC 신호 및 HSYNC 신호도 하이로 인식되면, 입력되는 R, G, B의 영상 데이터는 영상 데이터로 인식되지 않는다. 이 때, R, G, B의 영상 데이터 대신에 신호 제어부(600) 및 표시 패널(300)에서 저전력 소비를 위하여 사용할 저 주파수 클록에 대한 데이터를 전달시킬 수도 있다. 저 주파수 클록은 도 10의 CLK2로 도시되어 있으며, 이에 대해서는 도 10에서 후술한다.
이상과 같이 도 5 및 도 6에 의하면 DE 신호, VSYNC 신호 및 HSYNC 신호 중 이들의 관계를 이용하여 정지 영상인지 동영상인지를 나타내는 구별 신호로 사용할 수 있다.
이상에서는 8비트의 LVDS 데이터를 기준으로 정지 영상임을 나타내는 방식을 도 3, 도 5 및 도 6을 통하여 살펴보았다.
이하에서는 6비트의 LVDS 데이터를 기준으로 정지 영상임을 나타내는 방식을 살펴본다.
도 2 (B)를 참고하면, 6비트의 LVDS 데이터에는 DE 신호, VSYNC 신호, HSYNC 신호 및 R, G, B 영상 데이터(R[0]-R[5], G[0]-G[5], B[0]-B[5])가 포함되지만, 여유 비트가 존재하지 않는다. 그 결과 6비트의 LVDS 데이터를 이용하는 경우에는 도 3과 같이 여유 비트를 이용하여 정지 영상임을 나타낼 수 없다. 그러므로 6비트의 LVDS 데이터는 도 5 및 도 6과 같이 DE 신호, VSYNC 신호 및 HSYNC 신호 중 이들의 관계를 이용하여 정지 영상인지 동영상인지를 나타내는 구별 신호로 사용할 수 있다.
정지 영상이 표시되기 시작하면, 프레임 메모리에 저장되어 있는 데이터가 반복적으로 표시 패널(300)에 표시된다. 하지만, 그 후 동영상이 입력되기 시작하면, AD 보드(650)의 LVDS 송신부(653)에서는 신호 제어부(600)로 동영상이 입력될 예정임을 알려주고, 신호 제어부(600)가 동영상에 적합한 모드로 변경되도록 준비하도록 할 수 있다.
도 7에서는 8비트의 LVDS 데이터에서 연속되어 입력되는 여유 비트를 이용하여 동영상으로 변환된다는 것을 통지하는 일 예를 도시하고 있다. 즉, 도 7의 실시예에 따른 구별 신호는 2 이상의 프레임에서 여유 비트가 연속되는 것으로 이루어져 있다.
도 7에서 총 7개의 연속하는 프레임에서 입력되는 여유 비트 값을 보면, 1100101이다. 이와 같이 수 프레임 동안 연속하는 여유 비트 값의 조합을 이용하여 오류 없이 보다 명확하게 동영상으로 변화시킬 수 있다. 도 3에서와 같이 여유 비트 하나를 사용하는 것도 가능하지만, 여유 비트의 조합을 이용하여 노이즈로 인한 오류도 발생하지 않을 수 있다.
또한, 6비트의 LVDS 데이터는 여유 비트가 없으므로 도 4에서와 같이 DE 신호, VSYNC 신호 및 HSYNC 신호가 서로 중첩하지 않도록 변환하여 동영상을 표시할 수 있도록 할 수 있다.
실시예에 따라서는 도 3 내지 도 7 중 어느 것을 사용해서 정지 영상임을 나타내는 신호로 사용할 수 있으며, 어느 것을 사용해서 동영상임을 나타내는 신호로 사용할 수도 있다.
이하에서는 본 발명의 실시예에 따른 신호 제어부(600)의 구조 및 동영상 및 정지 영상에서의 동작에 대하여 살펴본다.
도 8은 본 발명의 실시예에 따른 표시 패널 보드의 구조를 도시한 블록도이고, 도 9 및 도 10은 도 8의 실시예에 따른 표시 패널 보드가 각각 동영상 및 정지영상에 따른 동작을 도시한 도면이다.
도 8 내지 도 10의 실시예에 따른 신호 제어부(600)는 도 1의 신호 제어부(600)와 달리 RSDS 송신부(603)를 생략하고 도시하였다. 하지만, 도 8 내지 도 10에서도 출력되는 신호는 RSDS 방식에 맞추어 출력될 수 있다.
도 8의 신호 제어부(600)를 보면, 신호 제어부(600)는 LVDS 수신부(601), 타이밍 컨트롤러(602), EEPROM(611), PLL부(630) 및 제어 신호 생성부(640)를 포함한다.
LVDS 수신부(601)는 AD 보드(650)로부터 출력된 LVDS 데이터를 수신하여 이로부터 DE 신호, VSYNC 신호, HSYNC 신호 및 R, G, B 영상 데이터를 분리하며, 정지 영상인지 동영상인지도 수신한다. 분리된 신호는 타이밍 컨트롤러(602)로 입력된다. 또한, LVDS 수신부(601)는 LVDS 클록(LVDS CLK)도 수신하며, 수신한 LVDS 클록은 제어 신호 생성부(640) 및 타이밍 컨트롤러(602)로 전달한다.
EEPROM(611)은 표시 패널(300)의 특성에 대한 정보를 저장하고 있는 메모리로 해상도에 대한 정보나 패널의 특성에 따른 컬러 정보 등을 저장하고 있으며, 기타 패널의 초기화 정보도 포함하고 있다. EEPROM(611)에 저장된 정보는 LDVS 수신부(601)를 통하여 타이밍 컨트롤러(602)로 전달된다.
타이밍 컨트롤러(602)는 실시예에 따라서 다양한 데이터 처리를 수행한다. 그 예로, 표시 장치의 감마 특성에 따라서 데이터를 처리하는 ACC(Accurate Color Capture) 및 액정 표시 장치의 경우 응답속도를 향상시키기 위하여 현재 프레임의 화상 데이터와 기존 프레임의 화상 데이터의 차이에 따라서 데이터를 보정하는 DCC(Dynamic Capacitance Compensation)처리 등이 있다.
도 8의 실시예에서는 ACC부(612)를 대표적으로 도시하고 있다.
ACC부(Accurate Color Capture부; 612)는 LVDS 수신부(601)로부터 입력된 RGB 데이터를 표시 장치의 감마 특성에 따라서 기 설정된 보정 감마값(ACC용 룩업 테이블에 저장되어 있음)에 근거하여 감마 보정하고 보정된 RGB 데이터를 출력한다. 동영상의 경우 ACC부(612)는 LVDS 수신부(601)로부터 LVDS 클록(LVDS CLK) 및 RGB 데이터를 전달받아 LVDS 클록에 따라서 RGB 데이터를 처리한다.
ACC부(612)에서 출력된 RGB 데이터는 프레임 메모리(622)에 저장되며, 프레임 메모리(622)에 저장된 RGB 데이터는 정지 영상인 경우에 연속적으로 표시 패널(300)에 표시된다. 프레임 메모리(622)는 동영상을 표시하는 경우에는 사용되지 않을 수 있으며, 정지 영상을 표시할 때에는 PLL부(630)에서 제공된 클록(CLK2)에 따라서 동작한다.
프레임 메모리(622)에서 출력된 데이터는 데이터 출력부(623)로 전달되어 데이터 구동부(500)로 출력된다. 데이터 출력부(623)는 동영상일 때에는 LVDS 수신부(601)로부터 LVDS 클록(LVDS CLK)을 전달받아 동작하며, 정지 영상일 때에는 PLL부(630)에서 클록(CLK2)을 전달받아 동작한다.
한편, PLL부(630)는 Phase Locked Loop부로 정지 영상을 표시할 때 동작 주파수를 낮추기 위하여 낮은 클록(CLK2)을 타이밍 컨트롤러(602)로 전달한다. PLL부(630)는 외부로부터 전달된 오실레이터 클록(오실레이트 CLK)을 이용하여 낮은 주파수의 클록(CLK2)를 생성한다. 본 발명의 실시예에 따른 PLL부(630)는 동영상을 표시하는 경우에는 동작하지 않는다.
제어 신호 생성부(640)는 동영상일 경우에는 LVDS 수신부(601)로부터 전달된 LVDS 클록(LVDS CLK) 및 DE 신호에 따라서 제어 신호를 생성하며, 정지 영상인 경우에는 PLL부(630)로부터 전달된 클록 신호에 따라서 제어 신호를 생성한다. 제어 신호 생성부(640)가 생성하는 제어 신호는 TP 신호, REV 신호, STV 신호. CPV 신호 및 OE 신호를 예로 들어 도시하였으며, 각 제어 신호에 대해서는 도 11 및 도 12에서 후술한다.
도 8의 실시예에 따른 신호 제어부(600)는 동영상 신호가 입력되는 경우에는 도 9와 같이 동작한다.
동영상 신호의 경우에는 AD 보드(650)에서 LVDS 데이터 및 LVDS 클록(LVDS CLK)을 계속 신호 제어부(600)로 전달하고 있으므로, LVDS 데이터(LVDS DAT)와 LVDS 클록(LVDS CLK)이 계속 입력된다.
도 9에서 도시하고 있는 바와 같이 PLL부(630)로는 오실레이터 클록(오실레이터 CLK)이 계속 입력되지만, PLL부(630)가 동작하지 않아 외부로 클록 신호를 출력하지 않는다. 도 9에서는 PLL부(630)의 출력을 점선으로 도시하여 출력되지 않음을 나타내고 있다.
한편, LVDS 수신부(601)는 LVDS 클록(LVDS CLK)을 수신하여, 제어 신호 생성부(640), 타이밍 컨트롤러(602)의 ACC부(612) 및 데이터 출력부(623)로 LVDS 클록을 전달한다. 동영상을 표시하는 경우에는 프레임 메모리(622)가 필요하지 않으므로 프레임 메모리(622)로는 LVDS 클록을 전달하지 않아 동작하지 않도록 한다. 동영상을 표시하는 경우에는 신호 제어부(600)에서 사용되는 클록은 LVDS 클록으로 통일된다.
한편, 도 8의 실시예에 따른 신호 제어부(600)는 정지 영상 신호가 입력되는 경우에는 도 10과 같이 동작한다.
PLL부(630)에서 제어 신호 생성부(640)로 전달된 클록은 동영상을 표시할 때 사용되는 클록과 동일한 주파수를 가지며, PLL부(630)에서 프레임 메모리(622)로 전달된 클록은 동영상을 표시할 때 사용되는 클록보다 낮은 주파수를 가진다.
정지 영상이므로 AD 보드(650)에서는 LVDS 데이터 및 LVDS 클록(LVDS CLK)을 신호 제어부(600)로 전달하지 않는다. 그 결과 LVDS 수신부(601)는 입력 신호가 없어 동작하지 않는다. 실시예에 따라서는 ACC부(612)도 입력되는 RGB 데이터가 없어 동작하지 않을 수 있다. 화상을 표시하기 위한 RGB 데이터는 프레임 메모리(622)에서 저장된 것을 사용한다. 이를 위하여 프레임 메모리(622)에는 동영상 때와 달리 클록(CLK2)이 입력되어야 한다.
정지 영상을 표시하는 것이므로 동영상을 표시하는 클록의 주파수(LVDS CLK)에 비하여 낮은 주파수의 클록(CLK2)으로 표시하더라도 문제가 없으며, 소비 전력이 감소되는 장점을 가진다.
낮은 주파수의 클록(CLK2)은 PLL부(630)에서 생성되며, 외부로부터 입력되는 오실레이터 클록에 기초하여 낮은 주파수의 클록(CLK2)을 생성한다.
그러므로 PLL부(630)에서는 기존 동영상에서 사용하던 클록(LVDS CLK)보다 낮은 주파수를 가지는 CLK2 클록을 생성하여 타이밍 컨트롤러(602)에 전달한다. 그 결과 정지 영상을 표시하는 데에는 낮은 주파수인 CLK2 클록이 사용된다.
이에 반하여, 제어 신호 생성부(640)에서 사용하는 제어 신호들은 동영상을 표시하는 LVDS 클록(LVDS CLK) 주파수에 맞추어 생성된다. 이는 PLL부(630)가 LVDS 클록(LVDS CLK) 및 낮은 주파수의 클록(CLK2)을 모두 생성하기 때문에 가능하다. 제어 신호 생성부(640)에서 생성되는 제어 신호를 정지 영상이 표시되는 낮은 주파수의 클록(CLK2)에 맞추어 생성하지 않는 이유는 제어 신호의 주파수를 낮추는 경우 패널이 충분히 충전할 수 없게 되어 플리커가 증가하기 때문이다. 이에 대해서는 도 15에서 도시하고 있다.
도 15에서의 가로축은 구동 주파수이며, 세로축은 플리커양을 나타낸다. 플리커양은 플리커에 취약한 특정 패턴을 기준으로 휘도 차이로 인하여 발생하는 플리커의 정도이다. 도 15에 따르면 구동 주파수가 낮아지는 경우에는 플리커가 증가하게 되며, 약 40Hz 이하인 경우에는 플리커 양이 10을 넘어 플리커로 인하여 화질이 매우 저하되는 문제가 발생할 수 있음을 알 수 있다.
그러므로 제어 신호의 주파수는 낮추지 않고 기존 주파수를 그대로 사용하는 것이 좋다. 또한, 동영상 모드와 정지 영상 모드를 반복하는 경우 구동 주파수가 변하는 것은 구동 주파수 간의 차이로 인하여 표시 문제가 발생할 수도 있어 본 발명의 실시예에서는 구동 주파수를 일정하게 유지시킨다.
이하에서는 도 11 및 도 12를 통하여 본 발명의 실시예에 따라서 제어 신호를 생성하는 방법에 대하여 살펴본다.
도 11 및 도 12는 본 발명의 실시예에 따른 표시 패널 보드에서 각각 동영상 및 정지영상에 따라 생성된 제어 신호를 도시한 파형도이다.
도 11에서는 도 9와 같이 동영상을 표시할 때 LVDS 수신부(601)로부터 LVDS 클록(LVDS CLK) 및 DE 신호를 입력받아 제어 신호 생성부(640)가 각 제어 신호(TP 신호, REV 신호, STV 신호. CPV 신호 및 OE 신호)를 생성하는 타이밍도를 도시하고 있다.
DE 신호에 따라서, 한 프레임마다 인가되는 STV 신호가 생성된다. 첫번째 DE 신호의 라이징 에지(rising edge)로부터 STV_R만큼의 시간 후에 STV 신호의 라이징 에지가 나타나며, 두번째 DE 신호의 라이징 에지로부터 STV_F만큼의 시간 후에 STV 신호의 폴링 에지(falling edge)가 나타난다.
데이터 구동부(500)에서 사용되는 인에이블 신호인 TP 신호는 DE 신호의 폴링 에지로부터 TP1_R시간 후에 라이징 에지가 나타나며, TP1_F 시간 후에 폴링 에지가 나타난다. TP 신호는 DE 신호 하나마다 하나씩 생성된다.
게이트 구동부(400)에서 사용되는 인에이블 신호인 CPV 신호는 첫번째 DE 신호의 라이징 에지로부터 CPV_R만큼의 시간 후에 라이징 에지가 나타나고, 두번째 DE 신호의 라이징 에지로부터 CVP_F만큼의 시간 후에 폴링 에지가 나타나며, 1H를 주기로 반복된다.
CPV 신호에 따라 출력되는 게이트 전압을 마스킹하는 신호인 OE 신호는 첫번째 DE의 폴링 에지로부터 OE_F만큼의 시간 후에 폴링 에지가 나타나며, 두번째 DE의 라이징 에지로부터 OE_R 만큼의 시간 후에 라이징 에지가 나타나고 1H를 주기로 반복된다.
극성 반전 신호인 REV 신호는 DE 신호의 라이징 에지로부터 KB_R 만큼의 시간 후에 라이징 에지가 나타나며, DE 신호의 폴링 에지로부터 KB_F 만큼의 시간 후에 폴링 에지가 나타난다.
여기서, STV_R, STV_F, TP1_R, TP1_F, CPV_R, CVP_F, OE_F, OE_R, KB_R 및 KB_F의 값은 패널의 특성에 따라서 다양한 값을 가질 수 있다.
도 11에서와 같이 동영상을 표시하는 경우에 생성되던 제어 신호는 정지 영상을 표시하는 경우에는 DE 신호가 전달되지 않아서 위와 같은 방식으로는 생성할 수 없다.
이에 본 발명의 실시예에서는 도 12와 같이 PLL부(630)로부터 입력된 LVDS 클록(LVDS CLK)을 이용하여 DE' 신호를 생성하고 생성된 DE' 신호에 맞추어 각 제어 신호(TP 신호, REV 신호, STV 신호. CPV 신호 및 OE 신호)를 생성한다. PLL부(630)로부터 입력된 LVDS 클록(LVDS CLK)은 동영상을 표시할 때 사용되는 클록과 같은 주파수를 가지므로 DE'의 신호가 동영상을 표시하는 DE 신호와 동일하며, 생성된 DE'을 따라서 생성된 각 제어 신호(TP 신호, REV 신호, STV 신호. CPV 신호 및 OE 신호)도 동일하게 생성된다.
도 11 및 도 12의 STV_R, STV_F, TP1_R, TP1_F, CPV_R, CVP_F, OE_F, OE_R, KB_R 및 KB_F의 값은 서로 동일하며, 패널의 특성에 따라서 다양한 값을 가질 수 있다.
이상과 같이 정지 영상을 표시할 때, AD 보드(650)는 동작시키지 않으므로 소비 전력이 줄어든다. 다만, 정지 영상을 표시하기 위해서는 프레임 메모리(622)를 추가하여야 하고, 프레임 메모리(622)를 동작시키기 때문에 소비 전력이 크게 감소하지 않을 수 있다. 이에 본 발명의 실시예에서는 정지 영상을 표시할 때 사용하는 구동 주파수를 낮출 수도 있도록 구현하여 소비전력을 한층 더 낮출 수 있도록 하였다.
본 발명에 따른 소비 전력에 대해서는 도 13에서 도시하고 있다.
도 13은 각 표시 패턴에 대하여 구동 주파수 별 소비 전력을 파악한 그래프이며, 도 14는 도 13에서 사용된 특정 표시 패턴을 도시한 도면이다.
도 13의 가로 축은 구동 주파수이고, 세로축은 소비 전력을 나타낸다. 도 13에서는 총 5개의 화상 패턴에 대하여 소비 전력을 비교하였으며, 구동 주파수가 낮아질수록 소비 전력이 줄어드는 것을 보여준다. 화이트만을 표시하는 경우가 블랙만을 표시하는 경우보다 소비 전력이 크며, Sub checker 패턴이나 checker 패턴은 도 14에서 도시하고 있는 패턴으로 적(R), 녹(G), 청(B) 및 블랙(Black)이 포함된 패턴이다.
도 13에서와 같이 구동 주파수를 낮춤에 의하여 소비 전력을 줄이는 것이 가능하지만, 도 15와 같이 구동 주파수가 낮아짐으로 인하여 플리커가 증가하는 문제가 있다.
그러므로 구동 주파수를 낮추는 데에는 한 개가 있으며, 실시예에 따라서는 40Hz 부근까지 낮출 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
300: 표시 패널 400: 게이트 구동부
500: 데이터 구동부 600: 신호 제어부
601: LVDS 수신부 602: 타이밍 컨트롤러
603: RSDS 송신부 611: EEPROM
612: ACC부 622: 프레임 메모리
623: 데이터 출력부 630: PLL부
633: LVDS 수신부 640: 제어 신호 생성부
650: AD 보드 651: AD 컨버터
652: 스케일러 653: LVDS 송신부
800: 계조 전압 생성부

Claims (18)

  1. 게이트선 및 데이터선을 포함하는 표시 패널;
    상기 게이트선에 연결되어 있는 게이트 구동부;
    상기 데이터선에 연결되어 있는 데이터 구동부;
    상기 표시 패널, 상기 게이트 구동부 및 상기 데이터 구동부를 제어하며, 프레임 메모리를 포함하는 타이밍 컨트롤러와 LVDS 수신부를 포함하는 신호 제어부; 및
    상기 LVDS 수신부에 대응하는 LVDS 송신부를 포함하는 AD 보드
    를 포함하며,
    상기 LVDS 송신부는 정지 영상인지 동영상인지를 나타내는 구별 신호를 상기 LVDS 수신부로 전달하고,
    정지 영상인 경우에 상기 신호 제어부는 상기 프레임 메모리를 사용하여 동일한 화상을 상기 표시 패널에 표시하도록 하고,
    상기 구별 신호는 LVDS 방식에 포함되어 있는 DE 신호, VSYNC 신호 및 HSYNC 신호 중 적어도 두 개의 신호의 관계를 이용하여 정지 영상임을 나타내며,
    상기 구별 신호는
    상기 VSYNC 신호 및 HSYNC 신호의 하이 구간이 중첩하거나,
    상기 DE 신호의 하이 구간과 상기 VSYNC 신호 및 HSYNC 신호의 하이 구간이 중첩함에 의하여 이루어지는 표시 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에서,
    상기 DE 신호의 하이 구간과 상기 VSYNC 신호 및 HSYNC 신호의 하이 구간이 중첩함에 의하여 이루어지는 상기 구별 신호와 함께 포함되어 있는 LVDS 데이터에는 정지 영상을 표시할 때 사용하기 위한 주파수 클록에 대한 데이터를 포함하는 표시 장치.
  7. 제1항에서,
    상기 신호 제어부는 정지 영상을 표시할 때에는 동영상을 표시할 때 사용하는 클록의 주파수보다 낮은 저주파수의 클록을 사용하여 상기 프레임 메모리를 동작시키는 표시 장치.
  8. 제7항에서,
    상기 신호 제어부는 외부로부터 오실레이터 클록을 입력받아 상기 저주파수의 클록을 생성하는 PLL부 및 제어 신호를 생성하는 제어 신호 생성부를 더 포함하는 표시 장치.
  9. 제8항에서,
    상기 PLL부는 동영상을 표시하는 경우에는 동작하지 않으며,
    정지 영상을 표시하는 경우에는 상기 PLL부에서 생성된 클록을 상기 타이밍 컨트롤러의 상기 프레임 메모리 및 상기 제어 신호 생성부로 전달하는 표시 장치.
  10. 제9항에서,
    상기 PLL부에서 상기 제어 신호 생성부로 전달된 클록은 동영상을 표시할 때 사용되는 클록과 동일한 주파수를 가지며,
    상기 PLL부에서 상기 프레임 메모리로 전달된 클록은 동영상을 표시할 때 사용되는 클록보다 낮은 주파수를 가지는 표시 장치.
  11. 정지 영상으로서 식별되는 정지 영상을 외부로부터 AD 보드로 입력받는 단계;
    상기 AD보드의 LVDS 송신부에서 정지 영상임을 나타내는 구별 신호를 신호 제어부로 전달하는 단계; 및
    신호 제어부에 포함된 프레임 메모리를 사용하여 정지 영상을 반복적으로 표시하는 단계
    를 포함하며,
    상기 구별 신호는 LVDS 방식에 포함되어 있는 DE 신호, VSYNC 신호 및 HSYNC 신호 중 적어도 두 개의 신호의 관계를 이용하여 정지 영상임을 나타내며,
    상기 구별 신호는
    상기 VSYNC 신호 및 HSYNC 신호의 하이 구간이 중첩하거나,
    상기 DE 신호의 하이 구간과 상기 VSYNC 신호 및 HSYNC 신호의 하이 구간이 중첩함에 의하여 이루어지는 표시 장치의 구동 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제11항에서,
    상기 DE 신호의 하이 구간과 상기 VSYNC 신호 및 HSYNC 신호의 하이 구간이 중첩함에 의하여 이루어지는 상기 구별 신호와 함께 포함되어 있는 LVDS 데이터에는 정지 영상을 표시할 때 사용하기 위한 주파수 클록에 대한 데이터를 포함하는 표시 장치의 구동 방법.
  17. 제11항에서,
    상기 신호 제어부에 형성된 프레임 메모리를 사용하여 정지 영상을 반복적으로 표시하는 단계에서는
    상기 신호 제어부가 정지 영상을 표시할 때 동영상을 표시할 때 사용하는 클록의 주파수보다 낮은 저주파수의 클록을 사용하여 상기 프레임 메모리를 동작시키는 표시 장치의 구동 방법.
  18. 제17항에서,
    상기 신호 제어부가 정지 영상을 표시할 때 생성되는 제어 신호는 동영상을 표시할 때 생성되는 제어 신호와 동일한 주파수를 가지도록 하는 표시 장치의 구동 방법.
KR1020110073538A 2011-07-25 2011-07-25 표시 장치 및 그 구동 방법 KR101859219B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110073538A KR101859219B1 (ko) 2011-07-25 2011-07-25 표시 장치 및 그 구동 방법
US13/344,198 US8766968B2 (en) 2011-07-25 2012-01-05 Display device and a driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110073538A KR101859219B1 (ko) 2011-07-25 2011-07-25 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20130012381A KR20130012381A (ko) 2013-02-04
KR101859219B1 true KR101859219B1 (ko) 2018-05-18

Family

ID=47596833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110073538A KR101859219B1 (ko) 2011-07-25 2011-07-25 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US8766968B2 (ko)
KR (1) KR101859219B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165518B2 (en) 2011-08-08 2015-10-20 Samsung Display Co., Ltd. Display device and driving method thereof
US9019188B2 (en) 2011-08-08 2015-04-28 Samsung Display Co., Ltd. Display device for varying different scan ratios for displaying moving and still images and a driving method thereof
US9183803B2 (en) 2011-10-26 2015-11-10 Samsung Display Co., Ltd. Display device and driving method thereof
US9299301B2 (en) 2011-11-04 2016-03-29 Samsung Display Co., Ltd. Display device and method for driving the display device
US9208736B2 (en) 2011-11-28 2015-12-08 Samsung Display Co., Ltd. Display device and driving method thereof
US9129572B2 (en) 2012-02-21 2015-09-08 Samsung Display Co., Ltd. Display device and related method
KR102203345B1 (ko) 2014-02-04 2021-01-18 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
JP2016066065A (ja) * 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
KR102297064B1 (ko) * 2014-09-12 2021-09-01 삼성전자주식회사 SoC 장치, 디스플레이 드라이버 및 이들을 포함하는 SoC 시스템
KR102253824B1 (ko) * 2015-01-13 2021-05-21 삼성디스플레이 주식회사 타이밍 컨트롤러 및 그것을 포함하는 표시 장치
KR20170031823A (ko) * 2015-09-11 2017-03-22 삼성디스플레이 주식회사 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템
JP6085739B1 (ja) * 2016-04-12 2017-03-01 株式会社セレブレクス 低消費電力表示装置
US20190057639A1 (en) * 2017-08-17 2019-02-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and driving method thereof
CN111625081A (zh) * 2019-02-28 2020-09-04 上海和辉光电有限公司 一种图像数据处理方法及设备
KR20220083421A (ko) 2020-12-11 2022-06-20 삼성전자주식회사 디스플레이 장치의 디스플레이 구동 집적 회로 및 이의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007228167A (ja) 2006-02-22 2007-09-06 Funai Electric Co Ltd パネル型映像表示装置および液晶テレビジョン
KR100840462B1 (ko) * 2006-01-31 2008-06-20 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 화상 표시 장치 전송 인터페이스
JP2010117612A (ja) 2008-11-14 2010-05-27 Funai Electric Co Ltd 表示装置及び表示方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327156A (en) * 1990-11-09 1994-07-05 Fuji Photo Film Co., Ltd. Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory
JPH04311238A (ja) 1991-04-09 1992-11-04 Toshiba Corp 入出力インターフェース装置
US5192999A (en) * 1991-04-25 1993-03-09 Compuadd Corporation Multipurpose computerized television
JP3734537B2 (ja) 1995-09-19 2006-01-11 シャープ株式会社 アクティブマトリクス型液晶表示装置及びその駆動方法
KR100319196B1 (ko) 1999-04-09 2001-12-29 윤종용 액정 패널을 갖는 평판 디스플레이 시스템
JP3749147B2 (ja) 2001-07-27 2006-02-22 シャープ株式会社 表示装置
JP4271414B2 (ja) 2001-09-25 2009-06-03 シャープ株式会社 画像表示装置および表示駆動方法
JP3638271B2 (ja) 2002-07-23 2005-04-13 沖電気工業株式会社 情報処理装置
KR20040102918A (ko) 2003-05-30 2004-12-08 삼성전자주식회사 액정 표시 장치의 구동 장치
KR100551735B1 (ko) 2003-08-01 2006-02-13 비오이 하이디스 테크놀로지 주식회사 액정표시장치 구동회로
JP4311238B2 (ja) 2004-03-12 2009-08-12 富士ゼロックス株式会社 画像処理装置およびそのデータ伝送方法
JP4713427B2 (ja) * 2006-03-30 2011-06-29 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置の駆動装置及び方法
TWI348671B (en) 2006-08-16 2011-09-11 Au Optronics Corp A circuit for driving an lcd panel and a method thereof
US20080091974A1 (en) 2006-10-11 2008-04-17 Denso Corporation Device for controlling a multi-core CPU for mobile body, and operating system for the same
KR20080040281A (ko) 2006-11-02 2008-05-08 삼성전자주식회사 디스플레이 시스템 및 이의 구동방법
DE202007018449U1 (de) * 2007-11-02 2008-10-02 Fujitsu Siemens Computers Gmbh Elektronisches Gerät, Computer und Anordnung
KR101286541B1 (ko) 2008-05-19 2013-07-23 엘지디스플레이 주식회사 액정표시장치
KR100986041B1 (ko) 2008-10-20 2010-10-07 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템
CN102074207B (zh) * 2009-11-20 2013-02-06 群康科技(深圳)有限公司 液晶显示器
KR101685590B1 (ko) * 2010-05-18 2016-12-13 삼성디스플레이 주식회사 입체 영상 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840462B1 (ko) * 2006-01-31 2008-06-20 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 화상 표시 장치 전송 인터페이스
JP2007228167A (ja) 2006-02-22 2007-09-06 Funai Electric Co Ltd パネル型映像表示装置および液晶テレビジョン
JP2010117612A (ja) 2008-11-14 2010-05-27 Funai Electric Co Ltd 表示装置及び表示方法

Also Published As

Publication number Publication date
US8766968B2 (en) 2014-07-01
KR20130012381A (ko) 2013-02-04
US20130027379A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
KR101859219B1 (ko) 표시 장치 및 그 구동 방법
JP7109173B2 (ja) フレームレートの変更が可能な表示装置
US8928639B2 (en) Display device and driving method thereof
US8810479B2 (en) Multi-panel display device configured to align multiple flat panel display devices for representing a single image and method of driving the same
JP4880916B2 (ja) 平板表示装置
CN110010092B (zh) 显示接口装置
KR101611921B1 (ko) 영상 표시장치의 구동장치와 그 구동방법
KR101891710B1 (ko) 클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
US20100128020A1 (en) Multi-panel display device and method of driving the same
JP7007154B2 (ja) 表示装置及びその駆動方法
US8379002B2 (en) Data transmitting device and flat plate display using the same
KR101341028B1 (ko) 표시 장치
CN106486046A (zh) 显示装置及其驱动方法
KR101607155B1 (ko) 표시 장치 및 이의 구동 방법
KR20160087456A (ko) 타이밍 컨트롤러 및 그것을 포함하는 표시 장치
US9054939B2 (en) Method of processing data and a display apparatus performing the method
US20100309182A1 (en) Display apparatus and method of driving the same
US20080024474A1 (en) Driving device and display apparatus having the same
US20150138259A1 (en) Driving device for driving display unit
US11495164B2 (en) Display apparatus
KR20160116262A (ko) 데이터 구동회로, 그것을 포함하는 표시 장치 및 그것의 동작 방법
KR101726628B1 (ko) 영상 표시장치의 구동장치와 그 구동방법
KR20090053587A (ko) 액정표시장치의 구동회로 및 구동방법
KR20180024425A (ko) 표시 장치 및 그의 구동 방법
JP2008152023A (ja) 表示ドライバ、ブリッジ回路、電気光学装置及び電子機器

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right