KR20170031823A - 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템 - Google Patents

표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템 Download PDF

Info

Publication number
KR20170031823A
KR20170031823A KR1020150128888A KR20150128888A KR20170031823A KR 20170031823 A KR20170031823 A KR 20170031823A KR 1020150128888 A KR1020150128888 A KR 1020150128888A KR 20150128888 A KR20150128888 A KR 20150128888A KR 20170031823 A KR20170031823 A KR 20170031823A
Authority
KR
South Korea
Prior art keywords
image data
data
frame image
frame
mode
Prior art date
Application number
KR1020150128888A
Other languages
English (en)
Inventor
안광수
박보윤
김홍규
조정환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150128888A priority Critical patent/KR20170031823A/ko
Priority to US15/139,821 priority patent/US20170076644A1/en
Publication of KR20170031823A publication Critical patent/KR20170031823A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 표시 패널, 및 외부로부터 제어 신호, 영상 데이터 및 제1 모드 또는 제2 모드 중 어느 하나에 대한 정보를 포함하는 모드 선택 신호를 수신하고, 게이트 제어 신호, 데이터 제어 신호, 및 변환 영상 데이터를 출력하는 타이밍 컨트롤러를 포함하고, 상기 타이밍 컨트롤러는 n+1번째 프레임에서 상기 모드 선택 신호가 상기 제1 모드에 대한 정보를 포함하는 경우 상기 영상 데이터 중 n+1번째 프레임 이전에 저장된 제1 프레임 영상 데이터를 유지하고, 상기 모드 선택 신호가 상기 제2 모드에 대한 정보를 포함하는 경우 상기 영상 데이터 중 n+1번째 프레임 동안 입력되는 제2 프레임 영상 데이터를 저장하는 메모리부, 및 상기 제1 프레임 영상 데이터 및 상기 제2 프레임 영상 데이터 중 상기 메모리부에 저장된 어느 하나의 데이터가 포함하는 화소 데이터들을 재배열하여 상기 변환 영상 데이터를 출력하는 영상 데이터 변환부를 포함한다.

Description

표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템 {DISPLAY DEVICE, METHOD OF DRIVING THE DISPLAY DEVICE, AND IMAGE DISPLAY SYSTEM}
본 발명은 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템에 관한 것으로, 좀 더 상세하게는 저전력 및 저비용으로 구현 가능한 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템에 관한 것이다.
기존의 브라운관을 대체하여 액정 표시 장치, 전기 영동 표시 장치, 유기발광 표시장치 등의 표시 장치가 많이 사용되고 있다. 표시 장치는 표시 패널, 게이트 드라이버, 및 데이터 드라이버를 포함한다. 표시 패널은 게이트 라인, 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인에 연결된 화소를 포함한다.
본 발명의 목적은 저전력 및 저비용으로 구현 가능한 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템을 제공하는 데 있다.
본 발명의 실시예에 따른 표시 장치는 제1 방향으로 연장하는 복수의 데이터 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수의 게이트 라인들, 및 화소들을 포함하는 표시 패널, 외부로부터 제어 신호, 영상 데이터 및 정지 영상 모드인 제1 모드 또는 동영상 모드인 제2 모드 중 어느 하나에 대한 정보를 포함하는 모드 선택 신호를 수신하고, 게이트 제어 신호, 데이터 제어 신호, 및 변환 영상 데이터를 출력하는 타이밍 컨트롤러, 상기 게이트 제어 신호에 기초하여 게이트 신호를 생성하고, 상기 게이트 신호를 상기 게이트 라인들에 출력하는 게이트 드라이버, 및 상기 데이터 제어 신호에 기초하여 상기 변환 영상 데이터가 변환된 데이터 전압을 상기 데이터 라인들에 출력하는 데이터 드라이버를 포함하고, 상기 타이밍 컨트롤러는 n+1번째 프레임(n은 양의 정수)에서 상기 모드 선택 신호가 상기 제1 모드에 대한 정보를 포함하는 경우 상기 영상 데이터 중 n+1번째 프레임 이전에 저장된 제1 프레임 영상 데이터를 유지하고, 상기 모드 선택 신호가 상기 제2 모드에 대한 정보를 포함하는 경우 상기 영상 데이터 중 n+1번째 프레임 동안 입력되는 제2 프레임 영상 데이터를 저장하는 메모리부, 및 상기 제1 프레임 영상 데이터 및 상기 제2 프레임 영상 데이터 중 상기 메모리부에 저장된 어느 하나의 데이터가 포함하는 화소 데이터들을 재배열하여 상기 변환 영상 데이터를 출력하는 영상 데이터 변환부를 포함할 수 있다.
상기 제1 프레임 영상 데이터 및 상기 제2 프레임 영상 데이터는 하나의 프레임에 대응하는 데이터일 수 있다.
상기 화소들은 상기 제1 방향 및 상기 제2 방향을 따라 매트리스 형상으로 배열되고, 상기 화소들은 상기 제2 방향을 따라 배열된 제1 화소 그룹들 및 상기 제1 방향을 따라 배열된 제2 화소 그룹들로 정의되고, 상기 제1 화소 그룹들 각각은 상기 제1 방향을 따라 나란히 배열된 화소들을 포함하고, 상기 제2 화소 그룹들 각각은 상기 제2 방향을 따라 나란히 배열된 화소들을 포함하고, 상기 영상 데이터 내에서 상기 제1 화소 그룹들에 대응하는 데이터가 순차적으로 배열되고, 상기 변환 영상 데이터 내에서 상기 제2 화소 그룹들에 대응하는 데이터가 순차적으로 배열될 수 있다.
상기 영상 데이터 변환부는 상기 제1 프레임 영상 데이터 및 상기 제2 프레임 영상 데이터 중 상기 메모리부에 저장된 어느 하나의 데이터로부터 상기 제2 화소그룹들 각각에 대응하는 데이터를 순차적으로 추출하여 상기 변환 영상 데이터를 생성할 수 있다.
상기 제1 화소 그룹들 각각에 포함되는 화소 데이터들의 수는 상기 제2 화소 그룹들 각각에 포함되는 화소 데이터들의 수보다 클 수 있다.
상기 제1 프레임 영상 데이터와 상기 제2 프레임 영상 데이터가 실질적으로 동일한 경우, 상기 타이밍 컨트롤러는 상기 제1 모드에 대한 정보를 포함하는 상기 모드 선택 신호를 수신하고, 상기 제1 프레임 영상 데이터와 상기 제2 프레임 영상 데이터가 상이한 경우, 상기 타이밍 컨트롤러는 상기 제2 모드에 대한 정보를 포함하는 상기 모드 선택 신호를 수신할 수 있다.
상기 타이밍 컨트롤러는 상기 영상 데이터 및 상기 모드 선택 신호를 수신하는 영상 데이터 수신부를 더 포함하고, 상기 영상 데이터 수신부는 n+1번째 프레임 동안 상기 제1 모드에 대한 정보를 포함하는 상기 모드 선택 신호가 입력되면 상기 제2 프레임 영상 데이터를 수신하지 않고, n+1번째 프레임 동안 상기 제2 모드에 대한 정보를 포함하는 상기 모드 선택 신호가 입력되면 상기 제2 프레임 영상 데이터를 수신할 수 있다.
상기 메모리부는 상기 영상 데이터 수신부가 수신하는 상기 영상 데이터를 저장할 수 있다.
상기 영상 데이터 수신부가 n+1번째 프레임 동안 상기 제2 프레임 영상 데이터를 수신하지 않는 경우, 상기 메모리부는 n+1번째 프레임 이전에 상기 영상 데이터 수신부에 입력된 상기 제1 프레임 영상 데이터를 저장하고, 상기 영상 데이터 수신부가 n+1번째 프레임 동안 상기 제2 프레임 영상 데이터를 수신하는 경우, 상기 메모리부는 상기 제2 프레임 영상 데이터를 저장할 수 있다.
상기 화소들 각각은 상기 제1 방향과 나란한 제1 폭 및 상기 제2 방향과 나란한 제2 폭을 갖고 상기 제1 폭은 상기 제2 폭보다 작을 수 있다.
상기 데이터 라인들 중 서로 인접한 두 개의 데이터 라인 사이의 거리는 제1 거리를 갖고, 상기 게이트 라인들 중 서로 인접한 두 개의 게이트 라인 사이의 거리는 상기 제1 거리보다 작은 제2 거리를 가질 수 있다.
본 발명의 일 실시예에 따른 복수의 데이터 라인들, 및 복수의 게이트 라인들, 및 화소들을 포함하는 표시 패널을 갖는 표시 장치의 구동 방법은 외부로부터 제어 신호, 영상 데이터 및 정지 영상 모드인 제1 모드 선택 신호 또는 동영상 모드인 제2 모드 선택 신호 중 어느 하나를 수신하는 단계, n+1번째 프레임 동안 상기 제1 모드 선택 신호가 입력되는 경우, 상기 영상 데이터 중 n+1번째 프레임 이전에 저장된 제1 프레임 영상 데이터를 유지하고, n+1번째 프레임 동안 상기 제2 모드 선택 신호가 입력되는 경우, 상기 영상 데이터 중 n+1번째 프레임 동안 입력되는 제2 프레임 영상 데이터를 메모리에 저장하는 메모리 저장 단계, 상기 제1 프레임 영상 데이터와 상기 제2 프레임 영상 데이터 중 상기 메모리에 저장된 어느 하나의 데이터가 포함하는 화소 데이터들을 재배열하여 변환 영상 데이터를 생성하는 단계, 및 데이터 제어 신호에 기초하여 상기 변환 영상 데이터가 변환된 데이터 전압을 상기 데이터 라인들에 출력하는 단계를 포함할 수 있다.
상기 화소들은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 매트리스 형상으로 배열되고, 상기 화소들은 상기 제2 방향을 따라 배열된 제1 화소 그룹들 및 상기 제1 방향을 따라 배열된 제2 화소 그룹들로 정의되고, 상기 제1 화소 그룹들 각각은 상기 제1 방향을 따라 나란히 배열된 화소들을 포함하고, 상기 제2 화소 그룹들 각각은 상기 제2 방향을 따라 나란히 배열된 화소들을 포함하고, 상기 영상 데이터 내에서 상기 제1 화소 그룹들에 대응하는 데이터가 순차적으로 배열되고, 상기 변환 영상 데이터 내에서 상기 제2 화소 그룹들에 대응하는 데이터가 순차적으로 배열될 수 있다.
상기 영상 데이터를 수신하는 단계는 상기 제1 모드 선택 신호가 입력되는 경우 상기 제2 프레임 영상 데이터를 수신하지 않고, 상기 제2 모드 선택 신호가 입력되는 경우 상기 제2 프레임 영상 데이터를 수신할 수 있다.
상기 메모리 저장 단계에서 상기 메모리에는 상기 영상 데이터 중 수신된 데이터가 저장되고, n+1번째 프레임 동안 상기 제2 프레임 영상 데이터가 수신되지 않는 경우, 상기 메모리에는 n+1번째 프레임 이전에 입력된 상기 제1 프레임 영상 데이터가 저장되고, n+1번째 프레임 동안 상기 제2 프레임 영상 데이터가 수신되는 경우, 상기 메모리에는 상기 제2 프레임 영상 데이터가 저장될 수 있다.
본 발명의 일 실시예에 따른 영상 표시 시스템은 제1 방향으로 연장하는 복수의 데이터 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수의 게이트 라인들, 및 화소들을 포함하는 표시 패널, 제어 신호, 영상 데이터 및 정지 영상 모드인 제1 모드 또는 동영상 모드인 제2 모드 중 어느 하나에 대한 정보를 포함하는 모드 선택 신호를 출력하는 그래픽 제어부, 상기 제어 신호, 상기 영상 데이터 및 상기 모드 선택 신호를 수신하고, 게이트 제어 신호, 데이터 제어 신호, 및 변환 영상 데이터를 출력하는 타이밍 컨트롤러, 상기 게이트 제어 신호에 기초하여 게이트 신호를 생성하고, 상기 게이트 신호를 상기 게이트 라인들에 출력하는 게이트 드라이버, 및 상기 데이터 제어 신호에 기초하여 상기 변환 영상 데이터가 변환된 데이터 전압을 상기 데이터 라인들에 출력하는 데이터 드라이버를 포함하고, 상기 타이밍 컨트롤러는 n+1번째 프레임(n은 양의 정수)에서 상기 모드 선택 신호가 상기 제1 모드에 대한 정보를 포함하는 경우 상기 영상 데이터 중 n+1번째 프레임 이전에 저장된 제1 프레임 영상 데이터를 유지하고, 상기 모드 선택 신호가 상기 제2 모드에 대한 정보를 포함하는 경우 상기 영상 데이터 중 n+1번째 프레임 동안 입력되는 제2 프레임 영상 데이터를 저장하는 메모리부, 및 상기 제1 프레임 영상 데이터 및 상기 제2 프레임 영상 데이터 중 상기 메모리부에 저장된 어느 하나의 데이터가 포함하는 화소 데이터들을 재배열하여 상기 변환 영상 데이터를 출력하는 영상 데이터 변환부를 포함할 수 있다.
상기 그래픽 제어부는 상기 영상 데이터 및 상기 제어 신호를 제공하는 중앙 처리 장치, 상기 영상 데이터 중 상기 제1 프레임 영상 데이터와 상기 제2 프레임 영상 데이터를 비교하여 상기 제1 모드 또는 상기 제2 모드를 선택하고, 선택된 모드에 대한 정보를 포함하는 상기 모드 선택 신호를 출력하는 모드 선택부, 및 상기 모드 선택 신호를 수신하고, 상기 모드 선택 신호가 상기 제1 모드에 대한 정보를 포함하는 경우 상기 제2 프레임 영상 데이터를 출력하지 않고, 상기 모드 선택 신호가 상기 제2 모드에 대한 정보를 포함하는 경우 상기 제2 프레임 영상 데이터를 출력하는 영상 데이터 송신부를 포함할 수 있다.
상기 모드 선택부는 상기 제1 프레임 영상 데이터와 상기 제2 프레임 영상 데이터가 실질적으로 동일한 경우 상기 제1 모드에 대한 정보를 포함하는 상기 모드 선택 신호를 출력하고, 상기 제1 프레임 영상 데이터와 상기 제2 프레임 영상 데이터가 상이한 경우 상기 제2 모드에 대한 정보를 포함하는 상기 모드 선택 신호를 출력할 수 있다.
상기 화소들은 상기 제1 방향 및 상기 제2 방향을 따라 매트리스 형상으로 배열되고, 상기 화소들은 상기 제2 방향을 따라 배열된 제1 화소 그룹들 및 상기 제1 방향을 따라 배열된 제2 화소 그룹들로 정의되고, 상기 제1 화소 그룹들 각각은 상기 제1 방향을 따라 나란히 배열된 화소들을 포함하고, 상기 제2 화소 그룹들 각각은 상기 제2 방향을 따라 나란히 배열된 화소들을 포함하고, 상기 영상 데이터 내에서 상기 제1 화소 그룹들에 대응하는 데이터가 순차적으로 배열되고, 상기 변환 영상 데이터 내에서 상기 제2 화소 그룹들에 대응하는 데이터가 순차적으로 배열될 수 있다.
상기 영상 데이터 변환부는 상기 제1 프레임 영상 데이터 및 상기 제2 프레임 영상 데이터 중 상기 메모리부에 저장된 어느 하나의 데이터로부터 상기 제2 화소그룹들 각각에 대응하는 데이터를 순차적으로 추출하여 상기 변환 영상 데이터를 생성할 수 있다.
본 발명에 따르면, 표시 장치 및 영상 표시 시스템은 패널 셀프 리프레쉬 기능을 통해 전력 소모를 감소할 수 있다. 또한, 추가적인 메모리 없이 화소 데이터들을 재배열할 수 있어 표시 장치 및 영상 표시 시스템의 제조 비용이 감소될 수 있다.
도 1은 본 발명의 실시예에 따른 영상 표시 시스템의 개략적인 블록도이다.
도 2는 도 1에 도시된 하나의 화소의 등가 회로도이다.
도 3은 도 1에 도시된 그래픽 제어부의 내부 블록도이다.
도 4는 도 1에 도시된 타이밍 컨트롤러의 내부 블록도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다.
도 6은 본 발명의 일 실시예에 따른 영상 데이터를 도시한 블록도이다.
도 7은 본 발명의 일 실시예에 따른 변환 영상 데이터를 도시한 블록도이다.
도 8은 본 발명의 일 실시예에 따른 타이밍 컨트롤러 내부의 동작 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였다.
도 1은 본 발명의 실시예에 따른 영상 표시 시스템의 개략적인 블록도이고, 도 2는 도 1에 도시된 하나의 화소의 등가 회로도이다.
도 1 및 도 2를 참조하면, 영상 표시 시스템(IDS)은 표시 장치(DD) 및 그래픽 제어부(200)를 포함할 수 있다.
영상 표시 시스템(IDS)의 일 예로 텔레비전, 노트북 컴퓨터, 일체형 컴퓨터 등과 같은 영상 표시 시스템, 자동차에 제공되는 중앙정보 디스플레이(center information display, CID), 손목 시계형 전자 기기, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 게임기, 태블릿 PC, 스마트폰, 자동차 네이게이션 유닛, 카메라와 같은 중소형 영상 표시 시스템 등이 있을 수 있다.
표시 장치(DD)는 표시 패널(100), 타이밍 컨트롤러(300), 게이트 드라이버(400), 및 데이터 드라이버(500)를 포함할 수 있다.
표시 패널(100)은 유기발광 표시패널(organic light emitting display panel), 액정표시패널(liquid crystal display panel), 플라즈마 표시패널(plasma display panel), 전기영동 표시패널(electrophoretic display panel), 및 일렉트로웨팅 표시패널(electro-wetting display panel)등의 다양한 표시패널을 포함할 수 있다. 본 실시예에서는 표시 패널(100)이 액정 표시 패널인 경우를 예로 들어 설명한다.
표시 패널(100)은 제1 기판(110), 제1 기판(110)에 마주하는 제2 기판(120), 및 제1 기판(110)과 제2 기판(120) 사이에 배치된 액정층(130)을 포함할 수 있다. 액정층(130)은 제1 기판(110) 및 제2 기판(120) 사이에 형성된 전계에 따라 배열 상태가 변경되는 복수의 액정 분자들을 포함할 수 있다.
표시 패널(100)은 복수의 데이터 라인들(D1~Dm), 및 복수의 게이트 라인들(G1~Gn)을 포함할 수 있다. 복수의 데이터 라인들(D1~Dm)은 제1 방향(DR1)으로 연장하고, 복수의 게이트 라인들(G1~Gn)은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장할 수 있다. 복수의 데이터 라인들(D1~Dm), 및 복수의 게이트 라인들(G1~Gn)은 화소 영역들을 정의하며, 화소 영역들 각각에는 영상을 표시하는 화소(PX)가 구비될 수 있다. 도 1에는 제1 데이터 라인(D1)과 제1 게이트 라인(G1)에 연결된 화소(PX)를 일 예로 도시하였다.
화소(PX)는 게이트 라인들(G1~Gn)에 연결된 박막트랜지스터(TR), 박막트랜지스터(TR)에 연결된 액정 커패시터(liquid crystal capacitor)(Clc) 및 액정 커패시터(Clc)에 병렬 연결된 스토리지 커패시터(storage capacitor)(Cst)를 포함할 수 있다. 스토리지 커패시터(Cst)는 필요에 따라 생략할 수 있다.
박막트랜지스터(TR)는 제1 기판(110)에 구비될 수 있다. 박막트랜지스터(TR)의 제1 전극은 제1 게이트 라인(G1)과 연결되어 있고, 제2 전극은 제1 데이터 라인(D1)과 연결되어 있으며, 제3 전극은 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)와 연결될 수 있다.
액정 커패시터(Clc)는 제1 기판(110)에 구비된 화소 전극(PE)과 제2 기판(120)에 구비된 공통 전극(CE)을 두 단자로 하며, 화소 전극(PE)과 공통 전극(CE) 사이의 액정층(130)은 유전체로서 기능한다. 화소 전극(PE)은 박막트랜지스터(TR)와 연결될 수 있다. 공통 전극(CE)은 제2 기판(120)에 전면적으로 형성되며 공통 전압을 수신할 수 있다. 도 2에서와는 달리 공통 전극(CE)이 제1 기판(110)에 구비되는 경우도 있으며 이때에는 화소 전극(PE) 및 공통 전극(CE) 중 적어도 하나는 슬릿을 구비할 수 있다.
화소(PX)는 주요색(primary color) 중 하나 또는 혼합색 중 하나를 표시할 수 있다. 상기 주요색은 레드, 그린, 블루, 및 화이트를 포함할 수 있고, 상기 혼합색은 옐로우, 시안, 마젠타 등 다양한 색상을 포함할 수 있다. 화소(PX)는 상기 주요색 또는 상기 혼합색 중 하나를 나타내는 컬러 필터(CF)를 더 포함할 수 있다. 도 2에는 컬러 필터(CF)가 제2 기판(120)에 구비된 것을 일 예로 도시하였으나, 이에 제한되는 것은 아니고, 컬러 필터(CF)는 제1 기판(110)에 구비될 수 있다.
타이밍 컨트롤러(300)는 표시 장치(DD) 외부의 그래픽 제어부(200)로부터 영상 데이터(RGB), 제어 신호들(DE, Hsync, Vsync, MCLK), 및 모드 선택 신호(PSR)를 수신할 수 있다.
제어 신호(DE, Hsync, Vsync, MCLK)는 프레임 구별 신호인 수직 동기 신호(Vsync), 행 구별 신호인 수평 동기 신호(Hsync), 데이터가 들어오는 구역을 표시하기 위한 데이터 인에이블 신호(DE) 및 메인 클록 신호(MCLK)를 포함할 수 있다.
타이밍 컨트롤러(300)는 영상 데이터(RGB)를 데이터 드라이버(500)의 사양에 맞도록 변환하고, 변환된 변환 영상 데이터(DATA)를 데이터 드라이버(500)에 출력한다. 타이밍 컨트롤러(300)는 게이트 제어 신호(GS1) 및 데이터 제어 신호(DS1)를 생성한다. 타이밍 컨트롤러(300)는 게이트 제어 신호(GS1)를 게이트 드라이버(400)에 출력하고, 데이터 제어 신호(DS1)를 데이터 드라이버(500)에 출력한다.
게이트 제어 신호(GS1)는 상기 게이트 드라이버(400)를 구동하기 위한 신호이고, 데이터 제어 신호(DS1)는 데이터 드라이버(500)를 구동하기 위한 신호이다.
게이트 드라이버(400)는 게이트 제어 신호(GS1)에 기초하여 게이트 신호를 생성하고, 게이트 신호를 게이트 라인들(G1~Gn)에 출력한다. 게이트 제어 신호(GS1)는 주사 시작을 지시하는 주사 시작 신호와 게이트 온 전압의 출력 주기를 제어하는 적어도 하나의 클록 신호, 및 게이트 온 전압의 지속 시간을 한정하는 출력 인에이블 신호를 포함할 수 있다.
데이터 드라이버(500)는 데이터 제어 신호(DS1)에 기초하여 변환 영상 데이터(DATA)에 따른 계조 전압을 생성하고, 이를 데이터 전압으로 데이터 라인들(D1~Dm)에 출력한다. 데이터 전압은 공통 전압에 대하여 양의 값을 갖는 정극성 데이터 전압과 음의 값을 갖는 부극성 데이터 전압을 포함할 수 있다. 데이터 제어 신호(DS1)은 변환 영상 데이터(DATA)가 데이터 드라이버(500)로 전송되는 것의 시작을 알리는 수평 시작 신호, 상기 데이터 라인들(D1~Dm)에 데이터 전압을 인가하라는 로드 신호, 및 공통 전압에 대해 데이터 전압의 극성을 반전시키는 반전 신호를 포함할 수 있다.
도 3은 도 1에 도시된 그래픽 제어부의 내부 블록도이다.
도 1 및 도 3을 참조하면, 그래픽 제어부(200)는 중앙 처리 장치(210), 모드 선택부(220) 및 영상 데이터 송신부(230)를 포함할 수 있다.
중앙 처리 장치(210)는 영상 데이터(RGB) 및 제어 신호(DE, Hsync, Vsync, MCLK)를 생성한다. 중앙 처리 장치(210)는 CPU(Central processing unit) 또는 AP(Application processor)로서 구현될 수 있으나, 이에 제한되는 것은 아니다. 중앙 처리 장치(210)는 영상 데이터(RGB)를 모드 선택부(220) 및 영상 데이터 송신부(230)로 출력할 수 있다. 중앙 처리 장치(210)는 제어 신호(DE, Hsync, Vsync, MCLK)를 타이밍 컨트롤러(300)로 출력할 수 있다. 이와 달리, 본 발명의 다른 실시예에서 제어 신호(DE, Hsync, Vsync, MCLK)는 영상 데이터 송신부(230)를 거쳐 타이밍 컨트롤러(300)로 출력될 수도 있다.
모드 선택부(220)는 중앙 처리 장치(210)로부터 영상 데이터(RGB)를 수신한다. 모드 선택부(220)는 n번째 프레임에 해당하는 제1 프레임 영상 데이터와 n+1번째 프레임에 해당하는 제2 프레임 영상 데이터를 비교하여 모드 선택 신호(PSR)를 영상 데이터 송신부(230) 및 타이밍 컨트롤러(300)로 출력한다.
제1 프레임 영상 데이터와 제2 프레임 영상 데이터가 실질적으로 동일한 경우, 모드 선택부(220)는 수신된 영상 데이터(RGB)를 정지 영상으로 판단하고, 정지 영상 모드인 제1 모드에 대한 정보를 포함하는 제1 모드 선택 신호(PSR1)를 출력한다. 제1 프레임 영상 데이터와 제2 프레임 영상 데이터가 상이한 경우, 모드 선택부(220)는 수신된 영상 데이터(RGB)를 동영상으로 판단하고, 동영상 모드인 제2 모드에 대한 정보를 포함하는 제2 모드 선택 신호(PSR2)를 출력한다.
영상 데이터 송신부(230)는 모드 선택부(220)로부터 모드 선택 신호(PSR)을 수신하고, 이에 응답하여 영상 데이터(RGB)를 타이밍 컨트롤러(300)로 출력할 수 있다.
예를 들어, 영상 데이터 송신부(230)가 제1 모드 선택 신호(PSR1)를 수신한 경우, 영상 데이터 송신부(230)는 동작을 멈출 수 있다. 즉, 영상 데이터 송신부(230)는 영상 데이터(RGB)를 타이밍 컨트롤러(300)로 제공하지 않을 수 있다. 영상 데이터 송신부(230)가 제2 모드 선택 신호(PSR2)를 수신한 경우, 영상 데이터 송신부(230)는 타이밍 컨트롤러(300)로 영상 데이터(RGB)를 송신할 수 있다. 즉, n번째 프레임에 해당하는 제1 프레임 영상 데이터와 n+1번째 프레임에 해당하는 제2 프레임 영상 데이터가 동일한 경우, 영상 데이터 송신부(230)는 동작을 멈출 수 있고, 그 결과 전력 소모가 감소될 수 있다. 도 4는 도 1에 도시된 타이밍 컨트롤러의 내부 블록도이다.
도 3 및 도 4를 참조하면, 타이밍 컨트롤러(300)는 영상 데이터 수신부(310), 메모리부(320), 영상 데이터 변환부(330) 및 타이밍 로직부(340)를 포함할 수 있다.
이하에서는 설명의 편의를 위해, n번째 프레임 동안 영상 데이터 송신부(230)에 입력되는 영상 데이터(RGB)를 제1 프레임 영상 데이터로 정의하고, n+1번째 프레임 동안 영상 데이터 송신부(230)에 입력되는 영상 데이터(RGB)를 제2 프레임 영상 데이터로 정의한다. 제1 프레임 영상 데이터는 n번째 프레임에 대응하는 데이터일 수 있고, 제2 프레임 영상 데이터는 n+1번째 프레임에 대응하는 데이터일 수 있다.
영상 데이터 수신부(310)는 영상 데이터 송신부(230)로부터 제공되는 영상 데이터(RGB)를 수신한다. 영상 데이터 수신부(310)는 제1 모드 선택 신호(PSR1)가 입력될 때, 영상 데이터 송신부(230)로부터 영상 데이터(RGB)를 수신하지 않을 수 있다. 또한, 영상 데이터 수신부(310)는 제2 모드 선택 신호(PSR2)가 입력될 때, 영상 데이터 송신부(230)로부터 영상 데이터(RGB)를 수신할 수 있다. 영상 데이터 수신부(310)는 제2 모드 선택 신호(PSR2)에 응답하여 입력된 영상 데이터(RGB)를 메모리부(320)에 제공할 수 있다. 예컨대, n+1번째 프레임 동안 영상 데이터 수신부(310)가 제2 프레임 영상 데이터와 제2 모드 선택 신호(PSR2)를 수신한 경우, 영상 데이터 수신부(310)는 제2 프레임 영상 데이터를 메모리부(320)에 제공할 수 있다.
메모리부(320)는 하나의 프레임에 대응하는 데이터를 저장할 수 있다. 메모리부(320)는 디램과 같은 휘발성 메모리 소자 또는 플래쉬 메모리와 같은 비휘발성 메모리 소자를 포함할 수 있다. 메모리부(320)는 DRAM, PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리, NAND 플래쉬 메모리, 그리고 퓨전 플래시 메모리(예를 들면, SRAM 버퍼와 NAND 플래시 메모리 및 NOR 인터페이스 로직이 결합된 메모리) 등으로 구성될 수 있다. 하지만, 이에 제한되는 것은 아니다.
n번째 프레임 동안, 영상 데이터 수신부(310)가 제2 모드 선택 신호(PSR2)와 영상 데이터(RGB)를 수신한다. 영상 데이터 수신부(310)에 제2 모드 선택 신호(PSR2)가 입력되기 때문에, 메모리부(320)에는 제1 프레임 영상 데이터가 저장될 수 있다.
n+1번째 프레임 동안, 영상 데이터 수신부(310)는 제1 모드 선택 신호(PSR1)를 수신할 수 있다. 이 때, 제1 모드 선택 신호(PSR1)에 의해 영상 데이터 송신부(230)가 동작을 멈추기 때문에, 영상 데이터 수신부(310)는 n+1번째 프레임 동안 영상 데이터 송신부(230)에 입력되는 영상 데이터(RGB)를 수신하지 않는다. 상기 예에 따르면 n번째 프레임과 n+1번째 프레임에 대응하는 제1 프레임 영상 데이터와 제2 프레임 영상 데이터가 동일하다. 따라서, 타이밍 컨트롤러(300)는 n+1번째 프레임 동안 메모리부(320)에 저장된 제1 프레임 영상 데이터에 대응하는 변환 영상 데이터(DATA)를 출력할 수 있다. 이를 패널 셀프 리프레쉬(panel self refresh) 기능이라 한다.
앞서 설명한 예와 달리, n+1번째 프레임 동안, 영상 데이터 수신부(310)가 제2 모드 선택 신호(PSR2)를 수신하는 경우를 예로 들어 설명한다. 영상 데이터 수신부(310)는 n+1번째 프레임 동안 제2 모드 선택 신호(PSR2)와 제2 프레임 영상 데이터를 수신할 수 있다. 영상 데이터 수신부(310)는 제2 모드 신택 신호(PSR2)가 입력되기 때문에, 메모리부(320)에 제2 프레임 영상 데이터를 제공할 수 있다. 따라서 메모리부(320)는 제2 프레임 영상 데이터를 저장할 수 있다.
영상 데이터 변환부(330)는 메모리부(320)에 저장된 영상 데이터(RGB)가 포함하는 화소 데이터들을 재배열하여 변환 영상 데이터(DATA)를 출력할 수 있다.
그래픽 제어부(200)로부터 입력되는 영상 데이터(RGB)가 포함하는 화소 데이터들의 출력 순서와 변환 영상 데이터(DATA)가 포함하는 화소 데이터들의 출력 순서는 상이할 수 있다. 따라서, 영상 데이터 변환부(330)는 메모리부(320)에 저장된 영상 데이터(RGB)로부터 화소 데이터들을 추출하여 재배열하고, 변환 영상 데이터(DATA)를 생성할 수 있다. 이에 대한 설명은 도 5 내지 도 7에서 구체적으로 설명한다.
타이밍 로직부(340)는 제어 신호(DE, Hsync, Vsync, MCLK)에 응답하여, 게이트 제어 신호(GS1) 및 데이터 제어 신호(DS1)를 생성한다. 도 4에서 영상 데이터 변환부(330)와 타이밍 로직부(340)를 분리하여 도시하였으나, 타이밍 로직부(340) 내에 영상 데이터 변환부(330)가 포함될 수도 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이고, 도 6은 본 발명의 일 실시예에 따른 영상 데이터를 도시한 블록도이고, 도 7은 본 발명의 일 실시예에 따른 변환 영상 데이터를 도시한 블록도이다.
도 1 및 도 5를 참조하면, 본 실시예에서 게이트 드라이버(400)는 표시 패널(100)의 비표시 영역에 ASG(Amorphous Silicon TFT Gate driver circuit) 형태로 실장 될 수 있다. 본 발명의 다른 실시예에서, 게이트 드라이버(400)는 칩 온 글래스(COG: Chip on Glass) 방식으로 제1 표시 패널(100)의 비표시 영역에 배치될 수 있다.
데이터 드라이버(500)는 구동칩(IC) 형태로 테이프 캐리어 패키지(TCP) 위에 실장될 수 있다. 테이프 캐리어 패키지(TCP)는 표시 패널(100)의 일 단에 부착되고, 테이프 캐리어 패키지(TCP)의 타단은 타이밍 컨트롤러(300)가 실장된 인쇄회로기판(PCB)에 연결될 수 있다.
데이터 라인들(D1~Dm) 중 서로 인접한 두 개의 데이터 라인 사이의 거리는 게이트 라인들(G1~Gn) 중 서로 인접한 두 개의 게이트 라인들 사이의 거리보다 클 수 있다. 도 5에서는 예시적으로 제3 데이터 라인(D3)과 제4 데이터 라인(D4) 사이의 거리를 제1 거리(DT1)라 정의하고, 제7 게이트 라인(G7)과 제8 게이트 라인(G8) 사이의 거리를 제2 거리(DT2)라 정의한다. 이 때, 제1 거리(DT1)는 제2 거리(DT2)보다 크다.
화소들(PX11~PXnm) 각각은 제1 방향(DR1)과 나란한 제1 폭(Wa) 및 제2 방향(DR2)과 나란한 제2 폭(Wb)을 가질 수 있다. 제1 폭(Wa)은 제2 폭(Wb)보다 작을 수 있다. 즉, 화소들(PX11~PXnm) 각각의 단변은 데이터 라인들(D1~Dm)과 동일한 제1 방향(DR1)으로 연장하고, 화소들(PX11~PXnm) 각각의 장변은 게이트 라인들(G1~Gn)과 동일한 제2 방향(DR2)으로 연장할 수 있다.
본 발명의 실시예와 달리 데이터 라인들(미도시)이 제2 방향(DR2)으로 연장하고, 데이터 라인들 중 서로 인접한 두 개의 데이터 라인들 사이의 간격이 제1 폭(Wa) 이상인 경우에는 본 발명의 실시예와 비교하였을 때 데이터 라인들의 수가 더 많을 수 있다. 따라서 구동칩(IC)의 수가 증가될 수 있다. 또한, 본 발명의 실시예와 달리 데이터 라인들(미도시)이 제2 방향(DR2)으로 연장하고, 화소들(미도시) 각각을 90도 회전하여 제1 폭(Wa)이 제2 폭(Wb)보다 크도록 하는 경우에는 데이터 라인의 수는 줄어들 수 있다. 하지만, 대각선의 영상이 표시될 때, 제1 폭(Wa)이 제2 폭(Wb)보다 넓은 화소 구조에 따른 가독성이 저하될 수 있다. 특히 이러한 현상은 텍스트를 표시할 때 문제될 수 있다.
하지만, 본 발명의 실시예에 따르면, 데이터 라인들(D1~Dm)이 제1 방향(DR1)으로 연장하고, 제2 방향(DR2)을 따라 배열된다. 또한, 화소들(PX11~PXnm) 각각의 제1 폭(Wa)이 제2 폭(Wb)보다 작다. 따라서, 데이터 라인들(D1~Dm)의 수는 앞서 설명한 데이터 라인들이 제2 방향(DR2)으로 연장하는 경우보다 줄어들 수 있다. 또한, 제1 폭(Wa)이 제2 폭(Wb)보다 작기 때문에 가독성이 저하되는 현상을 제거할 수 있다.
도 6을 참조하면, 영상 데이터(RGB)가 포함하는 화소 데이터들(D1_1~Dm_n)은 제2 방향(DR2)으로 연장하는 데이터 라인들에 입력되는 순서로 배열될 수 있다. 따라서, 영상 데이터(RGB)를 그대로 변환하여 표시 패널(100)로 전달하는 경우에는 표시하려던 영상과 상이한 영상이 표시될 수 있다. 따라서, 영상 데이터(RGB)의 화소 데이터들을 재배열해야 한다.
본 실시예에서는 영상 데이터(RGB)의 화소 데이터들(D1_1~Dm_n)을 재배열하기 위해서 패널 셀프 리프레쉬 구동을 하기 위한 메모리를 사용할 수 있다. 따라서, 별도의 메모리의 추가 없이 패널 셀프 리프레쉬 구동이 가능한 타이밍 컨트롤러(300) 내부에 포함된 메모리로 화소 데이터들을 재배열할 수 있다.
앞서 설명한 바와 같이 메모리부(320)에는 각 프레임 동안 출력될 하나의 프레임에 대응하는 영상 데이터(RGB)가 저장된다. 도 6에서는 메모리부(320)에 저장된 하나의 프레임에 대응하는 영상 데이터(RGB)를 예시적으로 도시하였다. 영상 데이터(RGB)는 화소 데이터들(D1_1~Dm_n)을 포함할 수 있다. 제1 화소 데이터(D1_1)는 제1 화소(PX11)에 대응하는 데이터이고, 제m_n 화소 데이터(Dm_n)는 제 mn 화소(PXmn)에 대응하는 데이터일 수 있다.
화소들(PX11~PXnm)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 매트리스 형상으로 배열된다. 화소들(PX11~PXnm)은 제1 화소 그룹들(PG1_1~PG1_m) 및 제2 화소 그룹들(PG2_1~PG2_n)로 정의될 수 있다. 제1 화소 그룹들(PG1_1~PG1_m) 각각은 제1 방향(DR1)을 따라 나란히 배열된 화소들을 포함하고, 제2 화소 그룹들(PG2_1~PG2_n) 각각은 제2 방향(DR2)을 따라 나란히 배열된 화소들을 포함한다. 제1 화소 그룹들(PG1_1~PG1_m)은 제2 방향(DR2)을 따라 배열되고, 제2 화소 그룹들(PG2_1~PG2_n)은 제1 방향(DR1)을 따라 배열될 수 있다.
제1 화소 그룹들(PG1_1~PG1_m)에 대해서는 도 5에서 2 개의 제1 화소 그룹들(PG1_1, PG1_2)에 대해서만 도면 부호를 도시하였으나, 제1 화소 그룹들(PG1_1~PG1_m)은 총 m개로 정의될 수 있다. 또한, 제2 화소 그룹들(PG2_1~PG2_n)에 대해서 2 개의 제2 화소 그룹들(PG2_1, PG2_2)에 대해서만 도면 부호를 도시하였으나, 제2 화소 그룹들(PG2_1~PG2_n)은 총 n개로 정의될 수 있다.
제1 화소 그룹들(PG1_1~PG1_m) 각각에 포함되는 화소 데이터들의 수는 제2 화소 그룹들(PG2_1~PG2_n) 각각에 포함되는 화소 그룹들 각각에 포함되는 화소 데이터들의 수보다 클 수 있다.
도 6을 보면, 영상 데이터(RGB) 내에서 제1 화소 그룹들(PG1_1~PG1_m)에 대응하는 화소 데이터들이 순차적으로 배열될 수 있다. 도 7을 보면, 변환 영상 데이터(DATA)는 제2 화소 그룹들(PG2_1~PG2_n)에 대응하는 화소 데이터들이 순차적으로 배열될 수 있다.
영상 데이터 변환부(330)는 제2 화소 그룹들(PG2_1~PG2_n) 각각에 대응하는 데이터를 순차적으로 메모리부(도 4의 320)로부터 추출하여 변환 영상 데이터(DATA)를 생성할 수 있다.
변환 영상 데이터(DATA)와 영상 데이터(RGB)는 화소 데이터들(D1_1~Dm_n)을 포함한다는 점에서 서로 동일할 수 있으나, 화소 데이터들(D1_1~Dm_n)의 배열 순서가 서로 상이할 수 있다.
도 8은 본 발명의 일 실시예에 따른 타이밍 컨트롤러 내부의 동작 순서도이다.
도 4 및 도 8을 참조하면, 영상 데이터 수신부(310)는 모드 선택 신호(PSR)를 수신한다(S100). 영상 데이터 수신부(310)는 모드 선택 신호(PSR)가 제1 모드에 대한 정보를 포함하는지 판단한다(S110).
제1 모드가 선택된 경우, 영상 데이터 수신부(310)는 새로운 영상 데이터(RGB)를 수신하지 않는다. 메모리부(320)는 영상 데이터 수신부(310)에 새로운 영상 데이터(RGB)가 수신되지 않았으므로 기존 저장된 영상 데이터를 유지한다(S120). 영상 데이터 변환부(330)는 메모리부(320)에 기존 저장된 영상 데이터를 변환하여 변환 영상 데이터(DATA)를 출력한다(S130).
제1 모드가 아닌 제2 모드가 선택된 경우, 영상 데이터 수신부(310)는 새로운 영상 데이터(RGB)를 수신한다. 메모리부(320)는 새로운 영상 데이터(RGB)를 저장한다(S140). 영상 데이터 변환부(330)는 메모리부(320)에 저장된 새로운 영상 데이터(RGB)를 변환하여 변환 영상 데이터(DATA)를 출력한다(S150).
본 발명의 실시예에 따르면, 영상 표시 시스템(도 1의 IDS)은 패널 셀프 리프레쉬 구동을 통해 소비전력을 감소할 수 있다. 또한, 그래픽 제어부(도 1의 200)로부터 수신하는 영상 데이터(RGB)에 포함된 화소 데이터들의 배열 순서를 재배열하기 위해 상기 PSR 구동을 위한 메모리를 사용하기 때문에 메모리를 추가할 필요가 없어 제조 비용이 감소될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 표시 패널 200: 그래픽 제어부
300: 타이밍 컨트롤러 400: 게이트 드라이버
500: 데이터 드라이버 DD: 표시 장치
IDS: 영상 표시 시스템 PG1_1~PG1_m: 제1 화소 그룹들
PG2_1~PG2_n: 제2 화소 그룹들

Claims (20)

  1. 제1 방향으로 연장하는 복수의 데이터 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수의 게이트 라인들, 및 화소들을 포함하는 표시 패널;
    외부로부터 제어 신호, 영상 데이터 및 정지 영상 모드인 제1 모드 또는 동영상 모드인 제2 모드 중 어느 하나에 대한 정보를 포함하는 모드 선택 신호를 수신하고, 게이트 제어 신호, 데이터 제어 신호, 및 변환 영상 데이터를 출력하는 타이밍 컨트롤러;
    상기 게이트 제어 신호에 기초하여 게이트 신호를 생성하고, 상기 게이트 신호를 상기 게이트 라인들에 출력하는 게이트 드라이버; 및
    상기 데이터 제어 신호에 기초하여 상기 변환 영상 데이터가 변환된 데이터 전압을 상기 데이터 라인들에 출력하는 데이터 드라이버를 포함하고,
    상기 타이밍 컨트롤러는
    n+1번째 프레임(n은 양의 정수)에서 상기 모드 선택 신호가 상기 제1 모드에 대한 정보를 포함하는 경우 상기 영상 데이터 중 n+1번째 프레임 이전에 저장된 제1 프레임 영상 데이터를 유지하고, 상기 모드 선택 신호가 상기 제2 모드에 대한 정보를 포함하는 경우 상기 영상 데이터 중 n+1번째 프레임 동안 입력되는 제2 프레임 영상 데이터를 저장하는 메모리부; 및
    상기 제1 프레임 영상 데이터 및 상기 제2 프레임 영상 데이터 중 상기 메모리부에 저장된 어느 하나의 데이터가 포함하는 화소 데이터들을 재배열하여 상기 변환 영상 데이터를 출력하는 영상 데이터 변환부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 프레임 영상 데이터 및 상기 제2 프레임 영상 데이터는 하나의 프레임에 대응하는 데이터인 표시 장치.
  3. 제1 항에 있어서,
    상기 화소들은 상기 제1 방향 및 상기 제2 방향을 따라 매트리스 형상으로 배열되고, 상기 화소들은 상기 제2 방향을 따라 배열된 제1 화소 그룹들 및 상기 제1 방향을 따라 배열된 제2 화소 그룹들로 정의되고, 상기 제1 화소 그룹들 각각은 상기 제1 방향을 따라 나란히 배열된 화소들을 포함하고, 상기 제2 화소 그룹들 각각은 상기 제2 방향을 따라 나란히 배열된 화소들을 포함하고, 상기 영상 데이터 내에서 상기 제1 화소 그룹들에 대응하는 데이터가 순차적으로 배열되고, 상기 변환 영상 데이터 내에서 상기 제2 화소 그룹들에 대응하는 데이터가 순차적으로 배열된 표시 장치.
  4. 제3 항에 있어서,
    상기 영상 데이터 변환부는 상기 제1 프레임 영상 데이터 및 상기 제2 프레임 영상 데이터 중 상기 메모리부에 저장된 어느 하나의 데이터로부터 상기 제2 화소그룹들 각각에 대응하는 데이터를 순차적으로 추출하여 상기 변환 영상 데이터를 생성하는 표시 장치.
  5. 제3 항에 있어서,
    상기 제1 화소 그룹들 각각에 포함되는 화소 데이터들의 수는 상기 제2 화소 그룹들 각각에 포함되는 화소 데이터들의 수보다 큰 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 프레임 영상 데이터와 상기 제2 프레임 영상 데이터가 실질적으로 동일한 경우, 상기 타이밍 컨트롤러는 상기 제1 모드에 대한 정보를 포함하는 상기 모드 선택 신호를 수신하고,
    상기 제1 프레임 영상 데이터와 상기 제2 프레임 영상 데이터가 상이한 경우, 상기 타이밍 컨트롤러는 상기 제2 모드에 대한 정보를 포함하는 상기 모드 선택 신호를 수신하는 표시 장치.
  7. 제1 항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 영상 데이터 및 상기 모드 선택 신호를 수신하는 영상 데이터 수신부를 더 포함하고,
    상기 영상 데이터 수신부는 n+1번째 프레임 동안 상기 제1 모드에 대한 정보를 포함하는 상기 모드 선택 신호가 입력되면 상기 제2 프레임 영상 데이터를 수신하지 않고, n+1번째 프레임 동안 상기 제2 모드에 대한 정보를 포함하는 상기 모드 선택 신호가 입력되면 상기 제2 프레임 영상 데이터를 수신하는 표시 장치.
  8. 제7 항에 있어서,
    상기 메모리부는 상기 영상 데이터 수신부가 수신하는 상기 영상 데이터를 저장하는 표시 장치.
  9. 제8 항에 있어서,
    상기 영상 데이터 수신부가 n+1번째 프레임 동안 상기 제2 프레임 영상 데이터를 수신하지 않는 경우, 상기 메모리부는 n+1번째 프레임 이전에 상기 영상 데이터 수신부에 입력된 상기 제1 프레임 영상 데이터를 저장하고, 상기 영상 데이터 수신부가 n+1번째 프레임 동안 상기 제2 프레임 영상 데이터를 수신하는 경우, 상기 메모리부는 상기 제2 프레임 영상 데이터를 저장하는 표시 장치.
  10. 제1 항에 있어서,
    상기 화소들 각각은 상기 제1 방향과 나란한 제1 폭 및 상기 제2 방향과 나란한 제2 폭을 갖고 상기 제1 폭은 상기 제2 폭보다 작은 표시 장치.
  11. 제1 항에 있어서,
    상기 데이터 라인들 중 서로 인접한 두 개의 데이터 라인 사이의 거리는 제1 거리를 갖고, 상기 게이트 라인들 중 서로 인접한 두 개의 게이트 라인 사이의 거리는 상기 제1 거리보다 작은 제2 거리를 갖는 표시 장치.
  12. 복수의 데이터 라인들, 및 복수의 게이트 라인들, 및 화소들을 포함하는 표시 패널을 갖는 표시 장치의 구동 방법에 있어서,
    외부로부터 제어 신호, 영상 데이터 및 정지 영상 모드인 제1 모드 선택 신호 또는 동영상 모드인 제2 모드 선택 신호 중 어느 하나를 수신하는 단계;
    n+1번째 프레임 동안 상기 제1 모드 선택 신호가 입력되는 경우, 상기 영상 데이터 중 n+1번째 프레임 이전에 저장된 제1 프레임 영상 데이터를 유지하고, n+1번째 프레임 동안 상기 제2 모드 선택 신호가 입력되는 경우, 상기 영상 데이터 중 n+1번째 프레임 동안 입력되는 제2 프레임 영상 데이터를 메모리에 저장하는 메모리 저장 단계;
    상기 제1 프레임 영상 데이터와 상기 제2 프레임 영상 데이터 중 상기 메모리에 저장된 어느 하나의 데이터가 포함하는 화소 데이터들을 재배열하여 변환 영상 데이터를 생성하는 단계; 및
    데이터 제어 신호에 기초하여 상기 변환 영상 데이터가 변환된 데이터 전압을 상기 데이터 라인들에 출력하는 단계를 포함하는 표시 장치의 구동 방법.
  13. 제12 항에 있어서,
    상기 화소들은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 매트리스 형상으로 배열되고, 상기 화소들은 상기 제2 방향을 따라 배열된 제1 화소 그룹들 및 상기 제1 방향을 따라 배열된 제2 화소 그룹들로 정의되고, 상기 제1 화소 그룹들 각각은 상기 제1 방향을 따라 나란히 배열된 화소들을 포함하고, 상기 제2 화소 그룹들 각각은 상기 제2 방향을 따라 나란히 배열된 화소들을 포함하고,
    상기 영상 데이터 내에서 상기 제1 화소 그룹들에 대응하는 데이터가 순차적으로 배열되고, 상기 변환 영상 데이터 내에서 상기 제2 화소 그룹들에 대응하는 데이터가 순차적으로 배열된 표시 장치의 구동 방법
  14. 제12 항에 있어서,
    상기 영상 데이터를 수신하는 단계는
    상기 제1 모드 선택 신호가 입력되는 경우 상기 제2 프레임 영상 데이터를 수신하지 않고, 상기 제2 모드 선택 신호가 입력되는 경우 상기 제2 프레임 영상 데이터를 수신하는 표시 장치의 구동 방법.
  15. 제14 항에 있어서,
    상기 메모리 저장 단계에서 상기 메모리에는 상기 영상 데이터 중 수신된 데이터가 저장되고,
    n+1번째 프레임 동안 상기 제2 프레임 영상 데이터가 수신되지 않는 경우, 상기 메모리에는 n+1번째 프레임 이전에 입력된 상기 제1 프레임 영상 데이터가 저장되고, n+1번째 프레임 동안 상기 제2 프레임 영상 데이터가 수신되는 경우, 상기 메모리에는 상기 제2 프레임 영상 데이터가 저장되는 표시 장치의 구동 방법.
  16. 제1 방향으로 연장하는 복수의 데이터 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수의 게이트 라인들, 및 화소들을 포함하는 표시 패널;
    제어 신호, 영상 데이터 및 정지 영상 모드인 제1 모드 또는 동영상 모드인 제2 모드 중 어느 하나에 대한 정보를 포함하는 모드 선택 신호를 출력하는 그래픽 제어부;
    상기 제어 신호, 상기 영상 데이터 및 상기 모드 선택 신호를 수신하고, 게이트 제어 신호, 데이터 제어 신호, 및 변환 영상 데이터를 출력하는 타이밍 컨트롤러;
    상기 게이트 제어 신호에 기초하여 게이트 신호를 생성하고, 상기 게이트 신호를 상기 게이트 라인들에 출력하는 게이트 드라이버; 및
    상기 데이터 제어 신호에 기초하여 상기 변환 영상 데이터가 변환된 데이터 전압을 상기 데이터 라인들에 출력하는 데이터 드라이버를 포함하고,
    상기 타이밍 컨트롤러는
    n+1번째 프레임(n은 양의 정수)에서 상기 모드 선택 신호가 상기 제1 모드에 대한 정보를 포함하는 경우 상기 영상 데이터 중 n+1번째 프레임 이전에 저장된 제1 프레임 영상 데이터를 유지하고, 상기 모드 선택 신호가 상기 제2 모드에 대한 정보를 포함하는 경우 상기 영상 데이터 중 n+1번째 프레임 동안 입력되는 제2 프레임 영상 데이터를 저장하는 메모리부; 및
    상기 제1 프레임 영상 데이터 및 상기 제2 프레임 영상 데이터 중 상기 메모리부에 저장된 어느 하나의 데이터가 포함하는 화소 데이터들을 재배열하여 상기 변환 영상 데이터를 출력하는 영상 데이터 변환부를 포함하는 영상 표시 시스템.
  17. 제16 항에 있어서,
    상기 그래픽 제어부는
    상기 영상 데이터 및 상기 제어 신호를 제공하는 중앙 처리 장치;
    상기 영상 데이터 중 상기 제1 프레임 영상 데이터와 상기 제2 프레임 영상 데이터를 비교하여 상기 제1 모드 또는 상기 제2 모드를 선택하고, 선택된 모드에 대한 정보를 포함하는 상기 모드 선택 신호를 출력하는 모드 선택부; 및
    상기 모드 선택 신호를 수신하고, 상기 모드 선택 신호가 상기 제1 모드에 대한정보를 포함하는 경우 상기 제2 프레임 영상 데이터를 출력하지 않고, 상기 모드 선택 신호가 상기 제2 모드에 대한 정보를 포함하는 경우 상기 제2 프레임 영상 데이터를 출력하는 영상 데이터 송신부를 포함하는 영상 표시 시스템.
  18. 제17 항에 있어서,
    상기 모드 선택부는 상기 제1 프레임 영상 데이터와 상기 제2 프레임 영상 데이터가 실질적으로 동일한 경우 상기 제1 모드에 대한 정보를 포함하는 상기 모드 선택 신호를 출력하고, 상기 제1 프레임 영상 데이터와 상기 제2 프레임 영상 데이터가 상이한 경우 상기 제2 모드에 대한 정보를 포함하는 상기 모드 선택 신호를 출력하는 영상 표시 시스템.
  19. 제16 항에 있어서,
    상기 화소들은 상기 제1 방향 및 상기 제2 방향을 따라 매트리스 형상으로 배열되고, 상기 화소들은 상기 제2 방향을 따라 배열된 제1 화소 그룹들 및 상기 제1 방향을 따라 배열된 제2 화소 그룹들로 정의되고, 상기 제1 화소 그룹들 각각은 상기 제1 방향을 따라 나란히 배열된 화소들을 포함하고, 상기 제2 화소 그룹들 각각은 상기 제2 방향을 따라 나란히 배열된 화소들을 포함하고, 상기 영상 데이터 내에서 상기 제1 화소 그룹들에 대응하는 데이터가 순차적으로 배열되고, 상기 변환 영상 데이터 내에서 상기 제2 화소 그룹들에 대응하는 데이터가 순차적으로 배열된 영상 표시 시스템.
  20. 제19 항에 있어서,
    상기 영상 데이터 변환부는 상기 제1 프레임 영상 데이터 및 상기 제2 프레임 영상 데이터 중 상기 메모리부에 저장된 어느 하나의 데이터로부터 상기 제2 화소그룹들 각각에 대응하는 데이터를 순차적으로 추출하여 상기 변환 영상 데이터를 생성하는 영상 표시 시스템.
KR1020150128888A 2015-09-11 2015-09-11 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템 KR20170031823A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150128888A KR20170031823A (ko) 2015-09-11 2015-09-11 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템
US15/139,821 US20170076644A1 (en) 2015-09-11 2016-04-27 Display device, method of driving the same, and image display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150128888A KR20170031823A (ko) 2015-09-11 2015-09-11 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템

Publications (1)

Publication Number Publication Date
KR20170031823A true KR20170031823A (ko) 2017-03-22

Family

ID=58259993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150128888A KR20170031823A (ko) 2015-09-11 2015-09-11 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템

Country Status (2)

Country Link
US (1) US20170076644A1 (ko)
KR (1) KR20170031823A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102529261B1 (ko) * 2016-05-30 2023-05-09 삼성디스플레이 주식회사 표시장치 및 그의 구동방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237142B (en) * 2001-07-27 2005-08-01 Sanyo Electric Co Active matrix type display device
US7031994B2 (en) * 2001-08-13 2006-04-18 Sun Microsystems, Inc. Matrix transposition in a computer system
KR101127841B1 (ko) * 2005-06-09 2012-03-21 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
KR101859219B1 (ko) * 2011-07-25 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102202409B1 (ko) * 2013-09-11 2021-01-14 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
TWI537656B (zh) * 2014-03-14 2016-06-11 群創光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
US20170076644A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
KR102512990B1 (ko) 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
TWI716757B (zh) 有機發光二極體顯示面板及包含該顯示面板的有機發光二極體顯示裝置
US10614765B2 (en) Display device and method of driving the display device
US11114005B2 (en) Pixel structure and method for driving the same, display panel and display apparatus
US20160093260A1 (en) Display device and associated method
KR102119697B1 (ko) 유기발광다이오드 표시장치의 구동방법
US20180151106A1 (en) Distributive-driving of display panel
JP2006309182A (ja) 表示装置、およびそれを用いた電子機器
US8848007B2 (en) Organic light emitting diode display and method for driving the same
US10325549B2 (en) Display device, driving method thereof, and image display system
KR102156270B1 (ko) 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
JP2015018064A (ja) 表示装置
US8847864B2 (en) Color flat display panel and corresponding color flat display device having gamma reference voltages for red, green and blue colors
CN107886899B (zh) 有机发光显示面板及包括其的有机发光显示装置
US10586506B2 (en) Display device with low power consumption
KR20130120251A (ko) 영상표시장치 및 그 제조방법
KR20140046844A (ko) 전력 소비를 감소시킬 수 있는 디스플레이 시스템 및 그것의 구동 방법
WO2016059856A1 (ja) 表示装置および表示装置におけるデータ処理方法
KR20170031823A (ko) 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템
KR101754786B1 (ko) 평판표시장치 및 그 구동방법
KR101915067B1 (ko) 액정표시장치 및 그 구동방법
US11348504B2 (en) Display driver integrated circuit (DDI) chip and display apparatus
US20170213509A1 (en) Display apparatus
US9916810B2 (en) Method of driving a display apparatus
US10672358B2 (en) Driving circuit with filtering function and display device having the same