KR20130120251A - 영상표시장치 및 그 제조방법 - Google Patents

영상표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20130120251A
KR20130120251A KR1020120043359A KR20120043359A KR20130120251A KR 20130120251 A KR20130120251 A KR 20130120251A KR 1020120043359 A KR1020120043359 A KR 1020120043359A KR 20120043359 A KR20120043359 A KR 20120043359A KR 20130120251 A KR20130120251 A KR 20130120251A
Authority
KR
South Korea
Prior art keywords
gate
dummy
output terminal
data
display panel
Prior art date
Application number
KR1020120043359A
Other languages
English (en)
Other versions
KR101957738B1 (ko
Inventor
박만규
홍진철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120043359A priority Critical patent/KR101957738B1/ko
Publication of KR20130120251A publication Critical patent/KR20130120251A/ko
Application granted granted Critical
Publication of KR101957738B1 publication Critical patent/KR101957738B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 영상표시장치 및 그 제조방법에 관한 것으로, 영상을 표시하는 표시패널과; 상기 표시패널에 형성되며, 서로 교차하여 다수의 부화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선 그리고, 다수의 연결 배선과; 상기 표시패널을 구동하기 위한 게이트 신호 또는 데이터 신호를 공급하는 다수의 구동 드라이버 IC를 포함하는 구동 드라이버를 포함하며, 상기 게이트 배선은 제 1 방향으로 연장되고 일정간격 이격하며 상기 데이터 배선과 서로 평행하도록 형성되고, 상기 연결 배선은 제 2 방향으로 연장되고, 상기 게이트 배선과 연결되어 상기 게이트 신호를 상기 부화소영역으로 전달하는 것을 특징으로 한다.

Description

영상표시장치 및 그 제조방법{IMAGE DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 영상표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 멀티 구동 드라이버 IC 및 수직 게이트 배선을 적용하여 표시패널의 베젤을 줄이고, 더미 게이트 배선과 더미 출력 단자와의 연결을 통하여 표시패널의 게이트 및 데이터 출력 단자수의 차이에 의한 라인 딤 현상을 개선할 수 있는 영상표시장치 및 그 제조방법에 관한 것이다.
최근 정보화 사회가 발전함에 따라 디스플레이 분야에 대한 요구도 다양한 형태로 증가하고 있으며, 이에 부응하여 박형화, 경량화, 저소비 전력화 등의 특징을 지닌 여러 평판 표시 장치(Flat Panel Display device), 예를 들어, 액정표시장치(Liquid Crystal Display device), 플라즈마표시장치(Plasma Display Panel device), 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display device) 등이 연구되고 있다.
도1은 일반적인 영상표시장치를 개략적으로 도시한 도면이고, 도2는 일반적인 액정패널을 개략적으로 도시한 도면이다.
도1에 도시한 바와 같이, 영상표시장치는, 영상을 표시하는 표시패널(10)과 소스 드라이버와 게이트 드라이버, 타이밍 제어부(미도시) 등을 포함한다.
도2에 도시한 바와 같이, 표시패널(10)에는, 서로 교차하여 다수의 부화소영역을 정의하는 다수의 게이트 배선(G1, G2, G3, G4, G5, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, ..)이 형성될 수 있다.
다수의 부화소영역은, 예를 들어, 적, 녹, 청 부화소영역일 수 있으며, 가로방향(수평방향)으로 순차적으로 배치될 수 있다.
그리고, 다수의 부화소영역에는 다수의 게이트 배선(G1, G2, G3, G4, G5, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, ..)에 연결되는 제 1 및 제 2 박막트랜지스터(T1, T2) 등이 형성될 수 있다.
여기서, 제 1 박막 트랜지스터(T1)를 포함하는 부화소영역은 좌측의 데이터 배선을 통해 데이터 신호를 인가 받을 수 있고, 제 2 박막 트랜지스터(T2)를 포함하는 부화소영역은 우측의 데이터 배선을 통해 데이터 신호를 인가 받을 수 있다.
예를 들어, 첫 번째 게이트 배선(G1)과 연결되는 제 1 박막트랜지스터(T1)는, 좌측의 데이터 배선을 통해 데이터 신호를 인가 받을 수 있다.
그리고, 두 번째 게이트 배선(G2)과 연결되는 제 2 박막트랜지스터(T2)는, 우측의 데이터 배선을 통해 데이터 신호를 인가 받을 수 있다.
영상표시장치의 부화소영역의 구동을 살펴보면, 먼저 게이트 배선(G1, G2, G3, G4, G5, ..)을 통하여 게이트 신호가 공급되어 제 1 및 제 2 박막트랜지스터(T1, T2)가 턴-온(Turn-On)되면, 데이터 배선(D1, D2, D3, D4, D5, ..)을 통하여 공급되는 데이터 신호가 스토리지 커패시터로 전달된다.
그리고, 스토리지 커패시터는 데이터 신호를 일 프레임(frame) 동안 유지하여 영상표시장치가 표시하는 계조를 일정하게 유지시키는 역할을 한다.
소스 드라이버는 다수의 소스 드라이버 IC(11)를 포함하며, 타이밍 제어부로부터 전달 받은 변환된 영상 데이터와 다수의 데이터 제어신호를 이용하여 데이터 신호를 생성하고, 생성한 데이터 신호를 각각의 부화소영역으로 공급한다.
게이트 드라이버는 다수의 게이트 드라이버 IC(12)를 포함하며, 타이밍 제어부로부터 전달 받은 다수의 게이트 제어신호를 이용하여 게이트 신호를 생성하고, 생성된 게이트 신호를 다수의 게이트 배선(GL1, GL2, ..)을 통해 각각의 부화소영역으로 공급한다.
여기서, 게이트 제어신호는, 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock), 게이트 출력 인에이블 신호(Gate Output Enable) 등을 포함할 수 있다.
타이밍 제어부는 LVDS(Low Voltage Differential Signal) 인터페이스를 통해 그래픽 카드와 같은 시스템(System)으로부터 다수의 영상 신호 및 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE) 등과 같은 다수의 제어신호를 전달 받을 수 있다.
그리고, 타이밍 제어부는, 다수의 제어신호를 이용하여 게이트 드라이버를 제어하기 위한 게이트 제어신호와 소스 드라이버를 제어하기 위한 데이터 제어신호를 생성할 수 있다.
도시하지는 않았지만, 외부로부터 전달 받은 전원전압을 이용하여 영상표시장치의 구성요소들을 구동하기 위한 구동전압을 생성하여 공급하는 전원 공급부(미도시)를 더 포함할 수 있다.
이러한 영상표시장치는 표시패널의 양측의 게이트 드라이버 IC를 부착하기 위한 좌/우측 패널 베젤부가 형성되는데, 그로 인하여 표시패널의 양측의 폭(베젤)이 커지는 문제점이 존재한다.
본 발명은, 상기와 같은 문제점을 해결하기 위한 것으로, 멀티 구동 드라이버 IC 및 수직 게이트 배선을 적용하여 표시패널의 베젤을 줄이고, 더미 게이트 배선과 더미 출력 단자와의 연결을 통하여 표시패널의 게이트 및 데이터 출력 단자수의 차이에 의한 라인 딤 현상을 개선할 수 영상표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기한 바와 같은 목적을 달성하기 위한 영상표시장치는, 영상을 표시하는 표시패널과; 상기 표시패널에 형성되며, 서로 교차하여 다수의 부화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선 그리고, 다수의 연결 배선과; 상기 표시패널을 구동하기 위한 게이트 신호 또는 데이터 신호를 공급하는 다수의 구동 드라이버 IC를 포함하는 구동 드라이버를 포함하며, 상기 게이트 배선은 제 1 방향으로 연장되고 일정간격 이격하며 상기 데이터 배선과 서로 평행하도록 형성되고, 상기 연결 배선은 제 2 방향으로 연장되고, 상기 게이트 배선과 연결되어 상기 게이트 신호를 상기 부화소영역으로 전달하는 것을 특징으로 한다.
여기서, 상기 게이트 배선은 상기 게이트 신호를 전달하는 일반 게이트 배선과 상기 게이트 신호를 전달하지 않는 더미 게이트 배선으로 구분될 수 있다.
그리고, 상기 상기 구동 드라이버 IC는, 다수의 게이트 제어신호에 의해 플립플롭의 출력을 쉬프트시켜 전달하는 쉬프트 레지스터부와; 게이트 하이 전압 및 게이트 로우 전압을 입력 받아 각 출력 레벨을 쉬프트시키는 레벨 쉬프트부와; 상기 게이트 배선과 연결되는 다수의 출력 단자를 포함하며, 상기 레벨 쉬프트부로부터 전달 받은 게이트 신호를 상기 표시패널로 전달하는 출력 버퍼부를 포함하며, 상기 출력 버퍼부의 출력 단자는, 상기 게이트 신호를 전달하는 일반 출력 단자 또는 상기 게이트 신호를 전달하지 않는 더미 출력 단자로 구분되는 것이 바람직하다.
그리고, 상기 일반 출력 단자는 상기 일반 게이트 배선과 연결되고, 상기 더미 출력 단자는 상기 더미 게이트 배선과 연결되지 않을 수 있다.
반면에, 상기 일반 출력 단자는 상기 일반 게이트 배선과 연결되고, 상기 더미 출력 단자는 상기 더미 게이트 배선과 연결될 수도 있다.
이때, 상기 더미 출력 단자에는 저전위 전압 단자 또는 게이트 로우 전압 단자가 연결되어 상기 더미 출력 단자를 통해 상기 저전위 전압 또는 상기 게이트 로우 전압을 상기 표시패널로 전달하는 것이 바람직하다.
그리고, 상기 부화소영역에는 제 1 또는 제 2 박막트랜지스터가 형성되며, 상기 제 1 박막트랜지스터는, 상기 부화소 영역의 좌측 데이터 배선을 통해 상기 데이터 신호를 전달 받고, 상기 제 2 박막트랜지스터는, 상기 부화소 영역의 우측 데이터 배선을 통해 상기 데이터 신호를 전달 받을 수 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명에 실시예에 따른 영상표시장치의 제조방법은, 서로 교차하여 다수의 부화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선 그리고, 다수의 연결 배선이 형성되는 표시패널을 형성하는 단계와; 상기 표시패널을 구동하기 위한 게이트 신호 또는 데이터 신호를 공급하는 다수의 구동 드라이버 IC를 상기 표시패널에 연결하는 단계를 포함하며, 상기 게이트 배선은 제 1 방향으로 연장되고 일정간격 이격하며 상기 데이터 배선과 서로 평행하도록 형성되고, 상기 연결 배선은 제 2 방향으로 연장되고, 상기 게이트 배선과 연결되어 상기 게이트 신호를 상기 부화소영역으로 전달하는 것을 특징으로 한다.
여기서, 상기 게이트 배선은 상기 게이트 신호를 전달하는 일반 게이트 배선과 상기 게이트 신호를 전달하지 않는 더미 게이트 배선으로 구분될 수 있다.
그리고, 상기 구동 드라이버 IC는, 다수의 게이트 제어신호에 의해 플립플롭의 출력을 쉬프트시켜 전달하는 쉬프트 레지스터부와; 게이트 하이 전압 및 게이트 로우 전압을 입력 받아 각 출력 레벨을 쉬프트시키는 레벨 쉬프트부와; 상기 게이트 배선과 연결되는 다수의 출력 단자를 포함하며, 상기 레벨 쉬프트부로부터 전달 받은 게이트 신호를 상기 표시패널로 전달하는 출력 버퍼부를 포함하며, 상기 출력 버퍼부의 출력 단자는, 상기 게이트 신호를 전달하는 일반 출력 단자 또는 상기 게이트 신호를 전달하지 않는 더미 출력 단자로 구분될 수 있다.
이때, 상기 일반 출력 단자는 상기 일반 게이트 배선과 연결되고, 상기 더미 출력 단자는 상기 더미 게이트 배선과 연결되지 않을 수 있다.
반면에, 상기 일반 출력 단자는 상기 일반 게이트 배선과 연결되고, 상기 더미 출력 단자는 상기 더미 게이트 배선과 연결될 수도 있다.
그리고, 상기 더미 출력 단자에는 저전위 전압 단자 또는 게이트 로우 전압 단자가 연결되어 상기 더미 출력 단자를 통해 상기 저전위 전압 또는 상기 게이트 로우 전압을 상기 표시패널로 전달하는 것이 바람직하다.
한편, 상기 부화소영역에는 제 1 또는 제 2 박막트랜지스터가 형성되며, 상기 제 1 박막트랜지스터는, 상기 부화소 영역의 좌측 데이터 배선을 통해 상기 데이터 신호를 전달 받고, 상기 제 2 박막트랜지스터는, 상기 부화소 영역의 우측 데이터 배선을 통해 상기 데이터 신호를 전달 받을 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 영상표시장치 및 그 제조방법에서는, 멀티 구동 드라이버 IC 및 수직 게이트 배선을 적용하여 표시패널의 베젤을 줄일 수 있다.
그리고, 더미 게이트 배선과 더미 출력 단자와의 연결을 통하여 표시패널의 게이트 및 데이터 출력 단자수의 차이에 의한 라인 딤 현상을 개선할 수 있다.
도1은 일반적인 영상표시장치를 개략적으로 도시한 도면이다.
도2는 일반적인 액정패널을 개략적으로 도시한 도면이다.
도3은 본 발명의 실시예에 따른 영상표시장치를 개략적으로 도시한 도면이다.
도4는 본 발명의 제 1 실시예에 따른 표시패널을 개략적으로 도시한 도면이다.
도5는 본 발명의 제 1 실시예에 따른 게이트 드라이버 IC를 개략적으로 도시한 도면이다.
도6은 본 발명의 제 1 실시예에 따른 표시패널의 라인 딤 현상을 설명하기 위해 참조되는 도면이다.
도7은 본 발명의 제 2 실시예에 따른 표시패널을 개략적으로 도시한 도면이다.
도8 및 도9는 본 발명의 제 2 실시예에 따른 게이트 드라이버 IC를 개략적으로 도시한 도면이다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도3은 본 발명의 실시예에 따른 영상표시장치를 개략적으로 도시한 도면이고, 도4는 본 발명의 제 1 실시예에 따른 표시패널을 개략적으로 도시한 도면이다.
도3에 도시한 바와 같이, 본 발명의 실시예에 따른 영상표시장치는, 영상을 표시하는 표시패널(100)과 구동 드라이버, 타이밍 제어부(미도시) 등을 포함한다.
도4에 도시한 바와 같이, 표시패널(100)에는, 다수의 게이트 배선(G1, G2, G3, G4, G5, G6, G7, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)과 다수의 연결 배선(C1, C2, C3, C4, C5, C6, C7, C8, ..) 등이 형성될 수 있다.
여기서, 다수의 부화소영역은, 예를 들어, 적, 녹, 청 부화소영역일 수 있으며, 가로방향(수평방향)으로 순차적으로 배치될 수 있다.
그리고, 표시패널(100)에는 적, 녹, 청 부화소영역을 포함하는 화소영역이 M*N(M, N은 임의의 자연수)의 매트릭스형상으로 배열될 수 있다.
여기서, 다수의 게이트 배선((G1, G2, G3, G4, G5, G6, G7, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)은 제 1 방향(수직 방향)으로 연장되며, 일정간격 이격하며 서로 평행하도록 형성될 수 있다.
그리고, 다수의 게이트 배선(G1, G2, G3, G4, G5, G6, G7, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)은 도시한 바와 같이, 제 2 방향(수평 방향)으로 제 1 게이트 배선(G1), 제 1 데이터 배선(D1), 제 2 게이트 배선(G2), 제 2 데이터 배선(D2) 등이 순차적으로 교대로 형성될 수 있다.
이처럼, 다수의 게이트 배선(G1, G2, G3, G4, G5, G6, G7, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)은 서로 교대로 형성될 수 있으나, 이에 한정하지 하지 아니하고 데이터 배선 3개당 게이트 배선이 2개 형성되는 등 다양하게 변형되어 형성될 수 있다.
예를 들어, 제 2 방향(수평 방향)으로 제 1 게이트 배선(G1), 제 1 데이터 배선(D1), 제 2 데이터 배선(D2), 제 2 게이트 배선(G2), 제 3 데이터 배선(D3) 등 데이터 배선 3개당 게이트 배선이 2개가 순차적으로 형성될 수 있다.
그리고, 다수의 연결 배선(C1, C2, C3, C4, C5, C6, C7, C8, ..)은 다수의 게이트 배선(G1, G2, G3, G4, G5, G6, G7, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)과 서로 교차하여 다수의 부화소영역을 정의할 수 있다.
이러한 다수의 연결 배선(C1, C2, C3, C4, C5, C6, C7, C8, ..)은 제 2 방향(수평 방향)으로 연장되며, 각각 게이트 배선과 연결되며, 각 게이트 배선을 통해 전달되는 게이트 신호를 각 부화소영역으로 전달하는 역할을 한다.
이때, 다수의 다수의 게이트 배선(G1, G2, G3, G4, G5, G6, G7, ..) 중에서 일부의 게이트 배선, 예를 들어 제 5 내지 제 7 게이트 배선(G5, G6, G7)은 다수의 제 5 내지 제 7 연결 배선(C5, C6, C7)과 연결되지 아니할 수 있다.
좀 더 자세히 설명하면, 표시패널(100)에는 적, 녹, 청 부화소영역을 포함하는 화소영역이 M*N(M, N은 임의의 자연수)의 매트릭스형상으로 배열될 수 있는데(M>N), 구동 드라이버 IC의 게이트 출력 단자수와 데이터 출력 단자수가 다르기 때문에 데이터 배선 사이에 더미 게이트 배선(G5, G6, G7)이 형성될 수 있다.
이와 같은 더미 게이트 배선(G5, G6, G7)은 구동 드라이버의 출력 단자와 연결되지 않을 수 있다. (No Connected)
그리고, 다수의 부화소영역에는 다수의 연결 배선(C1, C2, C3, C4, C5, C6, C7, C8, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)에 연결되는 제 1 또는 제 2 박막트랜지스터(T1, T2) 등이 형성될 수 있다.
여기서, 제 1 박막 트랜지스터(T1)를 포함하는 부화소영역은 좌측의 데이터 배선을 통해 데이터 신호를 인가 받을 수 있고, 제 2 박막 트랜지스터(T2)를 포함하는 부화소영역은 우측의 데이터 배선을 통해 데이터 신호를 인가 받을 수 있다.
예를 들어, 제 1 연결 배선(C1)과 연결되는 제 1 박막트랜지스터(T1)는, 좌측의 데이터 배선(D1)을 통해 데이터 신호를 인가 받을 수 있다.
그리고, 제 2 연결 배선(C2)과 연결되는 제 2 박막트랜지스터(T2)는, 우측의 데이터 배선(D1)을 통해 데이터 신호를 인가 받을 수 있다.
즉, 제 1 박막트랜지스터(T1) 및 제 2 박막트랜지스터(T2)는 동일한 데이터 배선을 공유하여 게이트 신호에 의해 각각 턴온됨에 따라 데이터 신호를 전달 받을 수 있다.
영상표시장치의 부화소영역의 구동을 살펴보면, 먼저 게이트 배선을 통하여 공급되는 게이트 신호가 각각 다수의 연결 배선을 통해 제 1 및 제 2 박막트랜지스터(T1, T2)로 전달되면, 제 1 및 제 2 박막트랜지스터(T1, T2)가 턴-온(Turn-On)되어 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)을 통하여 공급되는 데이터 신호가 스토리지 커패시터로 전달된다.
그리고, 스토리지 커패시터는 데이터 신호를 일 프레임(frame) 동안 유지하여 영상표시장치가 표시하는 계조를 일정하게 유지시키는 역할을 한다.
다시 도3을 참조하면, 구동 드라이버는 다수의 구동 드라이버 IC(110)를 포함하며, 이때, 다수의 소스 드라이버 IC 및 다수의 게이트 드라이버 IC를 포함하는 멀티 구동 드라이버 IC일 수 있다.
구동 드라이버는 타이밍 제어부로부터 전달 받은 변환된 전달 받은 변환된 영상 신호와 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC), 소스 출력 인에이블(SOE) 등과 같은 드라이버 IC 제어 신호를 이용하여 데이터 신호를 생성하고, 생성한 데이터 신호를 표시패널(100)로 공급하도록 제어할 수 있다.
그리고, 구동 드라이버는 타이밍 제어부로부터 전달 받은 다수의 게이트 제어신호를 이용하여 게이트 신호를 생성하고, 생성된 게이트 신호를 다수의 게이트 배선 및 다수의 연결 배선을 통해 표시패널(100)로 공급하도록 제어할 수 있다
여기서, 게이트 제어신호는, 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock), 게이트 출력 인에이블 신호(Gate Output Enable) 등을 포함할 수 있다.
타이밍 제어부는 LVDS(Low Voltage Differential Signal) 인터페이스를 통해 그래픽 카드와 같은 시스템(System)으로부터 다수의 영상 신호 및 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE) 등과 같은 다수의 제어신호를 전달 받을 수 있다.
그리고, 타이밍 제어부는, 다수의 제어신호를 이용하여 구동 드라이버를 제어하기 위한 게이트 제어신호와 데이터 제어신호를 생성할 수 있다.
이때, LVDS(Low Voltage Differential Signal) 인터페이스는, 시스템(System)으로부터 전달 받은 다수의 영상 신호 및 다수의 제어 신호를 LVDS 신호로 변환하여 전달하는 LVDS 송신부(미도시)와, LVDS 송신부로부터 LVDS 신호로 변환된 다수의 N 비트 영상 신호 및 다수의 제어 신호를 전달 받는 LVDS 수신부(미도시)를 포함할 수 있다.
여기서, LVDS 송신부는 시스템(System)에 내장되고, LVDS 수신부는 타이밍 제어부에 내장될 수 있다.
도시하지는 않았지만, 감마전압생성회로(미도시) 및 전원공급회로(미도시)를 더 포함할 수 있으며, 감마전압생성회로는 고전위 전압과 저전위 전압을 분압하여 다수의 감마전압을 생성하고, 이를 구동 드라이버에 공급할 수 있다.
그리고, 전원공급회로는, 외부로부터 전달 받은 전원전압을 이용하여 영상표시장치의 구성요소들을 구동하기 위한 구동전압을 생성하여 공급할 수 있다.
본 발명에서는 다수의 구동 드라이버 IC를 적용함에 따라 표시패널의 양측의 게이트 드라이버 IC를 부착하기 위한 좌/우측 패널 베젤부를 제거할 수 있어 그 결과 표시패널의 양측의 베젤이 감소하여 네로우 베젤(Narrow Bezel)를 구현할 수 있다.
또한, 본 발명에서는 좌/우측 패널 베젤부에 형성되었던 게이트 배선을 표시패널의 내부(표시영역)에 수직 게이트 배선 형태로 형성함에 따라 좌/우측 패널 베젤부에서 게이트 배선을 형성하기 위한 필요했던 공간을 더욱 줄일 수 있어 네로우 베젤을 더욱 효과적으로 구현할 수 있다.
더불어 게이트 배선을 제 1 방향으로 연장하는 수직 게이트 배선을 형성함에 따른 개구율 감소를 보완하기 위하여 하나의 데이터 배선을 이용하여 두 개의 수직 라인을 구동하는 DRD 구동을 적용할 수 있다.
이와 같이 DRD 구동을 적용한 결과 일반적인 구동에 필요했던 데이터 배선의 숫자 대비 절반으로 감소하기 때문에 수직 게이트 배선을 형성하더라도 개구율의 저감을 줄일 수 있다.
즉, DRD 구동을 적용하여 종래대비 데이터 배선이 감소하게 됨에 따라 제거되는 데이터 배선 영역에 수직 게이트 배선을 형성할 수 있어 개구율 저감을 줄일 수 있다.
도5는 본 발명의 제 1 실시예에 따른 게이트 드라이버 IC를 개략적으로 도시한 도면이다. 도3 및 도4를 더욱 참조하여 설명한다.
도5에 도시한 바와 같이, 다수의 게이트 드라이버 IC는 쉬프트 레지스터부와 레벨 쉬프트부(L/S)와 출력 버퍼부(BUF)를 포함할 수 있다.
여기서, 쉬프트 레지스터부는 플립플롭(F/F) 등을 포함하며, 게이트 스타트 펄스(GSP) 및 게이트 쉬프트 클럭(GSC)에 의해 각 출력을 쉬프트시켜 레벨 쉬프트부(L/S)로 전달할 수 있다.
그리고, 레벨 쉬프트부(L/S)는 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 입력 받아 각 출력 레벨을 쉬프트시킬 수 있다.
또한, 출력 버퍼부(BUF)는 다수의 게이트 배선과 연결되는 다수의 출력 단자(OUT1, OUT2, OUT3, OUT4, ..)를 포함하며, 레벨 쉬프트부(L/S)로부터 전달 받은 게이트 신호를 각 게이트 배선을 통해 표시패널(100)로 전달할 수 있다.
이때, 표시패널(100)의 게이트 출력 단자수와 데이터 출력 단자수가 다르기 때문에, 데이터 배선 사이에 더미 게이트 배선이 형성될 수 있다.
이와 같은 더미 게이트 배선은 구동 드라이버 IC의 출력 단자(더미 출력 단자)와 연결되지 않을 수 있다. (No Connected)
예를 들어, 제 1 내지 제 4 게이트 배선(G1, G2, G3, G4)은 제 1 내지 제 4 출력 단자(OUT1, OUT2, OUT3, OUT4)와 연결되지만, 제 5 내지 제 7게이트 배선(G5, G6, G7)은 출력 단자(더미 출력 단자)와 연결되지 않을 수 있다. (NC)
도6은 본 발명의 제 1 실시예에 따른 표시패널의 라인 딤 현상을 설명하기 위해 참조되는 도면이다. 도4 및 도5를 더욱 참조하여 설명한다.
앞서 설명한 바와 같이, 표시패널(100)에는 적, 녹, 청 부화소영역을 포함하는 화소영역이 M*N(M, N은 임의의 자연수)의 매트릭스형상으로 배열될 수 있으며(M>N), 그리하여 구동 드라이버 IC의 게이트 출력 단자수와 데이터 출력 단자수가 달라질 수 있다.
따라서, 게이트 출력 단자수와 데이터 출력 단자수의 차이로 인하여 데이터 배선 사이에 더미 게이트 배선이 형성될 수 있다.
한편, 표시패널을 구동하게 되면, 게이트 배선과 화소영역 간의 커플링이 발생할 수 있다.
그런데, 게이트 배선과 화소영역 간의 커플링은 게이트 드라이버 IC의 출력 단자와 연결되는 게이트 배선(G1, G2, G3, G4)에 의한 제 1 커플링과 게이트 드라이버 IC의 더미 출력 단자와 연결되는 게이트 배선(G5, G6, G7)에 의한 제 2 커플링으로 나눌 수 있다.
즉, 게이트 드라이버 IC의 출력 단자와 연결되는 게이트 배선(G1, G2, G3, G4)에서는 게이트 배선을 통해 게이트 신호가 전달되기 때문에, 게이트 배선의 좌/우 화소영역에서의 제 1 커플링은 커진다.
반면에, 게이트 드라이버 IC의 더미 출력 단자와 연결되는 게이트 배선(G5, G6, G7)에서는 게이트 신호가 전달되지 않기 때문에, 게이트 배선의 좌/우 화소영역에서의 제 2 커플링은 발생하지 않을 수 있다.
그리고, 이와 같은 제 1 커플링과 제 2 커플링의 차이로 인하여 표시패널 구동 시에 도6에 도시한 바와 같이, 블록 딤(Block dim) 내지 라인 딤(Line dim) 현상이 발생할 수 있다.
이하에서는 이와 같은 블록 딤(Block dim) 내지 라인 딤(Line dim) 현상을 개선하기 위한 본 발명의 제 2 실시예에 대하여 설명하기로 한다.
도7은 본 발명의 제 2 실시예에 따른 표시패널을 개략적으로 도시한 도면이다. 이하에서는 이때, 게이트 배선 및 더미 게이트 배선의 구성비가 4:1이 되도록 형성되고 있으나, 이에 한정되지 아니하고 블록 딤 또는 라인 딤 현상이 개선될 수 있는 구성으로 다양하게 변경할 수 있다. 도3을 더욱 참조하여 설명한다.
도7에 도시한 바와 같이, 표시패널(100)에는, 다수의 게이트 배선(G1, G2, G3, G4, G5, G6, G7, G8, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)과 다수의 연결 배선(C1, C2, C3, C4, C5, C6, C7, C8, ..) 등이 형성될 수 있다.
여기서, 다수의 부화소영역은, 예를 들어, 적, 녹, 청 부화소영역일 수 있으며, 가로방향(수평방향)으로 순차적으로 배치될 수 있다.
그리고, 표시패널(100)에는 적, 녹, 청 부화소영역을 포함하는 화소영역이 M*N(M, N은 임의의 자연수)의 매트릭스형상으로 배열될 수 있다.
여기서, 다수의 게이트 배선(G1, G2, G3, G4, G5, G6, G7, G8, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)은 제 1 방향(수직 방향)으로 연장되며, 일정간격 이격하며 서로 평행하도록 형성할 수 있다.
그리고, 다수의 게이트 배선(G1, G2, G3, G4, G5, G6, G7, G8, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)은 도시한 바와 같이, 제 2 방향(수평 방향)으로 제 1 게이트 배선(G1), 제 1 데이터 배선(D1), 제 2 게이트 배선(G2), 제 2 데이터 배선(D2) 등이 순차적으로 교대로 형성될 수 있다.
이처럼, 다수의 게이트 배선(G1, G2, G3, G4, G5, G6, G7, G8, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)은 서로 교대로 형성될 수 있으나, 이에 한정하지 하지 아니하고 데이터 배선 3개당 게이트 배선이 2개 형성되는 등 다양하게 변형되어 형성될 수 있다.
예를 들어, 제 2 방향(수평 방향)으로 제 1 게이트 배선(G1), 제 1 데이터 배선(D1), 제 2 데이터 배선(D2), 제 2 게이트 배선(G2), 제 3 데이터 배선(D3) 등 데이터 배선 3개당 게이트 배선이 2개가 순차적으로 형성될 수 있다.
그리고, 다수의 연결 배선(C1, C2, C3, C4, C5, C6, C7, C8, ..)은 다수의 게이트 배선(G1, G2, G3, G4, G5, G6, G7, G8, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)과 서로 교차하여 다수의 부화소영역을 정의할 수 있다.
이러한 다수의 연결 배선(C1, C2, C3, C4, C5, C6, C7, C8, ..)은 각각 다수의 게이트 배선(G1, G2, G3, G4, G5, G6, G7, G8, ..)과 연결되며, 각 게이트 배선을 통해 전달되는 게이트 신호를 각 부화소영역으로 전달하는 역할을 한다.
이때, 다수의 다수의 게이트 배선(G1, G2, G3, G4, G5, G6, G7, G8, ..) 중에서 일부의 게이트 배선, 예를 들어 제 4 및 제 8 게이트 배선(G4, G8)은 연결 배선과 연결되지 아니할 수 있다.
표시패널(100)에는 적, 녹, 청 부화소영역을 포함하는 화소영역이 M*N(M, N은 임의의 자연수)의 매트릭스형상으로 배열될 수 있는데(M>N), 게이트 출력 단자수와 데이터 출력 단자수가 다르기 때문에, 데이터 배선 사이에 더미 게이트 배선(G4, G8)이 형성될 수 있다. (Dum)
본 발명의 제 2 실시예에서는 더미 게이트 배선(G4, G8)의 경우도 구동 드라이버의 더미 출력 단자와 연결되도록 형성할 수 있다.
즉, 더미 게이트 배선의 경우는 표시패널(100)에서의 제 1 및 제 2 박막트랜지스터(T1, T2)와는 연결되지 않으며, 게이트 드라이버 IC의 더미 출력 단자와는 연결되도록 구성할 수 있다.
그리고, 더미 게이트 배선과 연결되는 게이트 드라이버 IC의 더미 출력 단자에서는 게이트 로우 전압(VGL) 또는 저전위 전압이 출력될 수 있다.
그리고, 다수의 부화소영역에는 다수의 연결 배선(C1, C2, C3, C4, C5, C6, C7, C8, ..) 및 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)에 연결되는 제 1 또는 제 2 박막트랜지스터(T1, T2) 등이 형성될 수 있다.
여기서, 제 1 박막 트랜지스터(T1)를 포함하는 부화소영역은 좌측의 데이터 배선(D1)을 통해 데이터 신호를 인가 받을 수 있고, 제 2 박막 트랜지스터(T2)를 포함하는 부화소영역은 우측의 데이터 배선(D1)을 통해 데이터 신호를 전달 받을 수 있다.
예를 들어, 제 1 연결 배선(C1)과 연결되는 제 1 박막트랜지스터(T1)는, 좌측의 데이터 배선을 통해 데이터 신호를 전달 받을 수 있다.
그리고, 제 2 연결 배선(C2)과 연결되는 제 2 박막트랜지스터(T2)는, 우측의 데이터 배선을 통해 데이터 신호를 전달 받을 수 있다.
즉, 제 1 박막트랜지스터(T1) 및 제 2 박막트랜지스터(T2)는 동일한 데이터 배선을 공유하여 게이트 신호에 의해 각각 턴온됨에 따라 데이터 신호를 전달 받을 수 있다.
영상표시장치의 부화소영역의 구동을 살펴보면, 먼저 게이트 배선을 통하여 공급되는 게이트 신호가 각각 다수의 연결 배선을 통해 제 1 및 제 2 박막트랜지스터(T1, T2)로 전달되면, 제 1 및 제 2 박막트랜지스터(T1, T2)가 턴-온(Turn-On)되어 다수의 데이터 배선(D1, D2, D3, D4, D5, D6, D7, ..)을 통하여 공급되는 데이터 신호가 스토리지 커패시터로 전달된다.
본 발명의 제 2 실시예에서는 다수의 구동 드라이버 IC를 적용함에 따라 표시패널의 좌/우측 패널 베젤부를 제거할 수 있어 그 결과 표시패널의 양측의 베젤이 감소하여 네로우 베젤(Narrow Bezel)를 구현할 수 있다.
또한, 본 발명의 제 2 실시예에서는 게이트 배선을 표시패널의 내부(표시영역)에 수직 게이트 배선 형태로 형성함에 따라 네로우 베젤을 더욱 효과적으로 구현할 수 있다.
더욱이, 본 발명의 제 2 실시예에서는 더미 게이트 배선과 게이트 드라이버 IC에서의 더미 출력 단자를 연결함에 따라 게이트 배선 및 더미 게이트 배선에서의 커플링 차이에 따른 블록 딤(Block dim) 내지 라인 딤(Line dim) 현상을 개선할 수 있다.
도8 및 도9는 본 발명의 제 2 실시예에 따른 게이트 드라이버 IC를 개략적으로 도시한 도면이다. 도3 및 도7을 더욱 참조하여 설명한다.
도8에 도시한 바와 같이, 다수의 게이트 드라이버 IC는 쉬프트 레지스터부와 레벨 쉬프트부(L/S)와 출력 버퍼부(BUF)를 포함할 수 있다.
여기서, 쉬프트 레지스터부는 플립플롭(F/F) 등을 포함하며, 게이트 스타트 펄스(GSP) 및 게이트 쉬프트 클럭(GSC)에 의해 각 출력을 쉬프트시켜 레벨 쉬프트부(L/S)로 전달할 수 있다.
그리고, 레벨 쉬프트부(L/S)는 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 입력 받아 각 출력 레벨을 쉬프트시킬 수 있다.
또한, 출력 버퍼부(BUF)는 다수의 게이트 배선과 연결되는 다수의 출력 단자(OUT1, OUT2, OUT3, OUT4, OUT5, OUT6, OUT7, OUT8, OUT9, ..)를 포함하며, 레벨 쉬프트부(L/S)로부터 전달 받은 게이트 신호를 각 게이트 배선을 통해 표시패널(100)로 전달할 수 있다.
이때, 표시패널(100)의 게이트 출력 채널수와 데이터 채널수가 다르기 때문에, 데이터 배선 사이에 더미 게이트 배선이 형성될 수 있다.
이와 같은 더미 게이트 배선은 구동 드라이버 IC의 더미 출력 단자(OUT4, OUT8)와 연결될 수 있다.
예를 들어, 제 1 내지 제 3 게이트 배선(G1, G2, G3)은 제 1 내지 제 3 출력 단자(OUT1, OUT2, OUT3)와 연결되지만, 더미 게이트 배선(G4)은 더미 출력 단자(OUT4)와 연결되도록 구성할 수 있다.
그리고, 제 5 내지 제 7 게이트 배선(G5, G6, G7)은 제 5 내지 제 7 출력 단자(OUT5, OUT6, OUT7)와 연결되지만, 더미 게이트 배선(G8)은 더미 출력 단자(OUT8)와 연결되도록 구성할 수 있다.
이와 같은 구동 드라이버 IC의 더미 출력 단자(OUT4, OUT8)의 경우는 더미 게이트 배선과 연결되며, 더미 출력 단자(OUT4, OUT8)를 통해 일정한 로우 레벨의 전압이 출력되도록 할 수 있다.
즉, 별도의 저전위 전압(Vss) 단자를 더욱 구비하여 더미 출력 단자(OUT4, OUT8)와 연결되는 레벨 쉬프트부(L/S) 및 출력 버퍼부(BUF)를 통해 더미 게이트 배선으로 저전위 전압(Vss)을 전달할 수 있다.
즉, 각각의 게이트 드라이버의 IC의 일반 출력 단자와 더미 출력 단자의 구성비가 K:1가 되도록 구성할 수 있다. (K는 유리수)
그리고, 도시하지는 않았지만, 임의의 게이트 드라이버의 IC의 출력 단자는 모두 일반 출력 단자로서 모두 게이트 배선과 연결되도록 구성되며, 나머지 게이트 드라이버의 IC의 출력 단자는 모두 더미 출력 단자로서 모두 더미 게이트 배선과 연결되도록 구성할 수 있다.
즉, 게이트 드라이버의 IC 단위로 게이트 배선과 더미 게이트 배선을 형성하도록 구성할 수 있다.
예를 들어, 표시패널의 측면을 구동하기 위한 구동 드라이버 IC의 경우에는 모든 출력 단자가 일반 출력 단자로 구성되도록 게이트 배선과 연결되도록 형성하고, 표시패널의 중앙부를 구동하기 위한 구동 드라이버 IC의 경우에는 모든 출력단자가 더미 출력 단자로 구성되도록 더미 게이트 배선과 연결되도록 할 수 있다.
그리고, 도9에 도시한 바와 같이, 게이트 로우 전압(VGL) 단자와의 별도의 접속 배선을 구비하여 더미 출력 단자(OUT4, OUT8)와 연결되는 출력 버퍼부(BUF)를 통해 더미 게이트 배선으로 게이트 로우 전압(VGL)을 전달할 수도 있다.
그 결과 본 발명의 제 2 실시예에서는 좌/우측 패널 베젤부에 형성되었던 게이트 배선을 표시패널의 표시영역에 형성함에 따라 게이트 배선을 형성하기 위한 공간을 더욱 저감할 수 있어 네로우 베젤을 더욱 효과적으로 구현할 수 있다.
더욱이, 본 발명의 제 2 실시예에서는 더미 게이트 배선과 게이트 드라이버 IC에서의 더미 출력 단자를 연결함에 따라 게이트 배선 및 더미 게이트 배선에서의 커플링 차이에 따른 블록 딤(Block dim) 내지 라인 딤(Line dim) 현상을 개선할 수 있다.
이상과 같은 본 발명의 실시예는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지를 벗어나지 않는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명의 보호범위는 첨부된 특허청구범위 및 이와 균등한 범위 내에서의 본 발명의 변형을 포함한다.
100: 표시패널 110: 구동 드라이버 IC
G1, G2, G3, G4, G5, G6, G7, ..: 게이트 배선
D1, D2, D3, D4, D5, D6, D7, ..: 데이터 배선
C1, C2, C3, C4, C5, C6, C7, C8, ..: 연결 배선

Claims (14)

  1. 영상을 표시하는 표시패널과;
    상기 표시패널에 형성되며, 서로 교차하여 다수의 부화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선 그리고, 다수의 연결 배선과;
    상기 표시패널을 구동하기 위한 게이트 신호 또는 데이터 신호를 공급하는 다수의 구동 드라이버 IC를 포함하는 구동 드라이버를 포함하며,
    상기 게이트 배선은 제 1 방향으로 연장되고 일정간격 이격하며 상기 데이터 배선과 서로 평행하도록 형성되고,
    상기 연결 배선은 제 2 방향으로 연장되고, 상기 게이트 배선과 연결되어 상기 게이트 신호를 상기 부화소영역으로 전달하는 것을 특징으로 하는 영상표시장치.
  2. 제1항에 있어서,
    상기 게이트 배선은 상기 게이트 신호를 전달하는 일반 게이트 배선과 상기 게이트 신호를 전달하지 않는 더미 게이트 배선으로 구분되는 것을 특징으로 하는 영상표시장치.
  3. 제1항에 있어서,
    상기 구동 드라이버 IC는,
    다수의 게이트 제어신호에 의해 플립플롭의 출력을 쉬프트시켜 전달하는 쉬프트 레지스터부와;
    게이트 하이 전압 및 게이트 로우 전압을 입력 받아 각 출력 레벨을 쉬프트시키는 레벨 쉬프트부와;
    상기 게이트 배선과 연결되는 다수의 출력 단자를 포함하며, 상기 레벨 쉬프트부로부터 전달 받은 게이트 신호를 상기 표시패널로 전달하는 출력 버퍼부를 포함하며,
    상기 출력 버퍼부의 출력 단자는,
    상기 게이트 신호를 전달하는 일반 출력 단자 또는 상기 게이트 신호를 전달하지 않는 더미 출력 단자로 구분되는 것을 특징으로 하는 영상표시장치.
  4. 제5항에 있어서,
    상기 일반 출력 단자는 상기 일반 게이트 배선과 연결되고, 상기 더미 출력 단자는 상기 더미 게이트 배선과 연결되지 않는 것을 특징으로 하는 영상표시장치.
  5. 제3항에 있어서,
    상기 일반 출력 단자는 상기 일반 게이트 배선과 연결되고, 상기 더미 출력 단자는 상기 더미 게이트 배선과 연결되는 것을 특징으로 하는 영상표시장치.
  6. 제5항에 있어서,
    상기 더미 출력 단자에는 저전위 전압 단자 또는 게이트 로우 전압 단자가 연결되어 상기 더미 출력 단자를 통해 상기 저전위 전압 또는 상기 게이트 로우 전압을 상기 표시패널로 전달하는 것을 특징으로 하는 영상표시장치.
  7. 제1항에 있어서,
    상기 부화소영역에는 제 1 또는 제 2 박막트랜지스터가 형성되며,
    상기 제 1 박막트랜지스터는, 상기 부화소 영역의 좌측 데이터 배선을 통해 상기 데이터 신호를 전달 받고,
    상기 제 2 박막트랜지스터는, 상기 부화소 영역의 우측 데이터 배선을 통해 상기 데이터 신호를 전달 받는 것을 특징으로 하는 영상표시장치.
  8. 서로 교차하여 다수의 부화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선 그리고, 다수의 연결 배선이 형성되는 표시패널을 형성하는 단계와;
    상기 표시패널을 구동하기 위한 게이트 신호 또는 데이터 신호를 공급하는 다수의 구동 드라이버 IC를 상기 표시패널에 연결하는 단계를 포함하며,
    상기 게이트 배선은 제 1 방향으로 연장되고 일정간격 이격하며 상기 데이터 배선과 서로 평행하도록 형성되고,
    상기 연결 배선은 제 2 방향으로 연장되고, 상기 게이트 배선과 연결되어 상기 게이트 신호를 상기 부화소영역으로 전달하는 것을 특징으로 하는 영상표시장치의 제조방법.
  9. 제8항에 있어서,
    상기 게이트 배선은 상기 게이트 신호를 전달하는 일반 게이트 배선과 상기 게이트 신호를 전달하지 않는 더미 게이트 배선으로 구분되는 것을 특징으로 하는 영상표시장치의 제조방법.
  10. 제8항에 있어서,
    상기 구동 드라이버 IC는,
    다수의 게이트 제어신호에 의해 플립플롭의 출력을 쉬프트시켜 전달하는 쉬프트 레지스터부와;
    게이트 하이 전압 및 게이트 로우 전압을 입력 받아 각 출력 레벨을 쉬프트시키는 레벨 쉬프트부와;
    상기 게이트 배선과 연결되는 다수의 출력 단자를 포함하며, 상기 레벨 쉬프트부로부터 전달 받은 게이트 신호를 상기 표시패널로 전달하는 출력 버퍼부를 포함하며,
    상기 출력 버퍼부의 출력 단자는,
    상기 게이트 신호를 전달하는 일반 출력 단자 또는 상기 게이트 신호를 전달하지 않는 더미 출력 단자로 구분되는 것을 특징으로 하는 영상표시장치의 제조방법.
  11. 제10항에 있어서,
    상기 일반 출력 단자는 상기 일반 게이트 배선과 연결되고, 상기 더미 출력 단자는 상기 더미 게이트 배선과 연결되지 않는 것을 특징으로 하는 영상표시장치의 제조방법.
  12. 제10항에 있어서,
    상기 일반 출력 단자는 상기 일반 게이트 배선과 연결되고, 상기 더미 출력 단자는 상기 더미 게이트 배선과 연결되는 것을 특징으로 하는 영상표시장치의 제조방법.
  13. 제12항에 있어서,
    상기 더미 출력 단자에는 저전위 전압 단자 또는 게이트 로우 전압 단자가 연결되어 상기 더미 출력 단자를 통해 상기 저전위 전압 또는 상기 게이트 로우 전압을 상기 표시패널로 전달하는 것을 특징으로 하는 영상표시장치의 제조방법.
  14. 제8항에 있어서,
    상기 부화소영역에는 제 1 또는 제 2 박막트랜지스터가 형성되며,
    상기 제 1 박막트랜지스터는, 상기 부화소 영역의 좌측 데이터 배선을 통해 상기 데이터 신호를 전달 받고,
    상기 제 2 박막트랜지스터는, 상기 부화소 영역의 우측 데이터 배선을 통해 상기 데이터 신호를 전달 받는 것을 특징으로 하는 영상표시장치의 제조방법.
KR1020120043359A 2012-04-25 2012-04-25 영상표시장치 및 그 제조방법 KR101957738B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120043359A KR101957738B1 (ko) 2012-04-25 2012-04-25 영상표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120043359A KR101957738B1 (ko) 2012-04-25 2012-04-25 영상표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130120251A true KR20130120251A (ko) 2013-11-04
KR101957738B1 KR101957738B1 (ko) 2019-03-14

Family

ID=49850991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120043359A KR101957738B1 (ko) 2012-04-25 2012-04-25 영상표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101957738B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150071516A (ko) * 2013-12-18 2015-06-26 엘지디스플레이 주식회사 표시장치
KR20150072509A (ko) * 2013-12-19 2015-06-30 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR20160110840A (ko) * 2015-03-13 2016-09-22 삼성디스플레이 주식회사 표시 장치
KR20180028098A (ko) * 2016-09-07 2018-03-16 삼성디스플레이 주식회사 표시장치
KR20190140715A (ko) * 2018-06-12 2019-12-20 엘지디스플레이 주식회사 액티브 매트릭스 타입의 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040055188A (ko) * 2002-12-20 2004-06-26 엘지.필립스 엘시디 주식회사 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR20050068416A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 액정 패널의 게이트 드라이버
KR20080097554A (ko) * 2007-05-02 2008-11-06 삼성전자주식회사 플리커 튜닝 방법, 이를 수행하기 위한 플리커 튜닝 회로및 이를 구비한 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040055188A (ko) * 2002-12-20 2004-06-26 엘지.필립스 엘시디 주식회사 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR20050068416A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 액정 패널의 게이트 드라이버
KR20080097554A (ko) * 2007-05-02 2008-11-06 삼성전자주식회사 플리커 튜닝 방법, 이를 수행하기 위한 플리커 튜닝 회로및 이를 구비한 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150071516A (ko) * 2013-12-18 2015-06-26 엘지디스플레이 주식회사 표시장치
KR20150072509A (ko) * 2013-12-19 2015-06-30 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR20160110840A (ko) * 2015-03-13 2016-09-22 삼성디스플레이 주식회사 표시 장치
KR20180028098A (ko) * 2016-09-07 2018-03-16 삼성디스플레이 주식회사 표시장치
KR20190140715A (ko) * 2018-06-12 2019-12-20 엘지디스플레이 주식회사 액티브 매트릭스 타입의 표시장치

Also Published As

Publication number Publication date
KR101957738B1 (ko) 2019-03-14

Similar Documents

Publication Publication Date Title
KR101286541B1 (ko) 액정표시장치
US9747859B2 (en) Liquid crystal display using a gate sharing structure
KR101943000B1 (ko) 검사회로를 포함하는 액정표시장치 및 이의 검사방법
KR101872993B1 (ko) 액정 표시 장치
EP1967895B1 (en) Liquid crystal display device
KR20160082204A (ko) 스캔 구동부를 포함하는 표시패널 및 그의 구동방법
JP2008116964A (ja) 液晶表示装置及びその駆動方法
US8717271B2 (en) Liquid crystal display having an inverse polarity between a common voltage and a data signal
US9396688B2 (en) Image display device and method for driving the same
KR101957738B1 (ko) 영상표시장치 및 그 제조방법
US20090085858A1 (en) Driving circuit and related driving method of display panel
KR20160011293A (ko) 표시 장치
US11495164B2 (en) Display apparatus
US20090102764A1 (en) Liquid Crystal Display and Driving Method Therefor
KR101754786B1 (ko) 평판표시장치 및 그 구동방법
KR101487225B1 (ko) 액정표시장치
KR20130037490A (ko) 영상 표시장치의 구동장치와 그 구동방법
KR20170067402A (ko) 액정표시장치
KR20130143335A (ko) 액정표시장치
KR102251620B1 (ko) 구동회로 및 이를 포함하는 표시장치
KR20190080292A (ko) 디스플레이 장치를 포함하는 전자 장치 및 그 구동 방법
KR20100073023A (ko) 데이터 전송 방법 및 이를 위한 액정표시장치
KR102326168B1 (ko) 표시장치
KR102637825B1 (ko) 디스플레이 장치 및 구동 방법
KR101968204B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant