KR20160011293A

KR20160011293A - 표시 장치

Info

Publication number: KR20160011293A
Application number: KR1020140091974A
Authority: KR
Inventors: 김흰돌; 고재현; 김진필; 손석윤; 안국환
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-07-21
Filing date: 2014-07-21
Publication date: 2016-02-01
Also published as: US20160019846A1

Abstract

표시 장치는 제1 표시 영역 및 제2 표시 영역을 포함하는 표시 패널, 제1 데이터 신호를 수신하고, 상기 제1 표시 영역에 영상이 표시되도록 제어하며, 상기 제1 데이터 신호에 대응하는 제1 히스토그램을 생성하는 제1 컨트롤 드라이버, 제2 데이터 신호를 수신하고, 상기 제2 표시 영역에 영상이 표시되도록 제어하며, 상기 제2 데이터 신호에 대응하는 제2 히스토그램을 생성하는 제2 컨트롤 드라이버, 및 상기 표시 패널로 광을 제공하는 백라이트 유닛을 포함한다. 상기 제1 컨트롤 드라이버는 상기 제2 컨트롤 드라이버로부터 상기 제2 히스토그램을 수신하고, 상기 제1 및 제2 히스토그램들에 근거해서 상기 백라이트 유닛의 휘도를 조절하기 위한 백라이트 제어 신호를 생성한다.

Description

표시 장치{DISPLAY APPARATUS}

본 발명은 표시 장치에 관한 것이다.

일반적으로 표시 장치는 영상을 표시하기 위한 표시 패널과 표시 패널을 구동하는 구동 회로를 포함한다. 구동 회로는 타이밍 컨트롤러, 데이터 드라이버 및 게이트 드라이버 등을 포함할 수 있다. 특히, 타이밍 컨트롤러는 독립된 기판에 구비되어서 데이터 드라이버 및 게이트 드라이버의 동작에 필요한 영상 신호 및 제어 신호들을 제공한다.

최근 타이밍 컨트롤러와 데이터 드라이버를 단일 칩으로 구현하는 TED(timing controller embedded driver) 기술들이 제안되고 있다. 그러나, 데이터 드라이버에 필요한 패드들의 피치(pitch) 및 회로 면적의 제한 등으로 인해 타이밍 컨트롤러와 데이터 드라이버를 단일 칩으로 구현하는데 어려움이 있다.

한편, 표시 장치는 레드, 그린 및 블루의 삼원색을 이용하여 색을 표현한다. 그러므로 표시 패널은 레드, 그린 및 블루에 각각 대응하는 서브 픽셀들(Rx, Gx, Bx)을 구비한다. 최근에는 표시 영상의 휘도를 증대시키기 위하여 화이트 서브 픽셀(Wx)을 더 포함하는 기술이 제시되었다. 즉, 종래 6개의 서브 픽셀들(Rx, Gx, Bx, Rx, Gx, Bx)로 구성된 2개의 픽셀을 4개의 서브 픽셀들(Rx, Gx, Bx, Wx)을 포함하는 2개의 픽셀로 설계하는 펜타일 기술이 개발되고 있다.

펜타일 기술을 채용하는 디스플레이 장치는, 서브 픽셀의 개수 감소에 의한 해상도 저하를 보상하기 위하여 렌더링 모듈을 포함한다. 렌더링 모듈은 외부로부터 제공된 레드, 그린 및 블루 영상 신호를 레드, 그린, 블루 및 화이트 데이터 신호로 변환하고, 백라이트 유닛의 휘도를 조절함으로써 영상의 휘도를 향상시킬 수 있다.

따라서 본 발명의 목적은 적어도 2개의 컨트롤 드라이버들을 포함하는 표시 장치를 제공하는데 있다.

본 발명의 다른 목적은 적어도 2개의 컨트롤 드라이버들 간의 신호 송수신이 가능한 표시 장치를 제공하는데 있다.

이와 같은 목적을 달성하기 위한 본 발명의 표시 장치는: 제1 표시 영역 및 제2 표시 영역을 포함하는 표시 패널, 제1 데이터 신호를 수신하고, 상기 제1 표시 영역에 영상이 표시되도록 제어하며, 상기 제1 데이터 신호에 대응하는 제1 히스토그램을 생성하는 제1 컨트롤 드라이버, 제2 데이터 신호를 수신하고, 상기 제2 표시 영역에 영상이 표시되도록 제어하며, 상기 제2 데이터 신호에 대응하는 제2 히스토그램을 생성하는 제2 컨트롤 드라이버, 및 상기 표시 패널로 광을 제공하는 백라이트 유닛을 포함한다. 상기 제1 컨트롤 드라이버는 상기 제2 컨트롤 드라이버로부터 상기 제2 히스토그램을 수신하고, 상기 제1 및 제2 히스토그램들에 근거해서 상기 백라이트 유닛의 휘도를 조절하기 위한 백라이트 제어 신호를 생성한다.

이 실시예에 있어서, 상기 제1 데이터 신호 및 상기 제2 데이터 신호 각각은 제1 색상 데이터, 제2 색상 데이터 및 제3 색상 데이터를 포함한다.

이 실시예에 있어서, 상기 제 1 컨트롤 드라이버는, 상기 제1 데이터 신호, 제1 데이터 인에이블 신호 및 상기 제2 히스토그램에 응답해서 제1 출력 데이터 신호를 생성하고, 상기 백라이트 제어 신호를 생성하는 제1 컨트롤러와, 상기 제1 출력 데이터 신호를 상기 표시 패널의 상기 제1 표시 영역으로 제공하는 제1 데이터 드라이버 및, 상기 컨트롤러와 상기 제2 컨트롤 드라이버 사이의 신호 송수신을 제어하는 제1 송수신 제어부를 포함한다.

이 실시예에 있어서, 상기 제1 컨트롤러는, 상기 제1 데이터 신호에 근거해서 상기 제1 색상 데이터, 상기 제2 색상 데이터, 상기 제3 색상 데이터 및 제4 색상 데이터를 포함하는 제1 중간 데이터 신호를 생성하는 제1 렌더링 모듈과, 상기 데이터 인에이블 신호의 타이밍을 조절한 제1 인에이블 신호를 출력하는 제1 타이밍 조절부, 및 상기 제1 인에이블 신호, 상기 제1 중간 데이터 신호 및 상기 제2 히스토그램에 응답해서 제1 스케일러 신호 및 상기 백라이트 제어 신호를 생성하는 백라이트 제어부를 포함한다. 상기 제1 렌더링 모듈은 상기 제1 데이터 신호 및 상기 제1 스케일러 신호에 응답해서 상기 제1 출력 데이터 신호를 생성한다.

이 실시예에 있어서, 상기 백라이트 제어부는, 상기 제1 인에이블 신호에 응답해서 상기 제1 중간 데이터 신호의 일부를 선택한 제1 중간 입력 데이터 신호를 출력하는 데이터 입력부와, 상기 제1 중간 입력 데이터 신호에 대응하는 상기 제1 히스토그램을 생성하는 히스토그램 생성부와, 상기 제1 히스토그램과 상기 제2 컨트롤러로부터의 상기 제2 히스토그램에 근거해서 상기 백라이트 제어 신호를 발생하는 백라이트 휘도 계산부, 및 상기 백라이트 제어 신호에 대응하는 상기 제1 스케일러 신호를 생성하는 데이터 보정부를 포함한다.

이 실시예에 있어서, 상기 제1 스케일러 신호는 상기 제1 송수신 제어부를 통해 상기 제2 컨트롤 드라이버로 제공된다.

이 실시예에 있어서, 상기 제1 송수신 제어부는, 상기 제2 컨트롤 드라이버로부터 히스토그램 준비 신호 및 히스토그램 전송 신호가 수신될 때 상기 제2 컨트롤 드라이버로부터 상기 제2 히스토그램 신호를 수신한다.

이 실시예에 있어서, 상기 제1 타이밍 조절부는, 상기 데이터 인에이블 신호를 소정 시간 지연시키는 지연부, 및 상기 데이터 인에이블 신호 및 상기 제1 지연부로부터 출력되는 지연된 데이터 인에이블 신호를 논리 연산하고, 상기 제1 인에이블 신호를 출력하는 로직 회로를 포함한다.

이 실시예에 있어서, 상기 제 2 컨트롤 드라이버는, 상기 제2 데이터 신호, 제2 데이터 인에이블 신호 및 상기 제1 스케일러 신호에 응답해서 제2 출력 데이터 신호를 생성하는 제2 컨트롤러와, 상기 제2 출력 데이터 신호를 상기 표시 패널의 상기 제2 표시 영역으로 제공하는 제2 데이터 드라이버 및 상기 컨트롤러와 상기 제1 컨트롤 드라이버 사이의 신호 송수신을 제어하는 제2 송수신 제어부를 포함한다.

이 실시예에 있어서, 상기 제2 컨트롤러는, 상기 제2 데이터 신호에 근거해서 제4 색상 데이터를 더 포함하는 제2 중간 데이터 신호를 생성하는 제2 렌더링 모듈과, 상기 데이터 인에이블 신호의 타이밍을 조절한 제2 인에이블 신호를 출력하는 제2 타이밍 조절부, 및 상기 제2 인에이블 신호, 상기 제2 중간 데이터 신호 및 상기 제2 히스토 그램에 응답해서 제2 스케일러 신호를 생성하는 백라이트 제어부를 포함한다. 상기 제2 렌더링 모듈은 상기 제2 데이터 신호 및 상기 제2 스케일러 신호에 응답해서 상기 제2 출력 데이터 신호를 생성한다.

이 실시예에 있어서, 상기 제2 타이밍 조절부는, 상기 데이터 인에이블 신호를 소정 시간 지연시킨 제1 지연 신호를 출력하는 제1 지연부, 상기 제1 지연 신호를 소정 시간 지연시킨 제2 지연 신호를 출력하는 제2 지연부, 및 상기 제1 지연 신호 및 상기 제2 지연 신호를 논리 연산하고, 상기 제2 인에이블 신호를 출력하는 로직 회로를 포함한다.

이 실시예에 있어서, 상기 백라이트 제어부는, 상기 제2 인에이블 신호에 응답해서 상기 제2 중간 데이터 신호의 일부를 선택한 제2 중간 입력 데이터 신호를 출력하는 데이터 입력부와, 상기 제2 중간 입력 데이터 신호에 대응하는 상기 제2 히스토그램을 생성하는 히스토그램 생성부, 및 상기 제1 컨트롤 드라이버로부터의 상기 제1 스케일러 신호에 근거해서 상기 제2 스케일러 신호를 생성하는 데이터 보정부를 포함한다.

이 실시예에 있어서, 상기 제2 송수신 제어부는, 상기 제1 컨트롤 드라이버로부터 상기 스케일러 준비 신호 및 스케일러 전송 신호가 수신될 때 상기 제1 컨트롤 드라이버로부터 상기 제1 스케일러 신호를 수신한다.

이 실시예에 있어서, 상기 제1 렌더링 모듈은, 상기 제1 데이터 신호의 감마 특성을 조정하는 입력 감마 조정부, 상기 제1 데이터 신호의 상기 제1 중간 데이터 신호로 매핑하는 매핑부, 상기 제1 중간 데이터 신호를 렌더링 필터에 통과시켜 렌더링 신호를 출력하는 렌더링부, 및 상기 렌더링 신호의 감마 특성을 조정해서 상기 제1 출력 데이터 신호를 출력하는 출력 감마 조정부를 포함한다.

이 실시예에 있어서, 상기 표시 패널은, 제1 픽셀 및 제2 픽셀을 포함하고, 상기 제1 픽셀은 상기 제1 색상 데이터 및 상기 제2 색상 데이터에 각각 대응하는 제1 서브 픽셀 및 제2 서브 픽셀을 포함하고, 상기 제2 픽셀은 상기 제3 색상 데이터 및 상기 제4 색상 데이터에 대응하는 제3 서브 픽셀 및 제4 서브 픽셀을 포함한다.

이 실시예에 있어서, 상기 제1 컨트롤 드라이버는 마스터 컨트롤 드라이버이고, 상기 제2 컨트롤 드라이버는 슬레이브 컨트롤 드라이버이다.

이와 같은 구성을 갖는 표시 장치는 적어도 2개의 컨트롤 드라이버들을 포함하며, 적어도 2개의 컨트롤 드라이버들 사이의 신호 송수신이 가능하다.

따라서, 2개의 컨트롤 드라이버들 각각의 히스토그램을 서로 공유하여 렌더링하는 것이 가능하므로 표시 패널에 표시되는 영상의 품질이 향상될 수 있다.

도 1은 본 발명의 실시예에 따른 표시 장치를 보여주는 도면이다.
도 2는 도 1에 도시된 표시 패널에 구비되는 픽셀들의 배열을 예시적으로 보여주는 도면이다.
도 3은 도 1에 도시된 제1 컨트롤 드라이버의 구성을 보여주는 도면이다.
도 4는 도 3에 도시된 타이밍 조절부의 회로 구성을 예시적으로 보여주는 도면이다.
도 5는 도 3에 도시된 백라이트 제어부의 회로 구성을 예시적으로 보여주는 도면이다.
도 6은 도 4에 도시된 타이밍 조절부 및 도 5에 도시된 백라이트 제어부의 동작을 설명하기 위한 타이밍도이다.
도 7a 내지 도 7c는 도 3에 도시된 매핑부 및 서브 픽셀 렌더링부의 매핑 및 렌더링 과정을 예시적으로 보여주는 도면이다.
도 8은 도 1에 도시된 제2 컨트롤 드라이버의 구성을 보여주는 도면이다.
도 9는 도 8에 도시된 타이밍 조절부의 회로 구성을 예시적으로 보여주는 도면이다.
도 10은 도 8에 도시된 백라이트 제어부의 회로 구성을 예시적으로 보여주는 도면이다.
도 11은 도 9에 도시된 타이밍 조절부 및 도 10에 도시된 백라이트 제어부의 동작을 설명하기 위한 타이밍도이다.
도 12는 도 3에 도시된 제1 컨트롤 드라이버의 송수신 제어부와 도 8에 도시된 제2 컨트롤 드라이버의 송수신 제어부 사이의 신호 송수신을 예시적으로 보여주는는 도면이다.

이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.

도 1은 본 발명의 실시예에 따른 표시 장치를 보여주는 도면이다.

도 1을 참조하면 표시 장치(100)는 표시 패널(110), 제1 컨트롤 드라이버(120), 제2 컨트롤 드라이버(130), 제1 게이트 드라이버(140), 제2 게이트 드라이버(150) 및 백라이트 유닛(160)을 포함한다.

표시 장치(100)는 백라이트 유닛(160)으로부터 들어오는 빛의 양을 조절하여 화상을 표시한다. 예컨대, 표시 장치(100)는 액정 표시 장치(Liquid Crystal Display, LCD)일 수 있다. 표시 패널(100)은 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함한다. 표시 영역(DA)은 영상이 표시되는 영역이고, 비표시 영역(NDA)은 영상이 표시되지 않는 영역이다. 표시 패널(110)은 유리 기판, 실리콘 기판, 또는 필름 기판 등을 이용하여 구현될 수 있다.

표시 패널(110)의 표시 영역(DA)은 제1 표시 영역(110a) 및 제2 표시 영역(110b)을 포함한다. 이 실시예에서, 제1 표시 영역(110a) 및 제2 표시 영역(110b)은 제1 방향(D1)으로 나란히 배열되나, 제1 표시 영역(110a) 및 제2 표시 영역(110b)의 배열 방향은 변경될 수 있다. 또한 이 실시예에서, 표시 영역(DA)은 2개의 표시 영역들(110a, 110b)로 구분되나, 3개의 표시 영역들 또는 그보다 많은 표시 영역들로 구분될 수 있다.

제1 컨트롤 드라이버(120) 및 제2 컨트롤 드라이버(130)는 표시 영역들(110a, 110b)에 각각 대응한다. 이 예에서, 제1 컨트롤 드라이버(120)는 마스터 컨트롤 드라이버이고, 제2 컨트롤 드라이버(130)는 슬레이브 컨트롤 드라이버이다. 제1 컨트롤 드라이버(120) 및 제2 컨트롤 드라이버(130)는 표시 패널(110)의 비표시 영역(NDA)에 위치하며, 대응하는 표시 영역(110a, 110b)의 데이터 라인들과 전기적으로 연결된다.

제1 컨트롤 드라이버(120)는 외부로부터 입력되는 제1 데이터 신호 및 제1 제어 신호에 응답해서 제1 표시 영역(110)에 영상이 표시되도록 제어한다. 제2 컨트롤 드라이버(130)는 외부로부터 입력되는 제2 데이터 신호 및 제2 제어 신호에 응답해서 제2 표시 영역(120)에 영상이 표시되도록 제어한다. 제1 제어 신호는 제1 데이터 인에이블 신호를 포함하고, 제2 제어 신호는 제2 데이터 인에이블 신호를 포함할 수 있다.

제1 컨트롤 드라이버(120) 및 제2 컨트롤 드라이버(130)는 서로 신호를 송수신할 수 있다. 제1 컨트롤 드라이버(120) 및 제2 컨트롤 드라이버(130)의 신호 송수신에 관해서는 추후 상세히 설명한다. 제1 컨트롤 드라이버(120)는 백라이트 유닛(160)의 휘도를 조절하기 위한 백라이트 제어 신호(BLC)를 발생한다.

컨트롤 드라이버들의 수가 3개 또는 그 이상인 경우, 어느 하나의 컨트롤 드라이버가 마스터 컨트롤 드라이버이고, 다른 컨트롤 드라이버들은 슬레이브 컨트롤 드라이버로 설정된다. 이 경우, 마스터 컨트롤 드라이버만 백라이트 제어 신호(BLC)를 발생한다.

제1 게이트 드라이버(140) 및 제2 게이트 드라이버(150)는 비정질-실리콘 스위칭 트랜지스터(amorphous Silicon Thin Film Transistor a-Si TFT)를 이용한 ASG(Amorphous silicon gate), 산화물 반도체, 결정질 반도체, 다결정 반도체 등을 이용한 회로로 구현되어서 표시 패널(110)의 비표시 영역(NDA)에 집적된다. 제1 게이트 드라이버(140)는 제1 표시 영역(110a)의 일측에 배열되고, 제2 게이트 드라이버(150)는 제2 표시 영역(110b)의 일측에 배열된다. 다른 실시예에서, 제1 게이트 드라이버(140) 및 제2 게이트 드라이버(150) 각각은 집적 회로로 구현되어서 표시 패널(110)의 양측에 각각 연결될 수 있다.

백라이트 유닛(160)은 표시 패널(110)로 광을 제공한다. 백라이트 유닛(160)은 발광 다이오드(Light Emitting Diode, LED)를 광원으로 사용할 수 있다. 백라이트 유닛(160)는 제1 컨트롤 드라이버(120)로부터의 백라이트 제어 신호(BLC)에 응답해서 광의 휘도를 조절할 수 있다.

도 2는 도 1에 도시된 표시 패널에 구비되는 픽셀들의 배열을 예시적으로 보여주는 도면이다.

도 2를 참조하면,표시 패널(110)은 제1 픽셀(PX1) 및 제2 픽셀(PX2)을 포함한다. 제1 픽셀(PX1)은 제1 서브 픽셀(Rx) 및 제2 서브 픽셀(Gx)을 포함한다. 제2 픽셀(PX2)은 제3 서브 픽셀(Bx) 및 제4 서브 픽셀(Wx)을 포함한다. 제1 픽셀(PX1) 및 제2 픽셀(PX2)은 제1 방향(D1)으로 순차적으로 번갈아 배열되고, 마찬가지로 제2 방향(D2)으로 순차적으로 번갈아 배열된다.

본 명세서에서는 RGBW가 적용된 표시 패널(110)을 기준으로 설명되나, 본 발명은 다원색(예를 들면, RGBY, RGBC, CMYW 등)에 적용된 표시 패널에 마찬가지로 적용될 것이다.

도 3은 도 1에 도시된 제1 컨트롤 드라이버의 구성을 보여주는 도면이다.

도 3을 참조하면, 제1 컨트롤 드라이버(120)는 제1 컨트롤러(210), 제1 송수신 제어부(220) 및 제1 데이터 드라이버(230)를 포함한다. 제1 컨트롤 드라이버(120)는 단일 집적 회로로 구현된다. 제1 컨트롤러(210)는 제1 데이터 신호(RGBm), 제1 데이터 인에이블 신호(DEm) 및 제2 컨트롤 드라이버(130, 도 1에 도시됨)로부터의 제2 히스토그램(Hs)에 응답해서 제1 출력 데이터 신호(RGBWm_O) 및 백라이트 제어 신호(BLC)를 출력한다.

구체적으로, 제1 컨트롤러(210)는 렌더링부(211), 타이밍 조절부(212) 및 백라이트 제어부(213)를 포함한다. 렌더링부(211)는 입력 감마 조정부(211_1), 매핑부(211_2), 서브 픽셀 렌더링부(211_3) 및 출력 감마 조정부(211_4)를 포함한다.

입력 감마 조정부(211_1)는 제1 데이터 신호(RGBm)를 수신한다. 입력 감마 조정부(211_1)는 제1 데이터 신호(RGBm)의 감마 특성이 휘도에 비례하도록 선형화된 제1 감마 데이터 신호(RGBm')를 출력한다. 제1 감마 데이터 신호(RGBm')는 레드 데이터(R), 그린 데이터(G) 및 블루 데이터(B)를 포함한다. 매핑부(211_2)는 제1 감마 데이터 신호(RGBm')를 레드 데이터(R), 그린 데이터(G), 블루 데이터(B) 뿐만 아니라 화이트 데이터(W)를 포함하는 제1 중간 데이터 신호(RGBWm)로 매핑한다.

서브 픽셀 렌더링부(211_3)는 제1 중간 데이터 신호(RGBWm)와 백라이트 제어부(213)로부터의 제1 스케일러 신호(SVm)에 응답해서 제1 렌더링 신호(RGBWm_R)를 출력한다. 출력 감마 조정부(211_4)는 제1 렌더링 신호(RGBWm_R)에 역감마 함수를 적용하여 비선형화된 제1 출력 데이터 신호(RGBWm_O)를 출력한다. 제1 출력 데이터 신호(RGBWm_O)는 제1 데이터 드라이버(230)로 제공된다.

타이밍 조절부(212)는 제1 데이터 인에이블 신호(DEm)의 타이밍을 조절한 제1 인에이블 신호(DEm')를 출력한다. 백라이트 제어부(213)는 제1 인에이블 신호(DEm'), 제1 중간 데이터 신호(RGBWm) 및 제2 컨트롤 드라이버(130)로부터의 제2 히스토그램(Hs)에 응답해서 제1 스케일러 신호(SVm) 및 백라이트 제어 신호(BLC)를 생성한다. 제1 스케일러 신호(SVm)는 출력 감마 조정부(211_4)로 제공된다. 또한 제1 스케일러 신호(SVm)는 송수신 제어부(220)를 통해 제2 컨트롤 드라이버(130)로 제공된다.

제1 데이터 드라이버(230)는 제1 컨트롤러(210)로부터의 제1 출력 데이터 신호(RGBWm_O)를 계조 전압으로 변환해서 표시 패널(110, 도 1에 도시됨)의 제1 표시 영역(110a)으로 제공한다. 송수신 제어부(220)는 제1 컨트롤러(210)와 제2 컨트롤 드라이버(130) 사이의 신호 송수신을 제어한다.

도 4는 도 3에 도시된 타이밍 조절부의 회로 구성을 예시적으로 보여주는 도면이다.

도 4를 참조하면, 타이밍 조절부(212)는 지연부(212_1) 및 로직 회로(212_2)를 포함한다. 지연부(212_1)는 제1 데이터 인에이블 신호(DEm)를 소정 시간 지연시켜서 지연된 제1 데이터 인에이블 신호(DEm_D1)를 출력한다. 로직 회로(212_2)는 제1 데이터 인에이블 신호(DEm)와 제1 데이터 인에이블 신호(DEm_D1)를 로직 앤드 연산하여 제1 인에이블 신호(DEm')를 출력한다.

도 5는 도 3에 도시된 백라이트 제어부의 회로 구성을 예시적으로 보여주는 도면이다.

도 5를 참조하면, 백라이트 제어부(213)는 데이터 입력부(213_1), 히스토그램 생성부(213_2), 백라이트 휘도 계산부(213_3) 및 데이터 보정부(213_4)를 포함한다. 데이터 입력부(213_1)는 타이밍 조절부(212, 도 3에 도시됨)로부터의 제1 인에이블 신호(DEm')에 응답해서 매핑부(211_2, 도 3에 도시됨)로부터의 제1 중간 데이터 신호(RGBWm) 중 일부를 선택하여 제1 중간 입력 데이터 신호(RGBWm')를 출력한다.

히스토그램 생성부(213_2)는 제1 중간 입력 데이터 신호(RGBWm')의 영상 특성에 대응하는 제1 히스토그램(Hm)을 생성한다. 제1 히스토그램(Hm)은 한 프레임동안 제1 중간 입력 데이터 신호(RGBWm')의 휘도를 누적한 그래프이다.

백라이트 휘도 계산부(213_3)는 제1 히스토그램(Hm)과 제2 컨트롤 드라이버(130, 도 1에 도시됨)로부터의 제2 히스토그램(Hs)에 근거해서 백라이트 제어 신호(BLC)를 발생한다. 백라이트 제어 신호(BLC)는 도 1에 도시된 백라이트 유닛(160)으로 제공된다. 데이터 보정부(213_4)는 백라이트 제어 신호(BLC)에 대응하는 제1 스케일러 신호(SVm)를 생성한다.

이와 같은 구성을 갖는 백라이트 제어부(213)는 매핑부(211_2, 도 3에 도시됨)로부터 출력되는 제1 중간 데이터 신호(RGBWm)에 근거해서 백라이트 유닛(160)의 휘도를 조정할 수 있다. 또한 백라이트 유닛(160)의 휘도 조정에 따라서 생성된 제1 스케일러 신호(SVm)는 서브 픽셀 렌더링부(211_3)로 제공된다. 서브 픽셀 렌더링부(211_3)는 제1 중간 데이터 신호(RGBWm) 뿐만 아니라 제1 스케일러 신호(SVm)에 근거해서 렌더링을 수행할 수 있으므로 표시 패널(110, 도 1에 도시됨)에 표시되는 영상의 품질이 향상될 수 있다.

도 6은 도 4에 도시된 타이밍 조절부 및 도 5에 도시된 백라이트 제어부의 동작을 설명하기 위한 타이밍도이다.

도 4 내지 도 6을 참조하면, 지연부(212_1)는 제1 데이터 인에이블 신호(DEm)를 소정 시간 지연시킨 지연된 제1 데이터 인에이블 신호(DEm_D1)를 출력한다. 로직 게이트(212_2)로부터 출력되는 제1 인에이블 신호(DEm')는 제1 데이터 인에이블 신호(DEm)와 지연된 제1 데이터 인에이블 신호(DEm_D1)가 모두 하이 레벨인동안 하이 레벨로 유지된다.

제 1 중간 데이터 신호(RGBWm)는, 서브 픽셀 렌더링부(211_3)의 동작 특성에 따라서 도 1에 도시된 표시 패널(110)의 제1 표시 영역(110a)의 데이터 신호뿐만 아니라 제2 표시 영역(110b)의 일부 데이터 신호를 포함한다.

예컨대, 표시 패널(110)이 제1 방향(D1)으로 n(n은 양의 정수) 개의 픽셀들을 포함하고, 제1 표시 영역(110a)이 k(k는 양의 정부) 개의 픽셀들을 포함한다고 가정한다. 이 경우, 제1 데이터 신호(RGBm)는 1번째 픽셀부터 k번째 픽셀에 대응하는 데이터 신호와 제2 표시 영역(110b)에 위치한 k+1번째 픽셀에 대응하는 k+1번째 데이터 신호까지 포함한다. 그러나, 백라이트 제어부(213)의 동작에 필요한 데이터 신호는 1번째 픽셀부터 k번째 픽셀에 대응하는 데이터 신호이므로 k+1번째 데이터 신호에 대한 제거가 필요하다.

백라이트 제어부(213)는 제1 중간 데이터 신호(RGBWm)를 지연부(212_1)의 지연 시간만큼 지연된 제1 중간 데이터 신호(RGBWm_d)를 출력하고, 제1 인에이블 신호(DEm')가 하이 레벨인 동안 수신된 신호(RGBWm')를 이용하여 제1 스케일러 신호(SVm) 및 백라이트 제어 신호(BLC)를 출력한다.

도 7a 내지 도 7c는 도 3에 도시된 매핑부 및 서브 픽셀 렌더링부의 매핑 및 렌더링 과정을 예시적으로 보여주는 도면이다. 단, 도 7a에서는 3-픽셀 구조에서의 각 픽셀을 x-y 좌표로 표시하고, 도 7b 및 도 7c는 3-픽셀 구조에서의 x-y 좌표를 그대로 4-픽셀 구조 및 펜타일 픽셀 구조에 각각 매칭시킨 구조를 나타낸다. 이때, 서브 픽셀 렌더링부(211_3)는 9개의 픽셀을 이용하는 다이아몬드 필터를 채용하므로 도 7a에서는 9개의 픽셀만을 일 예로 도시하였다.

도 3, 도 7a 및 도 7b를 참조하면, 매핑부(211_2)에서는 각 픽셀에 공급되는 레드, 그린 및 블루 데이터(R,G,B)들을 레드, 그린, 블루 및 화이트 데이터(R,G,B,W)로 매핑시킨다.

도 3, 도 7b 및 도 7c를 참조하면, 매핑부(211_2)로부터 출력된 레드, 그린, 블루 및 화이트 데이터(R,G,B,W)는 서브 픽셀 렌더링부(211_3) 내에 구비된 다이아몬드 필터를 이용하여 렌더링된다. 예를 들어, x2-y2 좌표의 픽셀 내에 구비되는 기준 레드 데이터(R) 및 기준 레드 데이터(R)에 인접하는 8개의 레드 데이터(R)를 다이아몬드 필터(FLT)에 통과시켜 펜타일 픽셀 구조의 레드 서브픽셀(Rx)에 대응하는 레드 데이터(R)을 생성할 수 있다.

도 7b에 도시된 바와 같이, 다이아몬드 필터(FLT)에는 9개의 지정된 영역에 각각 해당하는 스케일 계수가 저장되어 있고, 서브 픽셀 렌더링부(211_3)는 9개의 레드 데이터들 각각을 해당 위치의 스케일 계수와 곱하고, 곱한 합을 기준 레드 데이터(R)의 렌더링 값으로 산출할 수 있다. 여기서, 상기 9개의 지정된 위치에 구비된 스케일 계수들의 합은 1이 되도록 설정된다. 이와 유사한 방법으로 그린, 블루 및 화이트 데이터를 렌더링할 수 있다. 또한, 서브 픽셀 렌더링부(211_3)는 백라이트 제어부(213)로부터의 제1 스케일러 신호(SVm)에 따라서 다이아몬드 필터의 9개의 지정된 영역에 해당하는 스케일 계수를 변경할 수 있다.

도 7b에서는 본 발명의 일 예로써 다이아몬드 필터(FLT)를 도시하였을 뿐 본 발명이 다이아몬드 필터(124a)에 한정되는 것이 아니며, 이외의 다른 렌더링 필터도 사용될 수 있다.

예컨대, xk 좌표의 기준 레드 데이터(R)의 렌더링을 위해서는 xk-1 좌표의 레드 데이터와 xk+1 레드 데이터가 필요하므로 제1 데이터 신호(RGBm)에는 제2 표시 영역(110b)에 배열된 k+1번째 픽셀에 대응하는 데이터 신호도 포함된다. 백라이트 제어부(213)의 동작에 필요한 데이터 신호는 1번째 픽셀부터 k번째 픽셀에 대응하는 데이터 신호이다. 따라서 앞서 도 6 및 도 7에서 설명한 바와 같이, 백라이트 제어부(213)는 제1 데이터 신호(RGBm) 중 k+1번째 데이터 신호를 제거한 후 제1 스케일러 신호(SVm) 및 백라이트 제어 신호(BLC)를 발생한다.

도 8은 도 1에 도시된 제2 컨트롤 드라이버의 구성을 보여주는 도면이다.

도 8을 참조하면, 제2 컨트롤 드라이버(130)는 제2 컨트롤러(310), 제2 송수신 제어부(320) 및 제2 데이터 드라이버(330)를 포함한다. 제2 컨트롤 드라이버(130)는 단일 집적 회로로 구현된다. 제2 컨트롤러(310)는 제2 데이터 신호(RGBs), 제2 데이터 인에이블 신호(DEs) 및 제2 컨트롤 드라이버(130, 도 1에 도시됨)로부터의 제1 스케일러 신호에 응답해서 제2 출력 데이터 신호(RGBWs_O)를 출력한다.

구체적으로, 제2 컨트롤러(310)는 렌더링부(311), 타이밍 조절부(312) 및 백라이트 제어부(313)를 포함한다. 렌더링부(311)는 입력 감마 조정부(311_1), 매핑부(311_2), 서브 픽셀 렌더링부(311_3) 및 출력 감마 조정부(311_4)를 포함한다.

입력 감마 조정부(311_1)는 제2 데이터 신호(RGBs)를 수신한다. 입력 감마 조정부(311_1)는 제2 데이터 신호(RGBs)의 감마 특성이 휘도에 비례하도록 선형화된 제2 감마 데이터 신호(RGBs')를 출력한다. 제2 감마 데이터 신호(RGBs')는 레드 데이터(R), 그린 데이터(G) 및 블루 데이터(B)를 포함한다. 매핑부(311_2)는 제2 감마 데이터 신호(RGBs')를 레드 데이터(R), 그린 데이터(G), 블루 데이터(B) 뿐만 아니라 화이트 데이터(W)를 포함하는 제2 중간 데이터 신호(RGBWs)로 매핑한다.

서브 픽셀 렌더링부(311_3)는 제2 중간 데이터 신호(RGBWs)와 백라이트 제어부(313)로부터의 제2 스케일러 신호(SVs)에 응답해서 제2 렌더링 신호(RGBWs_R)를 출력한다. 출력 감마 조정부(311_4)는 제2 렌더링 신호(RGBWs_R)에 역감마 함수를 적용하여 비선형화된 제2 출력 데이터 신호(RGBWs_O)를 출력한다. 제2 출력 데이터 신호(RGBWs_O)는 제2 데이터 드라이버(230)로 제공된다.

타이밍 조절부(312)는 제2 데이터 인에이블 신호(DEs)의 타이밍을 조절한 제2 인에이블 신호(DEs')를 출력한다. 백라이트 제어부(313)는 제2 인에이블 신호(DEs'), 제2 중간 데이터 신호(RGBWs) 및 제1 컨트롤 드라이버(130)로부터의 제1 스케일러 신호(SVm)에 응답해서 제2 스케일러 신호(SVs)를 생성한다.

제2 데이터 드라이버(230)는 제2 컨트롤러(310)로부터의 제2 출력 데이터 신호(RGBWs_O)를 계조 전압으로 변환해서 표시 패널(110, 도 1에 도시됨)의 제2 표시 영역(110b)으로 제공한다. 송수신 제어부(220)는 제2 컨트롤러(310)와 제2 컨트롤 드라이버(330) 사이의 신호 송수신을 제어한다.

도 9는 도 8에 도시된 타이밍 조절부의 회로 구성을 예시적으로 보여주는 도면이다.

도 9를 참조하면, 타이밍 조절부(212)는 제1 지연부(312_1), 제2 지연부(312_2) 및 로직 회로(312_3)를 포함한다. 제1 지연부(312_1)는 제2 데이터 인에이블 신호(DEs)를 소정 시간 지연시켜서 지연된 인에이블 신호(DEs_D1)를 출력한다. 제2 지연부(312_2)는 지연된 인에이블 신호(DEs_D1)를 소정 시간 지연시켜서 지연된 인에이블 신호(DEs_D2)를 출력한다. 로직 회로(312_3)는 지연된 인에이블 신호들(DEs_D1, DEs_D2)을 로직 앤드 연산하여 제2 인에이블 신호(DEs')를 출력한다.

도 10은 도 8에 도시된 백라이트 제어부의 회로 구성을 예시적으로 보여주는 도면이다.

도 8 및 도 10을 참조하면, 백라이트 제어부(313)는 데이터 입력부(313_1), 히스토그램 생성부(313_2), 백라이트 휘도 계산부(313_3) 및 데이터 보정부(313_4)를 포함한다. 데이터 입력부(313_1)는 타이밍 조절부(312)로부터의 제2 인에이블 신호(DEs')에 응답해서 매핑부(311_2)로부터의 제2 중간 데이터 신호(RGBWs) 중 일부를 선택하여 제2 중간 입력 데이터 신호(RGBWs')를 출력한다.

히스토그램 생성부(313_2)는 제1 중간 입력 데이터 신호(RGBWs')의 영상 특성에 대응하는 제2 히스토그램(Hs)을 생성한다. 제2 히스토그램(Hs)은 한 프레임동안 제2 중간 입력 데이터 신호(RGBWs')의 휘도를 누적한 그래프이다.

슬레이브 컨트롤 드라이버인 제2 컨트롤 드라이버(130)에 포함되는 백라이트 휘도 계산부(313_3)는 실질적으로 백라이트 제어 신호(BLC)를 발생하지 않는다. 그러므로 백라이트 제어부(313)에 백라이트 휘도 계산부(313_3)를 포함하지 않아도 된다. 다만, 컨트롤 드라이버들의 생산 공정 효율을 위하여 라이트 제어부(313)에 백라이트 휘도 계산부(313_3)를 포함할 수 있다.

데이터 보정부(313_4)는 도 3에 도시된 마스터 컨트롤 드라이버인 제1 컨트롤 드라이버(120)로부터의 제1 스케일러 신호(SVm)를 수신하고, 제2 스케일러 신호(SVs)를 출력한다. 제2 스케일러 신호(SVs)는 제1 스케일러 신호(SVm)와 실질적으로 동일할 수 있다.

이와 같은 구성을 갖는 백라이트 제어부(313)는 마스터 컨트롤 드라이버인 제1 컨트롤 드라이버(120)로부터의 제1 스케일러 신호(SVm)에 응답해서 제2 스케일러 신호(SVs)를 출력한다. 제2 스케일러 신호(SVs)는 서브 픽셀 렌더링부(311_3)로 제공된다. 서브 픽셀 렌더링부(311_3)는 제2 중간 데이터 신호(RGBWs) 뿐만 아니라 제1 스케일러 신호(SVs)에 근거해서 렌더링을 수행할 수 있으므로 표시 패널(110, 도 1에 도시됨)에 표시되는 영상의 품질이 향상될 수 있다. 특히, 제2 스케일러 신호(SVs)는 제1 스케일러 신호(SVm)와 실질적으로 동일하므로 제1 및 제2 컨트롤 드라이버들(120, 130)에 의한 렌더링 동작시 사용되는 스케일 계수가 일치한다. 따라서, 표시 패널(110)의 제 1 영역(110a) 및 제2 영역(110b)의 표시 품질이 동일하게 유지될 수 있다.

도 11은 도 9에 도시된 타이밍 조절부 및 도 10에 도시된 백라이트 제어부의 동작을 설명하기 위한 타이밍도이다.

도 9 내지 도 11을 참조하면, 제1 지연부(312_1)는 제2 데이터 인에이블 신호(DEs)를 소정 시간 지연시킨 지연된 인에이블 신호(DEs_D1)를 출력한다. 제2 지연부(312_13는 지연된 인에이블 신호(DEs_D1)를 소정 시간 지연시킨 지연된 인에이블 신호(DEs_D2)를 출력한다. 로직 게이트(312_3)로부터 출력되는 제2 인에이블 신호(DEs')는 지연된 인에이블 신호(DEs_D1)와 지연된 인에이블 신호(DEs_D2)가 모두 하이 레벨인 동안 하이 레벨로 유지된다.

제2 중간 데이터 신호(RGBWs)는, 서브 픽셀 렌더링부(311_3)의 동작 특성에 따라서 도 1에 도시된 표시 패널(110)의 제2 표시 영역(110a)의 데이터 신호뿐만 아니라 제1 표시 영역(110b)의 일부 데이터 신호를 포함한다.

예컨대, 표시 패널(110)이 제1 방향(D1)으로 n(n은 양의 정수) 개의 픽셀들을 포함하고, 제2 표시 영역(110b)이 k+1(k는 양의 정부)번째부터 n(n은 양의 정수)번째까지 k 개의 픽셀들을 포함한다고 가정한다. 이 경우, 제2 데이터 신호(RGBs)는 제1 표시 영역(110a)에 위치한 k번째 픽셀에 대응하는 k번째 데이터 신호와 제2 표시 영역(110b)에 위치한 k+1번째 픽셀부터 n번째 픽셀에 대응하는 데이터 신호를 포함한다. 이는 앞서 도 8a 내지 도 8c에서 설명한 바와 동일한 방식으로 동작하는 서브 픽셀 렌더링부(311_3)의 렌더링 동작에 기인한다.

그러나, 백라이트 제어부(313)의 동작에 필요한 데이터 신호는 k+1번째 픽셀부터 n번째 픽셀에 대응하는 데이터 신호이므로 k번째 데이터 신호에 대한 제거가 필요하다.

백라이트 제어부(313) 내 데이터 입력부(311_1)는 제2 중간 데이터 신호(RGBWs)를 제1 지연부(312_1)의 지연 시간만큼 지연된 제2 중간 데이터 신호(RGBWs_d)를 출력하고, 제2 인에이블 신호(DEs')가 하이 레벨인 동안 지연된 제2 중간 데이터 신호(RGBWs_d)를 제2 중간 입력 데이터 신호(RGBWs')로서 출력한다. 제2 중간 입력 데이터 신호(RGBWs')는 히스토그램 생성부(313_2)로 제공된다.

도 12는 도 3에 도시된 제1 컨트롤 드라이버의 송수신 제어부와 도 8에 도시된 제2 컨트롤 드라이버의 송수신 제어부 사이의 신호 송수신을 예시적으로 보여주는는 도면이다.

도 3, 도 8 및 도 12를 참조하면, 제2 컨트롤 드라이버(130) 내 백라이트 제어부(313)는 제2 히스토그램(Hs)을 계산한다. 제2 히스토그램 계산이 완료되면, 제2 컨트롤 드라이버(310)의 송수신 제어부(320)는 송수신 제어부(320)를 통해 제1 컨트롤 드라이버(120)의 송수신 제어부(220)로 히스토그램 전송 준비 신호(rd_histo)를 전송한다. 계속해서 제2 컨트롤 드라이버(310)의 송수신 제어부(320)는 히스토그램 전송 플래그(tr_histo)를 제1 레벨(예컨대, 'H' 레벨)로 설정한다. 제1 컨트롤 드라이버(120)의 송수신 제어부(220)는 히스토그램 전송 플래그(tr_histo)가 제1 레벨일 때 제2 컨트롤 드라이버(130)의 송수신 제어부(320)로부터 제2 히스토그램(Hs)을 수신한다.

제1 컨트롤 드라이버(120) 내 백라이트 제어부(213)는 제1 스케일러 신호(SVm)를 출력한다. 제1 컨트롤 드라이버(120)의 송수신 제어부(220)는 제1 스케일러 신호(SVm)가 수신되면, 스케일러 전송 준비 신호(rd_sv)를 제2 컨트롤 드라이버(310)의 송수신 제어부(320)로 전송한다. 계속해서 제1 컨트롤 드라이버(120)의 송수신 제어부(220)는 스케일러 전송 플래그(tr_sv)를 제1 레벨(예컨대, 'H' 레벨)로 설정한다. 제2 컨트롤 드라이버(130)의 송수신 제어부(320)는 스케일러 전송 플래그(tr_sv)에 응답해서 제1 컨트롤 드라이버(120)의 송수신 제어부(220)로부터 제1 스케일러 신호(SVm)를 수신한다.

이와 같은 구성을 갖는 도 1에 도시된 표시 장치(100)는 표시 패널(110)의 제1 영역(110a) 및 제2 영역(110b)에 각각 대응하는 제1 컨트롤 드라이버(120) 및 제2 컨트롤 드라이버(130)를 포함한다. 적어도 2개의 제1 컨트롤 드라이버(120) 및 제2 컨트롤 드라이버(130)에 의해서 표시 패널(110)에 구비되는 데이터 라인들은 모두 구동될 수 있다.

특히, 표시 패널(110)이 펜타일 방식의 픽셀들을 포함하는 경우, 제1 컨트롤 드라이버(120) 및 제2 컨트롤 드라이버(130) 각각은 영상의 휘도 향상을 위한 렌더링 기능을 수행한다. 이때, 마스터 컨트롤 드라이버인 제1 컨트롤 드라이버(120)는 슬레이브 컨트롤 드라이버인 제2 컨트롤 드라이버(130)로부터의 제2 히스토그램(Hs)을 반영하여 백라이트 제어 신호(BLC) 및 제1 스케일러 신호(SVm)를 발생한다. 또한, 제2 컨트롤 드라이버(130)는 제1 스케일러 신호(SVm)에 대응하는 제2 스케일러 신호(SVs)를 발생한다.

이와 같은 복수의 컨트롤 드라이버들(120, 130) 간의 신호 송수신에 의해서 컨트롤 드라이버들(120, 130) 각각의 히스토그램을 서로 공유할 수 있으므로 표시 패널에 표시되는 영상의 품질이 향상될 수 있다.

예시적인 바람직한 실시예들을 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들이 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.

100: 표시 장치 110: 표시 패널
110a: 제1 표시 영역 110b: 제2 표시 영역
120: 제1 컨트롤 드라이버 130: 제2 컨트롤 드라이버
140: 제1 게이트 드라이버 150: 제2 게이트 드라이버
160: 백라이트 유닛 210: 제1 컨트롤러
220: 제1 송수신 제어부 230: 제1 데이터 드라이버
310: 제2 컨트롤러 320: 제2 송수신 제어부
330: 제2 데이터 드라이버

Claims

제1 표시 영역 및 제2 표시 영역을 포함하는 표시 패널;
제1 데이터 신호를 수신하고, 상기 제1 표시 영역에 영상이 표시되도록 제어하며, 상기 제1 데이터 신호에 대응하는 제1 히스토그램을 생성하는 제1 컨트롤 드라이버;
제2 데이터 신호를 수신하고, 상기 제2 표시 영역에 영상이 표시되도록 제어하며, 상기 제2 데이터 신호에 대응하는 제2 히스토그램을 생성하는 제2 컨트롤 드라이버; 및
상기 표시 패널로 광을 제공하는 백라이트 유닛을 포함하되;
상기 제1 컨트롤 드라이버는 상기 제2 컨트롤 드라이버로부터 상기 제2 히스토그램을 수신하고, 상기 제1 및 제2 히스토그램들에 근거해서 상기 백라이트 유닛의 휘도를 조절하기 위한 백라이트 제어 신호를 생성하는 것을 특징으로 하는 표시 장치.
제 1 항에 있어서,
상기 제1 데이터 신호 및 상기 제2 데이터 신호 각각은 제1 색상 데이터, 제2 색상 데이터 및 제3 색상 데이터를 포함하는 것을 특징으로 하는 표시 장치.
제 2 항에 있어서,
상기 제 1 컨트롤 드라이버는,
상기 제1 데이터 신호, 제1 데이터 인에이블 신호 및 상기 제2 히스토그램에 응답해서 제1 출력 데이터 신호를 생성하고, 상기 백라이트 제어 신호를 생성하는 제1 컨트롤러와;
상기 제1 출력 데이터 신호를 상기 표시 패널의 상기 제1 표시 영역으로 제공하는 제1 데이터 드라이버 및;
상기 컨트롤러와 상기 제2 컨트롤 드라이버 사이의 신호 송수신을 제어하는 제1 송수신 제어부를 포함하는 것을 특징으로 하는 표시 장치.
제 3 항에 있어서,
상기 제1 컨트롤러는,
상기 제1 데이터 신호에 근거해서 상기 제1 색상 데이터, 상기 제2 색상 데이터, 상기 제3 색상 데이터 및 제4 색상 데이터를 포함하는 제1 중간 데이터 신호를 생성하는 제1 렌더링 모듈과;
상기 데이터 인에이블 신호의 타이밍을 조절한 제1 인에이블 신호를 출력하는 제1 타이밍 조절부; 및
상기 제1 인에이블 신호, 상기 제1 중간 데이터 신호 및 상기 제2 히스토그램에 응답해서 제1 스케일러 신호 및 상기 백라이트 제어 신호를 생성하는 백라이트 제어부를 포함하되;
상기 제1 렌더링 모듈은 상기 제1 데이터 신호 및 상기 제1 스케일러 신호에 응답해서 상기 제1 출력 데이터 신호를 생성하는 것을 특징으로 하는 표시 장치.
제 4 항에 있어서,
상기 백라이트 제어부는,
상기 제1 인에이블 신호에 응답해서 상기 제1 중간 데이터 신호의 일부를 선택한 제1 중간 입력 데이터 신호를 출력하는 데이터 입력부와;
상기 제1 중간 입력 데이터 신호에 대응하는 상기 제1 히스토그램을 생성하는 히스토그램 생성부와;
상기 제1 히스토그램과 상기 제2 컨트롤러로부터의 상기 제2 히스토그램에 근거해서 상기 백라이트 제어 신호를 발생하는 백라이트 휘도 계산부; 및
상기 백라이트 제어 신호에 대응하는 상기 제1 스케일러 신호를 생성하는 데이터 보정부를 포함하는 것을 특징으로 하는 표시 장치.
제 4 항에 있어서,
상기 제1 스케일러 신호는 상기 제1 송수신 제어부를 통해 상기 제2 컨트롤 드라이버로 제공되는 것을 특징으로 하는 표시 장치.
제 4 항에 있어서,
상기 제1 송수신 제어부는,
상기 제2 컨트롤 드라이버로부터 히스토그램 준비 신호 및 히스토그램 전송 신호가 수신될 때 상기 제2 컨트롤 드라이버로부터 상기 제2 히스토그램 신호를 수신하는 것을 특징으로 하는 표시 장치.
제 4 항에 있어서,
상기 제1 타이밍 조절부는,
상기 데이터 인에이블 신호를 소정 시간 지연시키는 지연부; 및
상기 데이터 인에이블 신호 및 상기 제1 지연부로부터 출력되는 지연된 데이터 인에이블 신호를 논리 연산하고, 상기 제1 인에이블 신호를 출력하는 로직 회로를 포함하는 것을 특징으로 하는 표시 장치.
제 4 항에 있어서,
상기 제 2 컨트롤 드라이버는,
상기 제2 데이터 신호, 제2 데이터 인에이블 신호 및 상기 제1 스케일러 신호에 응답해서 제2 출력 데이터 신호를 생성하는 제2 컨트롤러와;
상기 제2 출력 데이터 신호를 상기 표시 패널의 상기 제2 표시 영역으로 제공하는 제2 데이터 드라이버 및;
상기 컨트롤러와 상기 제1 컨트롤 드라이버 사이의 신호 송수신을 제어하는 제2 송수신 제어부를 포함하는 것을 특징으로 하는 표시 장치.
제 9 항에 있어서,
상기 제2 컨트롤러는,
상기 제2 데이터 신호에 근거해서 제4 색상 데이터를 더 포함하는 제2 중간 데이터 신호를 생성하는 제2 렌더링 모듈과;
상기 데이터 인에이블 신호의 타이밍을 조절한 제2 인에이블 신호를 출력하는 제2 타이밍 조절부; 및
상기 제2 인에이블 신호, 상기 제2 중간 데이터 신호 및 상기 제2 히스토 그램에 응답해서 제2 스케일러 신호를 생성하는 백라이트 제어부를 포함하되;
상기 제2 렌더링 모듈은 상기 제2 데이터 신호 및 상기 제2 스케일러 신호에 응답해서 상기 제2 출력 데이터 신호를 생성하는 것을 특징으로 하는 표시 장치.
제 10 항에 있어서,
상기 제2 타이밍 조절부는,
상기 데이터 인에이블 신호를 소정 시간 지연시킨 제1 지연 신호를 출력하는 제1 지연부;
상기 제1 지연 신호를 소정 시간 지연시킨 제2 지연 신호를 출력하는 제2 지연부; 및
상기 제1 지연 신호 및 상기 제2 지연 신호를 논리 연산하고, 상기 제2 인에이블 신호를 출력하는 로직 회로를 포함하는 것을 특징으로 하는 표시 장치.
제 11 항에 있어서,
상기 백라이트 제어부는,
상기 제2 인에이블 신호에 응답해서 상기 제2 중간 데이터 신호의 일부를 선택한 제2 중간 입력 데이터 신호를 출력하는 데이터 입력부와;
상기 제2 중간 입력 데이터 신호에 대응하는 상기 제2 히스토그램을 생성하는 히스토그램 생성부; 및
상기 제1 컨트롤 드라이버로부터의 상기 제1 스케일러 신호에 근거해서 상기 제2 스케일러 신호를 생성하는 데이터 보정부를 포함하는 것을 특징으로 하는 표시 장치.
제 9 항에 있어서,
상기 제2 송수신 제어부는,
상기 제1 컨트롤 드라이버로부터 상기 스케일러 준비 신호 및 스케일러 전송 신호가 수신될 때 상기 제1 컨트롤 드라이버로부터 상기 제1 스케일러 신호를 수신하는 것을 특징으로 하는 표시 장치.
제 4 항에 있어서,
상기 제1 렌더링 모듈은,
상기 제1 데이터 신호의 감마 특성을 조정하는 입력 감마 조정부;
상기 제1 데이터 신호의 상기 제1 중간 데이터 신호로 매핑하는 매핑부;
상기 제1 중간 데이터 신호를 렌더링 필터에 통과시켜 렌더링 신호를 출력하는 렌더링부; 및
상기 렌더링 신호의 감마 특성을 조정해서 상기 제1 출력 데이터 신호를 출력하는 출력 감마 조정부를 포함하는 것을 특징으로 하는 표시 장치.
제 1 항에 있어서,
상기 표시 패널은,
제1 픽셀 및 제2 픽셀을 포함하고,
상기 제1 픽셀은 상기 제1 색상 데이터 및 상기 제2 색상 데이터에 각각 대응하는 제1 서브 픽셀 및 제2 서브 픽셀을 포함하고, 상기 제2 픽셀은 상기 제3 색상 데이터 및 상기 제4 색상 데이터에 대응하는 제3 서브 픽셀 및 제4 서브 픽셀을 포함하는 것을 특징으로 하는 표시 장치.
제 1 항에 있어서,
상기 제1 컨트롤 드라이버는 마스터 컨트롤 드라이버이고, 상기 제2 컨트롤 드라이버는 슬레이브 컨트롤 드라이버인 것을 특징으로 하는 표시 장치.