KR100840462B1 - 화상 표시 장치 전송 인터페이스 - Google Patents

화상 표시 장치 전송 인터페이스 Download PDF

Info

Publication number
KR100840462B1
KR100840462B1 KR1020070009369A KR20070009369A KR100840462B1 KR 100840462 B1 KR100840462 B1 KR 100840462B1 KR 1020070009369 A KR1020070009369 A KR 1020070009369A KR 20070009369 A KR20070009369 A KR 20070009369A KR 100840462 B1 KR100840462 B1 KR 100840462B1
Authority
KR
South Korea
Prior art keywords
data
image
unit
transmitter
channel
Prior art date
Application number
KR1020070009369A
Other languages
English (en)
Other versions
KR20070079017A (ko
Inventor
야스히로 야마시따
아쯔오 오까자끼
Original Assignee
도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006023181A external-priority patent/JP2007206232A/ja
Priority claimed from JP2006023182A external-priority patent/JP2007206233A/ja
Application filed by 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 filed Critical 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Publication of KR20070079017A publication Critical patent/KR20070079017A/ko
Application granted granted Critical
Publication of KR100840462B1 publication Critical patent/KR100840462B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG

Abstract

저소비 전력화가 가능한 인터페이스부를 제공한다. 트랜스미터부(12)의 동작 상태를 절환하는 컨트롤부(23)가, 전송하는 데이터량이 소정량보다도 많은 트랜스미터부(12)를 고속 모드로 하고, 전송하는 데이터량이 소정량 이하이고, 또한, 0보다도 많은 트랜스미터부(12)를 저속 모드로 하고, 전송하는 데이터량이 0인 트랜스미터부(12)를 슬립 모드로 한다. 전송하는 데이터량이 적은 트랜스미터부(12) 및 전송하는 데이터량이 0인 트랜스미터부(12)에서의 소비 전력을 억제하여, 저소비 전력화가 가능하게 된다.
LCD 패널, 인터페이스부, 트랜스미터부, 리시버부, 차분 연산부, 데이터 재배열부, 컨트롤부, 리시버 컨트롤부, 제어 블록

Description

화상 표시 장치 전송 인터페이스{IMAGE DISPLAY APPARATUS TRANSMISSION INTERFACE}
도 1은 본 발명의 제1 실시 형태의 인터페이스의 송신 수단측을 도시하는 블록도.
도 2는 상기한 인터페이스의 수신 수단측을 도시하는 블록도.
도 3은 상기한 인터페이스에서의 화상 데이터의 소정의 시간 간격에서의 비트 분포를 도시하는 설명도.
도 4는 상기한 인터페이스에서의 화상 데이터의 압축 방법을 도시하는 설명도.
도 5는 상기한 인터페이스를 이용한 그래픽 시스템을 도시하는 설명도.
도 6은 본 발명의 제2 실시 형태의 인터페이스의 송신 수단측을 도시하는 블록도.
도 7의 (a)는 상기한 인터페이스에서의 순차 주사를 도시하는 설명도, 도 7의 (b)는 상기한 인터페이스에서의 비월 주사를 도시하는 설명도, 도 7의 (c)는 상기한 송신 수단에서의 화상 신호의 재배열을 도시하는 설명도, 도 7의 (d)는 상기한 송신 수단의 동일 채널에서 화상 신호를 연속시키는 재배열을 도시하는 설명도.
<도면의 주요 부분에 대한 부호의 설명>
2: 화상 표시 장치로서의 LCD 패널
3: 인터페이스로서의 인터페이스부
12: 송신 수단으로서의 트랜스미터부
13: 수신 수단으로서의 리시버부
17: 차분 연산 수단으로서의 차분 연산부
18: 압축 수단의 기능을 갖는 데이터 재배열 수단으로서의 데이터 재배열부
23: 동작 절환 수단으로서의 컨트롤부
41: 동작 절환 수단으로서의 리시버 컨트롤부
52: 주사 수단의 기능을 갖는 데이터 재배열 수단으로서의 데이터 재배열 블록
61: 동작 절환 수단으로서의 제어 블록
[특허 문헌 1] 일본 특허 공개 공보 제2002-108293호
본 발명은, 화상을 표시시키는 화상 신호를 화상 표시 장치에 전송하는 인터페이스에 관한 것이다.
최근, 액정 표시 장치나 플라즈마 디스플레이 등의 화상 표시 장치로서의 플랫 패널 디스플레이에는, 예를 들면 LVDS(Low Voltage Differential Signaling) 등의 고속 시리얼 인터페이스가 이용되고 있다.
이런 종류의 고속 시리얼 인터페이스에서는, 출력측에 송신 수단으로서 차동 동작형의 아날로그 회로가 이용되고 있고, 이 아날로그 회로에 항상 전류가 흐르고 있기 때문에, 통상의 CMOS(Complementary Metal Oxide Semiconductor) 회로에서 이용되는 정상 전류를 낮추는 등의 저소비 전력화 대책이 용이하지 않다. 또한, 입력측의 전송 수단의 전압이 400mV로 낮게 설정되어 있기 때문에, 이 전송 수단에서의 용량의 충방전에 의한 소비 전력의 비율이 원래 낮게 되어 있다. 따라서, 이 전송 수단에 입력되는 화상 신호의 주파수를 삭감했다고 하여도, 이와 같은 고속 시리얼 인터페이스의 트랜스미터부에서는, 출력부의 스위칭 소자의 온과 오프의 절환 횟수에 의존하지 않고 전류 I가 전원 VDD측으로부터 접지측으로 흐르기 때문에, 이 화상 신호의 주파수의 저감에 의한 소비 전력의 저감 효과가 거의 기대되지 않는다(예를 들면, 특허 문헌 1 참조).
또한, 플랫 패널 디스플레이와, 이 플랫 패널 디스플레이를 구동하는 그래픽 칩을 내장하는 퍼스널 컴퓨터(PC) 등을 갖는 그래픽 시스템에서의 소비 전력을 삭감하는 하나의 수단으로서, 예를 들면 그래픽 칩으로부터 플랫 패널 디스플레이로의 데이터를 전송할 때에 전체 주사 라인을 순서대로 전송하는 순차 주사 대신에, 수 라인 간격으로 전송하는 비월 주사가 생각된다.
이와 같은 비월 주사는, 예를 들면 텔레비전 등에서는 잘 알려진 기술로서, 이것과 마찬가지로 하여 예를 들면 1라인 간격, 혹은 2라인 간격으로 데이터를 송수신함으로써 회로의 주파수 즉 회로의 상태의 변화수를 저감할 수 있어, 플랫 패 널 디스플레이의 회로에서의 저소비 전력화가 가능하게 된다.
구체적으로, 예를 들면 3라인에 1회의 비월 주사를 하는 경우에는, 데이터의 전송량이 1/3로 되므로, CMOS 회로의 변화의 횟수도 1/3로 되어, CMOS 회로의 저소비 전력화에 효과가 있다.
그러나, 이와 같은 방법은, CMOS 회로의 소비 전력이 주로 부하 용량의 충방전에 의한 것에 기초하고 있기 때문에, CMOS 회로에서는 유효하지만 상기한 바와 마찬가지로 LVDS 등의 고속 시리얼 인터페이스에서는 유효하지 않다.
또한, 데이터가 전송되지 않는 기간에는 인터페이스 회로 부분을 정지하는 것도 생각되지만, PLL 클럭 회로의 응답 시간이 늦고, 또한, 전송로의 DC밸런스의 문제가 있어, 고속으로 인터페이스를 정지하는 것은 용이하지 않다.
또한, 상기 각 구성에서, 일반적으로 고속으로 데이터를 전송하기 위해서는 리시버부의 입력 신호의 슬루 레이트를 높일 필요가 있고, 트랜스미터부의 전류를 크게 할 필요가 있기 때문에, I×VDD에 의해 결정되는 소비 전력이 인터페이스부에서의 소비 전력의 대부분을 차지하고 있어, 신호 전압을 낮추거나, 신호 주파수를 낮추거나 하는 종래의 CMOS에서의 소비 전력 저감법은, 회로 전체로서의 저소비 전력화에 대하여 효과를 갖지 않는다.
마찬가지로, 리시버부의 입력부도 차동 앰프를 이용하므로, 트랜스미터부와 마찬가지로 일정한 전류가 항상 흐르게 되어, 마찬가지로 통상의 CMOS의 저소비 전 력화의 수단은 효과가 적다. 또한, 차동 앰프의 반응 속도를 향상하기 위해서는, 이 전류값을 높일 필요가 있기 때문에, 이 입력부의 소비 전력이 리시버부의 소비 전력에 차지하는 비율이 커져 있어, 이 부분의 소비 전력을 저감하는 것이 리시버부의 저소비 전력화에 유효하다．
본 발명은, 이와 같은 점을 감안하여 이루어진 것으로, 저소비 전력화가 가능한 인터페이스를 제공하는 것을 목적으로 한다.
본 발명은, 화상 표시 장치에 화상을 표시시키는 화상 신호를 전송하는 복수 채널의 송신 수단과, 이 송신 수단으로부터 전송되는 화상 신호를 수신하여 상기 화상 표시 장치측에 출력하는 복수 채널의 수신 수단과, 상기 송신 수단과 상기 수신 수단 중 적어도 어느 하나의 동작 상태를 절환하는 동작 절환 수단을 구비하고, 상기 송신 수단과 상기 수신 수단 중 적어도 어느 하나는, 화상 신호를 소정 처리하는 고속 모드와, 이 고속 모드보다도 낮은 전력에서 화상 신호를 소정 처리하는 저속 모드와, 이들 화상 신호의 소정 처리를 정지시키는 슬립 모드를 가지며, 상기 동작 절환 수단은, 소정 처리하는 화상 신호량이 소정량보다도 많은 채널을 고속 모드로 하고, 소정 처리하는 화상 신호량이 상기 소정량 이하이고, 또한, 0보다도 많은 채널을 저속 모드로 하고, 소정 처리하는 화상 신호량이 0인 채널을 슬립 모드로 하는 것이다.
그리고, 송신 수단과 수신 수단 중 적어도 어느 하나의 동작 상태를 절환하는 동작 절환 수단이, 소정 처리하는 화상 신호량이 소정량보다도 많은 채널을 고속 모드로 하고, 소정 처리하는 화상 신호량이 소정량 이하이고, 또한, 0보다도 많은 채널을 저속 모드로 하고, 소정 처리하는 화상 신호량이 0인 채널을 슬립 모드로 하도록 선택적으로 절환 구동한다.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명의 제1 실시 형태의 인터페이스의 구성을 도 1 내지 도 5를 참조하여 설명한다.
도 5에 그래픽 시스템을 도시하고, 이 도 5에서, 참조부호 1은 컴퓨터이며, 이 컴퓨터(1)는, 화상 표시 장치로서의 액정 표시 장치인 LCD 패널(2)과, 인터페이스로서의 인터페이스부(3)를 통해서 전기적으로 접속되어 있다.
그리고, 컴퓨터(1)에는, 출력측이 인터페이스부(3)의 입력측에 전기적으로 접속된 도시 생략된 그래픽 칩을 내장하고 있다．
LCD 패널(2)은, 액정 표시가 가능함과 함께, 매트릭스 형상으로 배치된 스위칭 소자로서의 박막 트랜지스터(TFT)를 이용한 표시기로서의 화상 표시 장치이다. 그리고, 이 LCD 패널(2)은, 사각 형상의 표시 영역(5)의 측연 및 단연을 따라, 드라이버 회로로서의 게이트 드라이버(6) 및 소스 드라이버(7)가 설치되어 있다. 이들 게이트 드라이버(6) 및 소스 드라이버(7)는, 각각 박막 트랜지스터의 게이트 전극 및 소스 전극과 전기적으로 접속되어, 각 박막 트랜지스터의 동작을 제어 가능하게 되어 있다. 또한, LCD 패널(2)에는, 게이트 드라이버(6) 및 소스 드라이버(7)의 제어 타이밍을 절환함과 함께, 이들 게이트 드라이버(6) 및 소스 드라이버(7)에, 인터페이스부(3)를 통해서 컴퓨터(1)의 그래픽 칩으로부터 송신된 화상 데이터를 소정의 타이밍에서 출력하는 타이밍 컨트롤러(8)가 탑재되어 있다.
그리고, 인터페이스부(3)는, LCD 패널(2)의 표시 영역에 소정의 화상을 표시시키는 액정 표시 장치용의 LVDS(Low Voltage Differential Signaling) 등의 고속 시리얼 인터페이스이다. 또한, 이 인터페이스부(3)의 입력측, 즉 컴퓨터(1)측에는, 도 1에 도시하는 바와 같이, 그래픽 칩의 일부를 이루고 화상 신호로서의 화상 데이터를 출력하는 화상 표시 신호 발신 수단으로서의 묘화 엔진인 화상 데이터 출력 회로(11)가 탑재되어 있다. 또한, 이 인터페이스부(3)는, 화상 데이터 출력 회로(11)로부터 출력된 화상 데이터를 LCD 패널(2)측에 전송하는 송신 수단으로서의 버퍼부인 복수, 예를 들면 4개의 트랜스미터부(12a~12d)(이하, 이들 트랜스미터부(12a~12d) 중 어느 하나, 혹은 모두를 트랜스미터부(12)로 하는 경우가 있다)를 구비하고, 이들 트랜스미터부(12)의 각각에는, 이 트랜스미터부(12)로부터 전송된 화상 데이터를 수신하는 수신 수단으로서의 리시버부(13a~13d)(이하, 이들 리시버부(13a~13d) 중 어느 하나, 혹은 모두를 리시버부(13)로 하는 경우가 있다)가 전기적으로 접속되어 있다. 또한, 도 1에서, 리시버부(13)는 편의적으로 오피앰프로서 도시한다.
화상 데이터 출력 회로(11)는, 컴퓨터(1)측으로부터 출력된 화상 표시 신호로서의 화상 표시 데이터 S1을 기억하는 화상 메모리(15)를 구비하고 있다. 여기서, 도 3에 도시하는 바와 같이, 화상 메모리(15)에 기억되는 화상 표시 데이터 S1은, 적채널 R, 녹채널 G 및 청채널 B를 가지고 있다.
또한, 도 1에 도시하는 바와 같이, 화상 메모리(15)의 출력측에는, 이 화상 메모리(15)로부터 소정의 기준 신호인 기준 데이터 S, 예를 들면 화상의 최초의 1라인분의 화상 표시 데이터 S1을 기억하는 기준 화상 기억부(16)가 전기적으로 접속되어 있다. 또한, 이 기준 화상 기억부(16)의 출력측에는, 화상 메모리(15)로부터 읽어낸 화상 표시 데이터 S1과 기준 화상 기억부(16)에 기억되어 있는 기준 데이터 S를 비교하여 그것들의 차분을 연산하는 차분 연산 수단으로서의 차분 연산부(17)가 전기적으로 접속되고, 또한, 이 차분 연산부(17)의 출력측에는, 이 차분 연산부(17)로부터 출력된 화상 신호로서의 화상 데이터인 차분 데이터 S2를 소정의 방법으로 재배열하는 데이터 재배열 수단으로서의 데이터 재배열부(18)가 전기적으로 접속되어 있다. 그리고, 이 데이터 재배열부(18)는, 재배열한 화상 신호로서의 화상 데이터인 재배열 데이터 S3(도 3)을 소정의 방법으로 코딩, 즉 압축하는 압축 수단으로서의 기능을 가지며, 이 기능에 의해 압축된 화상 신호로서의 화상 데이터 S4를 각 트랜스미터부(12)에 적절하게 배정하여 출력 가능하게 되어 있다. 또한, 이 데이터 재배열부(18)에는, 기억부(19)가 전기적으로 접속되어 있고, 이 기억부(19)는, 데이터 재배열부(18)에 의해 출력된 화상 데이터 S4에 기초하여, 어느 트랜스미터부(12)가 어느 기간 비어 있는지를 기억하는 것이다.
트랜스미터부(12)는, 전원 전류를 정전류로 하는 전원 전류 조정 수단으로서의 전원 전류 조정 회로(21)와, 이 전원 전류 조정 회로(21)로부터 정전류가 공급되는 채널인 트랜스미터(22)를 구비하고, 동작 절환 수단으로서의 컨트롤부(23)에 의해 전원 전류 조정 회로(21)의 동작을 제어함으로써 트랜스미터부(12)의 동작을 절환 가능하게 되어 있다. 또한, 도 1에서는, 트랜스미터부(12a)만을 상세히 도시 하고, 다른 트랜스미터부(12b~12d)에 대해서는, 마찬가지의 구성이므로 생략하고 있다．
트랜스미터(22)는, 복수, 예를 들면 4개의 스위칭 소자인 MOS 트랜지스터(25, 26, 27, 28)를 가지고 있다.
그리고, MOS 트랜지스터(25)의 한쪽의 전극인 소스 전극(25S)은, 전원 전류 조정 회로(21)의 출력측에 전기적으로 접속되어 있다. 또한, 이 MOS 트랜지스터(25)의 다른 쪽의 전극인 드레인 전극(25D)은, MOS 트랜지스터(26)의 한쪽의 전극인 소스 전극(26S)에 전기적으로 접속되어 있다. 그리고, 이 MOS 트랜지스터(26)의 다른 쪽의 전극인 드레인 전극(26D)은, 접지되어 기준 전위로 되어 있다.
또한, MOS 트랜지스터(27)의 한 쪽의 전극인 소스 전극(27S)은 MOS 트랜지스터(25)의 소스 전극(25S)에 전기적으로 접속되어 있음과 함께, 전원 전류 조정 회로(21)의 출력측에 전기적으로 접속되어 있다. 또한, 이 MOS 트랜지스터(27)의 다른 쪽의 전극인 드레인 전극(27D)은, MOS 트랜지스터(28)의 한쪽의 전극인 소스 전극(28S)에 전기적으로 접속되어 있다. 그리고, 이 MOS 트랜지스터(28)의 다른 쪽의 전극인 드레인 전극(28D)은, MOS 트랜지스터(26)의 드레인 전극(26D)에 전기적으로 접속되어 있음과 함께, 이 MOS 트랜지스터(26)의 드레인 전극(26D)과 함께 접지되어 기준 전위로 되어 있다.
또한, 이들 각 MOS 트랜지스터(25, 26, 27, 28)의 제어 전극인 게이트 전극(25G, 26G, 27G, 28G)에는, 화상 데이터 출력 회로(11)의 데이터 재배열부(18)의 출력측이 전기적으로 접속되어 있다.
따라서, 이들 MOS 트랜지스터(25, 26, 27, 28)의 각각은, 데이터 재배열부(18)로부터 출력되는 화상 데이터 S4에 따라 온 오프가 제어되고 있다. 즉, 이들 MOS 트랜지스터(25, 26, 27, 28)는, 데이터 재배열부(18)에서 MOS 트랜지스터(25) 및 MOS 트랜지스터(28)와, MOS 트랜지스터(26) 및 MOS 트랜지스터(27)를 소정의 주기로 온 오프를 반전함으로써, 도면에서의 실선 및 파선으로 나타내는 바와 같이 신호를 교대로 역상으로 한다.
컨트롤부(23)는, 기억부(19)의 출력측에 전기적으로 접속되고, 이 기억부(19)에서 기억한 각 트랜스미터부(12)의 정보에 기초하여, 각 채널의 전원, 전류 조정 회로(21)의 전류값 I1을 제어 가능하게 되어 있다.
한편, 각 리시버부(13)는, 인터페이스부(3)의 출력측인 LCD 패널(2)측에 설치된 차동 앰프로서, 도 2에 도시하는 바와 같이, 차동쌍을 이루는 트랜지스터(31, 32)를 구비하고 있다. 또한, 도 2에서는, 리시버부(13a)만을 상세히 도시하고, 다른 리시버부(13b ∼13d)에 대해서는, 마찬가지의 구성이므로 생략하고 있다．
트랜지스터(31, 32)의 컬렉터 전극(31C, 32C)은, 각각 저항(33, 34)을 통해서 전원에 접속되고, 이들 트랜지스터(31, 32)의 에미터 전극(31E, 32E)은, 서로 전기적으로 접속되어 있음과 함께 정전류 회로(35)에 전기적으로 접속되고, 또한, 이들 트랜지스터(31, 32)의 베이스 전극(31B, 32B)은, 각각 차동 신호선(37)과 차동 신호선(38)에 전기적으로 접속되어 있다.
여기서, 차동 신호선(37)은, 각 트랜스미터부(12)의 MOS 트랜지스터(25)의 드레인 전극(25D)과, MOS 트랜지스터(26)의 소스 전극(26S) 사이에 각각 전기적으 로 접속되어 있다. 마찬가지로, 차동 신호선(38)은, 각 트랜스미터부(12)의 MOS 트랜지스터(27)의 드레인 전극(27D)과, MOS 트랜지스터(28)의 소스 전극(28S) 사이에 각각 전기적으로 접속되어 있다. 그리고, 차동 신호선(37, 38) 사이에는, 저항(39)이 전기적으로 장착되어 있다.
또한, 각 리시버부(13)에는, 트랜지스터(32)의 컬렉터 전극(32C)과 저항(34) 사이에, 동작 절환 수단으로서의 리시버 컨트롤부(41)가 전기적으로 접속되고, 이 리시버 컨트롤부(41)는, 정전류 회로(35)의 전류값 I2를 제어함으로써 리시버부(13)의 동작을 절환하는 것이다. 또한, 이 리시버 컨트롤부(41)는, 리시버부(13)에서 수신한 시리얼 신호를 패러렐 신호로 변환하는 시리얼 패러렐 변환 회로(42), 및, 이 시리얼 패러렐 변환 회로(42)에서 패러렐 신호로 변환된 화상 데이터를 처리하는 로직 회로(43)를 통해서, LCD 패널(2)의 타이밍 컨트롤러(8)(도 5)에 전기적으로 접속되어 있다.
또한, 리시버 컨트롤부(41)에는, 각 트랜스미터부(12)(도 1)의 컨트롤부(23)에서의 동작 모드의 절환 신호가 기억부(19)로부터 미리 전송되어 있다. 또한, 이 절환 신호는, 예를 들면 컴퓨터(1)(도 5)측인 화상 데이터 출력 회로(11)측으로부터 독립적으로 신호선을 이용하여 전송, LVDS의 데이터 선에서 수평 혹은 수직 블랭킹 기간에 전송, 혹은, 수직 동기 신호나 수평 동기 신호의 펄스 폭을 이용하여 전송하거나 한다.
또한, 시리얼 패러렐 변환 회로(42)에는, 데이터 재배열부(18)(도 1)에서의 데이터의 재배열 방법에 관한 정보 및 데이터의 압축의 전개 방법이 미리 설정되어 있고, 이 전송된 정보에 따라, 재배열되어 압축된 화상 데이터 S4를 다시 복원 가능하게 되어 있다.
그리고, 트랜스미터부(12) 및 리시버부(13)는, 복수의 동작 모드, 즉, 화상 데이터 S4를 고속으로 송신, 혹은 수신하는 고속 모드로서의 고속 모드와, 고속 모드보다도 낮은 클럭 주파수와 전송 대역에 의해, 고속 모드보다도 낮은 소비 전력에서 화상 데이터를 저속으로 송신, 혹은 수신하는 저속 모드로서의 저속 모드와, 트랜스미터부(12) 및 리시버부(13)를 정지시키는 슬립 모드로서의 슬립 모드를 가지고 있다.
다음으로, 상기 제1 실시 형태의 작용 효과를 설명한다.
우선, 컴퓨터(1)의 그래픽 칩으로부터 출력된 예를 들면 도 3에 도시하는 적채널 R, 녹채널 G, 청채널 B의 화상 표시 데이터 S1이 화상 데이터 출력 회로(11)의 화상 메모리(15)에 기억되고, 이 화상 메모리(15)에 기억된 화상 표시 데이터 S1의 최초의 1라인분이 기준 데이터 S(도 1)로서 기준 화상 기억부(16)에 기억된다.
다음으로, 차분 연산부(17)가, 기준 화상 기억부(16)에 기억되어 있는 기준 데이터 S와 화상 메모리(15)로부터 읽어낸 화상 표시 데이터 S1을 비교하여 차분 데이터 S2를 생성하고, 이 생성된 차분 데이터 S2는, 데이터 재배열부(18)에 출력되어, 소정의 방법으로 재배열된 재배열 데이터 S3이 생성된다.
이때, 차분 데이터 S2는, 데이터의 상관이 높은 경우에, 저비트 부분에 집중하기 때문에, 예를 들면 녹채널 G의 데이터를 청채널 B의 고비트측에 재배열함과 함께, 적채널 R의 데이터를 녹채널 G의 저비트측에 재배열함으로써, 적채널 R를 완전하게 비우는, 즉 적채널 R에서 전송하는 데이터량을 0으로 할 수 있다．
또한, 녹채널 G에서는, 고비트측이 비어 있는 상태, 즉 전송하는 데이터량이 적은 상태, 다시 말하면 대부분이 0인 데이터가 연속하고 있는 상태이기 때문에, 데이터 재배열부(18)의 압축 수단의 기능에 의해, 예를 들면 도 4에 도시하는 바와 같이 1수평 기간에 70개의 데이터가 전송되는 경우에, 예를 들면 런랭스법(연장 압축법) 등에 의해 재배열 데이터 S3(도 3)을 압축함으로써, 37비트로 삭감된 화상 데이터 S4(도 1)가 출력된다.
또한, 데이터 재배열부(18)에서는, 각 채널 R, G, B의 화상 데이터 S4를 각 트랜스미터부(12)에 배정하고, 이 배정에 수반하여, 전송하는 데이터량이 O인 상태의 트랜스미터부(12), 데이터량이 소정량보다도 적고 0보다도 많은 상태의 트랜스미터부(12), 및, 전송하는 데이터량이 소정량 이상인 상태의 트랜스미터부(12)를, 각각의 상태의 계속 기간도 포함시켜 각각 기억부(19)에서 기억한다.
그리고, 상기의 기억부(19)의 기억에 기초하여, 컨트롤부(23)가 각 트랜스미터부(12)의 전원 전류 조정 회로(21)의 전류값 I1을 제어함으로써, 전송하는 데이터량이 많은 트랜스미터부(12)는 고속 모드로 구동되고, 전송하는 데이터량이 적은 트랜스미터부(12)는 저속 모드로 구동되고, 전송하는 데이터량이 0인 트랜스미터부(12)는 슬립 모드로 된다.
이때, 예를 들면 도 4에 도시하는 예에서는, 70비트의 데이터를 37비트로 삭감함으로써, 저속 모드의 클럭 주파수를, 37/70≒0.52로, 고속 모드의 약 반분의 클럭 주파수로 저감하여, 전송 대역을 저감한다.
또한, 인터페이스부(3)의 각 리시버부(13)에서는, 대응하는 각 트랜스미터부(12)로부터 전송된 화상 데이터 S4가 수신된다. 이때, 기억부(19)에서 기억한 각 트랜스미터부(12)의 동작 모드 및 그 계속 시간에 대응하여 각 리시버부(13)의 동작 모드 및 계속 시간이 설정된다.
즉, 리시버 컨트롤부(41)에 의해 정전류 회로(35)의 전류값 I2를 제어하여 각 리시버부(13)의 동작 모드를 설정한다.
이 후, 시리얼 패러렐 변환 회로(42)에서, 화상 데이터 출력 회로(11)측으로부터 미리 전송된 정보에 기초하여, 트랜스미터부(12)로부터 출력된 화상 데이터 S4로부터 화상 표시 데이터 S1을 복원함과 함께, 복원된 시리얼의 화상 표시 데이터 S1을 패러렐 신호로 변환한다.
그리고, 복원된 화상 표시 데이터 S1은, 시리얼 패러렐 변환 회로(42)에서 패러렐 신호로 변환된 후, 로직 회로(43)를 경유하여 타이밍 컨트롤러(8)에 출력되고, 이 타이밍 컨트롤러(8)에 의해 소정의 타이밍에서 게이트 드라이버(6) 및 소스 드라이버(7)에 출력되고, 이들 게이트 드라이버(6) 및 소스 드라이버(7)에 의해 LCD 패널(2)의 소정의 박막 트랜지스터가 구동되어 화상 데이터에 대응한 화상이 LCD 패널(2)의 표시 영역(5)에 표시된다.
전술한 바와 같이, 상기 제1 실시 형태에 의하면, 트랜스미터부(12)의 동작 상태를 절환하는 컨트롤부(23)가, 트랜스미터부(12)에서 일정 기간에 전송하는 데이터량을 검출하고, 이 데이터량이 소정량보다도 많은 트랜스미터부(12)를 고속 모 드로 하고, 이 데이터량이 소정량 이하이고, 또한, 0보다도 많은 트랜스미터부(12)를, 소비 전력이 고속 모드보다도 적은 저속 모드로 하고, 이 데이터량이 0인 트랜스미터부(12)를 정지시키는 슬립 모드로 하는 등, 전송하는 데이터량에 따라 트랜스미터부(12)의 동작 모드를 동적으로 절환함으로써, 전송하는 데이터량이 적은 트랜스미터부(12) 및 전송하는 데이터량이 0인 트랜스미터부(12)에서의 소비 전력을 억제하여, 저소비 전력화가 가능하게 된다.
또한, 리시버부(13)에서도, 상기 트랜스미터부(12)와 마찬가지로, 리시버 컨트롤부(41)가, 처리하는 데이터량에 따라 리시버부(13)의 동작 모드를 동적으로 절환함으로써, 처리하는 데이터량이 적은 리시버부(13) 및 처리하는 데이터량이 0인 리시버부(13)에서의 소비 전력을 억제하여, 소비 전력을 보다 저감할 수 있다.
또한, 차분 연산부(17)에서 연산된 차분 데이터 S2의 비트를, 동일한 트랜스미터부(12) 내 및 서로 다른 트랜스미터부(12) 사이에서 데이터 재배열부(18)에 의해 재배열함으로써, 비어 있는 비트에 차분 데이터 S2를 집중시켜 소정의 트랜스미터부(12)가 전송하는 데이터를 완전히 0으로 하는 것도 가능하게 되므로, 이 재배열된 데이터에 대응하여 트랜스미터부(12), 혹은 리시버부(13)의 동작 모드를 동적으로 절환함으로써, 트랜스미터부(12), 혹은 리시버부(13)에서, 확실하게 저소비 전력화할 수 있다.
특히, 차분 데이터 S2는, 화상 표시 데이터 S1의 상관이 높은 경우에 저 비트측에 집중하여, 고비트측이 비기 때문에, 서로 다른 트랜스미터부(12) 사이에서 차분 데이터 S2를 재배열함으로써, 복수의 트랜스미터부(12) 중 적어도 어느 하나 를 저속 모드나 슬립 모드로 하는 것이 가능하게 되어, 확실하게 저소비 전력화할 수 있다.
그리고, 차분 데이터 S2를 차분 연산부(17)의 압축 수단의 기능에 의해 압축함으로써, 전송하는 데이터량을 보다 억제할 수 있어, 한층 저소비 전력화가 가능하게 된다.
또한, 저속 모드 시에 클럭 주파수를 저감함으로써, 이 클럭 주파수에 관련되는 통상의 CMOS 회로 등의 소비 전력도 저감할 수 있다.
또한, 동작 모드의 절환 신호를, 화상 데이터 출력 회로(11)측으로부터 수직, 혹은 수평 블랭킹 기간에 리시버부(13)측에 전송하거나, 수직 동기 신호 혹은 수평 동기 신호의 펄스 폭을 이용하여 전송하거나 하는 경우에는, 컴퓨터(1)측과 LCD 패널(2)측 사이에 새로운 신호선을 설치할 필요가 없어, 실장 등의 면에서도 유리하게 된다.
또한, 상기 제1 실시 형태에서, 데이터 재배열부(18)에서의 차분 데이터 S2의 재배열 시에는, 각 채널 R, G, B 내에서만 재배열하거나, 혹은, 각 채널 R, G, B 사이에서만 재배열하거나 하여도 된다．
다음으로, 제2 실시 형태의 인터페이스의 구성을 도 6 및 도 7을 참조하여 설명한다.
이 제2 실시 형태는, 데이터를 수라인 간격으로 전송하는, 소위 비월 주사 가능한 것이다.
화상 데이터 출력 회로(11)의 화상 메모리(15)의 출력측에는, 이 화상 메모 리(15)에 기억되어 있는 화상 표시 데이터 S1을 읽어내는 신호 읽어내기 수단으로서의 출력 블록(51)과, 화상 메모리(15)에 기억되어 있는 화상 표시 데이터 S1을 읽어내는 데이터 재배열 수단으로서의 데이터 재배열 블록(52)이 전기적으로 각각 접속되어 있다. 또한, 이들 출력 블록(51)과 데이터 재배열 블록(52)에는, 이들 출력 블록(51)과 데이터 재배열 블록(52) 중 어느 하나의 출력을 선택하는 신호 선택 수단으로서의 데이터 셀렉터(53)가 전기적으로 접속되어 있다. 그리고, 이 데이터 셀렉터(53)는, 화상 표시 데이터 S1이 판별 수단으로서의 판별 블록(54)에 의해 동작이 제어되고 있다.
출력 블록(51)은, 도 7의 (a)에 도시하는 바와 같이, 수평 동기 신호(H)의 로우 레벨 출력에 대응하여 데이터를 송신하지 않는, 소위 수평 블랭킹 기간 T와, 수평 동기 신호(H)의 하이 레벨 출력에 대응하여 화상 표시 데이터를 모든 라인에서 주사하는 기간을 교대로 가지며, 판독한 화상 표시 데이터를 일시적으로 기억하고, 트랜스미터부(12)의 각 채널에 대하여 미리 설정된 데이터 포맷에 맞추어 출력 데이터 SA(도 6)로서 출력하는 것이다.
데이터 재배열 블록(52)은, 도 7의 (b)에 도시하는 바와 같이, 수평 동기 신호(H)의 로우 레벨 출력에 대응하여 데이터를 송신하지 않는, 소위 수평 블랭킹 기간 T와 수평 동기 신호(H)의 하이 레벨 출력에 대응하여 화상 표시 데이터를 2라인간격 즉 3라인마다 비월 주사하는 기간을 가지며, 출력 블록(51)과 마찬가지로, 판독한 화상 표시 데이터를 일시적으로 기억하고, 트랜스미터부(12)의 각 채널에 대하여 미리 설정된 데이터 포맷에 맞추어 도 7의 (c) 및 도 7의 (d)에 도시하는 바 와 같이 소정의 방법으로 재배열하여 출력 데이터 SI(도 6)로서 출력하는 것이다. 즉, 데이터 재배열 블록(52)은, 주사 수단의 기능을 가지고 있다.
판별 블록(54)은, 화상 표시 데이터 S1이 동화상인지 정지 화상인지를 판별하고, 이 판별에 대응하여 출력 블록(51)으로부터의 출력 데이터 SA와 데이터 재배열 블록(52)으로부터의 출력 데이터 SI 중 어느 하나를, 데이터 셀렉터(53)를 통해서 선택하고, 출력 화상 데이터 S0으로서 트랜스미터부(12)측에 출력시키는 것이다. 또한, 이 판별 블록(54)은, 전송하는 데이터량이 O인 상태의 트랜스미터부(12), 데이터량이 소정량보다도 적고 0보다도 많은 상태의 트랜스미터부(12), 및, 전송하는 데이터량이 소정량 이상인 상태의 트랜스미터부(12)를, 각각의 상태의 계속 기간도 포함시켜 기억 가능하고, 이 기억한 각 트랜스미터부(12)의 상태 및 계속 시간에 기초하여, 각 트랜스미터부(12)의 동작의 절환 신호를 출력 가능하게 되어 있다.
트랜스미터부(12)는, 상기 제1 실시 형태의 컨트롤부(23) 대신에, 이 트랜스미터부(12)의 동작을 제어하는 제어부(56)에 의해 제어되고 있다. 또한, 본 실시 형태에서, 인터페이스부(3)는 트랜스미터부(12)의 1채널당 4체배로 시리얼화하므로, 1채널당 7비트, 합계 28비트의 데이터를 송신 가능하게 되어 있다. 즉, 1화소당 화상 표시 데이터 S1의 RGB 각 8비트(합계 24비트)와, 동기 신호나 제어 신호를 각 채널에 배정하여 전송하고 있다．
각 MOS 트랜지스터(25, 26, 27, 28)의 제어 전극인 게이트 전극(25G, 26G, 27G, 28G)에는, 화상 데이터 출력 회로(11)의 데이터 셀렉터(53)의 출력측이 전기 적으로 접속되어 있다.
따라서, 이들 MOS 트랜지스터(25, 26, 27, 28)의 각각은, 데이터 셀렉터(53)로부터 출력되는 출력 화상 데이터 S0에 따라 온 오프가 제어되고 있다. 즉, 이들 MOS 트랜지스터(25, 26, 27, 28)는 데이터 셀렉터(53)에서 MOS 트랜지스터(25) 및 MOS 트랜지스터(28)와, MOS 트랜지스터(26) 및 MOS 트랜지스터(27)를 소정의 주기로 온 오프를 반전함으로써, 도면에서의 실선 및 파선으로 나타내는 바와 같이 신호를 교대로 역상으로 한다.
제어부(56)는, 동작 절환 수단으로서의 제어 블록(61)과, 이 제어 블록(61)과 전기적으로 접속된 디지털 블록(62)과, 이들 제어 블록(61)과 디지털 블록(62)에 전기적으로 접속된 전력 제어 블록(63)을 구비하고 있다.
제어 블록(61)은, 판별 블록(54)으로부터의 출력을 받아 전원 전류 조정 회로(21)의 전류값 I1을 제어함으로써, 트랜스미터(22)나 도시 생략된 PLL(Phase Locked Loop) 클럭 회로 등의 아날로그부를 제어하는 것이다.
디지털 블록(62)은, 트랜스미터부(12)의 아날로그부 이외의 디지털 회로이다.
전력 제어 블록(63)은, 제어 블록(61)과 마찬가지로, 판별 블록(54)으로부터의 출력을 받아 디지털 블록(62) 등의 디지털부의 소비 전력을 제어하는 것이다.
그리고, 리시버 컨트롤부(41)에는, 판별 블록(54)(도 6)에 의해, 각 트랜스미터부(12)의 제어 블록(61)에서의 동작 모드의 절환 신호가 미리 전송되어 있다. 또한, 이 절환 신호는, 예를 들면 컴퓨터(1)측인 화상 데이터 출력 회로(11)측으로 부터 독립적으로 신호선을 이용하여 전송, LVDS의 데이터선에서 수평 혹은 수직 블랭킹 기간에 전송, 혹은, 수직 동기 신호나 수평 동기 신호의 펄스 폭을 이용하여 전송하거나 한다.
또한, 시리얼 패러렐 변환 회로(42)에는, 데이터 재배열 블록(52)(도 6)에서의 데이터의 재배열 방법에 관한 정보가 미리 설정되어 있어, 이 전송된 정보에 따라, 재배열된 화상 표시 데이터 S1을 다시 복원 가능하게 되어 있다.
다음으로, 상기 제2 실시 형태의 작용 효과를 설명한다.
우선, 컴퓨터(1)의 그래픽 칩으로부터 출력된 화상 표시 데이터 S1이 화상 데이터 출력 회로(11)의 화상 메모리(15)에 기억되고, 이 화상 메모리(15)에 기억된 화상 표시 데이터 S1이 출력 블록(51)에서 도 7의 (a)에 도시하는 바와 같이 모든 트랜스미터부(12)에서 순차적으로 주사되고 읽혀져, 일시적으로 기억된다.
마찬가지로, 화상 메모리(15)에 기억된 화상 표시 데이터 S1은, 데이터 재배열 블록(52)에 비월 주사되고 읽혀져, 소정의 방법으로 재배열되어 일시적으로 기억된다.
여기서, 데이터 재배열 블록(52)은, 예를 들면 도 7의 (b) 및 도 7의 (c)에 도시하는 바와 같이, 트랜스미터부(12b, 12c)의 화상 데이터 D1, D2를, 트랜스미터부(12d)의 비월 주사된 라인에 재배열함과 함께, 트랜스미터부(12a)의 화상 데이터D3을, 트랜스미터부(12c)에 재배열하고, 트랜스미터부(12a)와 트랜스미터부(12b)에서 전송되는 데이터량을 1수직 기간에 걸쳐 0으로 한다.
또한, 도 7의 (d)에 도시하는 바와 같이, 트랜스미터부(12a)로부터 트랜스미 터부(12c)에 재배열된 화상 데이터 D3을, 트랜스미터부(12c) 내에서 재배열하고, 다른 화상 데이터 D3과 연속하도록 한다.
다음으로, 판별 블록(54)이, 화상 표시 데이터 S1이 동화상인지 정지 화상인지를 판단하고, 화상 표시 데이터 S1이 동화상이라고 판단한 경우에는 데이터 셀렉터(53)를 통해서 출력 블록(51)으로부터의 출력 데이터 SA를 선택하고, 화상 표시 데이터 S1이 정지 화상이라고 판단한 경우에는 데이터 셀렉터(53)를 통해서 데이터 재배열 블록(52)으로부터의 출력 데이터 SI를 선택하여, 출력 화상 데이터 S0으로서 출력한다.
또한, 이 판별 블록(54)에서는, 전송하는 데이터량이 O인 상태의 트랜스미터부(12), 데이터량이 소정량보다도 적고 0보다도 많은 상태의 트랜스미터부(12), 및, 전송하는 데이터량이 소정량 이상인 상태의 트랜스미터부(12)를, 각각의 상태의 계속 기간도 포함시켜 기억한다.
데이터 셀렉터(53)에 의해 선택된 출력 화상 데이터 S0은, 각 트랜스미터부(12)의 디지털 블록(62)에 출력된다.
이때, 판별 블록(54)으로부터의 절환 신호에 의해, 각 트랜스미터부(12)의 제어 블록(61)이 전원 전류 조정 회로(21)에서의 전류값 I1을 제어하고, 각 트랜스미터부(12)로부터 송신되는 데이터량에 따라, 트랜스미터부(12)를 고속 모드, 저속 모드, 혹은 슬립 모드로 한다.
구체적으로, 화상 표시 데이터 S1이 정지 화상일 때에는, 도 7의 (d)에 도시하는 바와 같이, 송신하는 데이터량이 0으로 된 트랜스미터부(12a, 12b)는 슬립 모 드로 되고, 트랜스미터부(12c)는 저속 모드로 구동되고, 트랜스미터부(12d)가 고속 모드로 구동된다.
마찬가지로, 판별 블록(54)으로부터의 절환 신호에 의해, 전력 제어 블록(63)이 디지털 블록(62)의 동작을 제어함으로써, 디지털 블록(62)에서의 소비 전력을 저감한다.
또한, 인터페이스부(3)의 각 리시버부(13)에서는, 대응하는 각 트랜스미터부(12)로부터 전송된 출력 화상 데이터 S0이 수신된다. 이때, 판별 블록(54)에서 기억한 각 트랜스미터부(12)의 동작 모드 및 그 계속 시간에 대응하여 각 리시버부(13)의 동작 모드 및 계속 시간이 설정된다.
즉, 리시버 컨트롤부(41)에 의해 정전류 회로(39)의 전류값 I2를 제어하여 각 리시버부(13)의 동작 모드를 설정한다. 본 실시 형태에서는, 리시버부(13a, 13b)를 슬립 모드로 하고, 리시버부(13c)를 저속 모드로 하고, 리시버부(13d)를 고속 모드로 한다.
이후, 시리얼 패러렐 변환 회로(42)에서, 화상 데이터 출력 회로(11)측으로부터 미리 전송된 정보에 기초하여, 트랜스미터부(12)로부터 출력된 출력 화상 데이터 S0으로부터 화상 표시 데이터 S1을 복원함과 함께, 복원된 시리얼의 화상 표시 데이터 S1을 패러렐 신호로 변환한다.
그리고, 복원된 화상 표시 데이터 S1은, 시리얼 패러렐 변환 회로(42)에서 패러렐 신호로 변환된 후, 로직 회로(43)를 경유하여 타이밍 컨트롤러(8)에 출력되고, 이 타이밍 컨트롤러(8)에 의해 소정의 타이밍에서 게이트 드라이버(6) 및 소스 드라이버(7)에 출력되고, 이들 게이트 드라이버(6) 및 소스 드라이버(7)에 의해 LCD 패널(2)의 소정의 박막 트랜지스터가 구동되어 화상 표시 데이터 S1에 대응한 화상이 LCD 패널(2)의 표시 영역(5)에 표시된다.
전술한 바와 같이, 상기 제2 실시 형태에 의하면, 비월 주사 시에 비월된 주사 라인 등에 데이터 재배열 블록(52)에 의해 화상 데이터를 재배열하여 화상 데이터를 일부의 트랜스미터부(12)에 집중시키고, 또한, 트랜스미터부(12)의 동작 상태를 절환하는 제어 블록(61)이, 트랜스미터부(12)에서 일정 기간에 전송하는 데이터량을 검출하고, 이 데이터량이 소정량보다도 많은 트랜스미터부(12)를 고속 모드로 하고, 이 데이터량이 소정량 이하이고, 또한, 0보다도 많은 트랜스미터부(12)를, 소비 전력이 고속 모드보다도 적은 저속 모드로 하고, 이 데이터량이 0인 트랜스미터부(12)를 정지시키는 슬립 모드로 하는 등, 전송하는 데이터량에 따라 트랜스미터부(12)의 동작 모드를 동적으로 절환함으로써, 전송하는 데이터량이 적은 트랜스미터부(12) 및 전송하는 데이터량이 0인 트랜스미터부(12)에서의 소비 전력을 억제하여, 인터페이스부(3)의 저소비 전력화가 효과적으로 가능하게 된다.
또한, 리시버부(13)에서도, 상기 트랜스미터부(12)와 마찬가지로, 리시버 컨트롤부(41)가 처리하는 데이터량에 따라 리시버부(13)의 동작 모드를 동적으로 절환함으로써, 처리하는 데이터량이 적은 리시버부(13) 및 처리하는 데이터량이 0인 리시버부(13)에서의 소비 전력을 억제하여, 인터페이스부(3)의 소비 전력을 보다 저감할 수 있다.
게다가, 1수직 기간에 걸쳐 트랜스미터부(12)를 확실하게 비울 수 있으므로, PLL 클럭 회로의 응답 시간이 비교적 늦고, 또한 전송로의 DC 밸런스의 문제가 있어 트랜스미터부(12)의 동작의 정지 및 개시를 고속으로 절환하는 것이 용이하지 않은 인터페이스부(3)에서도, 트랜스미터부(12)의 동작을 정지하거나 개시하거나 하기 위한 절환의 시간을 충분히 취할 수 있고, 화상의 정지 화상 및 동화상의 절환에 따라 트랜스미터부(12)의 동작을 동적으로 정지, 혹은 개시할 수 있다.
또한, 데이터 재배열 블록(52)에서는, 동일한 트랜스미터부(12) 내에서 이격된 화상 데이터를 재배열하여 데이터를 연속시킴으로써, 트랜스미터부(12)의 개시 및 정지의 시간적인 여유를 넓힐 수 있어, 트랜스미터부(12)의 동작을 정지하거나 개시하거나 하기 위한 절환의 시간을 확보할 수 있다.
그리고, 트랜스미터부(12)의 저속 모드 시에는 클럭 주파수를 저감함으로써, 이 클럭 주파수에 관련되는 디지털 블록(62) 등의 소비 전력도 저감할 수 있다.
또한, 상기 제2 실시 형태에서, 예를 들면 1라인 간격 즉 2라인마다 등, 상기 제2 실시 형태와 서로 다른 간격으로 비월 주사하는 것도 가능하다.
또한, 상기 각 실시 형태에서, 트랜스미터부(12)와 리시버부(13) 중 어느 한쪽만의 동작 모드를, 처리하는 데이터량에 대응하여 절환하여도, 상기 각 실시 형태와 마찬가지의 작용 효과를 발휘할 수 있다.
또한, 저속 모드는, 전송 대역 및 클럭 주파수가 서로 다른 2종류를 설정하고, 트랜스미터부(12), 혹은 리시버부(13)를 보다 정밀하게 제어함으로써 소비 전력의 억제에 더 효과적으로 된다.
그리고, 상기 각 실시 형태에서는, 고속 시리얼 인터페이스를 LVDS로서 설명 했지만, 예를 들면 TMDS(Transition Minimized Differential Signaling) 등, 다른 시리얼 인터페이스에도 적용할 수 있다.
또한, 데이터 재배열부(18) 및 데이터 재배열 블록(52)에서의 화상 데이터의 재배열의 방법은, 트랜스미터부(12)를 효율적으로 저소비 전력화할 수 있는 방법이면, 상기의 방법 이외이어도 임의로 설정할 수 있다.
또한, 화상 표시 장치로서는, LCD 패널(2)을 이용했지만, 예를 들면 유기 EL표시 장치 등에도 적용할 수 있다.
본 발명에 따르면, 소정 처리하는 화상 신호량이 적은 채널 혹은 소정 처리하는 화상 신호량이 0인 채널에서의 소비 전력을 억제하여, 저소비 전력화가 가능하게 된다.

Claims (6)

  1. 화상 표시 장치에 화상을 표시시키는 화상 신호를 전송하는 복수 채널의 송신 수단과,
    상기 송신 수단으로부터 전송되는 화상 신호를 수신하여 상기 화상 표시 장치측에 출력하는 복수 채널의 수신 수단과,
    상기 송신 수단과 상기 수신 수단 중 적어도 어느 하나의 동작 상태를 절환하는 동작 절환 수단을 구비하고,
    상기 송신 수단과 상기 수신 수단 중 적어도 어느 하나는, 화상 신호를 소정 처리하는 고속 모드와, 그 고속 모드보다도 낮은 전력에서 화상 신호를 소정 처리하는 저속 모드와, 그들 화상 신호의 소정 처리를 정지시키는 슬립 모드를 가지며,
    상기 동작 절환 수단은, 소정 처리하는 화상 신호량이 소정량보다도 많은 채널을 고속 모드로 하고, 소정 처리하는 화상 신호량이 상기 소정량 이하이고, 또한, 0보다도 많은 채널을 저속 모드로 하고, 소정 처리하는 화상 신호량이 0인 채널을 슬립 모드로 하고,
    화상 신호의 비트를, 적어도 동일 채널 내 및 서로 다른 채널 사이 중 어느 하나에서 재배열 가능한 데이터 재배열 수단을 송신 수단 측에 구비하고,
    송신 수단과 수신 수단 중 적어도 어느 하나는, 상기 데이터 재배열 수단에 의해 재배열된 화상 신호를 소정 처리하는 것을 특징으로 하는 화상 표시 장치 전송 인터페이스.
  2. 제1항에 있어서,
    공급되는 화상 표시 신호와 소정의 기준 신호의 차분을 연산하여 화상 신호로서 출력하는 차분 연산 수단을 송신 수단 측에 구비하고,
    송신 수단과 수신 수단 중 적어도 어느 하나는, 상기 차분 연산 수단에 의해 출력된 화상 신호를 소정 처리하는 것을 특징으로 하는 화상 표시 장치 전송 인터페이스.
  3. 제1항에 있어서,
    화상 신호를 압축하는 압축 수단을 송신 수단 측에 구비하고,
    송신 수단과 수신 수단 중 적어도 어느 하나는, 상기 압축 수단에 의해 압축된 화상 신호를 소정 처리하는 것을 특징으로 하는 화상 표시 장치 전송 인터페이스.
  4. 제1항에 있어서,
    화상 표시 장치에 화상을 표시시키는 화상 신호를 비월 주사 가능한 주사 수단과,
    이 주사 수단에서 비월 주사된 화상 신호를 재배열 가능한 데이터 재배열 수단
    을 구비하고,
    송신 수단은, 상기 데이터 재배열 수단에 의해 재배열된 화상 신호를 전송하고,
    상기 데이터 재배열 수단은, 적어도 동일 채널 내 및 서로 다른 채널 사이 중 어느 하나에서 화상 신호를 재배열 가능한 것을 특징으로 하는 화상 표시 장치 전송 인터페이스.
  5. 제4항에 있어서,
    데이터 재배열 수단은, 동일 채널 내에서, 이격되어 있는 화상 신호를 이 동일 채널 내에서 연속하도록 재배열 가능한 것을 특징으로 하는 화상 표시 장치 전송 인터페이스.
  6. 삭제
KR1020070009369A 2006-01-31 2007-01-30 화상 표시 장치 전송 인터페이스 KR100840462B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00023181 2006-01-31
JP2006023181A JP2007206232A (ja) 2006-01-31 2006-01-31 インターフェース
JPJP-P-2006-00023182 2006-01-31
JP2006023182A JP2007206233A (ja) 2006-01-31 2006-01-31 インターフェース

Publications (2)

Publication Number Publication Date
KR20070079017A KR20070079017A (ko) 2007-08-03
KR100840462B1 true KR100840462B1 (ko) 2008-06-20

Family

ID=38321613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070009369A KR100840462B1 (ko) 2006-01-31 2007-01-30 화상 표시 장치 전송 인터페이스

Country Status (3)

Country Link
US (1) US20070176919A1 (ko)
KR (1) KR100840462B1 (ko)
TW (1) TW200746027A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859219B1 (ko) * 2011-07-25 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919708B1 (ko) * 2007-12-28 2009-10-06 엠텍비젼 주식회사 데이터 전송장치 및 데이터 수신장치
US8732376B2 (en) 2010-11-19 2014-05-20 Sharp Kabushiki Kaisha Data forwarding circuit, data forwarding method, display device, host-side device, and electronic apparatus
US9123307B2 (en) * 2011-08-12 2015-09-01 Sharp Kabushiki Kaisha Display system, host device, and display device
US8872982B2 (en) * 2011-11-25 2014-10-28 Panasonic Corporation Transmission device and reception device for baseband video data, and transmission/reception system
US20150194083A1 (en) * 2014-01-03 2015-07-09 Pixtronix, Inc. Adaptive power-efficient high-speed data link between display controller and component on glass driver ics
TW201614626A (en) 2014-09-05 2016-04-16 Semiconductor Energy Lab Display device and electronic device
KR102336587B1 (ko) * 2014-11-26 2021-12-08 삼성디스플레이 주식회사 표시 시스템
WO2017136452A1 (en) 2016-02-01 2017-08-10 Qualcomm Incorporated Programmable distributed data processing in a serial link
US9979432B2 (en) 2016-02-01 2018-05-22 Qualcomm Incorporated Programmable distributed data processing in a serial link
US10159053B2 (en) 2016-02-02 2018-12-18 Qualcomm Incorporated Low-latency low-uncertainty timer synchronization mechanism across multiple devices
US10950194B1 (en) * 2019-10-04 2021-03-16 Solomon Systech (Shenzhen) Limited Display panel with distributed driver network

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07271323A (ja) * 1994-03-31 1995-10-20 Hitachi Ltd 液晶表示装置
JPH0968949A (ja) * 1995-08-31 1997-03-11 Nec Kansai Ltd 液晶駆動回路
JP2001324967A (ja) 2000-05-17 2001-11-22 Hitachi Ltd 液晶表示装置
KR100618266B1 (ko) 2005-03-21 2006-09-01 주식회사 팬택 Ｌｖｄｓ를 이용한 데이터 송수신 장치 및 그를 이용한휴대용 단말기 및 그 방법
JP2006236386A (ja) * 2001-08-29 2006-09-07 Altera Corp プログラム可能高速入出力インターフェース
KR20070061978A (ko) * 2005-12-12 2007-06-15 삼성전자주식회사 액정 표시 장치의 데이터 구동 방법 및 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028631A (en) * 1997-09-08 2000-02-22 Hitachi, Ltd. Portable terminal apparatus for multimedia communication
AU777595B2 (en) * 2000-03-13 2004-10-21 Sony Corporation Content supplying apparatus and method, and recording medium
JP2001352471A (ja) * 2000-06-07 2001-12-21 Toshiba Corp ビデオカメラ装置
US7339626B2 (en) * 2004-06-07 2008-03-04 Lucent Technologies Inc. Deinterlacing video images with slope detection
US20060033744A1 (en) * 2004-08-13 2006-02-16 Motorola, Inc. Device and method for continuous screen updates in low-power mode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07271323A (ja) * 1994-03-31 1995-10-20 Hitachi Ltd 液晶表示装置
JPH0968949A (ja) * 1995-08-31 1997-03-11 Nec Kansai Ltd 液晶駆動回路
JP2001324967A (ja) 2000-05-17 2001-11-22 Hitachi Ltd 液晶表示装置
JP2006236386A (ja) * 2001-08-29 2006-09-07 Altera Corp プログラム可能高速入出力インターフェース
KR100618266B1 (ko) 2005-03-21 2006-09-01 주식회사 팬택 Ｌｖｄｓ를 이용한 데이터 송수신 장치 및 그를 이용한휴대용 단말기 및 그 방법
KR20070061978A (ko) * 2005-12-12 2007-06-15 삼성전자주식회사 액정 표시 장치의 데이터 구동 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859219B1 (ko) * 2011-07-25 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
TW200746027A (en) 2007-12-16
US20070176919A1 (en) 2007-08-02
KR20070079017A (ko) 2007-08-03

Similar Documents

Publication Publication Date Title
KR100840462B1 (ko) 화상 표시 장치 전송 인터페이스
US10621901B2 (en) Display panel, display driver and method of driving subpixel of display panel
US8717338B2 (en) Display drive circuit
US7123246B2 (en) Display device
US7327344B2 (en) Display and method for driving the same
EP1783729B1 (en) Image display device and driver circuit with resolution adjustment
US7151520B2 (en) Liquid crystal driver circuits
KR101497149B1 (ko) 표시 장치
KR101033434B1 (ko) 액정 디스플레이, ｌｃｄ 드라이버, 및 ｌｃｄ 드라이버의 동작 방법
US20090219240A1 (en) Liquid crystal display driver device and liquid crystal display system
US20090122207A1 (en) Image Display Apparatus, Image Display Monitor, and Television Receiver
GB2509600A (en) Driving integrated circuit compatible with display panels having different pixle arrangments
KR100496370B1 (ko) 액정 구동 장치
US7859594B2 (en) Display driving signal processor, display apparatus and a method of processing display driving signal
KR20060045678A (ko) 디스플레이 장치, 디스플레이 드라이버 및 데이터 전송방법
JP2002196726A (ja) 表示駆動装置および表示装置モジュール
US20210104204A1 (en) Display driver and display device
US20080122811A1 (en) Driver Monolithic Liquid Crystal Panel Driver Circuit And Liquid Crystal Display Having Same
US20070109288A1 (en) Flat display apparatus and integrated circuit
US20010005195A1 (en) Active matrix display apparatus capable of displaying data efficiently
JP2007206232A (ja) インターフェース
US9754521B2 (en) Display drive circuit and standby power reduction method thereof
JP2007206233A (ja) インターフェース
KR100349347B1 (ko) 엘시디 소스 드라이버
JP2001350449A (ja) 表示制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 10