JP2007206232A - インターフェース - Google Patents
インターフェース Download PDFInfo
- Publication number
- JP2007206232A JP2007206232A JP2006023181A JP2006023181A JP2007206232A JP 2007206232 A JP2007206232 A JP 2007206232A JP 2006023181 A JP2006023181 A JP 2006023181A JP 2006023181 A JP2006023181 A JP 2006023181A JP 2007206232 A JP2007206232 A JP 2007206232A
- Authority
- JP
- Japan
- Prior art keywords
- image
- unit
- image signal
- data
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】低消費電力化が可能なインターフェース部を提供する。
【解決手段】トランスミッタ部12の動作状態を切り替えるコントロール部23が、伝送するデータ量が所定量よりも多いトランスミッタ部12を高速モードとし、伝送するデータ量が所定量以下で、かつ、0よりも多いトランスミッタ部12を低速モードとし、伝送するデータ量が0のトランスミッタ部12をスリープモードとする。伝送するデータ量が少ないトランスミッタ部12および伝送するデータ量が0のトランスミッタ部12での消費電力を抑制して、低消費電力化が可能になる。
【選択図】図1
【解決手段】トランスミッタ部12の動作状態を切り替えるコントロール部23が、伝送するデータ量が所定量よりも多いトランスミッタ部12を高速モードとし、伝送するデータ量が所定量以下で、かつ、0よりも多いトランスミッタ部12を低速モードとし、伝送するデータ量が0のトランスミッタ部12をスリープモードとする。伝送するデータ量が少ないトランスミッタ部12および伝送するデータ量が0のトランスミッタ部12での消費電力を抑制して、低消費電力化が可能になる。
【選択図】図1
Description
本発明は、画像を表示させる画像信号を画像表示装置に伝送するインターフェースに関する。
近年、液晶表示装置やプラズマディスプレイなどの画像表示装置としてのフラットパネルディスプレイには、例えばLVDS(Low Voltage Differential Signaling)などの高速シリアルインターフェースが用いられている。
この種の高速シリアルインターフェースでは、出力側に送信手段として差動動作型のアナログ回路が用いられており、このアナログ回路に常時電流が流れているから、通常のCMOS(Complementary Metal Oxide Semiconductor)回路で用いられる定常電流を下げるなどの低消費電力化対策が容易ではない。また、入力側の伝送手段の電圧が400mVと低く設定されているから、この伝送手段での容量の充放電による消費電力の割合が元々低くなっている。したがって、この伝送手段へと入力される画像信号の周波数を削減したとしても、このような高速シリアルインターフェースのトランスミッタ部においては、出力部のスイッチング素子のオンとオフとの切り替え回数に依存せずに電流Iが電源VDD側から接地側へと流れるから、この画像信号の周波数の低減による消費電力の低減効果がほとんど見込めない(例えば、特許文献1参照。)。
特開2002−108293号公報
また、一般に高速にデータを転送するためにはレシーバ部の入力信号のスルーレートを上げる必要があるため、トランスミッタ部の電流を大きくする必要があるから、I×VDDにより決まる消費電力がインターフェース部での消費電力の大部分を占めており、信号電圧を下げたり、信号周波数を下げたりする従来のCMOSでの消費電力低減法は、回路全体としての低消費電力化に対して効果をもたない。
同様に、レシーバ部の入力部も差動アンプを用いるので、トランスミッタ部と同様に一定の電流が常時流れることになり、同様に通常のCMOSの低消費電力化の手段は効果が少ない。また、差動アンプの反応速度を向上するためには、この電流値を上げる必要があるため、この入力部の消費電力がレシーバ部の消費電力に占める割合が大きくなっており、この部分の消費電力を低減することがレシーバ部の低消費電力化に有効である。
本発明は、このような点に鑑みなされたもので、低消費電力化が可能なインターフェースを提供することを目的とする。
本発明は、画像表示装置に画像を表示させる画像信号を伝送する複数チャンネルの送信手段と、この送信手段から伝送される画像信号を受信して前記画像表示装置側に出力する複数チャンネルの受信手段と、前記送信手段と前記受信手段との少なくともいずれかの動作状態を切り替える動作切替手段とを具備し、前記送信手段と前記受信手段との少なくともいずれかは、画像信号を所定処理する処理モードと、この処理モードよりも低い電力で画像信号を所定処理する低速処理モードと、これら画像信号の所定処理を停止させる停止モードとを有し、前記動作切替手段は、所定処理する画像信号量が所定量よりも多いチャンネルを処理モードとし、所定処理する画像信号量が前記所定量以下で、かつ、0よりも多いチャンネルを低速処理モードとし、所定処理する画像信号量が0のチャンネルを停止モードとするものである。
そして、送信手段と受信手段との少なくともいずれかの動作状態を切り替える動作切替手段が、所定処理する画像信号量が所定量よりも多いチャンネルを処理モードとし、所定処理する画像信号量が所定量以下で、かつ、0よりも多いチャンネルを低速処理モードとし、所定処理する画像信号量が0のチャンネルを停止モードとする。
本発明によれば、所定処理する画像信号量が少ないチャンネルあるいは所定処理する画像信号量が0のチャンネルでの消費電力を抑制して、低消費電力化が可能になる。
以下、本発明の一実施の形態のインターフェースの構成を図1ないし図5を参照して説明する。
図5にグラフィックシステムを示し、この図5において、1はコンピュータであり、このコンピュータ1は、画像表示装置としての液晶表示装置であるLCDパネル2と、インターフェース部3を介して電気的に接続されている。
そして、コンピュータ1には、出力側がインターフェース部3の入力側に電気的に接続された図示しないグラフィックチップを内蔵している。
LCDパネル2は、液晶表示が可能であるともに、マトリクス状に配設されたスイッチング素子としての薄膜トランジスタ(TFT)を用いた表示器としての画像表示装置である。そして、このLCDパネル2は、四角形状の表示領域5の側縁および端縁に沿って、ドライバ回路としてのゲートドライバ6およびソースドライバ7が設けられている。これらゲートドライバ6およびソースドライバ7は、それぞれ薄膜トランジスタのゲート電極およびソース電極と電気的に接続され、各薄膜トランジスタの動作を制御可能となっている。さらに、LCDパネル2には、ゲートドライバ6およびソースドライバ7の制御タイミングを切り替えるとともに、これらゲートドライバ6およびソースドライバ7に、インターフェース部3を介してコンピュータ1のグラフィックチップから送信された画像データを所定のタイミングで出力するタイミングコントローラ8が搭載されている。
そして、インターフェース部3は、LCDパネル2の表示領域に所定の画像を表示させる液晶表示装置用のLVDS(Low Voltage Differential Signaling)などの高速シリアルインターフェースである。また、このインターフェース部3の入力側すなわちコンピュータ1側には、図1に示すように、グラフィックチップに電気的に接続され画像信号としての画像データを出力する画像表示信号発信手段としての描画エンジンである画像データ出力回路11が搭載されている。さらに、このインターフェース部3は、画像データ出力回路11から出力された画像データをLCDパネル2側へと伝送する送信手段としてのバッファ部である複数のトランスミッタ部12を備え、これらトランスミッタ部12のそれぞれには、このトランスミッタ部12から伝送された画像データを受信する受信手段としてのレシーバ部13が電気的に接続されている。なお、図1において、レシーバ部13は便宜的にオペアンプとして示す。
画像データ出力回路11は、グラフィックチップから出力された画像表示信号としての画像表示データS1を記憶する画像メモリ15を備えている。ここで、図3に示すように、画像メモリ15に記憶される画像表示データS1は、赤チャンネルR、緑チャンネルGおよび青チャンネルBを有している。
また、図1に示すように、画像メモリ15の出力側には、この画像メモリ15から所定の基準信号である基準データS、例えば画像の最初の1ライン分の画像表示データS1を記憶する基準画像記憶部16が電気的に接続されている。また、この基準画像記憶部16の出力側には、画像メモリ15から読み出した画像表示データS1と基準画像記憶部16に記憶されている基準データSとを比較してそれらの差分を演算する差分演算手段としての差分演算部17が電気的に接続され、さらに、この差分演算部17の出力側には、この差分演算部17から出力された画像信号としての画像データである差分データS2を所定の方法で並べ替えるデータ並べ替え手段としてのデータ並べ替え部18が電気的に接続されている。そして、このデータ並べ替え部18は、並べ替えた画像信号としての画像データである並べ替えデータS3を所定の方法でコーディングすなわち圧縮する圧縮手段としての機能を有し、この機能により圧縮された画像信号としての画像データS4を各トランスミッタ部12に適宜割り振って出力可能となっている。また、このデータ並べ替え部18には、記憶部19が電気的に接続されており、この記憶部19は、データ並べ替え部18により出力された画像データS4に基づき、いずれのトランスミッタ部12がどの期間空いているかを記憶するものである。
各トランスミッタ部12は、電源電流を定電流にする電源電流調整手段としての電源電流調整回路21と、この電源電流調整回路21から定電流が供給されるチャンネルであるトランスミッタ22と、電源電流調整回路21の動作を制御することでトランスミッタ部12の動作を切り替える動作切替手段としてのコントロール部23とを備えている。なお、図1において、トランスミッタ部12は、1つのみを詳細に図示し、他のトランスミッタ部12については、同様の構成であるので省略している。また、本実施の形態において、トランスミッタ部12は、4つ設けられている。
トランスミッタ22は、複数、例えば4個のスイッチング素子であるMOSトランジスタ25,26,27,28を有している。
そして、MOSトランジスタ25の一方の電極であるソース電極25Sは、電源電流調整回路21の出力側に電気的に接続されている。また、このMOSトランジスタ25の他方の電極であるドレイン電極25Dは、MOSトランジスタ26の一方の電極であるソース電極26Sに電気的に接続されている。そして、このMOSトランジスタ26の他方の電極であるドレイン電極26Dは、接地されて基準電位とされている。
さらに、MOSトランジスタ27の一方の電極であるソース電極27Sは、MOSトランジスタ25のソース電極25Sに電気的に接続されているとともに、電源電流調整回路21の出力側に電気的に接続されている。また、このMOSトランジスタ27の他方の電極であるドレイン電極27Dは、MOSトランジスタ28の一方の電極であるソース電極28Sに電気的に接続されている。そして、このMOSトランジスタ28の他方の電極であるドレイン電極28Dは、MOSトランジスタ26のドレイン電極26Dに電気的に接続されているとともに、このMOSトランジスタ26のドレイン電極26Dとともに接地されて基準電位とされている。
また、これら各MOSトランジスタ25,26,27,28の制御電極であるゲート電極25G,26G,27G,28Gには、画像データ出力回路11のデータ並べ替え部18の出力側が電気的に接続されている。
したがって、これらMOSトランジスタ25,26,27,28のそれぞれは、データ並べ替え部18から出力される画像データS4に応じてオンオフが制御されている。すなわち、これらMOSトランジスタ25,26,27,28は、データ並べ替え部18にてMOSトランジスタ25およびMOSトランジスタ28と、MOSトランジスタ26およびMOSトランジスタ27とを所定の周期でオンオフを反転することで、図中の実線および破線に示すように信号を交互に逆相にする。
コントロール部23は、記憶部19の出力側に電気的に接続され、この記憶部19にて記憶した各トランスミッタ部12の情報に基づき、各チャンネルの電源電流調整回路21の電流値I1を制御可能となっている。
一方、各レシーバ部13は、インターフェース部3の出力側であるLCDパネル2側に設けられた差動アンプであり、図2に示すように、差動対をなすトランジスタ31,32を備えている。これらトランジスタ31,32のコレクタ電極31C,32Cは、それぞれ抵抗33,34を介して電源に接続され、これらトランジスタ31,32のエミッタ電極31E,32Eは、互いに電気的に接続されているとともに定電流回路35に電気的に接続され、また、これらトランジスタ31,32のベース電極31B,32Bは、それぞれ差動信号線37と差動信号線38とに電気的に接続されている。
ここで、差動信号線37は、それぞれ各トランスミッタ部12のMOSトランジスタ25のドレイン電極25Dと、MOSトランジスタ26のソース電極26Sとの間に電気的に接続されている。同様に、差動信号線38は、それぞれ各トランスミッタ部12のMOSトランジスタ27のドレイン電極27Dと、MOSトランジスタ28のソース電極28Sとの間に電気的に接続されている。そして、差動信号線37,38間には、抵抗39が電気的に取り付けられている。
さらに、各レシーバ部13には、トランジスタ32のコレクタ電極32Cと抵抗34との間に、動作切替手段としてのレシーバコントロール部41が電気的に接続され、このレシーバコントロール部41は、定電流回路35の電流値I2を制御することでレシーバ部13の動作を切り替えるものである。また、このレシーバコントロール部41は、レシーバ部13にて受信したシリアル信号をパラレル信号に変換するシリアルパラレル変換回路42、および、このシリアルパラレル変換回路42にてパラレル信号に変換された画像データを処理するロジック回路43を介して、LCDパネル2のタイミングコントローラ8(図5)に電気的に接続されている。
さらに、レシーバコントロール部41には、各トランスミッタ部12(図1)のコントロール部23での動作モードの切替信号が記憶部19から予め伝送されている。なお、この切替信号は、例えばコンピュータ1(図5)側である画像データ出力回路11側から独立に信号線を用いて伝送、LVDSのデータ線にて水平あるいは垂直ブランキング期間に伝送、あるいは、垂直同期信号や水平同期信号のパルス幅を用いて伝送したりする。
また、シリアルパラレル変換回路42には、データ並べ替え部18(図1)におけるデータの並べ替え方法に関する情報およびデータの圧縮の展開方法が予め設定されており、この伝送された情報に従って、並べ替えられ圧縮された画像データS4を再度復元可能となっている。
そして、トランスミッタ部12およびレシーバ部13は、複数の動作モード、すなわち、画像データS4を高速に送信、あるいは受信する処理モードとしての高速モードと、高速モードよりも低いクロック周波数と伝送帯域とにより、高速モードよりも低い消費電力で画像データを低速に送信、あるいは受信する低速処理モードとしての低速モードと、トランスミッタ部12およびレシーバ部13を停止させる停止モードとしてのスリープモードとを有している。
次に、上記一実施の形態の作用効果を説明する。
まず、コンピュータ1のグラフィックチップから出力された例えば図3に示す赤チャンネルR、緑チャンネルG、青チャンネルBの画像表示データS1が画像データ出力回路11の画像メモリ15に記憶され、この画像メモリ15に記憶された画像表示データS1の最初の1ライン分が基準データS(図1)として基準画像記憶部16に記憶される。
次いで、差分演算部17が、基準画像記憶部16に基準されている基準データSと画像メモリ15から読み出した画像表示データS1とを比較して差分データS2を生成し、この生成された差分データS2は、データ並べ替え部18に出力され、所定の方法で並べ替えられた並べ替えデータS3が生成される。
このとき、差分データS2は、データの相関が高い場合に、低ビット部分に集中するため、例えば緑チャンネルGのデータを青チャンネルBの高ビット側に並べ替えるとともに、赤チャンネルRのデータを緑チャンネルGの低ビット側に並べ替えることで、赤チャンネルRを完全に空ける、すなわち赤チャンネルRで伝送するデータ量を0とすることができる。
また、緑チャンネルGでは、高ビット側が空いている状態、すなわち伝送するデータ量が少ない状態、言い換えると殆どが0のデータが連続している状態であるため、データ並べ替え部18の圧縮手段の機能により、例えば図4に示すように1水平期間に70個のデータが伝送される場合に、例えばランレングス法(連長圧縮法)などにより並べ替えデータS3(図3)を圧縮することで、37ビットに削減された画像データS4(図1)が出力される。
さらに、データ並べ替え部18では、各チャンネルR,G,Bの画像データS4を各トランスミッタ部12に割り振り、この割り振りに伴い、伝送するデータ量が0である状態のトランスミッタ部12、データ量が所定量よりも少なく0よりも多い状態のトランスミッタ部12、および、伝送するデータ量が所定量以上の状態のトランスミッタ部12を、それぞれの状態の継続期間も含めてそれぞれ記憶部19にて記憶する。
そして、上記の記憶部19の記憶に基づき、コントロール部23が各トランスミッタ部12の電源電流調整回路21の電流値I1を制御することで、伝送するデータ量が多いトランスミッタ部12は高速モードで駆動され、伝送するデータ量が少ないトランスミッタ部12は低速モードで駆動され、伝送するデータ量が0のトランスミッタ部12はスリープモードとなる。
このとき、例えば図4に示す例では、70ビットのデータを37ビットに削減することで、低速モードのクロック周波数を、37/70≒0.52と、高速モードの約半分のクロック周波数に低減し、伝送帯域を低減する。
さらに、インターフェース部3の各レシーバ部13では、対応する各トランスミッタ部12から伝送された画像データS4が受信される。このとき、記憶部19にて記憶した各トランスミッタ部12の動作モードおよびその継続時間に対応して各レシーバ部13の動作モードおよび継続時間が設定される。
すなわち、レシーバコントロール部41により定電流部35の電流値I2を制御して各レシーバ部13の動作モードを設定する。
この後、シリアルパラレル変換回路42において、画像データ出力回路11側から予め伝送された情報に基づいて、トランスミッタ部12から出力された画像データS4から画像表示データS1を復元するとともに、復元されたシリアルの画像表示データS1をパラレル信号に変換する。
そして、復元された画像表示データS1は、シリアルパラレル変換回路42にてパラレル信号に変換された後、ロジック回路43を経由してタイミングコントローラ8へと出力され、このタイミングコントローラ8により所定のタイミングでゲートドライバ6およびソースドライバ7へと出力され、これらゲートドライバ6およびソースドライバ7によりLCDパネル2の所定の薄膜トランジスタが駆動されて画像データに対応した画像がLCDパネル2の表示領域5に表示される。
上述したように、上記一実施の形態によれば、トランスミッタ部12の動作状態を切り替えるコントロール部23が、トランスミッタ部12で一定期間に伝送するデータ量を検出し、このデータ量が所定量よりも多いトランスミッタ部12を高速モードとし、このデータ量が所定量以下で、かつ、0よりも多いトランスミッタ部12を、消費電力が高速モードよりも少ない低速モードとし、このデータ量が0のトランスミッタ部12を停止させるスリープモードとするなど、伝送するデータ量に応じてトランスミッタ部12の動作モードを動的に切り替えることで、伝送するデータ量が少ないトランスミッタ部12および伝送するデータ量が0のトランスミッタ部12での消費電力を抑制して、低消費電力化が可能になる。
また、レシーバ部13においても、上記トランスミッタ部12と同様に、レシーバコントロール部41が、処理するデータ量に応じてレシーバ部13の動作モードを動的に切り替えることで、処理するデータ量が少ないレシーバ部13および処理するデータ量が0のレシーバ部13での消費電力を抑制して、消費電力をより低減できる。
さらに、差分演算部17にて演算された差分データS2のビットを、同一のトランスミッタ部12内および異なるトランスミッタ部12間でデータ並べ替え部18により並べ替えることで、空いているビットに差分データS2を集中させて所定のトランスミッタ部12が伝送するデータを完全に0にすることも可能になるので、この並べ替えられたデータに対応してトランスミッタ部12、あるいはレシーバ部13の動作モードを動的に切り替えることで、トランスミッタ部12、あるいはレシーバ部13において、確実に低消費電力化できる。
特に、差分データS2は、画像表示データS1の相関が高い場合に低ビット側に集中し、高ビット側が空くため、異なるトランスミッタ部12間で差分データS2を並べ替えることで、複数のトランスミッタ部12の少なくともいずれかを低速モードやスリープモードにすることが可能になり、確実に低消費電力化できる。
そして、差分データS2を差分演算部17の圧縮手段の機能により圧縮することで、伝送するデータ量をより抑制でき、一層の低消費電力化が可能になる。
また、低速モード時にクロック周波数を低減することにより、このクロック周波数に関連する通常のCMOS回路などの消費電力をも低減できる。
さらに、動作モードの切替信号を、画像データ出力回路11側から垂直、あるいは水平ブランキング期間にレシーバ部13側に伝送したり、垂直同期信号あるいは水平同期信号のパルス幅を用いて伝送したりする場合には、コンピュータ1側とLCDパネル2側との間に新たな信号線を設ける必要がなく、実装などの面でも有利となる。
なお、上記一実施の形態において、トランスミッタ部12とレシーバ部13とのいずれか一方のみの動作モードを、処理するデータ量に対応して切り替えても、上記一実施の形態と同様の作用効果を奏することができる。
また、低速モードは、伝送帯域およびクロック周波数が異なる2種類を設けて、トランスミッタ部12、あるいはレシーバ部13をより細かく制御することで消費電力の抑制にさらに効果的となる。
さらに、上記一実施の形態では、高速シリアルインターフェースをLVDSとして説明したが、例えばTMDS(Transition Minimized Differential Signaling)など、他のシリアルインターフェースにも適用できる。
そして、データ並べ替え部18での差分データS2の並べ替えの際には、各チャンネルR,G,B内のみで並べ替えたり、あるいは、各チャンネルR,G,B間のみで並べ替えたりしてもよい。
また、画像表示装置としては、LCDパネル2を用いたが、例えば有機EL表示装置などにも適用できる。
2 画像表示装置としてのLCDパネル
3 インターフェースとしてのインターフェース部
12 送信手段としてのトランスミッタ部
13 受信手段としてのレシーバ部
17 差分演算手段としての差分演算部
18 圧縮手段の機能を有するデータ並べ替え手段としてのデータ並べ替え部
23 動作切替手段としてのコントロール部
41 動作切替手段としてのレシーバコントロール部
3 インターフェースとしてのインターフェース部
12 送信手段としてのトランスミッタ部
13 受信手段としてのレシーバ部
17 差分演算手段としての差分演算部
18 圧縮手段の機能を有するデータ並べ替え手段としてのデータ並べ替え部
23 動作切替手段としてのコントロール部
41 動作切替手段としてのレシーバコントロール部
Claims (4)
- 画像表示装置に画像を表示させる画像信号を伝送する複数チャンネルの送信手段と、
この送信手段から伝送される画像信号を受信して前記画像表示装置側に出力する複数チャンネルの受信手段と、
前記送信手段と前記受信手段との少なくともいずれかの動作状態を切り替える動作切替手段とを具備し、
前記送信手段と前記受信手段との少なくともいずれかは、画像信号を所定処理する処理モードと、この処理モードよりも低い電力で画像信号を所定処理する低速処理モードと、これら画像信号の所定処理を停止させる停止モードとを有し、
前記動作切替手段は、所定処理する画像信号量が所定量よりも多いチャンネルを処理モードとし、所定処理する画像信号量が前記所定量以下で、かつ、0よりも多いチャンネルを低速処理モードとし、所定処理する画像信号量が0のチャンネルを停止モードとする
ことを特徴としたインターフェース。 - 画像表示装置に画像を表示させる画像表示信号と所定の基準信号との差分を演算して画像信号を出力する差分演算手段を具備し、
送信手段と受信手段との少なくともいずれかは、前記差分演算手段により出力された画像信号を所定処理する
ことを特徴とした請求項1記載のインターフェース。 - 画像信号のビットを、少なくとも同一チャンネル内および異なるチャンネル間のいずれかで並べ替え可能なデータ並べ替え手段を具備し、
送信手段と受信手段との少なくともいずれかは、前記データ並べ替え手段により並べ替えられた画像信号を所定処理する
ことを特徴とした請求項1または2記載のインターフェース。 - 画像信号を圧縮する圧縮手段を具備し、
送信手段と受信手段との少なくともいずれかは、前記圧縮手段により圧縮された画像信号を所定処理する
ことを特徴とした請求項1ないし3いずれか一記載のインターフェース。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023181A JP2007206232A (ja) | 2006-01-31 | 2006-01-31 | インターフェース |
KR1020070009369A KR100840462B1 (ko) | 2006-01-31 | 2007-01-30 | 화상 표시 장치 전송 인터페이스 |
US11/699,361 US20070176919A1 (en) | 2006-01-31 | 2007-01-30 | Interface |
TW096103580A TW200746027A (en) | 2006-01-31 | 2007-01-31 | Interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023181A JP2007206232A (ja) | 2006-01-31 | 2006-01-31 | インターフェース |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007206232A true JP2007206232A (ja) | 2007-08-16 |
Family
ID=38485776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006023181A Pending JP2007206232A (ja) | 2006-01-31 | 2006-01-31 | インターフェース |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007206232A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013024753A1 (ja) * | 2011-08-12 | 2013-02-21 | シャープ株式会社 | 表示システム、ホスト装置、および表示装置 |
JP5290473B2 (ja) * | 2010-11-19 | 2013-09-18 | シャープ株式会社 | データ転送回路、データ転送方法、表示装置、ホスト側装置、および電子機器 |
JP2014146009A (ja) * | 2013-01-30 | 2014-08-14 | Canon Inc | 映像処理システム、映像処理装置、およびそれらの制御方法 |
-
2006
- 2006-01-31 JP JP2006023181A patent/JP2007206232A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5290473B2 (ja) * | 2010-11-19 | 2013-09-18 | シャープ株式会社 | データ転送回路、データ転送方法、表示装置、ホスト側装置、および電子機器 |
US8732376B2 (en) | 2010-11-19 | 2014-05-20 | Sharp Kabushiki Kaisha | Data forwarding circuit, data forwarding method, display device, host-side device, and electronic apparatus |
WO2013024753A1 (ja) * | 2011-08-12 | 2013-02-21 | シャープ株式会社 | 表示システム、ホスト装置、および表示装置 |
US9123307B2 (en) | 2011-08-12 | 2015-09-01 | Sharp Kabushiki Kaisha | Display system, host device, and display device |
JP2014146009A (ja) * | 2013-01-30 | 2014-08-14 | Canon Inc | 映像処理システム、映像処理装置、およびそれらの制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4111310B2 (ja) | フレームレートコントローラ、ディスプレイコントローラおよびアクティブマトリクスディスプレイ | |
KR100840462B1 (ko) | 화상 표시 장치 전송 인터페이스 | |
US9361846B2 (en) | Charge sharing method for reducing power consumption and apparatuses performing the same | |
EP2743910B1 (en) | Display device and driving method thereof | |
TWI383360B (zh) | 低功率液晶顯示器源極驅動器 | |
US6611261B1 (en) | Liquid crystal display device having reduced number of common signal lines | |
EP1929464B1 (en) | Display devices and row voltage generation circuits | |
GB2366439A (en) | Driving arrangements for active matrix LCDs | |
JP3607197B2 (ja) | 表示駆動装置および表示装置モジュール | |
KR20070034956A (ko) | 표시 제어 구동 장치 및 표시 시스템 | |
KR100496370B1 (ko) | 액정 구동 장치 | |
JP2003208132A (ja) | 液晶駆動回路 | |
KR20170126568A (ko) | 표시 장치 및 이의 구동 방법 | |
JP2005234241A (ja) | 液晶表示装置 | |
JP2000250490A (ja) | 液晶表示装置 | |
JP4763049B2 (ja) | カウンタ回路を備える制御信号生成回路ならびに表示装置 | |
KR20020083924A (ko) | 액정 표시 장치 | |
JP2007206232A (ja) | インターフェース | |
JPH09146489A (ja) | 走査回路および画像表示装置 | |
KR102064152B1 (ko) | 표시 장치 및 그것의 구동 방법 | |
US9754521B2 (en) | Display drive circuit and standby power reduction method thereof | |
JP2006018149A (ja) | 液晶表示装置 | |
KR20160060332A (ko) | 액정표시장치 및 그 구동방법 | |
JP2007206233A (ja) | インターフェース | |
KR101151798B1 (ko) | 디스플레이장치 및 구동방법 |