WO2013024753A1 - 表示システム、ホスト装置、および表示装置 - Google Patents
表示システム、ホスト装置、および表示装置 Download PDFInfo
- Publication number
- WO2013024753A1 WO2013024753A1 PCT/JP2012/070121 JP2012070121W WO2013024753A1 WO 2013024753 A1 WO2013024753 A1 WO 2013024753A1 JP 2012070121 W JP2012070121 W JP 2012070121W WO 2013024753 A1 WO2013024753 A1 WO 2013024753A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- image data
- interfaces
- display system
- transmission lanes
- lanes
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
Abstract
消費電力をよりいっそう低減する表示システム（１）を提供する。上記表示システム（１）は、トランシーバ（Ｔｘ１，Ｔｘ２）を備えたホスト装置（２）と、レシーバ（Ｒｘ１，Ｒｘ２）を備えた表示装置（３）と、上記トランシーバ（Ｔｘ１，Ｔｘ２）から上記レシーバ（Ｒｘ１，Ｒｘ２）に画像データを伝送する複数のインタフェース（ＩＦ１，ＩＦ２）と、各上記インターフェース（ＩＦ１，ＩＦ２）が使用する伝送レーンの数を変更する変更手段と、上記表示装置（３）に備えられた表示パネル（５）を備えている。各上記インターフェース（ＩＦ１，ＩＦ２）は使用する伝送レーンの数に関わらず同じ転送レートで上記画像データを伝送し、上記表示パネル（５）は各上記インタフェース（ＩＦ１，ＩＦ２）が使用する上記伝送レーンの数の合計に応じたフレームレートで、上記画像データが表す画像を表示する。
Description
本発明は、画像データを伝送するインタフェースを備えている表示システムに関する。さらに、インタフェースを通じて画像データを伝送するホスト装置に関する。さらに、インタフェースを通じて受信した画像データが表す画像を表示する表示装置に関する。
近年、液晶表示装置に代表される薄型、軽量、および低消費電力の表示装置が盛んに活用されている。こうした表示装置は、例えば携帯電話機、スマートフォン、またはラップトップ型ＰＣ（Personal Computer）等への搭載が顕著である。また、今後はより薄型の表示装置である電子ペーパーの開発および普及も急速に進むことが期待されている。このような状況の中、現在、各種の表示装置において消費電力を低下させることが共通の課題となっている。
特許文献１には、所定処理する画像信号量が所定量よりも多いチャンネルを所定処理モードとし、所定処理する画像信号量が所定量以下で、かつ、０よりも多いチャンネルを低速処理モードとし、所定処理する画像信号量が０のチャンネルを停止モードとする動作切替手段を備え、低消費電力が可能なインタフェースが開示されている。
しかし、特許文献１のインタフェースには、消費電力の低減が十分ではない課題がある。たとえば、低速処理モードのチャンネルでは、データの伝送量は減るが、常に定常電流が流れることに変わりはない。したがって、消費電力を十分に低減することができない。
本発明は、上記の問題点に鑑みてなされたものであり、本発明の一態様によれば、消費電力をより一層低減できる。
本発明に係る表示システムは、上記の課題を解決するために、
ホスト装置および表示装置を備えている表示システムにおいて、
上記ホスト装置に備えられたトランシーバと、上記表示装置に備えられたレシーバと、上記トランシーバおよび上記レシーバに接続される、画像データを伝送するための複数の伝送レーンとを備え、使用する上記伝送レーンの数に関わらず同じ転送レートで上記画像データを上記トランシーバから上記レシーバに伝送する複数のインタフェースと、
各上記インタフェースが使用する上記伝送レーンの数を変更する変更手段と、
上記表示装置に備えられ、各上記インタフェースが使用する上記伝送レーンの数の合計に応じたフレームレートで、上記画像データが表す画像を表示する表示パネルとを備えていることを特徴としている。
ホスト装置および表示装置を備えている表示システムにおいて、
上記ホスト装置に備えられたトランシーバと、上記表示装置に備えられたレシーバと、上記トランシーバおよび上記レシーバに接続される、画像データを伝送するための複数の伝送レーンとを備え、使用する上記伝送レーンの数に関わらず同じ転送レートで上記画像データを上記トランシーバから上記レシーバに伝送する複数のインタフェースと、
各上記インタフェースが使用する上記伝送レーンの数を変更する変更手段と、
上記表示装置に備えられ、各上記インタフェースが使用する上記伝送レーンの数の合計に応じたフレームレートで、上記画像データが表す画像を表示する表示パネルとを備えていることを特徴としている。
上記の構成によれば、表示システムは、各インタフェースが使用する伝送レーンの数を変更することができる。ここで、各インタフェースは、使用する伝送レーンの数に関わらず、同じ転送レートで画像データを伝送する。さらに、使用する伝送レーンの数に応じたフレームレートで画像データを表示パネルに表示する。すなわち、表示システムは、画像を表示する際のフレームレートに応じて、画像データの伝送量を動的に増減させることができる。
表示システムでは、使用する伝送レーンの数を、最大の数よりも小さくした際、未使用の伝送レーンには電流が流れない。この場合、全ての伝送レーンを使用する場合に比べて、消費電力を低減することができる。
また、表示システムでは、画像のフレームレートに関わらず、画像データの転送レートは一定である。すなわち、従来技術とは異なり、より少ないデータ量の画像データを伝送するために一部の伝送レーンにおける転送レートを低下させるような処理は行わない。このような、転送レートを低下させた伝送レーンでは、定常電流が流れるので、消費電力が十分に低減されない。すなわち表示システムでは、消費電力の低減が不十分な伝送レーンを使用することがない。
以上のように、本発明の表示システムでは、消費電力をより一層低減することができる。
本発明に係るホスト装置は、上記の課題を解決するために、
表示装置に画像データを伝送するホスト装置において、
個別にインタフェースを構成し、複数の伝送レーンに接続され、使用する当該伝送レーンの数に関わらず同じ転送レートで上記画像データを少なくともいずれかの上記伝送レーンを通じて伝送する複数のトランシーバと、
上記各トランシーバが使用する上記伝送レーンの数を個別に変更する変更手段とを備えていることを特徴としている。
表示装置に画像データを伝送するホスト装置において、
個別にインタフェースを構成し、複数の伝送レーンに接続され、使用する当該伝送レーンの数に関わらず同じ転送レートで上記画像データを少なくともいずれかの上記伝送レーンを通じて伝送する複数のトランシーバと、
上記各トランシーバが使用する上記伝送レーンの数を個別に変更する変更手段とを備えていることを特徴としている。
上記の構成によれば、使用する伝送レーンの数を最大の数よりも小さくした際、未使用の伝送レーンには電流が流れないので、消費電力を低減することができる。
本発明に係る表示装置は、上記の課題を解決するために、
ホスト装置から伝送された画像データを受信して表示する表示装置において、
インタフェースを構成し、複数の伝送レーンに接続され、使用する上記伝送レーンの数に関わらず同じ転送レートで上記画像データを少なくともいずれかの上記伝送レーンを通じて受信する複数のレシーバと、
各レシーバが使用する上記伝送レーンの数の合計に応じたフレームレートで、上記画像データが表す画像を表示する表示パネルとを備えていることを特徴としている。
ホスト装置から伝送された画像データを受信して表示する表示装置において、
インタフェースを構成し、複数の伝送レーンに接続され、使用する上記伝送レーンの数に関わらず同じ転送レートで上記画像データを少なくともいずれかの上記伝送レーンを通じて受信する複数のレシーバと、
各レシーバが使用する上記伝送レーンの数の合計に応じたフレームレートで、上記画像データが表す画像を表示する表示パネルとを備えていることを特徴としている。
上記の構成によれば、使用する伝送レーンの数を最大の数よりも小さくした際、未使用の伝送レーンには電流が流れないので、消費電力を低減することができる。
以上のように、本発明に係る表示システムは、消費電力をより一層低減できる。
〔実施形態１〕
本発明に係る一実施形態について、図１～図３を参照して以下に説明する。
本発明に係る一実施形態について、図１～図３を参照して以下に説明する。
図１は、本発明の一実施形態に係る表示システムの要部構成を示すブロック図である。この図に示すように、表示システム１は、ホスト装置２および表示装置３を備えている。さらに、ホスト装置２から表示装置３に画像データを伝送するための複数のインタフェースＩＦ１およびＩＦ２（変更手段）を備えている。
（ホスト装置２）
ホスト装置２は、ＣＰＵ２１、ＧＰＵ２２、および２つのトランシーバＴｘ１およびＴｘ２を備えている。トランシーバＴｘ１は、インタフェースＩＦ１を構成し、複数のデータレーン（伝送レーン）Ｄ１～Ｄ４と、１つのクロックレーンＣ１に接続されている。一方、トランシーバＴｘ２は、インタフェースＩＦ２を構成し、複数のデータレーン（伝送レーン）Ｄ５～Ｄ８と、１つのクロックレーンＣ２とに接続されている。
ホスト装置２は、ＣＰＵ２１、ＧＰＵ２２、および２つのトランシーバＴｘ１およびＴｘ２を備えている。トランシーバＴｘ１は、インタフェースＩＦ１を構成し、複数のデータレーン（伝送レーン）Ｄ１～Ｄ４と、１つのクロックレーンＣ１に接続されている。一方、トランシーバＴｘ２は、インタフェースＩＦ２を構成し、複数のデータレーン（伝送レーン）Ｄ５～Ｄ８と、１つのクロックレーンＣ２とに接続されている。
（表示装置３）
表示装置３は、制御基板４、および表示パネル５を備えている。表示パネル５は、ゲートドライバ５２、ソースドライバ５３、および表示部５１を備えている。表示部５１は、マトリックス状に画素およびＴＦＴが形成された、液晶表示部である。したがって表示装置３は、いわゆる液晶表示装置である。
表示装置３は、制御基板４、および表示パネル５を備えている。表示パネル５は、ゲートドライバ５２、ソースドライバ５３、および表示部５１を備えている。表示部５１は、マトリックス状に画素およびＴＦＴが形成された、液晶表示部である。したがって表示装置３は、いわゆる液晶表示装置である。
制御基板４には、タイミングコントローラ４１が搭載されている。タイミングコントローラ４１は、レシーバＲｘ１，Ｒｘ２を備えている。レシーバＲｘ１は、インタフェースＩＦ１を構成し、複数のデータレーンＤ１～Ｄ４および１つのクロックレーンＣ１に接続されている。一方、レシーバＲＸ２は、インタフェースＩＦ２を構成し、複数のデータレーンＤ５～Ｄ８および１つのクロックレーンＣ２とに接続されている。
以上のように、インタフェースＩＦ１は、トランシーバＴｘ１、データレーンＤ１～Ｄ４、およびレシーバＲＸ２とを備えている。一方、インタフェースＩＦ２は、トランシーバＴｘ２、データレーンＤ５～Ｄ８、およびレシーバＲＸ２を備えている。したがって、表示システム１はこれらのインタフェースＩＦ１，ＩＦ２を備えていると言える。
（画像表示の流れ）
表示システム１における画像表示の流れについて、以下に説明する。
表示システム１における画像表示の流れについて、以下に説明する。
ホスト装置２は、図示しないメモリを備えている。このメモリに、画像データが保存されている。ＣＰＵ２１は、メモリから画像データを読み出し、ＧＰＵ２２に出力する。
ＧＰＵ２２は、入力された画像データを、差動インタフェース用の形式の画像データ（差動シリアル信号）に変換する。さらに、変換後の画像データをトランシーバＴｘ１，Ｔｘ２に振り分けて出力する。具体的には、各フレームの画像のうち、表示部５１の左半分５５に表示される部分を表す画像データを、レシーバＲｘ１に出力する。一方、その際、各フレームの画像のうち、表示部５１の右半分５６に表示される部分を表す画像データを、レシーバＲｘ２に出力する。
（画像データの伝送）
インタフェースＩＦ１において、トランシーバＴｘ１は、データレーンＤ１～Ｄ４を使用して画像データをレシーバＲｘ１に伝送する。その際、画像データの転送レートに応じたクロック信号を、クロックレーンＣ１を通じてレシーバＲｘ１に出力する。このクロック信号を受信することによって、レシーバＲｘ１は、トランシーバＴｘ１と協同して、一定の転送レートで画像データを受信することができる。
インタフェースＩＦ１において、トランシーバＴｘ１は、データレーンＤ１～Ｄ４を使用して画像データをレシーバＲｘ１に伝送する。その際、画像データの転送レートに応じたクロック信号を、クロックレーンＣ１を通じてレシーバＲｘ１に出力する。このクロック信号を受信することによって、レシーバＲｘ１は、トランシーバＴｘ１と協同して、一定の転送レートで画像データを受信することができる。
一方、インタフェースＩＦ２において、トランシーバＴｘ２は、データレーンＤ５～Ｄ８を使用して画像データをレシーバＲＸ２に伝送する。その際、画像データの転送レートに応じたクロック信号を、クロックレーンＣ２を通じてレシーバＲｘ１に出力する。このクロック信号を受信することによって、レシーバＲｘ２は、トランシーバＴｘ２と協同して、一定の転送レートで画像データを受信することができる。
（画像データの転送レート）
詳しくは後述するが、インタフェースＩＦ１，ＩＦ２は、画像データの伝送に使用するデータレーンの数を、任意の値に変更することができる。たとえば、すべてのデータレーンを使用して画像データを伝送することもできれば、半分のデータレーンを使用して画像データを伝送することができる。
詳しくは後述するが、インタフェースＩＦ１，ＩＦ２は、画像データの伝送に使用するデータレーンの数を、任意の値に変更することができる。たとえば、すべてのデータレーンを使用して画像データを伝送することもできれば、半分のデータレーンを使用して画像データを伝送することができる。
インタフェースＩＦ１，ＩＦ２は、使用するデータレーンの数に関わらず、常に一定の転送レートで画像データを伝送する。すなわち、画像データの転送レートを変更することはない。もし６０Ｈｚで画像データを伝送するように設定されていれば、たとえ２本のデータレーンを画像データを伝送する場合でも、６０Ｈｚで画像データを記録することに変わりはない。
なお、本実施形態では画像データの転送レートは８０６Ｍｂｐｓ／レーンである。ただし、本発明はこの値に限定されない。
（画像データの受信）
レシーバＲｘ１，Ｒｘ２は、受信した画像データの形式を、差動シリアル信号からパラレル信号に変換する。こうして得られたパラレル信号を、タイミングコントローラ４１が、所定のタイミングでソースドライバ５３に出力する。その際、タイミングコントローラ４１は、レシーバＲｘ１が変換した画像データを、ソースドライバ５３に出力する。一方、レシーバＲＸ２が変換した画像データを、ソースドライバ５４に出力する。さらに、タイミングコントローラ４１はゲート信号をゲートドライバ５２に出力する。
レシーバＲｘ１，Ｒｘ２は、受信した画像データの形式を、差動シリアル信号からパラレル信号に変換する。こうして得られたパラレル信号を、タイミングコントローラ４１が、所定のタイミングでソースドライバ５３に出力する。その際、タイミングコントローラ４１は、レシーバＲｘ１が変換した画像データを、ソースドライバ５３に出力する。一方、レシーバＲＸ２が変換した画像データを、ソースドライバ５４に出力する。さらに、タイミングコントローラ４１はゲート信号をゲートドライバ５２に出力する。
表示パネル５では、ゲートドライバ５２がゲート信号を表示部５１に出力する。さらに、ソースドライバ５３が、入力された画像データに応じたソース信号を、表示部５１における左半分５５に出力する。一方、ソースドライバ５４が、入力された画像データに応じたソース信号を、表示部５１における右半分５６に出力する。こうして、表示装置３の表示部５１に、画像データが表す画像が表示される。
表示パネル５は、所望のフレームレートで表示部５１に画像を表示することができる。言い換えれば、表示装置３は、所望のフレームレートで表示パネル５を駆動することができる。フレームレートは、６０Ｈｚがもっともよく利用される。これ以外には、たとえば３０Ｈｚ、または１Ｈｚなどのフレームレートも利用できる。フレームレートを６０Ｈｚから３０Ｈｚまたは１Ｈｚに下げるのは、主には表示パネル５の駆動に必要な消費電力を低減することが目的である。本実施形態では、詳細は後述するが、これに加えて、インタフェースＩＦ１，ＩＦ２における消費電力も効果的に低減することができる。
以下では、表示システム１が６０Ｈｚまたは３０Ｈｚのフレームレートで画像を表示する際の、インタフェースＩＦ１，ＩＦ２の動作制御に関して詳しく説明する。具体的には、画像の表示中に、フレームレートを６０Ｈｚから３０Ｈｚに切り替える例を説明する。
（６０Ｈｚのフレームレート）
図２（ａ）は、インタフェースＩＦ１，ＩＦ２がすべてのデータレーンを使用して画像データをホスト装置２から表示装置３に伝送する様子を説明する図である。この図に示す例では、表示パネル５は、６０Ｈｚのフレームレートで画像を表示部５１に表示する。そこでインタフェースＩＦ１，ＩＦ２は、すべてのデータレーンを使用して画像データを伝送する。具体的には、インタフェースＩＦ１はデータレーンＤ１～Ｄ４を使用して画像データを伝送する。一方、インタフェースＩＦ２はデータレーンＤ５～Ｄ８を使用して画像データを伝送する。
図２（ａ）は、インタフェースＩＦ１，ＩＦ２がすべてのデータレーンを使用して画像データをホスト装置２から表示装置３に伝送する様子を説明する図である。この図に示す例では、表示パネル５は、６０Ｈｚのフレームレートで画像を表示部５１に表示する。そこでインタフェースＩＦ１，ＩＦ２は、すべてのデータレーンを使用して画像データを伝送する。具体的には、インタフェースＩＦ１はデータレーンＤ１～Ｄ４を使用して画像データを伝送する。一方、インタフェースＩＦ２はデータレーンＤ５～Ｄ８を使用して画像データを伝送する。
タイミングコントローラ４１は、レシーバＲｘ１，Ｒｘ２が使用するデータレーンの数が、それぞれ４本ずつであるので、画像データの伝送に使用されたデータレーンの数の合計が８本であることを算出する。そこでタイミングコントローラ４１は、この８本という数に応じたフレームレートである６０Ｈｚで、画像データをソースドライバ５３，５４に出力する。これにより、表示パネル５は、６０Ｈｚのフレームレートで画像を表示部５１に表示する。
したがって、すべてのデータレーンＤ１～Ｄ８が常に画像データの伝送に使用されるので、表示システム１は比較的多くの電力を消費する。
インタフェースＩＦ２は、フレームレート（６０Ｈｚ）を規定した制御信号を、制御レーンを使用してトランシーバＴｘ２からレシーバＲＸ２に伝送してもよい。この場合、タイミングコントローラ４１はレシーバＲＸ２が受信した制御信号に規定されたフレームレートで、画像データをソースドライバ５３および５４に出力する。
また、インタフェースＩＦ２は、制御レーンＲ１ではなく、データレーンＤ５～Ｄ８のいずれかを使用して制御信号を伝送することができる。この場合、伝送する画像データに制御信号を埋め込んで伝送する。その際、画像データの帰線期間において画像データに制御信号を埋め込むことが好ましい。これにより、画像データの伝送形式を乱さずに、制御信号を伝送することができる。
（３０Ｈｚのフレームレート）
図２（ｂ）は、インタフェースＩＦ１，ＩＦ２が半分のデータレーンを使用して画像データをホスト装置２から表示装置３に伝送する様子を説明する図である。この図に示す例では、表示パネル５は、３０Ｈｚのフレームレートで画像を表示部５１に表示する。そこでインタフェースＩＦ１，ＩＦ２は、使用するデータレーンの数を変更する。具体的には、すべてのデータレーンのうちの半分である２本に変更する。これによりインタフェースＩＦ１，ＩＦ２は、それぞれ２本のデータレーンを使用して画像データを伝送する。具体的には、インタフェースＩＦ１はデータレーンＤ１～Ｄ２を使用して画像データを伝送する。一方、インタフェースＩＦ２はデータレーンＤ５～Ｄ６を使用して画像データを伝送する。
図２（ｂ）は、インタフェースＩＦ１，ＩＦ２が半分のデータレーンを使用して画像データをホスト装置２から表示装置３に伝送する様子を説明する図である。この図に示す例では、表示パネル５は、３０Ｈｚのフレームレートで画像を表示部５１に表示する。そこでインタフェースＩＦ１，ＩＦ２は、使用するデータレーンの数を変更する。具体的には、すべてのデータレーンのうちの半分である２本に変更する。これによりインタフェースＩＦ１，ＩＦ２は、それぞれ２本のデータレーンを使用して画像データを伝送する。具体的には、インタフェースＩＦ１はデータレーンＤ１～Ｄ２を使用して画像データを伝送する。一方、インタフェースＩＦ２はデータレーンＤ５～Ｄ６を使用して画像データを伝送する。
レシーバＲｘ１，Ｒｘ２が使用するデータレーンの数は、それぞれ２本ずつである。これによりタイミングコントローラ４１は、画像データの伝送に使用されたデータレーンの数の合計が４本であることを算出する。そこでタイミングコントローラ４１は、４本に応じたフレームレートである３０Ｈｚで、画像データをソースドライバ５３，５４に出力する。これにより、表示パネル５は、３０Ｈｚのフレームレートで画像を表示部５１に表示する。
図２（ｂ）の例では、表示システム１は、２本のクロックレーンと、４本のデータレーンを使用する。言い換えると、４本のデータレーンは使用しない。これら使用しないデータレーンには電流が流れない。したがって、すべてのデータレーンを使用する図２（ａ）の例に比べて、消費電力を低減することができる。
また、表示システム１では、画像のフレームレートに関わらず、画像データの転送レートは一定である。すなわち、従来技術とは異なり、より少ないデータ量の画像データを伝送するために一部のデータレーンにおける転送レートを低下させるような処理は行わない。このような、転送レートを低下させたデータレーンでは、定常電流が流れるので、消費電力が十分に低減されない。すなわち本実施形態の表示システム１では、消費電力の低減が不十分なデータレーンを使用することがない。したがって消費電力をより一層低減することができる。
（制御信号）
インタフェースＩＦ２は、フレームレート（３０Ｈｚ）を規定した制御信号を、制御レーンを使用してトランシーバＴｘ２からレシーバＲＸ２に伝送してもよい。この場合、タイミングコントローラ４１はレシーバＲＸ２が受信した制御信号に規定されたフレームレートで、画像データをソースドライバ５３および５４に出力する。
インタフェースＩＦ２は、フレームレート（３０Ｈｚ）を規定した制御信号を、制御レーンを使用してトランシーバＴｘ２からレシーバＲＸ２に伝送してもよい。この場合、タイミングコントローラ４１はレシーバＲＸ２が受信した制御信号に規定されたフレームレートで、画像データをソースドライバ５３および５４に出力する。
また、インタフェースＩＦ２は、制御レーンＲ１ではなく、データレーンＤ５～Ｄ８のいずれかを使用して制御信号を伝送することができる。この場合、伝送する画像データに制御信号を埋め込んで伝送する。その際、画像データの帰線期間において画像データに制御信号を埋め込むことが好ましい。これにより、画像データの伝送形式を乱さずに、制御信号を伝送することができる。
（データレーンの数の調整）
以上のように、インタフェースＩＦ１，ＩＦ２は、自身が使用するデータレーンの数を、４本から２本に変更する。したがって、使用するデータレーンの数の差はゼロである。すなわち、両者とも均等に、使用するデータレーンの数を減らしている。ここで、数の差は１以下であることが好ましい。これにより、インタフェースＩＦ１，ＩＦ２が使用するデータレーンの数が、互いに同じかまたはほぼ同じになる。したがって表示システム１は、インタフェースＩＦ１，ＩＦ２を統一的に制御することができる。
以上のように、インタフェースＩＦ１，ＩＦ２は、自身が使用するデータレーンの数を、４本から２本に変更する。したがって、使用するデータレーンの数の差はゼロである。すなわち、両者とも均等に、使用するデータレーンの数を減らしている。ここで、数の差は１以下であることが好ましい。これにより、インタフェースＩＦ１，ＩＦ２が使用するデータレーンの数が、互いに同じかまたはほぼ同じになる。したがって表示システム１は、インタフェースＩＦ１，ＩＦ２を統一的に制御することができる。
表示システム１では、インタフェースの数は３つ以上でもよい。したがって、表示システム１は、複数のインタフェースのうち、任意のインタフェースが使用する伝送レーンの数と、他のインタフェースが使用する伝送レーンの数との差が１以下になるように、各インタフェースが使用する伝送レーンの数を変更することが可能である。
表示システム１が備えるインタフェースの数は、本実施形態のような２つには限られない。表示システム１は、３つ以上の複数のインタフェースを備えることもできる。したがって表示システム１は、複数のインタフェースのうち、任意のインタフェースが使用する伝送レーンの数と、他のインタフェースが使用する伝送レーンの数との差が１以下になるように、各上記インタフェースが使用する上記伝送レーンの数を変更することができると言える。
（画像表示中のデータレーン数変更）
インタフェースＩＦ１，ＩＦ２は使用するデータレーンの数を、画像データの帰線期間中に変更することが好ましい。この場合、表示パネル５の駆動を行わないときに、インタフェースＩＦ１，ＩＦ２が使用するデータレーンの数が変更される。したがって表示パネル５は、画像表示のフレームレートを帰線期間に変更することになる。その結果、表示に影響を与えることなく、フレームレートを変更できる。
インタフェースＩＦ１，ＩＦ２は使用するデータレーンの数を、画像データの帰線期間中に変更することが好ましい。この場合、表示パネル５の駆動を行わないときに、インタフェースＩＦ１，ＩＦ２が使用するデータレーンの数が変更される。したがって表示パネル５は、画像表示のフレームレートを帰線期間に変更することになる。その結果、表示に影響を与えることなく、フレームレートを変更できる。
（画像データの振り分け）
ＧＰＵ２２は、各フレームの画像のうち、表示部５１の奇数行に表示される部分を表す画像データを、レシーバＲｘ１に出力してもよい。この場合、各フレームの画像のうち、表示部５１の偶数行に表示される部分を表す画像データを、レシーバＲｘ２に出力する。
ＧＰＵ２２は、各フレームの画像のうち、表示部５１の奇数行に表示される部分を表す画像データを、レシーバＲｘ１に出力してもよい。この場合、各フレームの画像のうち、表示部５１の偶数行に表示される部分を表す画像データを、レシーバＲｘ２に出力する。
トランシーバＴｘ１は奇数行用の画像データをレシーバＲｘ１に伝送し、トランシーバＴｘ２は偶数行用の画像データをレシーバＲＸ２に伝送する。タイミングコントローラ４１は、レシーバＲｘ１，Ｒｘ２が受信した画像データを、表示部５１の左半分５５に表示する部分を表す画像データと、表示部５１の右半分５６に表示する部分を表す画像データとに変換する。そして、前者をソースドライバ５３に出力し、後者をソースドライバ５４に出力する。
（ＭＩＰＩ－ＤＳＩ）
インタフェースＩＦ１，ＩＦ２は、ＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）－ＤＳＩ（Ｄｉｓｐｌａｙ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）に適合したインタフェースとして実現される。ＭＩＰＩ（登録商標）－ＤＳＩは、高速差動インタフェースの一種として知られている。したがって、インタフェースＩＦ１，ＩＦ２をＭＩＰＩ－ＤＳＩに適合したインタフェースとすれば、表示システム１において画像データを高速に伝送することができる。
インタフェースＩＦ１，ＩＦ２は、ＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）－ＤＳＩ（Ｄｉｓｐｌａｙ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）に適合したインタフェースとして実現される。ＭＩＰＩ（登録商標）－ＤＳＩは、高速差動インタフェースの一種として知られている。したがって、インタフェースＩＦ１，ＩＦ２をＭＩＰＩ－ＤＳＩに適合したインタフェースとすれば、表示システム１において画像データを高速に伝送することができる。
（動作を停止させるブロック）
図２（ｂ）に示すように、インタフェースＩＦ１，ＩＦ２がそれぞれ２本ずつのデータレーンのみを使用し、残りの２本のデータレーンを使用しない場合、消費電力をさらに低減することができる。この例について、図３を参照して以下に説明する。
図２（ｂ）に示すように、インタフェースＩＦ１，ＩＦ２がそれぞれ２本ずつのデータレーンのみを使用し、残りの２本のデータレーンを使用しない場合、消費電力をさらに低減することができる。この例について、図３を参照して以下に説明する。
図３は、レシーバＲｘ１，Ｒｘ２において動作が停止される回路を示す図である。この図の例では、レシーバＲｘ１，Ｒｘ２はＭＩＰＩ－ＤＳＩに適合したレシーバである。レシーバＲｘ１，Ｒｘ２は、２本のデータレーンを使用しないとき、同図中の領域３１内にある回路を停止させる。具体的には、バッファ（ＭＩＰＩ Ｒｘ Ｂｕｆｆｅｒ）およびシリアル・パラレル変換ブロック（Ｄ－ＰＨＹ Ｌａｎｅ Ｃｏｎｔｒｏｌ ａｎｄ Ｉ／Ｆ Ｌｏｇｉｃ）を停止させる。これらの回路が停止すると、その動作に必要な消費電力が低減される。したがって、消費電力をより一層低減することができる。
なお、表示システム１において、バッファは、受信した画像データを一時的に保存する。一方、シリアル・パラレル変換ブロックは、受信した画像データの形式を差動シリアル信号からパラレル信号に変換する。
（まとめ）
以上のように、本実施形態の表示システム１は、ホスト装置２および表示装置３を備えている表示システム１において,
ホスト装置２に備えられたトランシーバと、表示装置３に備えられたレシーバと、トランシーバおよびレシーバに接続される、画像データを伝送するための複数のデータレーンとを備え、使用するデータレーンの数に関わらず同じ転送レートで画像データをトランシーバからレシーバに伝送する複数のインタフェースと、
各インタフェースが使用する伝送レーンの数を変更する変更手段と、
表示装置３に備えられ、各インタフェースが使用するデータレーンの数の合計に応じたフレームレートで、画像データが表す画像を表示する表示パネル５とを備えている。
以上のように、本実施形態の表示システム１は、ホスト装置２および表示装置３を備えている表示システム１において,
ホスト装置２に備えられたトランシーバと、表示装置３に備えられたレシーバと、トランシーバおよびレシーバに接続される、画像データを伝送するための複数のデータレーンとを備え、使用するデータレーンの数に関わらず同じ転送レートで画像データをトランシーバからレシーバに伝送する複数のインタフェースと、
各インタフェースが使用する伝送レーンの数を変更する変更手段と、
表示装置３に備えられ、各インタフェースが使用するデータレーンの数の合計に応じたフレームレートで、画像データが表す画像を表示する表示パネル５とを備えている。
また、ホスト装置２は、表示装置３に画像データを伝送するホスト装置２において、個別にインタフェースを構成し、複数のデータレーンに接続され、使用する当該データレーンの数に関わらず同じ転送レートで画像データをデータレーンを通じて伝送する複数のトランシーバと、各トランシーバが使用するデータレーンの数を個別に変更する変更手段とを備えているホスト装置２である。
また、表示装置３は、ホスト装置２から伝送された画像データを受信して表示する表示装置３において、インタフェースを構成し、複数のデータレーンに接続され、使用するデータレーンの数に関わらず同じ転送レートで画像データをデータレーンを通じて受信する複数のレシーバと、各レシーバが使用するデータレーンの数の合計に応じたフレームレートで画像データを表示する表示パネル５とを備えている表示装置３である。
〔実施形態２〕
本発明に係る第２の実施形態について、図４～図６を参照して以下に説明する。なお、上述した第１の実施形態と共通する各部材には同じ符号を付し、詳細な説明を省略する。
本発明に係る第２の実施形態について、図４～図６を参照して以下に説明する。なお、上述した第１の実施形態と共通する各部材には同じ符号を付し、詳細な説明を省略する。
図４は、本発明の一実施形態に係る表示システム１の要部構成を示すブロック図である。この図に示すように、本実施形態の表示システム１の構成は、第１の実施形態に係る表示システム１とまったく変わらない。ただし、その動作が互いに異なっている。すなわち、本実施形態のシステムは、２つのインタフェースＩＦ１，ＩＦ２のうちいずれか一方のみを使用して画像データを伝送することができる。
（６０Ｈｚのフレームレート）
図５（ａ）は、インタフェースＩＦ１，ＩＦ２がすべてのデータレーンを使用して画像データをホスト装置２から表示装置３に伝送する様子
を説明する図である。この図に示す例では、表示パネル５は、６０Ｈｚのフレームレートで画像を表示部５１に表示する。そこでインタフェースＩＦ１，ＩＦ２は、すべてのデータレーンを使用して画像データを伝送する。具体的には、インタフェースＩＦ１はデータレーンＤ１～Ｄ４を使用して画像データを伝送する。一方、インタフェースＩＦ２はデータレーンＤ５～Ｄ８を使用して画像データを伝送する。
図５（ａ）は、インタフェースＩＦ１，ＩＦ２がすべてのデータレーンを使用して画像データをホスト装置２から表示装置３に伝送する様子
を説明する図である。この図に示す例では、表示パネル５は、６０Ｈｚのフレームレートで画像を表示部５１に表示する。そこでインタフェースＩＦ１，ＩＦ２は、すべてのデータレーンを使用して画像データを伝送する。具体的には、インタフェースＩＦ１はデータレーンＤ１～Ｄ４を使用して画像データを伝送する。一方、インタフェースＩＦ２はデータレーンＤ５～Ｄ８を使用して画像データを伝送する。
タイミングコントローラ４１は、レシーバＲｘ１，Ｒｘ２が使用するデータレーンの数が、それぞれ４本ずつであるので、画像データの伝送に使用されたデータレーンの数の合計が８本であることを算出する。そこでタイミングコントローラ４１は、この８本という数に応じたフレームレートである６０Ｈｚで、画像データをソースドライバ５３，５４に出力する。これにより、表示パネル５は、６０Ｈｚのフレームレートで画像を表示部５１に表示する。
したがって、すべてのデータレーンＤ１～Ｄ８が常に画像データの伝送に使用されるので、表示システム１は比較的多くの電力を消費する。
なお、タイミングコントローラ４１には、使用するデータレーンの数の合計と、フレームレートとの関係を定義した情報が、あらかじめ用意されている。
この情報はたとえばテーブル形式のものである。タイミングコントローラ４１は、この情報を使用して、使用するデータレーンの数の合計に応じたフレームレートを決定する。
（３０Ｈｚのフレームレート）
図５（ｂ）は、インタフェースＩＦ１のみがすべてのデータレーンを使用して画像データをホスト装置２から表示装置３に伝送する様子を説明する図である。この図に示す例では、表示パネル５は、３０Ｈｚのフレームレートで画像を表示部５１に表示する。そこで表示システム１は、インタフェースＩＦ１，ＩＦ２が使用するデータレーンの数を変更する。具体的には、インタフェースＩＦ１が使用するデータレーンの数は４本のままにしておく。一方、インタフェースＩＦ２が使用するデータレーンの数は、ゼロ本に変更する。これにより、インタフェースＩＦ１は４本のデータレーンＤ１～Ｄ４を使用して画像データを伝送する。一方、インタフェースＩＦ２はまったく画像データを伝送しない。言い換えれば、インタフェースＩＦ２は動作せずに、停止する。したがって、クロックレーンＣ２も使用しない。
図５（ｂ）は、インタフェースＩＦ１のみがすべてのデータレーンを使用して画像データをホスト装置２から表示装置３に伝送する様子を説明する図である。この図に示す例では、表示パネル５は、３０Ｈｚのフレームレートで画像を表示部５１に表示する。そこで表示システム１は、インタフェースＩＦ１，ＩＦ２が使用するデータレーンの数を変更する。具体的には、インタフェースＩＦ１が使用するデータレーンの数は４本のままにしておく。一方、インタフェースＩＦ２が使用するデータレーンの数は、ゼロ本に変更する。これにより、インタフェースＩＦ１は４本のデータレーンＤ１～Ｄ４を使用して画像データを伝送する。一方、インタフェースＩＦ２はまったく画像データを伝送しない。言い換えれば、インタフェースＩＦ２は動作せずに、停止する。したがって、クロックレーンＣ２も使用しない。
レシーバＲｘ１が使用するデータレーンの数は４本である。一方、レシーバＲＸ２が使用する数はゼロ本である。これによりタイミングコントローラ４１は、画像データの伝送に使用されたデータレーンの数の合計が４本であることを算出する。そこでタイミングコントローラ４１は、４本に応じたフレームレートである３０Ｈｚで、画像データをソースドライバ５３，５４に出力する。これにより、表示パネル５は、３０Ｈｚのフレームレートで画像を表示部５１に表示する。
図４（ｂ）の例では、表示システム１は、１本のクロックレーンＣ１と、４本のデータレーンＤ１～Ｄ４を使用する。言い換えると、１本のクロックレーンＣ２と、４本のデータレーンＤ５～Ｄ８は使用しない。これら使用しないデータレーンＤ５～Ｄ８には電流が流れない。したがって、すべてのデータレーンＤ１～Ｄ８を使用する図４（ａ）の例に比べて、消費電力をより一層低減することができる。
また、表示システム１では、２本あるクロックレーンＣ１，Ｃ２のうち、使用しないクロックレーンＣ２には電流が流れない。したがって、すべてのクロックレーンＣ１，Ｃ２に電流が流れる図２（ｂ）の例に比べて、消費電力をより一層低減することができる。
（動作を停止させるブロック）
図６は、レシーバＲｘ２において動作が停止される回路を示す図である。この図の例では、レシーバＲｘ２はＭＩＰＩ－ＤＳＩに適合したレシーバである。図５（ｂ）の例において、インタフェースＩＦ２は画像データをまったく伝送しない。そこでレシーバＲＸ２は、図６中の領域６１内にある全ての回路を停止させる。具体的には、バッファ（ＭＩＰＩ Ｒｘ Ｂｕｆｆｅｒ）、シリアル・パラレル変換ブロック（Ｄ－ＰＨＹ Ｌａｎｅ Ｃｏｎｔｒｏｌ ａｎｄ Ｉ／Ｆ Ｌｏｇｉｃ）、データ統合ブロック（Ｌａｎｅ Ｍｅｒｇｅｒ）およびプロトコル解析ブロック（Ｌｏｗ Ｌｅｖｅｌ Ｐｒｏｔｃｏｌ）を停止させる。これらの回路が停止すると、その動作に必要な消費電力が低減される。したがって、消費電力をより一層低減することができる。
図６は、レシーバＲｘ２において動作が停止される回路を示す図である。この図の例では、レシーバＲｘ２はＭＩＰＩ－ＤＳＩに適合したレシーバである。図５（ｂ）の例において、インタフェースＩＦ２は画像データをまったく伝送しない。そこでレシーバＲＸ２は、図６中の領域６１内にある全ての回路を停止させる。具体的には、バッファ（ＭＩＰＩ Ｒｘ Ｂｕｆｆｅｒ）、シリアル・パラレル変換ブロック（Ｄ－ＰＨＹ Ｌａｎｅ Ｃｏｎｔｒｏｌ ａｎｄ Ｉ／Ｆ Ｌｏｇｉｃ）、データ統合ブロック（Ｌａｎｅ Ｍｅｒｇｅｒ）およびプロトコル解析ブロック（Ｌｏｗ Ｌｅｖｅｌ Ｐｒｏｔｃｏｌ）を停止させる。これらの回路が停止すると、その動作に必要な消費電力が低減される。したがって、消費電力をより一層低減することができる。
本実施形態では、第１の実施形態では動作が停止しないデータ統合ブロックおよびプロトコル解析ブロックの動作を停止させる。したがって、第１の実施形態よりも多くの消費電力を低減することができる。
なお、表示システム１において、データ統合ブロックは、データレーンごとに画像データを１つに統合する。一方、プロトコル解析ブロックは、後段に配置されるブロックへタイミング信号を出力したり、レジスタのリード／ライトを制御したり、画像データのエラーをチェックしたりする。
なお、本発明は上述した各実施形態に限定されるものではない。当業者は、請求項に示した範囲内において、本発明をいろいろと変更できる。すなわち、請求項に示した範囲内において、適宜変更された技術的手段を組み合わせれば、新たな実施形態が得られる。すなわち、発明の詳細な説明の項においてなされた具体的な実施形態は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内で、いろいろと変更して実施することができるものである。
（本発明の総括）
本発明に係る表示システムは、以上のように、
ホスト装置および表示装置を備えている表示システムにおいて、
上記ホスト装置に備えられたトランシーバと、上記表示装置に備えられたレシーバと、上記トランシーバおよび上記レシーバに接続される、画像データを伝送するための複数の伝送レーンとを備え、使用する上記伝送レーンの数に関わらず同じ転送レートで上記画像データを上記トランシーバから上記レシーバに伝送する複数のインタフェースと、
各上記インタフェースが使用する上記伝送レーンの数を変更する変更手段と、
上記表示装置に備えられ、各上記インタフェースが使用する上記伝送レーンの数の合計に応じたフレームレートで、上記画像データが表す画像を表示する表示パネルとを備えていることを特徴としている。
本発明に係る表示システムは、以上のように、
ホスト装置および表示装置を備えている表示システムにおいて、
上記ホスト装置に備えられたトランシーバと、上記表示装置に備えられたレシーバと、上記トランシーバおよび上記レシーバに接続される、画像データを伝送するための複数の伝送レーンとを備え、使用する上記伝送レーンの数に関わらず同じ転送レートで上記画像データを上記トランシーバから上記レシーバに伝送する複数のインタフェースと、
各上記インタフェースが使用する上記伝送レーンの数を変更する変更手段と、
上記表示装置に備えられ、各上記インタフェースが使用する上記伝送レーンの数の合計に応じたフレームレートで、上記画像データが表す画像を表示する表示パネルとを備えていることを特徴としている。
上記の構成によれば、表示システムは、各インタフェースが使用する伝送レーンの数を変更することができる。ここで、各インタフェースは、使用する伝送レーンの数に関わらず、同じ転送レートで画像データを伝送する。さらに、使用する伝送レーンの数に応じたフレームレートで画像データを表示パネルに表示する。すなわち、表示システムは、画像を表示する際のフレームレートに応じて、画像データの伝送量を動的に増減させることができる。
表示システムでは、使用する伝送レーンの数を、最大の数よりも小さくした際、未使用の伝送レーンには電流が流れない。この場合、全ての伝送レーンを使用する場合に比べて、消費電力を低減することができる。
また、表示システムでは、画像のフレームレートに関わらず、画像データの転送レートは一定である。すなわち、従来技術とは異なり、より少ないデータ量の画像データを伝送するために一部の伝送レーンにおける転送レートを低下させるような処理は行わない。このような、転送レートを低下させた伝送レーンでは、定常電流が流れるので、消費電力が十分に低減されない。すなわち表示システムでは、消費電力の低減が不十分な伝送レーンを使用することがない。
以上のように、本発明の表示システムでは、消費電力をより一層低減することができる。
本発明の一態様に係る表示システムでは、さらに、
上記変更手段は、上記複数のインタフェースのうち、任意のインタフェースが使用する伝送レーンの数と、他のインタフェースが使用する伝送レーンの数との差が１以下になるように、各上記インタフェースが使用する上記伝送レーンの数を変更することが好ましい。
上記変更手段は、上記複数のインタフェースのうち、任意のインタフェースが使用する伝送レーンの数と、他のインタフェースが使用する伝送レーンの数との差が１以下になるように、各上記インタフェースが使用する上記伝送レーンの数を変更することが好ましい。
上記の構成によれば、各インタフェースが使用する伝送レーンの数が、互いに同じかまたはほぼ同じになる。したがって表示システムは、各インタフェースを統一的に制御することができる。
本発明の一態様に係る表示システムでは、さらに、
各上記インタフェースは、上記画像データの伝送に使用しない上記伝送レーンに接続されている、上記レシーバ内の回路を停止させることが好ましい。
各上記インタフェースは、上記画像データの伝送に使用しない上記伝送レーンに接続されている、上記レシーバ内の回路を停止させることが好ましい。
上記の構成によれば、画像データの伝送に使用されない伝送レーンに接続されたレシーバの消費電力を低減できる。したがって、各インタフェースの消費電力を低減できる。
本発明の一態様に係る表示システムでは、さらに、
上記回路は、バッファおよびシリアル・パラレル変換ブロックであることが好ましい。
上記回路は、バッファおよびシリアル・パラレル変換ブロックであることが好ましい。
上記の構成によれば、画像データの伝送に使用されない伝送レーンに接続されたレシーバの消費電力を低減できる。したがって、各インタフェースの消費電力を低減できる。
本発明の一態様に係る表示システムでは、さらに、
上記変更手段は、上記複数のインタフェースのうちのいずれかのインタフェースが使用する上記伝送レーンの数をゼロに変更することが好ましい。
上記変更手段は、上記複数のインタフェースのうちのいずれかのインタフェースが使用する上記伝送レーンの数をゼロに変更することが好ましい。
上記の構成によれば、画像データを伝送するインタフェースの数が減る。したがって、画像データを伝送しないインタフェースの動作に要する消費電力を完全に低減することができる。たとえば、当該インタフェースが備えるクロックレーン、トランシーバ、およびレシーバの動作を停止させ、これらの部材の消費電力を減らすことができる。
以上のように、本構成の表示システムは、すべてのインタフェースを使用して画像データを伝送する場合に比べて、さらに消費電力を低減できる。
本発明の一態様に係る表示システムでは、さらに、
使用する上記伝送レーンの数がゼロである上記インタフェースは、当該インタフェースが備えている上記レシーバ内のすべての回路を停止させることが好ましい。
使用する上記伝送レーンの数がゼロである上記インタフェースは、当該インタフェースが備えている上記レシーバ内のすべての回路を停止させることが好ましい。
上記の構成によれば、画像データを伝送しないインタフェースは、レシーバを完全に停止させる。したがって、レシーバの動作に必要なすべての低減できる。したがって、本構成の表示システムは、すべてのインタフェースを使用して画像データを伝送する場合に比べて、さらに消費電力を低減できる。
本発明の一態様に係る表示システムでは、さらに、
上記すべての回路は、すべてのバッファ、すべてのシリアル・パラレル変換ブロック、データ統合ブロック、およびプロトコル解析ブロックであることが好ましい。
上記すべての回路は、すべてのバッファ、すべてのシリアル・パラレル変換ブロック、データ統合ブロック、およびプロトコル解析ブロックであることが好ましい。
上記の構成によれば、画像データを伝送しないインタフェースは、レシーバを完全に停止させる。したがって、レシーバの動作に必要なすべての低減できる。したがって、本構成の表示システムは、すべてのインタフェースを使用して画像データを伝送する場合に比べて、さらに消費電力を低減できる。
本発明の一態様に係る表示システムでは、さらに、
上記変更手段は、各上記インタフェースが使用する上記伝送レーンの数を、上記画像データの帰線期間中に変更することが好ましい。
上記変更手段は、各上記インタフェースが使用する上記伝送レーンの数を、上記画像データの帰線期間中に変更することが好ましい。
上記の構成によれば、表示パネルの駆動を行わないときに、各インタフェースが使用する伝送レーンの数が変更される。したがって表示パネルは、画像を表示する際のフレームレートを帰線期間に変更するので、表示に影響を与えることなくフレームレートを変更できる。
本発明の一態様に係る表示システムでは、さらに、
各上記インタフェースは、ＭＩＰＩ－ＤＳＩであることが好ましい。
各上記インタフェースは、ＭＩＰＩ－ＤＳＩであることが好ましい。
上記の構成によれば、各インタフェースにおいて画像データを高速に伝送することができる。
本発明に係るホスト装置は、以上のように、
表示装置に画像データを伝送するホスト装置において、
個別にインタフェースを構成し、複数の伝送レーンに接続され、使用する当該伝送レーンの数に関わらず同じ転送レートで上記画像データを少なくともいずれかの上記伝送レーンを通じて伝送する複数のトランシーバと、
上記各トランシーバが使用する上記伝送レーンの数を個別に変更する変更手段とを備えていることを特徴としている。
表示装置に画像データを伝送するホスト装置において、
個別にインタフェースを構成し、複数の伝送レーンに接続され、使用する当該伝送レーンの数に関わらず同じ転送レートで上記画像データを少なくともいずれかの上記伝送レーンを通じて伝送する複数のトランシーバと、
上記各トランシーバが使用する上記伝送レーンの数を個別に変更する変更手段とを備えていることを特徴としている。
上記の構成によれば、使用する伝送レーンの数を最大の数よりも小さくした際、未使用の伝送レーンには電流が流れないので、消費電力を低減することができる。
本発明に係る表示装置は、以上のように、
ホスト装置から伝送された画像データを受信して表示する表示装置において、
インタフェースを構成し、複数の伝送レーンに接続され、使用する上記伝送レーンの数に関わらず同じ転送レートで上記画像データを少なくともいずれかの上記伝送レーンを通じて受信する複数のレシーバと、
各レシーバが使用する上記伝送レーンの数の合計に応じたフレームレートで、上記画像データが表す画像を表示する表示パネルとを備えていることを特徴としている。
ホスト装置から伝送された画像データを受信して表示する表示装置において、
インタフェースを構成し、複数の伝送レーンに接続され、使用する上記伝送レーンの数に関わらず同じ転送レートで上記画像データを少なくともいずれかの上記伝送レーンを通じて受信する複数のレシーバと、
各レシーバが使用する上記伝送レーンの数の合計に応じたフレームレートで、上記画像データが表す画像を表示する表示パネルとを備えていることを特徴としている。
上記の構成によれば、使用する伝送レーンの数を最大の数よりも小さくした際、未使用の伝送レーンには電流が流れないので、消費電力を低減することができる。
本発明は、パーソナルコンピュータ、携帯電話、およびスマートフォンなど、内部で画像データを伝送して表示パネルに表示する各種の表示システム（電子機器）として幅広く利用できる。さらには、当該表示システムを構成するホスト装置または表示装置としても利用できる。
１ 表示システム
２ ホスト装置
３ 表示装置
４ 基板
５ 表示パネル
２１ ＣＰＵ
２２ ＧＰＵ
４１ タイミングコントローラ
ＩＦ１，ＩＦ２ インタフェース
Ｃ１，Ｃ２ クロックレーン
Ｄ１～Ｄ８ データレーン
Ｒ１ 制御レーン
Ｔｘ１，Ｔｘ２ トランシーバ
Ｒｘ１、Ｒｘ２ レシーバ
２ ホスト装置
３ 表示装置
４ 基板
５ 表示パネル
２１ ＣＰＵ
２２ ＧＰＵ
４１ タイミングコントローラ
ＩＦ１，ＩＦ２ インタフェース
Ｃ１，Ｃ２ クロックレーン
Ｄ１～Ｄ８ データレーン
Ｒ１ 制御レーン
Ｔｘ１，Ｔｘ２ トランシーバ
Ｒｘ１、Ｒｘ２ レシーバ
Claims (11)
- ホスト装置および表示装置を備えている表示システムにおいて
上記ホスト装置に備えられたトランシーバと、上記表示装置に備えられたレシーバと、上記トランシーバおよび上記レシーバに接続される、画像データを伝送するための複数の伝送レーンとを備え、使用する上記伝送レーンの数に関わらず同じ転送レートで上記画像データを上記トランシーバから上記レシーバに伝送する複数のインタフェースと、
各上記インタフェースが使用する上記伝送レーンの数を変更する変更手段と、
上記表示装置に備えられ、各上記インタフェースが使用する上記伝送レーンの数の合計に応じたフレームレートで、上記画像データが表す画像を表示する表示パネルとを備えていることを特徴とする表示システム。 - 上記変更手段は、上記複数のインタフェースのうち、任意のインタフェースが使用する伝送レーンの数と、他のインタフェースが使用する伝送レーンの数との差が１以下になるように、各上記インタフェースが使用する上記伝送レーンの数を変更することを特徴とする請求項１に記載の表示システム。
- 各上記インタフェースは、上記画像データの伝送に使用しない上記伝送レーンに接続されている、上記レシーバ内の回路を停止させることを特徴とする請求項１または２に記載の表示システム。
- 上記回路は、バッファおよびシリアル・パラレル変換ブロックであることを特徴とする請求項３に記載の表示システム。
- 上記変更手段は、上記複数のインタフェースのうちのいずれかのインタフェースが使用する上記伝送レーンの数をゼロに変更することを特徴とする請求項１に記載の表示システム。
- 使用する上記伝送レーンの数がゼロである上記インタフェースは、当該インタフェースが備えている上記レシーバ内のすべての回路を停止させることを特徴とする請求項５に記載の表示システム。
- 上記すべての回路は、すべてのバッファ、すべてのシリアル・パラレル変換ブロック、データ統合ブロック、およびプロトコル解析ブロックであることを特徴とする請求項６に記載の表示システム。
- 上記変更手段は、各上記インタフェースが使用する上記伝送レーンの数を、上記画像データの帰線期間中に変更することを特徴とする請求項１～７のいずれか１項に記載の表示システム。
- 各上記インタフェースは、ＭＩＰＩ－ＤＳＩであることを特徴とする請求項１～８のいずれか１項の記載の表示システム。
- 表示装置に画像データを伝送するホスト装置において、
個別にインタフェースを構成し、複数の伝送レーンに接続され、使用する当該伝送レーンの数に関わらず同じ転送レートで上記画像データを少なくともいずれかの上記伝送レーンを通じて伝送する複数のトランシーバと、
上記各トランシーバが使用する上記伝送レーンの数を個別に変更する変更手段とを備えていることを特徴するホスト装置。 - ホスト装置から伝送された画像データを受信して表示する表示装置において、
インタフェースを構成し、複数の伝送レーンに接続され、使用する上記伝送レーンの数に関わらず同じ転送レートで上記画像データを少なくともいずれかの上記伝送レーンを通じて受信する複数のレシーバと、
各レシーバが使用する上記伝送レーンの数の合計に応じたフレームレートで、上記画像データが表す画像を表示する表示パネルとを備えていることを特徴する表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/232,714 US9123307B2 (en) | 2011-08-12 | 2012-08-07 | Display system, host device, and display device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011177225 | 2011-08-12 | ||
| JP2011-177225 | 2011-08-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2013024753A1 true WO2013024753A1 (ja) | 2013-02-21 |
Family
ID=47715073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2012/070121 WO2013024753A1 (ja) | 2011-08-12 | 2012-08-07 | 表示システム、ホスト装置、および表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9123307B2 (ja) |
| WO (1) | WO2013024753A1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014077157A1 (ja) * | 2012-11-15 | 2014-05-22 | シャープ株式会社 | 表示装置 |
| JP2014222272A (ja) * | 2013-05-13 | 2014-11-27 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の駆動方法 |
| JP2015018103A (ja) * | 2013-07-11 | 2015-01-29 | シナプティクス・ディスプレイ・デバイス株式会社 | 液晶表示ドライバｉｃ |
| WO2016152551A1 (ja) * | 2015-03-24 | 2016-09-29 | ソニー株式会社 | 伝送装置および伝送方法、受信装置および受信方法、伝送システム、並びにプログラム |
| JP2016194562A (ja) * | 2015-03-31 | 2016-11-17 | シナプティクス・ジャパン合同会社 | 表示ドライバ、表示装置及び表示装置システム |
| EP3082334A4 (en) * | 2014-04-23 | 2017-11-29 | Leyard Optoelectronic Co., Ltd | Data processing method and device for led television, and led television |
| JP2018507440A (ja) * | 2015-03-18 | 2018-03-15 | アップル インコーポレイテッド | 高速ディスプレイインターフェース |
| JP2019525510A (ja) * | 2016-05-25 | 2019-09-05 | チンタオ ゴーアテック テクノロジー カンパニー リミテッドＱｉｎｇｄａｏ Ｇｏｅｒｔｅｋ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 仮想現実ヘルメット及びその使用方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140184484A1 (en) * | 2012-12-28 | 2014-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| TWI514152B (zh) * | 2013-04-16 | 2015-12-21 | Novatek Microelectronics Corp | 可動態調整畫面更新頻率之顯示方法及顯示系統 |
| KR102250493B1 (ko) * | 2014-09-03 | 2021-05-12 | 삼성디스플레이 주식회사 | 디스플레이 구동 집적 회로, 이를 포함하는 디스플레이 모듈 및 디스플레이 시스템 |
| US9905199B2 (en) | 2014-09-17 | 2018-02-27 | Mediatek Inc. | Processor for use in dynamic refresh rate switching and related electronic device and method |
| US10032430B2 (en) | 2014-09-17 | 2018-07-24 | Mediatek Inc. | Processor for use in dynamic refresh rate switching and related electronic device |
| KR102336587B1 (ko) | 2014-11-26 | 2021-12-08 | 삼성디스플레이 주식회사 | 표시 시스템 |
| US9865205B2 (en) * | 2015-01-19 | 2018-01-09 | Himax Technologies Limited | Method for transmitting data from timing controller to source driver and associated timing controller and display system |
| KR102460221B1 (ko) * | 2016-02-23 | 2022-10-31 | 삼성디스플레이 주식회사 | 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템 |
| US10950194B1 (en) * | 2019-10-04 | 2021-03-16 | Solomon Systech (Shenzhen) Limited | Display panel with distributed driver network |
| KR102642510B1 (ko) * | 2019-12-26 | 2024-03-04 | 삼성디스플레이 주식회사 | 표시 장치, 영상 데이터 및 커맨드 데이터를 수신하는 방법, 및 영상 데이터 및 커맨드 데이터를 전송하는 방법 |
| WO2021172622A1 (ko) * | 2020-02-27 | 2021-09-02 | 엘지전자 주식회사 | 신호 수신 장치, 및 이를 구비하는 전자 기기 |
| TWI768725B (zh) * | 2020-09-16 | 2022-06-21 | 瑞昱半導體股份有限公司 | 分離式顯示系統 |
| CN116250086A (zh) | 2021-02-10 | 2023-06-09 | 三星电子株式会社 | 显示装置及其控制方法 |
| KR20220115297A (ko) * | 2021-02-10 | 2022-08-17 | 삼성전자주식회사 | 디스플레이 장치 및 그 제어방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007206232A (ja) * | 2006-01-31 | 2007-08-16 | Toshiba Matsushita Display Technology Co Ltd | インターフェース |
| WO2009137061A1 (en) * | 2008-05-06 | 2009-11-12 | Integrated Device Technology, Inc. | System having capability for daisy-chained serial distribution of video display data |
| WO2012067073A1 (ja) * | 2010-11-19 | 2012-05-24 | シャープ株式会社 | データ転送回路、データ転送方法、表示装置、ホスト側装置、および電子機器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070176919A1 (en) * | 2006-01-31 | 2007-08-02 | Toshiba Matsushita Display Technology Co., Ltd. | Interface |
-
2012
- 2012-08-07 US US14/232,714 patent/US9123307B2/en active Active
- 2012-08-07 WO PCT/JP2012/070121 patent/WO2013024753A1/ja active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007206232A (ja) * | 2006-01-31 | 2007-08-16 | Toshiba Matsushita Display Technology Co Ltd | インターフェース |
| WO2009137061A1 (en) * | 2008-05-06 | 2009-11-12 | Integrated Device Technology, Inc. | System having capability for daisy-chained serial distribution of video display data |
| WO2012067073A1 (ja) * | 2010-11-19 | 2012-05-24 | シャープ株式会社 | データ転送回路、データ転送方法、表示装置、ホスト側装置、および電子機器 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014077157A1 (ja) * | 2012-11-15 | 2014-05-22 | シャープ株式会社 | 表示装置 |
| JP2014222272A (ja) * | 2013-05-13 | 2014-11-27 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の駆動方法 |
| JP2015018103A (ja) * | 2013-07-11 | 2015-01-29 | シナプティクス・ディスプレイ・デバイス株式会社 | 液晶表示ドライバｉｃ |
| CN104376821A (zh) * | 2013-07-11 | 2015-02-25 | 辛纳普蒂克斯显像装置株式会社 | 液晶显示驱动器ic |
| EP3082334A4 (en) * | 2014-04-23 | 2017-11-29 | Leyard Optoelectronic Co., Ltd | Data processing method and device for led television, and led television |
| JP2018507440A (ja) * | 2015-03-18 | 2018-03-15 | アップル インコーポレイテッド | 高速ディスプレイインターフェース |
| WO2016152551A1 (ja) * | 2015-03-24 | 2016-09-29 | ソニー株式会社 | 伝送装置および伝送方法、受信装置および受信方法、伝送システム、並びにプログラム |
| JP2016194562A (ja) * | 2015-03-31 | 2016-11-17 | シナプティクス・ジャパン合同会社 | 表示ドライバ、表示装置及び表示装置システム |
| JP2019525510A (ja) * | 2016-05-25 | 2019-09-05 | チンタオ ゴーアテック テクノロジー カンパニー リミテッドＱｉｎｇｄａｏ Ｇｏｅｒｔｅｋ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 仮想現実ヘルメット及びその使用方法 |
| US10841567B2 (en) | 2016-05-25 | 2020-11-17 | Qingdao Goertek Technology Co., Ltd. | Virtual reality helmet and method for using same |
Also Published As
| Publication number | Publication date |
|---|---|
| US9123307B2 (en) | 2015-09-01 |
| US20140168197A1 (en) | 2014-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2013024753A1 (ja) | 表示システム、ホスト装置、および表示装置 | |
| US8212759B2 (en) | Control circuit and control method for LCD panel | |
| TWI490842B (zh) | 顯示裝置、驅動晶片組及其運作方法 | |
| JP3786120B2 (ja) | データ転送制御装置及び電子機器 | |
| CN103177680A (zh) | 显示控制器、图像数据处理系统及处理显示数据的方法 | |
| JP4186940B2 (ja) | データ転送制御装置及び電子機器 | |
| JP2005222027A (ja) | フラットパネルディスプレイとそのソースドライバ | |
| JP2011065127A (ja) | カラー・シーケンシャル・ディスプレイ及びその電力節約方法 | |
| JP3835459B2 (ja) | データ転送制御装置及び電子機器 | |
| US9299315B2 (en) | Source driving circuit and data transmission method thereof | |
| JP2008542936A (ja) | 特にシステムオンチップに対するインタフェース配置およびその使用方法 | |
| US20060236012A1 (en) | Memory controller, image processing controller, and electronic instrument | |
| KR20150063824A (ko) | 디스플레이 드라이버 ic, 이의 동작 방법, 및 이를 포함하는 장치들 | |
| JP4924560B2 (ja) | データ転送制御装置及び電子機器 | |
| KR20120140619A (ko) | 고속 비디오 인터페이스 타이밍 제어기가 내장된 칼럼 드라이버 | |
| KR100588137B1 (ko) | 디지털 영상데이터 전송장치 및 디스플레이장치 | |
| US20140368477A1 (en) | Source driver | |
| JP7276948B1 (ja) | 映像データ識別回路及びパネルシステムコントローラ | |
| KR20190080292A (ko) | 디스플레이 장치를 포함하는 전자 장치 및 그 구동 방법 | |
| JP2011043658A (ja) | 半導体集積回路装置及び画像処理システム | |
| KR20070005875A (ko) | 인터페이스 유닛 및 그 인터페이스 전송 방법 | |
| KR20080001484A (ko) | 액정표시장치의 데이터 전송 방법 및 장치 | |
| KR100425091B1 (ko) | 표시 소자의 제어 데이터 전송 장치 | |
| KR100791176B1 (ko) | 디지털 데이터 폭 정합을 통한 인터페이스 장치 | |
| KR20010084862A (ko) | 다기능 직렬 통신 인터페이스 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 12823778 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 14232714 Country of ref document: US |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 12823778 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: JP |