TWI490842B - 顯示裝置、驅動晶片組及其運作方法 - Google Patents

顯示裝置、驅動晶片組及其運作方法 Download PDF

Info

Publication number
TWI490842B
TWI490842B TW101139997A TW101139997A TWI490842B TW I490842 B TWI490842 B TW I490842B TW 101139997 A TW101139997 A TW 101139997A TW 101139997 A TW101139997 A TW 101139997A TW I490842 B TWI490842 B TW I490842B
Authority
TW
Taiwan
Prior art keywords
controlled
data signal
buffer
main control
chip
Prior art date
Application number
TW101139997A
Other languages
English (en)
Other versions
TW201417085A (zh
Inventor
Chih Jen Hung
Tsorng Yang Mei
Chi Te Lee
Original Assignee
Dazzo Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dazzo Technology Corp filed Critical Dazzo Technology Corp
Priority to TW101139997A priority Critical patent/TWI490842B/zh
Priority to US14/065,378 priority patent/US9564077B2/en
Publication of TW201417085A publication Critical patent/TW201417085A/zh
Application granted granted Critical
Publication of TWI490842B publication Critical patent/TWI490842B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

顯示裝置、驅動晶片組及其運作方法
本發明係與顯示裝置之驅動晶片有關，特別是關於一種能夠省電、維持資料訊號品質並簡化電路結構之顯示裝置、驅動晶片組及其運作方法。
近年來，低電壓差動訊號(Low-Voltage Differential Signal,LVDS)介面幾乎已成為筆記型電腦與電視中之影像處理單元與顯示單元之間介面資料傳輸的共通標準。然而，隨著顯示器之尺寸愈來愈大且影像顯示品質之要求愈來愈高，若繼續採用低電壓差動訊號介面將會面臨到三個主要問題：(1)低電壓差動訊號介面所需訊號傳輸線數量變多，導致纜線成本增加；(2)當訊號傳輸線數量增加時，影像處理單元及傳送器的接腳數量亦增加，導致封裝成本增加；(3)低電壓差動訊號介面需要專用的時脈線，更高的資料傳輸速率導致資料與時脈線之偏移，使得長距離的資料訊號傳輸更為困難。
有鑑於此，低電壓差動訊號介面也開始被一些具有更高資料傳輸速度且使用更少訊號傳輸線的訊號傳輸介面所取代，例如嵌入式顯示埠(Embedded Display Port,eDP)介面、行動通訊產業處理器介面(Mobile Industry Processor Interface,MIPI)或V-by-One介面等。
於具有大尺寸之顯示器中，源極驅動器通常會採用雙晶片組之型式來分別驅動顯示面板的左右半部。如圖1所示，假設顯示器採用嵌入式顯示埠介面進行資料訊號傳輸，雙晶片組1中之第一晶片11及第二晶片12分別具有第一接收端Rx1及第二接收端Rx2，用以分別接收透過嵌入式顯示埠介面傳送之資料訊號eDP。控制訊號CS則是在第一晶片11的第一匯流排B1與第二晶片12的第二匯流排B2之間傳遞。
採用此一架構之最大缺點在於：由於嵌入式顯示埠介面的傳輸速率比低電壓差動訊號介面更高，對資料訊號品質之要求亦更高，並且第一接收端Rx1及第二接收端Rx2透過嵌入式顯示埠介面接收資料訊號之耗電量大於其透過低電壓差動訊號介面接收資料訊號之耗電量，再加上第一晶片11之第一接收端Rx1及第二晶片12之第二接收端Rx2欲透過嵌入式顯示埠介面接收資料訊號均需先進行訓練(training)，更增加其複雜度與耗電量。
因此，本發明提供一種顯示裝置、驅動晶片組及其運作方法，以解決前述先前技術中所遭遇到的種種問題。
根據本發明之一具體實施例為一種驅動晶片組。於此實施例中，驅動晶片組係應用於一顯示裝置。顯示裝置包含一顯示面板。驅動晶片組耦接顯示面板。驅動晶片組包含主控晶片及至少一受控晶片。主控晶片包含主控接收端、處理 單元、主控緩衝器、主控驅動器及主控輸出端。主控接收端用以透過第一資料傳輸介面接收資料訊號。處理單元耦接主控接收端，用以根據資料訊號產生第一部分資料訊號及第二部分資料訊號。主控緩衝器耦接處理單元，用以接收並暫存第一部分資料訊號。主控驅動器耦接主控緩衝器。主控輸出端耦接處理單元，用以透過第二資料傳輸介面輸出第二部分資料訊號。
該至少一受控晶片中之第一受控晶片包含第一受控接收端、第一受控緩衝器及第一受控驅動器。第一受控接收端耦接主控輸出端，用以透過第二資料傳輸介面接收第二部分資料訊號。第一受控緩衝器耦接第一受控接收端，用以接收並暫存第二部分資料訊號。第一受控驅動器耦接第一受控緩衝器。其中，處理單元控制主控驅動器與第一受控驅動器分別將第一部分資料訊號及第二部分資料訊號輸出至顯示面板，顯示面板根據第一部分資料訊號及第二部分資料訊號顯示一影像。
於一實施例中，採用第一資料傳輸介面進行資料接收的主控接收端之耗電量大於採用第二資料傳輸介面進行資料接收的第一受控接收端之耗電量。
於一實施例中，主控緩衝器及第一受控緩衝器係同步開始分別將第一部分資料訊號及第二部分資料訊號輸出至主控驅動器及第一受控驅動器。
於一實施例中，第一受控晶片傳送一同步控制訊號至主控晶片，致使主控緩衝器能與第一受控緩衝器同步開始分別 將第一部分資料訊號及第二部分資料訊號輸出至主控驅動器及第一受控驅動器。
於一實施例中，主控驅動器與第一受控驅動器係為顯示裝置之源極驅動器。
於一實施例中，第一資料傳輸介面係為嵌入式顯示埠(Embedded Display Port,eDP)介面、行動通訊產業處理器介面(Mobile Industry Processor Interface,MIPI)或V-by-One介面。
於一實施例中，第二資料傳輸介面係為低電壓差動訊號(Low-Voltage Differential Signal,LVDS)介面或迷你低電壓差動訊號(Mini-LVDS)介面。
於一實施例中，第一受控晶片更包含第一受控輸出端(mini-LVDS Tx)，用以透過第二資料傳輸介面將來自第一受控接收端之第三部分資料訊號輸出至該至少一受控晶片中之第二受控晶片，並且第三部分資料訊號係為第二部分資料訊號之一部分。
於一實施例中，第二受控晶片包含第二受控接收端、第二受控緩衝器及第二受控驅動器。第二受控接收端耦接第一受控輸出端，用以透過第二資料傳輸介面接收第三部分資料訊號。第二受控緩衝器耦接第二受控接收端，用以接收並暫存第三部分資料訊號。第二受控驅動器耦接第二受控緩衝器。採用第二資料傳輸介面進行資料接收的第二受控接收端之耗電量係小於採用第一資料傳輸介面進行資料接收的主控接收端之耗電量，主控緩衝器、第一受控緩衝器及第二受控 緩衝器係同步開始分別將第一部分資料訊號、第二部分資料訊號及第三部分資料訊號輸出至主控驅動器、第一受控驅動器及第二受控驅動器。
於一實施例中，第二受控晶片傳送一同步控制訊號至第一受控晶片及主控晶片，致使主控緩衝器及第一受控緩衝器能與第二受控緩衝器同步開始分別將第一部分資料訊號、第二部分資料訊號及第三部分資料訊號輸出至主控驅動器、第一受控驅動器及第二受控驅動器。
根據本發明之另一具體實施例為一種顯示裝置。於此實施例中，顯示裝置包含顯示面板及驅動晶片組。驅動晶片組耦接並輸出驅動控制訊號至顯示面板。驅動晶片組包含主控接收端、處理單元、主控緩衝器、主控驅動器及主控輸出端。主控接收端用以透過第一資料傳輸介面接收資料訊號。處理單元耦接主控接收端，用以根據資料訊號產生第一部分資料訊號及第二部分資料訊號。主控緩衝器耦接處理單元，用以接收並暫存第一部分資料訊號。主控驅動器耦接主控緩衝器及顯示面板之第一部分區域。主控輸出端耦接處理單元，用以透過第二資料傳輸介面輸出第二部分資料訊號。
該至少一受控晶片中之第一受控晶片包含第一受控接收端、第一受控緩衝器及第一受控驅動器。第一受控接收端耦接主控輸出端，用以透過第二資料傳輸介面接收第二部分資料訊號。第一受控緩衝器耦接第一受控接收端，用以接收並暫存第二部分資料訊號。第一受控驅動器耦接第一受控緩衝器及顯示面板之第二部分區域。其中，處理單元控制主控驅 動器與第一受控驅動器分別將第一部分資料訊號及第二部分資料訊號輸出至顯示面板，顯示面板根據第一部分資料訊號及第二部分資料訊號顯示一影像。
根據本發明之另一具體實施例為一種驅動晶片組運作方法。於此實施例中，驅動晶片組運作方法係應用於顯示裝置之驅動晶片組，驅動晶片組包含主控晶片及至少一受控晶片。驅動晶片組運作方法包含下列步驟：(a)主控晶片透過第一資料傳輸介面接收資料訊號並根據資料訊號產生第一部分資料訊號及第二部分資料訊號；(b)主控晶片暫存第一部分資料訊號並透過第二資料傳輸介面輸出第二部分資料訊號；(c)至少一受控晶片中之第一受控晶片透過第二資料傳輸介面接收並暫存第二部分資料訊號；(d)主控晶片及該第一受控晶片開始分別將暫存的第一部分資料訊號及第二部分資料訊號傳送至主控晶片之主控驅動器及第一受控晶片之第一受控驅動器。
相較於先前技術，根據本發明之顯示裝置、驅動晶片組及其運作方法係透過主控晶片接收第一資料傳輸介面(例如嵌入式顯示埠(Embedded Display Port,eDP)介面)之訊號並將接收到的半個畫面之資料訊號透過較省電的第二資料傳輸介面(例如迷你低電壓差動訊號(Mini-LVDS)介面)傳送至受控晶片，故具有下列優點：
(1)本發明之驅動晶片組不必像先前技術主控晶片及受控晶片各自採用其主控接收端及受控接收端接收第一資料傳輸介面(例如嵌入式顯示埠(Embedded Display Port,eDP)介面)之 資料訊號，本發明之驅動晶片組只有主控晶片採用其主控接收端接收第一資料傳輸介面之資料訊號，故本發明之驅動晶片組較為省電且可避免由於主控接收端及受控接收端同時接收第一資料傳輸介面之資料訊號導致資料訊號之品質變差之情事發生。
(2)於本發明之驅動晶片組中，由於主要的影像處理等功能均由主控晶片進行，所以主控晶片與受控晶片之間不需要太多的資訊傳遞，僅需要基本的同步功能即可，故可降低電路設計的複雜度。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
根據本發明之一具體實施例為一種顯示裝置。於此實施例中，顯示裝置係為液晶顯示器。如圖2所示，顯示裝置至少包含有源極驅動晶片組2、顯示面板3、電壓位準移位器(level shifter)5及閘極驅動晶片6。其中，源極驅動晶片組2及閘極驅動晶片6均耦接顯示面板3，並係用以分別輸出源極驅動控制訊號SS1~SS(2m)及閘極驅動控制訊號GS1~GSn至顯示面板3，其中m及n分別為正整數；電壓位準移位器5耦接於源極驅動晶片組2與閘極驅動晶片6之間，用以將源極驅動晶片組2所輸出的閘極控制訊號GS升壓為高壓的閘極驅動控制訊號GS1~GSn。
請參照圖2及圖3A，源極驅動晶片組2包含有主控晶片(master chip)21及受控晶片(slave chip)22。其中，主控晶片21包含主控接收端Rx1、處理單元PU、主控緩衝器BU1、主控驅動器SD1、主控輸出端Tx1及主控匯流排B1。處理單元PU分別耦接主控接收端Rx1、主控緩衝器BU1及主控輸出端Tx1；主控緩衝器BU1分別耦接主控驅動器SD1及主控匯流排B1；主控驅動器SD1耦接顯示面板3。
受控晶片22包含受控接收端Rx2、受控緩衝器BU2、受控驅動器SD2及受控匯流排B2。受控接收端Rx2分別耦接受控緩衝器BU2及主控晶片21之主控輸出端Tx1；受控緩衝器BU2分別耦接受控驅動器SD2及受控匯流排B2；受控匯流排B2耦接主控晶片21之主控匯流排B1；受控驅動器SD2耦接顯示面板3。
於主控晶片21中，主控接收端Rx1用以透過第一資料傳輸介面接收資料訊號eDP。實際上，第一資料傳輸介面可以是嵌入式顯示埠(Embedded Display Port,eDP)介面、行動通訊產業處理器介面(Mobile Industry Processor Interface,MIPI)或V-by-One介面等具有較高訊號傳輸速率且較耗電之傳輸介面，但不以此為限。
接著，處理單元PU從主控接收端Rx1接收到資料訊號eDP並根據資料訊號eDP產生第一部分資料訊號P1及第二部分資料訊號P2。舉例而言，處理單元PU可將資料訊號eDP平分為左半部資料訊號及右半部資料訊號，但不以此為限。
處理單元PU所輸出的第一部分資料訊號P1及第二部分資料訊號P2係分別傳送至主控緩衝器BU1及主控輸出端Tx1。當主控緩衝器BU1接收到第一部分資料訊號P1時，主控緩衝器BU1將會暫存第一部分資料訊號P1。當主控輸出端Tx1接收到第二部分資料訊號P2時，主控輸出端Tx1將會透過第二資料傳輸介面將第二部分資料訊號P2輸出至受控晶片22。
實際上，第二資料傳輸介面可以是低電壓差動訊號(LVDS)介面或迷你低電壓差動訊號(mini-LVDS)介面等較省電之傳輸介面，但不以此為限。由上述可知：採用第一資料傳輸介面進行資料接收的主控接收端Rx1之耗電量將會大於採用第二資料傳輸介面進行資料接收的受控接收端Rx2之耗電量。
當受控晶片22的受控接收端Rx2透過第二資料傳輸介面接收到包含有第二部分資料訊號P2之迷你低電壓差動訊號mLVDS時，受控接收端Rx2將會把第二部分資料訊號P2傳送至受控緩衝器BU2並由受控緩衝器BU2暫存。一旦受控緩衝器BU2接收到第二部分資料訊號P2，代表受控晶片22的受控緩衝器BU2與主控晶片21的主控緩衝器BU1已分別暫存有第二部分資料訊號P2及第一部分資料訊號P1，故受控緩衝器BU2可透過受控匯流排B2輸出同步控制訊號SYN至主控晶片21之主控匯流排B1，並由主控匯流排B1傳送至主控緩衝器BU1，藉以將受控緩衝器BU2已接收到第二部分資料訊號P2之資訊通知主控緩衝器BU1，使得主控緩衝器BU1及受控緩衝器BU2能夠同步開始分別將第一部分資料訊 號P1及第二部分資料訊號P2輸出至主控驅動器SD1及受控驅動器SD2，達到同步輸出相對應部分的資料訊號至不同部分的源極驅動器之目的。
需特別說明的是，主控緩衝器BU1之所以能夠與較晚接收到部分資料訊號的受控緩衝器BU2同步開始分別將第一部分資料訊號P1及第二部分資料訊號P2輸出至主控驅動器SD1及受控驅動器SD2，除了可透過上述圖3A所示之同步控制訊號SYN通知主控緩衝器BU1之方式外，亦可如圖3B所示，透過主控緩衝器BU1在接收到第一部分資料訊號P1後再延遲一段特定時間才與後來也接收到第二部分資料訊號P2之受控緩衝器BU2一起輸出的方式，實現主控緩衝器BU1與受控緩衝器BU2同步開始輸出。
之後，處理單元PU將會控制主控驅動器SD1及受控驅動器SD2分別將第一部分資料訊號P1及第二部分資料訊號P2輸出至顯示面板3，再由顯示面板3根據第一部分資料訊號P1及第二部分資料訊號P2顯示一影像。
於另一實施例中，源極驅動晶片組4包含有主控晶片41、第一受控晶片42及第二受控晶片43。其中，主控晶片41包含主控接收端Rx1、處理單元PU、主控緩衝器BU1、主控驅動器SD1、主控輸出端Tx1及主控匯流排B1。處理單元PU分別耦接主控接收端Rx1、主控緩衝器BU1及主控輸出端Tx1；主控緩衝器BU1分別耦接主控驅動器SD1及主控匯流排B1。
第一受控晶片42包含第一受控接收端Rx2、第一受控緩 衝器BU2、第一受控驅動器SD2、第一受控輸出端Tx2及第一受控匯流排B2。第一受控接收端Rx2分別耦接第一受控緩衝器BU2、第一受控輸出端Tx2及主控晶片41之主控輸出端Tx1；第一受控緩衝器BU2分別耦接第一受控驅動器SD2及第一受控匯流排B2。
第二受控晶片43包含第二受控接收端Rx3、第二受控緩衝器BU3、第二受控驅動器SD3及第二受控匯流排B3。第二受控接收端Rx3分別耦接第二受控緩衝器BU3及第一受控晶片42之第一受控輸出端Tx2；第二受控緩衝器BU3分別耦接第二受控驅動器SD3及第二受控匯流排B3。
於主控晶片41中，主控接收端Rx1用以透過第一資料傳輸介面接收資料訊號eDP。實際上，第一資料傳輸介面可以是嵌入式顯示埠(eDP)介面、行動通訊產業處理器介面(MIPI)或V-by-One介面等具有較高訊號傳輸速率且較耗電之傳輸介面，但不以此為限。
接著，處理單元PU從主控接收端Rx1接收到資料訊號eDP並根據資料訊號eDP產生第一部分資料訊號P1、第二部分資料訊號P2及第三部分資料訊號P3。舉例而言，處理單元PU可將資料訊號eDP由左至右三等分，但不以此為限。
處理單元PU所輸出的第一部分資料訊號P1係傳送至主控緩衝器BU1，而處理單元PU所輸出的第二部分資料訊號P2及第三部分資料訊號P3係傳送至主控輸出端Tx1。當主控緩衝器BU1接收到第一部分資料訊號P1時，主控緩衝器BU1將會暫存第一部分資料訊號P1。當主控輸出端Tx1接收 到第二部分資料訊號P2及第三部分資料訊號P3時，主控輸出端Tx1將會透過第二資料傳輸介面將第二部分資料訊號P2及第三部分資料訊號P3輸出至第一受控晶片42。
實際上，第二資料傳輸介面可以是低電壓差動訊號(LVDS)介面或迷你低電壓差動訊號(mini-LVDS)介面等較省電之傳輸介面，但不以此為限。由上述可知：採用第一資料傳輸介面進行資料接收的主控接收端Rx1之耗電量將會大於採用第二資料傳輸介面進行資料接收的第一受控接收端Rx2之耗電量。
當第一受控晶片42的第一受控接收端Rx2透過第二資料傳輸介面接收到包含有第二部分資料訊號P2及第三部分資料訊號P3之第一迷你低電壓差動訊號mLVDS1時，第一受控接收端Rx2將會把第二部分資料訊號P2傳送至第一受控緩衝器BU2並由第一受控緩衝器BU2暫存。第一受控接收端Rx2亦會把第三部分資料訊號P3傳送至第一受控輸出端Tx2，並由第一受控輸出端Tx2透過第二資料傳輸介面輸出包含有第三部分資料訊號P3之第二迷你低電壓差動訊號mLVDS2至第二受控晶片43。
當第二受控晶片43的第二受控接收端RX3透過第二資料傳輸介面接收到包含有第三部分資料訊號P3之第二迷你低電壓差動訊號mLVDS2時，第二受控接收端Rx3將會把第三部分資料訊號P3傳送至第二受控緩衝器BU3並由第二受控緩衝器BU3暫存。
一旦第二受控緩衝器BU3接收到第三部分資料訊號 P3，代表第二受控晶片43的第二受控緩衝器BU3、第一受控晶片42的第一受控緩衝器BU2、主控晶片41的主控緩衝器BU1已分別暫存有第三部分資料訊號P3、第二部分資料訊號P2及第一部分資料訊號P1，故第二受控緩衝器BU3可透過第二受控匯流排B3輸出同步控制訊號SYN至第一受控晶片42之第一受控匯流排B2及主控晶片41之主控匯流排B1，並分別由第一受控匯流排B2及主控匯流排B1傳送至第一受控緩衝器BU2及主控緩衝器BU1，藉以將第二受控緩衝器BU3已接收到第三部分資料訊號P3之資訊通知主控緩衝器BU1，使得主控緩衝器BU1、第一受控緩衝器BU2及第二受控緩衝器BU3能夠同步開始分別將第一部分資料訊號P1、第二部分資料訊號P2及第三部分資料訊號P3輸出至主控驅動器SD1、第一受控驅動器SD2及第二受控驅動器SD3，藉以達到同步輸出不同部分的資料訊號至相對應部分的源極驅動器之目的。
需特別說明的是，主控緩衝器BU1及第一受控緩衝器BU2之所以能夠與最晚接收到部分資料訊號的第二受控緩衝器BU3同步開始分別將第一部分資料訊號P1、第二部分資料訊號P2及第三部分資料訊號P3輸出至主控驅動器SD1、第一受控驅動器SD2及第二受控驅動器SD3，除了可透過上述圖4所示之同步控制訊號SYN通知主控緩衝器BU1之方式外，亦可透過主控緩衝器BU1在接收到第一部分資料訊號P1後再延遲一段第一特定時間且第一受控緩衝器BU2在接收到第二部分資料訊號P2後再延遲一段第二特定時間才與後來也接收到第三部分資料訊號P3之第二受控緩衝器BU3一起輸出的方式，實現主控緩衝器BU1、第一受控緩衝器BU2 及第二受控緩衝器BU3同步開始輸出，故不以此為限。
根據本發明之另一具體實施例為一種驅動晶片組運作方法。於此實施例中，該驅動晶片組運作方法係應用於顯示裝置之源極驅動晶片組，並且驅動晶片組包含有一主控晶片及一受控晶片。請參照圖5，圖5係繪示本實施例之驅動晶片組運作方法的流程圖。
如圖5所示，於步驟S10中，主控晶片透過第一資料傳輸介面接收資料訊號，並根據資料訊號產生第一部分資料訊號及第二部分資料訊號。實際上，第一資料傳輸介面可以是傳輸速度較快且較為耗電的嵌入式顯示埠(eDP)介面、行動通訊產業處理器介面(MIPI)或V-by-One介面，但不以此為限。至於主控晶片係將資料訊號平分為左半部資料訊號及右半部資料訊號，但亦不以此為限。
於步驟S12中，主控晶片暫存第一部分資料訊號並透過第二資料傳輸介面輸出第二部分資料訊號。實際上，第二資料傳輸介面可以是傳輸速度較慢且較為省電的低電壓差動訊號(Low-Voltage Differential Signal,LVDS)介面或迷你低電壓差動訊號(Mini-LVDS)介面，但不以此為限。由上述可知：採用第一資料傳輸介面進行資料接收的主控晶片之主控接收端的耗電量將會大於採用第二資料傳輸介面進行資料接收的受控晶片之受控接收端的耗電量。
接著，於步驟S14中，受控晶片透過第二資料傳輸介面接收並暫存第二部分資料訊號。然後，於步驟S16中，主控晶片及受控晶片同步開始分別將暫存的第一部分資料訊號及 第二部分資料訊號傳送至主控晶片之主控驅動器及受控晶片之受控驅動器。需說明的是，主控晶片之所以能夠與受控晶片同步分別開始傳送第一部分資料訊號及第二部分資料訊號，乃是因為主控晶片接收到受控晶片所傳送過來的同步控制訊號後兩者同步開始傳送，或是由於受控晶片較主控晶片晚接收到資料訊號之延遲時間為已知，故兩者可控制同步開始傳送。
之後，於步驟S18中，主控驅動器及受控驅動器分別將第一部分資料訊號及第二部分資料訊號輸出至顯示面板之第一部分區域及第二部分區域。舉例而言，主控驅動器及受控驅動器可分別將左半部資料訊號及右半部資料訊號輸出至顯示面板之相對應的左半部區域及右半部區域，但不以此為限。
於另一實施例中，假設驅動晶片組包含有一主控晶片及複數個受控晶片(例如第一受控晶片及第二受控晶片)。請參照圖6，圖6係繪示本實施例之驅動晶片組運作方法的流程圖。
如圖6所示，於步驟S20中，主控晶片透過第一資料傳輸介面接收資料訊號，並根據資料訊號產生第一部分資料訊號、第二部分資料訊號及第三部分資料訊號。實際上，第一資料傳輸介面可以是傳輸速度較快且較為耗電的嵌入式顯示埠(eDP)介面、行動通訊產業處理器介面(MIPI)或V-by-One介面，但不以此為限。至於主控晶片係將資料訊號進行三等分，但亦不以此為限。
於步驟S22中，主控晶片暫存第一部分資料訊號並透過第二資料傳輸介面輸出第二部分資料訊號及第三部分資料訊號。實際上，第二資料傳輸介面可以是傳輸速度較慢且較為省電的低電壓差動訊號(LVDS)介面或迷你低電壓差動訊號(Mini-LVDS)介面，但不以此為限。
於步驟S24中，第一受控晶片透過第二資料傳輸介面接收第二部分資料訊號及第三部分資料訊號並暫存第二部分資料訊號。於步驟S26中，第一受控晶片透過第二資料傳輸介面輸出第三部分資料訊號。於步驟S28中，第二受控晶片透過第二資料傳輸介面接收第三部分資料訊號並暫存第三部分資料訊號。由上述可知：採用第一資料傳輸介面進行資料接收的主控晶片之主控接收端的耗電量將會大於採用第二資料傳輸介面進行資料接收的第一受控晶片及第二受控晶片之第一受控接收端及第二受控接收端的耗電量。
於步驟S30中，主控晶片、第一受控晶片及第二受控晶片同步開始分別將暫存的第一部分資料訊號、第二部分資料訊號及第三部分資料訊號傳送至主控晶片之主控驅動器、第一受控晶片之第一受控驅動器及第二受控晶片之第二受控驅動器。需說明的是，主控晶片及第一受控晶片之所以能夠與第二受控晶片同步分別開始傳送第一部分資料訊號、第二部分資料訊號及第三部分資料訊號，乃是因為主控晶片及第一受控晶片均會接收到第二受控晶片所傳送過來的同步控制訊號後，三者才同步開始傳送，或是由於第二受控晶片較主控晶片及第一受控晶片晚接收到資料訊號之延遲時間為已知，故三者可控制同步開始傳送。
然後，於步驟S32中，主控驅動器、第一受控驅動器及第二受控驅動器分別將第一部分資料訊號、第二部分資料訊號及第三部分資料訊號輸出至顯示面板之第一部分區域、第二部分區域及第三部分區域。
相較於先前技術，根據本發明之顯示裝置、驅動晶片組及其運作方法係透過主控晶片接收第一資料傳輸介面(例如嵌入式顯示埠(eDP)介面)之訊號並將接收到的半個畫面之資料訊號透過較省電的第二資料傳輸介面(例如迷你低電壓差動訊號(Mini-LVDS)介面)傳送至受控晶片，故具有下列優點：
(1)本發明之驅動晶片組不必像先前技術主控晶片及受控晶片各自採用其主控接收端及受控接收端接收第一資料傳輸介面(例如嵌入式顯示埠(eDP)介面)之資料訊號，本發明之驅動晶片組只有主控晶片採用其主控接收端接收第一資料傳輸介面之資料訊號，故本發明之驅動晶片組較為省電且可避免由於主控接收端及受控接收端同時接收第一資料傳輸介面之資料訊號導致資料訊號之品質變差之情事發生。
(2)於本發明之驅動晶片組中，由於主要的影像處理等功能均由主控晶片進行，所以主控晶片與受控晶片之間不需要太多的資訊傳遞，僅需要基本的同步功能即可，故可降低電路設計的複雜度。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是 希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
S10~S32‧‧‧流程步驟
1‧‧‧雙晶片組
11‧‧‧第一晶片
12‧‧‧第二晶片
Rx1‧‧‧第一接收端
Rx2‧‧‧第二接收端
3‧‧‧顯示面板
CS‧‧‧控制訊號
5‧‧‧電壓位準移位器
6‧‧‧閘極驅動晶片
SS1~SS(2m)‧‧‧源極驅動控制訊號
GS1~GSn‧‧‧閘極驅動控制訊號
GS‧‧‧閘極控制訊號
2、4‧‧‧源極驅動晶片組
21、41‧‧‧主控晶片
22‧‧‧受控晶片
Rx1‧‧‧主控接收端
PU‧‧‧處理單元
BU1‧‧‧主控緩衝器
SD1‧‧‧主控驅動器
Tx1‧‧‧主控輸出端
B1‧‧‧主控匯流排
Rx2‧‧‧(第一)受控接收端
BU2‧‧‧(第一)受控緩衝器
SD2‧‧‧(第一)受控驅動器
B2‧‧‧(第一)受控匯流排
eDP‧‧‧資料訊號
P1‧‧‧第一部分資料訊號
P2‧‧‧第二部分資料訊號
SYN‧‧‧同步控制訊號
P3‧‧‧第三部分資料訊號
mLVDS‧‧‧迷你低電壓差動訊號
mLVDS1‧‧‧第一迷你低電壓差動訊號
mLVDS2‧‧‧第二迷你低電壓差動訊號
42‧‧‧第一受控晶片
43‧‧‧第二受控晶片
Rx3‧‧‧第二受控接收端
B3‧‧‧第二受控匯流排
BU3‧‧‧第二受控緩衝器
SD3‧‧‧第二受控驅動器
圖1係繪示習知的源極驅動雙晶片組之示意圖。
圖2係繪示根據本發明之一具體實施例之具有源極驅動雙晶片組之顯示裝置的示意圖。
圖3A及圖3B係分別繪示不同實施例中之源極驅動雙晶片組的詳細功能方塊圖。
圖4係繪示根據本發明之一具體實施例之具有源極驅動三晶片組的詳細功能方塊圖。
圖5係繪示根據本發明之另一具體實施例之驅動晶片組運作方法的流程圖。
圖6係繪示根據本發明之另一具體實施例之驅動晶片組運作方法的流程圖。
2‧‧‧源極驅動晶片組
21‧‧‧主控晶片
22‧‧‧受控晶片
Rx1‧‧‧主控接收端
PU‧‧‧處理單元
BU1‧‧‧主控緩衝器
SD1‧‧‧主控驅動器
Tx1‧‧‧主控輸出端
B1‧‧‧主控匯流排
Rx2‧‧‧受控接收端
BU2‧‧‧受控緩衝器
SD2‧‧‧受控驅動器
B2‧‧‧受控匯流排
eDP‧‧‧資料訊號
P1‧‧‧第一部分資料訊號
P2‧‧‧第二部分資料訊號
mLVDS‧‧‧迷你低電壓差動訊號
SYN‧‧‧同步控制訊號

Claims (23)

  1. 一種驅動晶片組，係應用於一顯示裝置，該顯示裝置包含一顯示面板，該驅動晶片組耦接該顯示面板，該驅動晶片組包含：一主控晶片，包含：一主控接收端，用以透過一第一資料傳輸介面接收一資料訊號；一處理單元，耦接該主控接收端，用以根據該資料訊號產生一第一部分資料訊號及一第二部分資料訊號；一主控緩衝器，耦接該處理單元，用以接收並暫存該第一部分資料訊號；一主控驅動器，耦接該主控緩衝器；以及一主控輸出端，耦接該處理單元，用以透過一第二資料傳輸介面輸出該第二部分資料訊號；以及至少一受控晶片，該至少一受控晶片中之一第一受控晶片包含：一第一受控接收端，耦接該主控輸出端，用以透過該第二資料傳輸介面接收該第二部分資料訊號；一第一受控緩衝器，耦接該第一受控接收端，用以接收並暫存該第二部分資料訊號；以及一第一受控驅動器，耦接該第一受控緩衝器；其中，該處理單元根據一同步控制訊號控制該主控緩衝器能與該第一受控緩衝器同步開始分別將該第一部分資料訊號及該第二部分資料訊號輸出至該主控驅動器及該第一受控驅動 器，致使該主控驅動器與該第一受控驅動器分別將該第一部分資料訊號及該第二部分資料訊號輸出至該顯示面板，該顯示面板根據該第一部分資料訊號及該第二部分資料訊號顯示一影像。
  2. 如申請專利範圍第1項所述之驅動晶片組，其中採用該第一資料傳輸介面進行資料接收的該主控接收端之耗電量大於採用該第二資料傳輸介面進行資料接收的該第一受控接收端之耗電量。
  3. 如申請專利範圍第1項所述之驅動晶片組，其中該第一受控晶片傳送該同步控制訊號至該主控晶片。
  4. 如申請專利範圍第1項所述之驅動晶片組，其中該主控驅動器與該第一受控驅動器係為該顯示裝置之源極驅動器。
  5. 如申請專利範圍第1項所述之驅動晶片組，其中該第一資料傳輸介面係為嵌入式顯示埠(Embedded Display Port,eDP)介面、行動通訊產業處理器介面(Mobile Industry Processor Interface,MIPI)或V-by-One介面。
  6. 如申請專利範圍第1項所述之驅動晶片組，其中該第二資料傳輸介面係為低電壓差動訊號(Low-Voltage Differential Signal,LVDS)介面或迷你低電壓差動訊號(Mini-LVDS)介面。
  7. 如申請專利範圍第1項所述之驅動晶片組，其中該第一受控晶片更包含一第一受控輸出端(mini-LVDS Tx)，用以透過該第二資料傳輸介面將來自該第一受控接收端之一第三部分資料訊號輸出至該至少一受控晶片中之一第二受控晶片，並且該第三部分資料訊號係為該第二部分資料訊號之一部分。
  8. 如申請專利範圍第7項所述之驅動晶片組，其中該第二受控晶片包含：一第二受控接收端(mini-LVDS Rx)，耦接該第一受控輸出端，用以透過該第二資料傳輸介面接收該第三部分資料訊號；一第二受控緩衝器，耦接該第二受控接收端，用以接收並暫存該第三部分資料訊號；以及一第二受控驅動器，耦接該第二受控緩衝器；其中，採用該第二資料傳輸介面進行資料接收的該第二受控接收端之耗電量係小於採用該第一資料傳輸介面進行資料接收的該主控接收端之耗電量，該主控緩衝器、該第一受控緩衝器及該第二受控緩衝器係同步開始分別將該第一部分資料訊號、該第二部分資料訊號及該第三部分資料訊號輸出至該主控驅動器、該第一受控驅動器及該第二受控驅動器。
  9. 如申請專利範圍第8項所述之驅動晶片組，其中該第二受控晶片傳送該同步控制訊號至該第一受控晶片及該主控晶片，致使該主控緩衝器及該第一受控緩衝器能與該第二受控緩衝器同步開始分別將該第一部分資料訊號、該第二部 分資料訊號及該第三部分資料訊號輸出至該主控驅動器、該第一受控驅動器及該第二受控驅動器。
  10. 一種顯示裝置，包含：一顯示面板；以及一驅動晶片組，耦接並輸出一驅動控制訊號至該顯示面板，該驅動晶片組包含：一主控晶片，包含：一主控接收端，用以透過一第一資料傳輸介面接收一資料訊號；一處理單元，耦接該主控接收端，用以根據該資料訊號產生一第一部分資料訊號及一第二部分資料訊號；一主控緩衝器，耦接該處理單元，用以接收並暫存該第一部分資料訊號；一主控驅動器，耦接該主控緩衝器以及該顯示面板之一第一部分區域；以及一主控輸出端，耦接該處理單元，用以透過一第二資料傳輸介面輸出該第二部分資料訊號；以及至少一受控晶片，該至少一受控晶片中之一第一受控晶片包含：一第一受控接收端，耦接該主控輸出端，用以透過該第二資料傳輸介面接收該第二部分資料訊號；一第一受控緩衝器，耦接該第一受控接收端，用以接收並暫存該第二部分資料訊號；以及一第一受控驅動器，耦接該第一受控緩衝器以及該顯 示面板之一第二部分區域；其中，該處理單元根據一同步控制訊號控制該主控緩衝器能與該第一受控緩衝器同步開始分別將該第一部分資料訊號及該第二部分資料訊號輸出至該主控驅動器及該第一受控驅動器，致使該主控驅動器與該第一受控驅動器分別將該第一部分資料訊號及該第二部分資料訊號輸出至該顯示面板，該顯示面板根據該第一部分資料訊號及該第二部分資料訊號顯示一影像。
  11. 如申請專利範圍第10項所述之顯示裝置，其中採用該第一資料傳輸介面進行資料接收的該主控接收端之耗電量大於採用該第二資料傳輸介面進行資料接收的該第一受控接收端之耗電量。
  12. 如申請專利範圍第10項所述之顯示裝置，其中該第一受控晶片傳送該同步控制訊號至該主控晶片。
  13. 如申請專利範圍第10項所述之顯示裝置，其中該第一資料傳輸介面係為嵌入式顯示埠(Embedded Display Port,eDP)介面、行動通訊產業處理器介面(Mobile Industry Processor Interface,MIPI)或V-by-One介面。
  14. 如申請專利範圍第10項所述之顯示裝置，其中該第二資料傳輸介面係為低電壓差動訊號(Low-Voltage Differential Signal,LVDS)介面或迷你低電壓差動訊號(Mini-LVDS)介面。
  15. 如申請專利範圍第10項所述之顯示裝置，其中該第一受控晶片更包含一第一受控輸出端，用以透過該第二資料傳輸介面將來自該第一受控接收端之一第三部分資料訊號輸出至該至少一受控晶片中之一第二受控晶片，並且該第三部分資料訊號係為該第二部分資料訊號之一部分。
  16. 如申請專利範圍第15項所述之顯示裝置，其中該第二受控晶片包含：一第二受控接收端，耦接該第一受控輸出端，用以透過該第二資料傳輸介面接收該第三部分資料訊號；一第二受控緩衝器，耦接該第二受控接收端，用以接收並暫存該第三部分資料訊號；以及一第二受控驅動器，耦接該第二受控緩衝器以及該顯示面板之一第三部分區域；其中，採用該第二資料傳輸介面進行資料接收的該第二受控接收端之耗電量係小於採用該第一資料傳輸介面進行資料接收的該主控接收端之耗電量，該主控緩衝器、該第一受控緩衝器及該第二受控緩衝器係同步開始分別將該第一部分資料訊號、該第二部分資料訊號及該第三部分資料訊號輸出至該主控驅動器、該第一受控驅動器及該第二受控驅動器，再由該主控驅動器、該第一受控驅動器及該第二受控驅動器分別將該第一部分資料訊號、該第二部分資料訊號及該第三部分資料訊號輸出至該顯示面板之該第一部分區域、該第二部分區域及該第三部分區域。
  17. 如申請專利範圍第16項所述之顯示裝置，其中該第二受 控晶片傳送該同步控制訊號至該第一受控晶片及該主控晶片，致使該主控緩衝器及該第一受控緩衝器能與該第二受控緩衝器同步開始分別將該第一部分資料訊號、該第二部分資料訊號及該第三部分資料訊號輸出至該主控驅動器、該第一受控驅動器及該第二受控驅動器。
  18. 一種驅動晶片組運作方法，係應用於一顯示裝置之一驅動晶片組，該驅動晶片組包含一主控晶片及至少一受控晶片，該驅動晶片組運作方法包含下列步驟：該主控晶片透過一第一資料傳輸介面接收一資料訊號(eDP Data)並根據該資料訊號產生一第一部分資料訊號(left half)及一第二部分資料訊號(right half)；該主控晶片暫存該第一部分資料訊號並透過一第二資料傳輸介面輸出該第二部分資料訊號；該至少一受控晶片中之一第一受控晶片透過該第二資料傳輸介面接收並暫存該第二部分資料訊號；以及該主控晶片根據一同步控制訊號控制該主控晶片及該第一受控晶片同步開始分別將暫存的該第一部分資料訊號及該第二部分資料訊號傳送至該主控晶片之一主控驅動器及該第一受控晶片之一第一受控驅動器。
  19. 如申請專利範圍第18項所述之驅動晶片組運作方法，其中採用該第一資料傳輸介面進行資料接收的該主控晶片之耗電量大於採用該第二資料傳輸介面進行資料接收的該第一受控晶片之耗電量。
  20. 如申請專利範圍第18項所述之驅動晶片組運作方法，更包含該第一受控晶片傳送該同步控制訊號至該主控晶片。
  21. 如申請專利範圍第18項所述之驅動晶片組運作方法，更包含該第一受控晶片透過該第二資料傳輸介面將該第二部分資料訊號之一部分的一第三部分資料訊號輸出至該至少一受控晶片中之一第二受控晶片。
  22. 如申請專利範圍第21項所述之驅動晶片組運作方法，更包含：該第二受控晶片透過該第二資料傳輸介面接收並暫存該第三部分資料訊號，其中採用該第二資料傳輸介面進行資料接收的該第二受控接收端之耗電量係小於採用該第一資料傳輸介面進行資料接收的該主控接收端之耗電量；以及該主控晶片、該第一受控晶片及該第二受控晶片同步開始分別將該第一部分資料訊號、該第二部分資料訊號及該第三部分資料訊號輸出至該主控驅動器、該第一受控驅動器及該第二受控晶片之一第二受控驅動器。
  23. 如申請專利範圍第22項所述之驅動晶片組運作方法，更包含該第二受控晶片傳送該同步控制訊號至該第一受控晶片及該主控晶片，致使一主控緩衝器及一第一受控緩衝器能與一第二受控緩衝器同步開始分別將該第一部分資料訊號、該第二部分資料訊號及該第三部分資料訊號輸出至該主控驅動器、該第一受控驅動器及該第二受控驅動器。
TW101139997A 2012-10-29 2012-10-29 顯示裝置、驅動晶片組及其運作方法 TWI490842B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101139997A TWI490842B (zh) 2012-10-29 2012-10-29 顯示裝置、驅動晶片組及其運作方法
US14/065,378 US9564077B2 (en) 2012-10-29 2013-10-28 Display apparatus, driving chip set, and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101139997A TWI490842B (zh) 2012-10-29 2012-10-29 顯示裝置、驅動晶片組及其運作方法

Publications (2)

Publication Number Publication Date
TW201417085A TW201417085A (zh) 2014-05-01
TWI490842B true TWI490842B (zh) 2015-07-01

Family

ID=50546667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101139997A TWI490842B (zh) 2012-10-29 2012-10-29 顯示裝置、驅動晶片組及其運作方法

Country Status (2)

Country Link
US (1) US9564077B2 (zh)
TW (1) TWI490842B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056058B2 (en) 2016-01-12 2018-08-21 Au Optronics Corporation Driver and operation method thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9124339B2 (en) * 2013-04-04 2015-09-01 Maxlinear, Inc. Loop-through for multi-chip communication systems
KR102164798B1 (ko) * 2014-09-11 2020-10-13 삼성전자 주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
TWI569238B (zh) * 2014-10-13 2017-02-01 群創光電股份有限公司 顯示面板及顯示面板自動化檢測方法
KR20160065556A (ko) * 2014-12-01 2016-06-09 삼성전자주식회사 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치
CN105609045B (zh) * 2015-12-29 2019-01-08 芯颖科技有限公司 一种分屏驱动的驱动芯片级联系统和方法
US10970243B2 (en) * 2016-01-29 2021-04-06 Qorvo Us, Inc. Front end serial bus automatic bus park tri-state activation
EP3217291B1 (en) * 2016-03-11 2020-06-17 Socionext Inc. Integrated circuitry systems
CN105957479B (zh) * 2016-05-31 2019-09-10 深圳市华星光电技术有限公司 接口装置及具有该接口装置的液晶显示器
JP2019113672A (ja) * 2017-12-22 2019-07-11 シャープ株式会社 表示制御装置、表示装置、および制御方法
US20190237007A1 (en) * 2018-01-26 2019-08-01 Mobvoi Information Technology Co., Ltd. Display device, electronic device and method of controlling screen display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001808A1 (en) * 2001-06-29 2003-01-02 Katsuyuki Sakuma Liquid crystal display
US6771248B2 (en) * 2000-10-27 2004-08-03 Sharp Kabushiki Kaisha Display module
TW200615878A (en) * 2004-07-12 2006-05-16 Sharp Kk Display apparatus and driving method thereof and display controller device
TW200905636A (en) * 2007-05-23 2009-02-01 Samsung Electronics Co Ltd Method and apparatus for driving display panel

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101642849B1 (ko) * 2009-06-02 2016-07-27 삼성디스플레이 주식회사 구동 장치의 동기화 방법 및 이를 수행하기 위한 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6771248B2 (en) * 2000-10-27 2004-08-03 Sharp Kabushiki Kaisha Display module
US20030001808A1 (en) * 2001-06-29 2003-01-02 Katsuyuki Sakuma Liquid crystal display
TW200615878A (en) * 2004-07-12 2006-05-16 Sharp Kk Display apparatus and driving method thereof and display controller device
TW200905636A (en) * 2007-05-23 2009-02-01 Samsung Electronics Co Ltd Method and apparatus for driving display panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056058B2 (en) 2016-01-12 2018-08-21 Au Optronics Corporation Driver and operation method thereof

Also Published As

Publication number Publication date
US9564077B2 (en) 2017-02-07
TW201417085A (zh) 2014-05-01
US20140118372A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
TWI490842B (zh) 顯示裝置、驅動晶片組及其運作方法
WO2013024753A1 (ja) 表示システム、ホスト装置、および表示装置
KR101861723B1 (ko) 티어링과 플리커를 방지하기 위한 동기 신호를 조절하는 장치들과 그 방법
CN106128357B (zh) 显示驱动器和驱动显示面板的方法
KR100814543B1 (ko) Ｌｃｄ 패널용 시간제어기, 소스 드라이버, 제어 회로 및 제어 방법
TWI681377B (zh) 顯示驅動器積體電路、行動裝置以及驅動器設備
JP5670916B2 (ja) マルチモニターディスプレイ
KR100751441B1 (ko) 평판 패널 디스플레이 및 평판 패널 디스플레이의 소스드라이버
KR20170016255A (ko) 동작 중에 클락을 변경할 수 있는 데이터 송신 장치 및 이를 포함하는 데이터 인터페이스 시스템
EP2166530A2 (en) Liquid crystal display and display system comprising the same
KR101341028B1 (ko) 표시 장치
US20130044087A1 (en) Display panel driving device
US9299315B2 (en) Source driving circuit and data transmission method thereof
KR20120090391A (ko) 타이밍 컨트롤러 및 이를 이용한 액정표시장치
CN112397003A (zh) 显示装置及其驱动方法
WO2017088242A1 (zh) 时序控制芯片内启示信号控制方法、芯片及显示面板
JP2013097379A (ja) ビデオフォーマット変換を有するタイミング制御部、その方法、並びにディスプレイシステム
US9019249B2 (en) Display panel driving device and driving method thereof for saving electrical energy
CN114267293B (zh) 显示装置及其显示方法
KR20150120620A (ko) 디스플레이 드라이버 ic와 이를 포함하는 디스플레이 시스템
US8264479B2 (en) Display control device for flat panel displays and display device utilizing the same
KR20150133465A (ko) Avn 시스템의 영상 출력 제어 장치 및 방법
US20140368477A1 (en) Source driver
US20060284875A1 (en) Digital video data transmitting apparatus and display apparatus
TW201317962A (zh) 顯示控制器與傳輸控制方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees