KR20150063824A - 디스플레이 드라이버 ic, 이의 동작 방법, 및 이를 포함하는 장치들 - Google Patents

디스플레이 드라이버 ic, 이의 동작 방법, 및 이를 포함하는 장치들 Download PDF

Info

Publication number
KR20150063824A
KR20150063824A KR1020130148663A KR20130148663A KR20150063824A KR 20150063824 A KR20150063824 A KR 20150063824A KR 1020130148663 A KR1020130148663 A KR 1020130148663A KR 20130148663 A KR20130148663 A KR 20130148663A KR 20150063824 A KR20150063824 A KR 20150063824A
Authority
KR
South Korea
Prior art keywords
pixel data
indicator
data blocks
line data
ddi
Prior art date
Application number
KR1020130148663A
Other languages
English (en)
Other versions
KR102105408B1 (ko
Inventor
김양효
강원식
배종곤
우재혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130148663A priority Critical patent/KR102105408B1/ko
Priority to US14/534,606 priority patent/US10008176B2/en
Priority to TW103139316A priority patent/TWI651699B/zh
Priority to JP2014243136A priority patent/JP2015106159A/ja
Publication of KR20150063824A publication Critical patent/KR20150063824A/ko
Application granted granted Critical
Publication of KR102105408B1 publication Critical patent/KR102105408B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Abstract

디스플레이 드라이버 IC는 복수의 픽셀 데이터 블록들을 포함하는 라인 데이터를 수신하여 저장하는 그래픽 메모리와, 상기 그래픽 메모리로 전송되는 상기 라인 데이터의 상기 복수의 픽셀 데이터 블록들 각각을 서로 비교하고, 비교 결과에 상응하는 지시자를 생성하는 지시자 생성 회로와, 상기 라인 데이터에 대한 리드 명령과 상기 지시자에 기초하여, 상기 그래픽 메모리로부터 상기 라인 데이터의 전부 또는 일부에 대한 리드 동작을 수행하는 리드 컨트롤러를 포함한다.

Description

디스플레이 드라이버 IC, 이의 동작 방법, 및 이를 포함하는 장치들{DISPLAY DRIVER IC, METHOD THEREOF, AND APPARATUSES INCLUDING THE SAME}
본 발명의 개념에 따른 실시 예는 디스플레이 드라이버 IC(display driver IC(DDI))에 관한 것으로, 특히 라인 데이터에 포함된 픽셀 데이터 블록들이 중복되는 경우 상기 라인 데이터의 일부에 대한 리드 동작을 수행할 수 있는 DDI, 이의 동작 방법, 및 상기 포함하는 장치들에 관한 것이다.
디스플레이 드라이버 IC(DDI)는 액정 표시 장치(liquid crystal display(LCD)), LED(light emitting diode) 디스플레이, 또는 OLED(organic LED) 디스플레이 등으로 구현되는 디스플레이 모듈을 구동하기 위한 집적 회로이다.
최근 초고해상도 디스플레이 모듈(display module)이 스마트폰(smart phone) 또는 태블릿 PC에 탑재됨에 따라, 전력 소모가 적으면서도 높은 성능을 갖는 DDI가 요구되고 있다.
본 발명이 이루고자 하는 기술적인 과제는 라인 데이터에 포함된 픽셀 데이터 블록들이 중복될 때 상기 라인 데이터의 일부에 대한 리드 동작을 수행할 수 있는 디스플레이 드라이버 IC, 이의 동작 방법, 및 이를 포함하는 장치들을 제공하는 것이다.
본 발명의 실시 예에 따른 디스플레이 드라이버 IC(display driver IC(DDI))는 복수의 픽셀 데이터 블록들을 포함하는 라인 데이터를 수신하여 저장하는 그래픽 메모리, 상기 그래픽 메모리로 전송되는 상기 라인 데이터의 상기 복수의 픽셀 데이터 블록들 각각을 서로 비교하고, 비교 결과에 상응하는 지시자를 생성하는 지시자 생성 회로, 및 상기 라인 데이터에 대한 리드 명령과 상기 지시자에 기초하여, 상기 그래픽 메모리로부터 상기 라인 데이터의 전부 또는 일부에 대한 리드 동작을 수행하는 리드 컨트롤러를 포함할 수 있다.
실시 예에 따라, 상기 지시자 생성 회로는, 상기 복수의 픽셀 데이터 블록들 중 기준 픽셀 데이터 블록과 상기 복수의 픽셀 데이터 블록들 중 나머지 픽셀 데이터 블록들 각각을 비교할 수 있다.
실시 예에 따라, 상기 기준 픽셀 데이터 블록은 상기 복수의 픽셀 데이터 블록들 중 첫 번째 픽셀 데이터 블록일 수 있다.
실시 예에 따라, 상기 지시자 생성 회로는, 상기 기준 픽셀 데이터 블록을 수신하여 저장하는 버퍼 회로 및 저장된 상기 기준 픽셀 데이터 블록과 상기 나머지 픽셀 데이터 블록들 각각을 비교하고, 비교 결과에 상응하는 상기 지시자를 생성하는 비교 회로를 포함할 수 있다.
실시 예에 따라, 상기 비교 회로는, 상기 나머지 픽셀 데이터 블록들 각각이 모두 상기 기준 픽셀 데이터 블록과 일치하는 경우에 제1레벨의 상기 지시자를 생성하고, 상기 나머지 픽셀 데이터 블록들 중 적어도 어느 하나의 픽셀 데이터 블록이 상기 기준 픽셀 데이터 블록과 일치하지 않는 경우에 제2레벨의 상기 지시자를 생성할 수 있다.
실시 예에 따라, 상기 기준 픽셀 데이터 블록은 복수의 서브 픽셀 데이터 블록들을 포함할 수 있다.
실시 예에 따라, 상기 비교 회로는, 상기 기준 픽셀 데이터 블록에 포함된 상기 복수의 서브 픽셀 데이터 블록들을 교번적으로 상기 나머지 픽셀 데이터 블록들 각각과 비교할 수 있다.
실시 예에 따라, 상기 지시자 생성 회로는, 상기 라인 데이터를 수신하여 버퍼링하는 버퍼 회로, 상기 라인 데이터와 버퍼링 된 라인 데이터를 픽셀 데이터 블록 단위로 비교하고, 비교 결과에 상응하는 비교 신호를 출력하는 비교 회로, 및 상기 비교 신호를 카운트하고, 카운트 값과 기준 값을 비교하여 비교 결과에 따라 상기 지시자를 생성하는 카운터 회로를 포함할 수 있다.
실시 예에 따라, 상기 지시자는, 반복되는 픽셀 데이터 블록들의 시작 어드레스 및 상기 반복되는 픽셀 데이터 블록들의 개수에 연관된 데이터를 포함할 수 있다.
실시 예에 따라, 상기 DDI는, 상기 리드 컨트롤러에 의해 리드된 상기 라인 데이터의 상기 전부 또는 상기 일부를 처리하기 위한 이미지 프로세싱 유닛을 더 포함하고, 상기 이미지 프로세싱 유닛은, 상기 지시자에 기초하여 상기 이미지 프로세싱 유닛의 일부를 비활성화시키기 위한 게이팅 회로를 포함할 수 있다.
실시 예에 따라, 상기 DDI는, 상기 지시자에 기초하여 데이터 쉬프트 레지스터의 데이터 쉬프팅 동작 여부를 제어하는 소스 쉬프트 레지스터 컨트롤러를 더 포함할 수 있다.
실시 예에 따라, 상기 소스 쉬프트 레지스터 컨트롤러는, 상기 나머지 픽셀 데이터 블록들 각각이 모두 상기 기준 픽셀 데이터 블록과 일치하는 경우, 상기 데이터 쉬프팅 동작이 수행되지 않도록 상기 데이터 쉬프트 레지스터를 제어하고, 상기 나머지 픽셀 데이터 블록들 중 적어도 어느 하나의 픽셀 데이터 블록이 상기 기준 픽셀 데이터 블록과 일치하지 않는 경우, 상기 데이터 쉬프팅 동작이 수행되도록 상기 데이터 쉬프트 레지스터를 제어할 수 있다.
실시 예에 따라, 상기 비교 회로는, 상기 라인 데이터가 상기 그래픽 메모리로 전송되어 저장되는 동안, 상기 복수의 픽셀 데이터 블록들 각각을 서로 비교할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 디스플레이 드라이버 IC(display driver IC(DDI))와, 상기 DDI에 의해 구동되는 디스플레이 패널을 포함하고, 상기 DDI는, 복수의 픽셀 데이터 블록들을 포함하는 라인 데이터를 수신하여 저장하는 그래픽 메모리, 상기 그래픽 메모리로 전송되는 상기 라인 데이터의 상기 복수의 픽셀 데이터 블록들 각각을 서로 비교하고, 비교 결과에 상응하는 지시자를 생성하는 지시자 생성 회로, 및 상기 라인 데이터에 대한 리드 명령과 상기 지시자에 기초하여, 상기 그래픽 메모리로부터 상기 라인 데이터의 전부 또는 일부에 대한 리드 동작을 수행하는 리드 컨트롤러를 포함할 수 있다.
실시 예에 따라, 상기 지시자 생성 회로는, 상기 복수의 픽셀 데이터 블록 중 기준 픽셀 데이터 블록과 상기 복수의 픽셀 데이터 블록들 중 나머지 픽셀 데이터 블록들 각각을 비교할 수 있다.
실시 예에 따라, 상기 지시자 생성 회로는, 상기 기준 픽셀 데이터 블록을 수신하여 저장하는 버퍼 회로 및 저장된 상기 기준 픽셀 데이터 블록과 상기 나머지 픽셀 데이터 블록들 각각을 비교하고, 비교 결과에 상응하는 상기 지시자를 생성하는 비교 회로를 포함할 수 있다.
실시 예에 따라, 상기 지시자 생성 회로는, 상기 라인 데이터를 수신하여 버퍼링하는 버퍼 회로, 상기 라인 데이터와 버퍼링 된 라인 데이터를 픽셀 데이터 블록 단위로 비교하고, 비교 결과에 상응하는 비교 신호를 출력하는 비교 회로 및 상기 비교 신호를 카운트하고, 카운트 값과 기준 값을 비교하여 비교 결과에 따라 상기 지시자를 생성하는 카운터 회로를 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 시스템은 디스플레이 드라이버 IC(display driver IC(DDI)), 복수의 픽셀 데이터 블록들을 포함하는 라인 데이터를 상기 DDI로 출력하는 애플리케이션 프로세서(application processor(AP)), 및 상기 DDI에 의해 구동되는 디스플레이 패널을 포함하고, 상기 DDI는, 상기 라인 데이터를 수신하여 저장하는 그래픽 메모리, 상기 그래픽 메모리로 전송되는 상기 라인 데이터의 상기 복수의 픽셀 데이터 블록들 각각을 서로 비교하고, 비교 결과에 상응하는 지시자를 생성하는 지시자 생성 회로, 및 상기 라인 데이터에 대한 리드 명령과 상기 지시자에 기초하여, 상기 그래픽 메모리로부터 상기 라인 데이터의 전부 또는 일부에 대한 리드 동작을 수행하는 리드 컨트롤러를 포함할 수 있다.
실시 예에 따라, 상기 지시자 생성 회로는, 상기 복수의 픽셀 데이터 블록들 중 기준 픽셀 데이터 블록과 상기 복수의 픽셀 데이터 블록들 중 나머지 픽셀 데이터 블록들 각각을 비교할 수 있다.
실시 예에 따라, 상기 지시자 생성 회로는, 상기 기준 픽셀 데이터 블록을 수신하여 저장하는 버퍼 회로, 및 저장된 상기 기준 픽셀 데이터 블록과 상기 나머지 픽셀 데이터 블록들 각각을 비교하고, 비교 결과에 상응하는 상기 지시자를 생성하는 비교 회로를 포함할 수 있다.
실시 예에 따라, 상기 지시자 생성 회로는, 상기 라인 데이터를 수신하여 버퍼링하는 버퍼 회로, 상기 라인 데이터와 버퍼링 된 라인 데이터를 픽셀 데이터 블록 단위로 비교하고, 비교 결과에 상응하는 비교 신호를 출력하는 비교 회로, 및 상기 비교 신호를 카운트하고, 카운트 값과 기준 값을 비교하여 비교 결과에 따라 상기 지시자를 생성하는 카운터 회로를 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 드라이버 IC(display driver IC(DDI))의 동작 방법은 그래픽 메모리로 전송되는 라인 데이터에 포함된 복수의 픽셀 데이터 블록들 각각을 서로 비교하고, 비교 결과에 상응하는 지시자를 생성하는 단계 및 상기 라인 데이터에 대한 리드 명령과 상기 지시자에 기초하여, 상기 그래픽 메모리로부터 상기 라인 데이터의 전부 또는 일부에 대한 리드 동작을 수행하는 단계를 포함할 수 있다.
실시 예에 따라, 상기 DDI의 동작 방법은 상기 지시자에 기초하여, 리드 된 상기 라인 데이터의 상기 전부 또는 상기 일부가 상기 DDI의 이미지 프로세싱 유닛으로 입력되는 것을 게이팅하는 단계를 더 포함할 수 있다.
실시 예에 따라, 상기 DDI의 동작 방법은 상기 지시자에 기초하여, 상기 이미지 프로세싱 유닛에 의해 처리된 상기 라인 데이터의 상기 전부 또는 상기 일부의 출력을 선택하는 단계를 더 포함할 수 있다.
실시 예에 따라, 상기 DDI의 동작 방법은 상기 지시자에 기초하여, 상기 DDI의 데이터 쉬프트 레지스터로 공급되는 클럭 신호를 선택하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따른 방법과 장치는 라인 데이터에 포함된 픽셀 데이터 블록들이 중복되는 경우 상기 라인 데이터의 일부에 대한 리드 동작을 수행함으로써 전력 소모를 줄일 수 있는 효과가 있다.
또한, 라인 데이터의 픽셀 데이터 블록들이 중복되는 경우 이미지 프로세싱 유닛의 일부를 비활성화시키거나, 데이터 쉬프트 레지스터의 데이터 쉬프팅 동작을 제어함으로써 전력 소모를 줄일 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 시스템의 블록도이다.
도 2는 도 1에 도시된 디스플레이 드라이버 IC(display driver IC(DDI))의 일 실시 예에 따른 블록도이다.
도 3은 도 2에 도시된 지시자 생성 회로의 블록도이다.
도 4는 라인 데이터에 포함된 기준 픽셀 데이터 블록과 나머지 픽셀 데이터 블록들의 일 실시 예를 나타내는 도면이다.
도 5는 도 3에 도시된 패턴 검출기의 일 실시 예에 따른 블록도이다.
도 6은 도 4에 도시된 라인 데이터의 일 실시 예를 나타낸 도면이다.
도 7은 도 4에 도시된 라인 데이터의 다른 실시 예를 나타낸 도면이다.
도 8은 도 6와 도 7 각각에 도시된 라인 데이터에 상응하는 지시자를 나타낸 도면이다.
도 9는 라인 데이터에 포함된 기준 픽셀 데이터 블록과 나머지 픽셀 데이터 블록들의 다른 실시 예를 나타내는 도면이다.
도 10은 도 9에 도시된 라인 데이터의 일 실시 예를 나타낸 도면이다.
도 11은 도 9에 도시된 라인 데이터의 다른 실시 예를 나타낸 도면이다.
도 12는 도 10과 도 11 각각에 도시된 라인 데이터에 상응하는 지시자를 나타낸 도면이다.
도 13은 도 3에 도시된 패턴 검출기의 다른 실시 예에 따른 블록도이다.
도 14는 도 13에 도시된 라인 데이터와 버퍼링 된 라인 데이터를 나타낸 도면이다.
도 15는 도 2에 도시된 이미지 프로세싱 유닛의 블록도이다.
도 16은 도 15에 도시된 출력 제어 회로의 회로도이다.
도 17은 도 2에 도시된 쉬프트 레지스터의 회로도이다.
도 18은 본 발명의 일 실시 예에 따른 DDI의 동작 방법의 플로우차트이다.
도 19는 본 발명의 다른 실시 예에 따른 DDI의 동작 방법의 플로우차트이다.
도 20은 본 발명의 일 실시 예에 따른 전자 시스템의 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 시스템의 블록도이다.
도 1을 참조하면, 디스플레이 시스템(display system; 20)은 애플리케이션 프로세서(application processor(AP); 400), 디스플레이 드라이버 IC(display driver IC(DDI); 500), 및 디스플레이 패널(display panel; 700)을 포함할 수 있다.
실시 예들에 따라, 디스플레이 시스템(20)은 휴대용 전자 장치로 구현될 수 있다. 상기 휴대용 전자 장치는 이동 전화기, 스마트 폰(smart phone), 태블릿 (tablet) PC, PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라 (digital still camera), 디지털 비디오 카메라 (digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 모바일 인터넷 장치(mobile internet device(MID)), 인터넷 태블릿, 또는 e-북(e-book) 등으로 구현될 수 있다.
다른 실시 예에 따라, DDI(500)와 디스플레이 패널(700)은 AP(400)를 제외한 별도의 디스플레이 장치(또는 디스플레이 모듈)로 구현될 수도 있다.
AP(400)는 디스플레이 시스템(20)의 전반적인 동작을 제어할 수 있다. 실시 예들에 따라, AP(400)는 집적 회로, 시스템 온 칩, 또는 모바일 AP로 구현될 수 있다.
AP(400)는 디스플레이하고자 하는 디스플레이 데이터(예컨대, 이미지 데이터, 동영상 데이터, 또는 정지 영상 데이터)를 DDI(500)로 전송할 수 있다. 실시 예에 따라, 상기 디스플레이 데이터는 디스플레이 패널(700)의 수평 라인에 상응하는 라인 데이터 단위로 구분될 수 있다.
DDI(500)는 AP(400)로부터 전송된 디스플레이 데이터를 처리하고 처리된 디스플레이 데이터를 디스플레이 패널(700)로 전송할 수 있다.
디스플레이 패널(700)은 DDI(500)에 의해 처리된 디스플레이 데이터를 디스플레이할 수 있다. 실시 예들에 따라, 디스플레이 패널(700)은 TFT-LCD(thin film transistor-liquid crystal display) 패널, LED(light emitting diode) 디스플레이 패널, OLED(organic LED) 디스플레이 패널, AMOLED(active matrix OLED) 디스플레이 패널, 또는 플렉서블(flexible) 디스플레이 패널 등으로 구현될 수 있다.
도 2는 도 1에 도시된 디스플레이 드라이버 IC(display driver IC(DDI))의 일 실시 예에 따른 블록도이다.
도 1과 도 2를 참조하면, DDI(500)는 인터페이스 회로(interface circuit; 510), 그래픽 메모리 라이트 컨트롤러(graphic memory write controller; 520), 그래픽 메모리(graphic memory; 530), 타이밍 컨트롤러(timing controller; 540), 지시자 생성 회로(indicator generating circuit; 550), 그래픽 메모리 리드 컨트롤러(graphic memory read controller; 560), 이미지 프로세싱 유닛(image processing unit; 570), 소스 쉬프트 레지스터 컨트롤러(source shift register controller; 580), 데이터 쉬프트 레지스터(data shift register; 590), 데이터 래치(data latch; 600), 소스 드라이버(source driver; 610), 및 게이트 드라이버 (gate driver; 620)를 포함할 수 있다.
인터페이스 회로(510)는 AP(400)와 DDI(500) 사이에 주고받는 신호들 및/또는 데이터를 인터페이싱(interfacing)할 수 있다. 인터페이스 회로(510)는 AP(400)로부터 전송된 라인 데이터(line data)를 인터페이싱하여 그래픽 메모리 라이트 컨트롤러(520)로 전송할 수 있다.
실시 예에 따라, 인터페이스 회로(510)는 MIPI(Mobile Industry Processor Interface(MIPI®)), MDDI(Mobile Display Digital Interface), 디스플레이포트 (DisplayPort), 또는 임베디드 디스플레이포트(Embedded DisplayPort(eDP)) 등과 같은 직렬 인터페이스(serial interface)에 적합한 인터페이스일 수 있다.
그래픽 메모리 라이트 컨트롤러(520)는 인터페이스 회로(510)로부터 전송된 라인 데이터를 수신하고, 수신된 라인 데이터를 그래픽 메모리(530)에 라이트하는 라이트 동작을 제어할 수 있다. 그래픽 메모리 라이트 컨트롤러(520)는 수신된 라인 데이터를 지시자 생성 회로(550)로 전송할 수 있다.
그래픽 메모리(530)는, 그래픽 메모리 라이트 컨트롤러(520)의 제어에 따라, 그래픽 메모리 라이트 컨트롤러(520)를 통해 입력된 라인 데이터를 저장할 수 있다. 그래픽 메모리(530)는 DDI(500) 내에서 버퍼 메모리(buffer memory)로써 동작할 수 있다. 실시 예에 따라, 그래픽 메모리(530)는 GRAM(graphic random access memory)으로 구현될 수 있다.
타이밍 컨트롤러(540)는 DDI(500)의 각 구성 요소(예컨대, 지시자 생성 회로 (550) 또는 그래픽 메모리 리드 컨트롤러(560))로 동기 신호(synchronizing signal) 및/또는 클럭 신호(clock signal)를 공급할 수 있다. 또한, 타이밍 컨트롤러(540)는 그래픽 메모리(530)의 리드 동작을 제어하기 위한 리드 명령(read command(RCMD))를 그래픽 메모리 리드 컨트롤러(560)로 전송할 수 있다.
지시자 생성 회로(550)는 그래픽 메모리 라이트 컨트롤러(520)로부터 전송된 라인 데이터의 패턴을 분석하고, 분석의 결과에 따라 지시자(indicator; IND)를 생성할 수 있다. 지시자 생성 회로(550)는 지시자(IND)를 그래픽 메모리 리드 컨트롤러(560), 이미지 프로세싱 유닛(570), 소스 쉬프트 레지스터 컨트롤러(580), 및 데이터 쉬프트 레지스터(590) 각각으로 전송할 수 있다.
지시자 생성 회로(550)는 도 3부터 도 14를 참조하여 상세히 설명된다.
그래픽 메모리 리드 컨트롤러(560)는 그래픽 메모리(530)에 저장된 라인 데이터에 대해 리드 동작을 수행할 수 있다. 실시 예에 따라, 그래픽 메모리 리드 컨트롤러(560)는, 라인 데이터에 대한 리드 명령(RCMD)과 지시자(IND)에 기초하여, 그래픽 메모리(530)에 저장된 상기 라인 데이터의 전부 또는 일부에 대한 리드 동작을 수행할 수 있다.
그래픽 메모리 리드 컨트롤러(560)는 그래픽 메모리(530)로부터 리드된 라인 데이터의 전부 또는 라인 데이터의 일부를 이미지 프로세싱 유닛(570)으로 전송할 수 있다.
그래픽 메모리 라이트 컨트롤러(520)와 그래픽 메모리 리드 컨트롤러(560)는 설명의 편의를 위해 도 2에서는 분리된 형태로 도시되어 있으나, 하나의 그래픽 메모리 컨트롤러로 구현될 수 있다.
이미지 프로세싱 유닛(570)은 그래픽 메모리 리드 컨트롤러(560)로부터 전송된 라인 데이터의 전부 또는 라인 데이터의 일부를 처리하여 화질(image quality)을 개선할 수 있다.
이미지 프로세싱 유닛(570)은, 지시자 생성 회로(550)로부터 전송된 지시자 (IND)에 기초하여, 이미지 프로세싱 유닛(570)의 일부를 비활성화시킬 수 있다. 이러한 동작은 도 15와 도 16을 참조하여 상세히 설명된다.
소스 쉬프트 레지스터 컨트롤러(580)는 데이터 쉬프트 레지스터(590)의 동작을 제어할 수 있다. 소스 쉬프트 레지스터 컨트롤러(580)는. 지시자 생성 회로 (550)로부터 전송된 지시자(IND)에 기초하여, 데이터 쉬프트 레지스터(590)의 데이터 쉬프팅(data shifting) 동작을 제어할 수 있다. 이에 대해서는 도 17을 참조하여 상세히 설명된다.
데이터 쉬프트 레지스터(590)는, 소스 쉬프트 레지스터 컨트롤러(580)의 제어에 따라, 소스 쉬프트 레지스터 컨트롤러(580)를 통하여 전송된 라인 데이터를 쉬프팅할 수 있다. 데이터 쉬프트 레지스터(590)는 쉬프트된 라인 데이터를 순차적으로 데이터 래치(600)로 전송할 수 있다.
데이터 쉬프트 레지스터(590)는 지시자 생성 회로(550)로부터 전송된 지시자 (IND)의 레벨에 따라 서로 다른 동작을 수행할 수 있다. 이에 대해서는 도 17을 참조하여 상세히 설명된다.
데이터 래치(600)는 데이터 쉬프트 레지스터(590)로부터 순차적으로 전송된 라인 데이터를 저장하고, 저장된 라인 데이터를 디스플레이 패널(700)의 수평 라인 단위로 소스 드라이버(610)로 전송할 수 있다.
소스 드라이버(610)는 데이터 래치(600)로부터 전송된 라인 데이터를 디스플레이 패널(700)로 전송할 수 있다.
게이트 드라이버(620)는 디스플레이 패널(700)의 게이트 라인들을 구동할 수 있다. 즉, 소스 드라이버(610)와 게이트 드라이버(620)에 의해 디스플레이 패널 (700)에 구현된 픽셀들의 동작이 제어됨에 따라, AP(400)로부터 입력된 디스플레이 데이터(또는, 디스플레이 데이터에 상응하는 이미지)가 디스플레이 패널(700)에서 디스플레이될 수 있다.
도 3은 도 2에 도시된 지시자 생성 회로의 블록도이다.
도 2와 도 3을 참조하면, 지시자 생성 회로(550)는 패턴 검출기(pattern detector; 552)와 지시자 메모리(indicator memory; 554)를 포함할 수 있다.
패턴 검출기(552)는 그래픽 메모리 라이트 컨트롤러(520)로부터 전송된 라인 데이터(LDATA)를 수신하고, 수신된 라인 데이터(LDATA)의 패턴을 분석할 수 있다.
실시 예에 따라, 패턴 검출기(552)는 라인 데이터(LDATA)에 포함된 복수의 픽셀 데이터 블록들이 모두 일치하는 패턴을 검출할 수 있다.
다른 실시 예에 따라, 패턴 검출기(552)는 라인 데이터(LDATA)에 포함된 복수의 픽셀 데이터 블록들이 가지는 반복되는 패턴을 검출할 수 있다.
패턴 검출기(552)의 구체적인 구조 및 동작에 대해서는 도 5와 도 13을 참조하여 상세히 설명된다.
패턴 검출기(552)는 라인 데이터(LDATA)의 패턴을 검출하고 검출된 패턴을 지시하는 지시자(IND)를 생성할 수 있다. 생성된 지시자(IND)는 지시자 메모리 (554)로 전송될 수 있다.
지시자 메모리(554)는 패턴 검출기(552)로부터 전송된 지시자(IND)를 저장할 수 있다. 지시자 메모리(554)는, 타이밍 컨트롤러(540)의 제어에 따라, 저장된 지시자(IND)를 그래픽 메모리 리드 컨트롤러(560), 이미지 프로세싱 유닛(570), 소스 쉬프트 레지스터 컨트롤러(580), 및 데이터 쉬프트 레지스터(590) 각각으로 전송할 수 있다.
실시 예에 따라, 타이밍 컨트롤러(540)의 제어에 따라, 지시자 메모리(554)는 그래픽 메모리 리드 컨트롤러(560)의 리드 동작이 수행되기 이전에 지시자(IND)를 출력할 수 있다.
도 4는 라인 데이터에 포함된 기준 픽셀 데이터 블록과 나머지 픽셀 데이터 블록들의 일 실시 예를 나타내는 도면이다.
도 4를 참조하면, 라인 데이터(LDATA)는 복수의 픽셀 데이터 블록들(pixel data block; PD1~PDN, N은 자연수)을 포함할 수 있다.
복수의 픽셀 데이터 블록들(PD1~PDN) 각각은 디스플레이 패널(도 1의 700)의 단위 픽셀에 의해 디스플레이되는 색상(color)에 상응하는 데이터를 의미할 수 있다. 실시 예에 따라, 단위 픽셀은 각각이 서로 다른 색상을 나타내는 픽셀들(예컨대, 레드(red) 픽셀, 그린(green) 픽셀, 및 블루(blue) 픽셀)의 조합으로 이루어질 수 있다.
실시 예에 따라, 복수의 픽셀 데이터 블록들(PD1~PDN) 중에서 첫 번째 픽셀 데이터 블록(PD1)이 비교의 기준이 되는 기준 픽셀 데이터 블록(NPD)일 수 있다. 이때 나머지 픽셀 데이터 블록들(RPD)은 라인 데이터(LDATA)로부터 기준 픽셀 데이터 블록(NPD)를 제외한 나머지 픽셀 데이터 블록들(PD2~PDN)을 의미할 수 있다.
복수의 픽셀 데이터 블록들(PD1~PDN) 중에서 나머지 픽셀 데이터 블록들 (RNPD)은 기준 픽셀 데이터 블록(NPD)과 비교될 수 있다.
도 5는 도 3에 도시된 패턴 검출기의 일 실시 예에 따른 블록도이다.
도 3부터 도 5를 참조하면, 패턴 검출기(552)는 버퍼 회로(buffer circuit; 552-1)와 비교 회로(comparison circuit; 552-2)를 포함할 수 있다.
버퍼 회로(552-1)는 그래픽 메모리 리드 컨트롤러(520)로부터 전송된 라인 데이터(LDATA)에 포함된 복수의 픽셀 데이터 블록들 중에서 기준 픽셀 데이터 블록 (NPD)을 수신하여 저장할 수 있다. 복수의 픽셀 데이터 블록들 중에서 나머지 픽셀 데이터 블록들(RPD)은 버퍼 회로(552-1)를 거치지 않고 비교 회로(552-2)로 직접 전송될 수 있다.
버퍼 회로(552-1)는 저장된 기준 픽셀 데이터 블록(NPD)을 비교 회로(552-2)로 전송할 수 있다.
비교 회로(552-2)는 버퍼 회로(552-1)로부터 전송된 기준 픽셀 데이터 블록 (NPD)과 나머지 픽셀 데이터 블록들(RPD) 각각을 서로 비교할 수 있다. 비교 회로 (552-2)는 비교 결과에 따라, 비교 결과에 상응하는 지시자(IND)를 지시자 메모리 (554)로 전송할 수 있다.
실시 예에 따라, 비교 회로(552-2)는 기준 픽셀 데이터 블록(NPD)과 나머지 픽셀 데이터 블록들(RPD) 각각이 모두 일치하는 경우 제1레벨의 지시자(IND)를 출력할 수 있다. 그러나, 비교 회로(552-2)는 나머지 픽셀 데이터 블록들(RPD) 중에서 적어도 하나의 픽셀 데이터 블록이 기준 픽셀 데이터 블록(NPD)과 일치하지 않는 경우 제2레벨의 지시자(IND)를 출력할 수 있다.
도 6은 도 4에 도시된 라인 데이터의 일 실시 예를 나타낸 도면이고, 도 7은 도 4에 도시된 라인 데이터의 다른 실시 예를 나타낸 도면이고, 도 8은 도 6과 도 7 각각에 도시된 라인 데이터에 상응하는 지시자를 나타낸 도면이다.
도 5부터 도 8을 참조하면, 도 6에 도시된 제1라인 데이터(LDATA1)의 경우, 제1라인 데이터(LDATA1)에 포함된 복수의 픽셀 데이터 블록들 각각은 모두 "FO"에 상응하는 컬러를 나타내는 데이터를 포함한다. 즉, 나머지 픽셀 데이터 블록들 (RPD) 각각은 모두 기준 픽셀 데이터 블록(NPD)과 서로 일치하므로, 비교 회로 (552-2)는 제1레벨(예컨대, 데이터 "1")을 갖는 지시자(IND)를 출력할 수 있다.
도 7에 도시된 제2라인 데이터(LDATA2)의 경우, 기준 픽셀 데이터 블록(NPD)은 "FO"에 상응하는 컬러를 나타내는 데이터를 포함하지만, 나머지 픽셀 데이터 블록들(RPD) 중에서 적어도 하나의 픽셀 데이터 블록(예컨대, 나머지 픽셀 데이터 블록들(RPD) 중에서 두 번째 픽셀 데이터 블록)은 "A0"에 상응하는 컬러를 나타내는 데이터를 포함한다. 이 경우, 비교 회로(552-2)는 제2레벨(예컨대, 데이터 "0")을 갖는 지시자(IND)를 출력할 수 있다.
도 9는 라인 데이터에 포함된 기준 픽셀 데이터 블록과 나머지 픽셀 데이터 블록들의 다른 실시 예를 나타내는 도면이다.
도 5와 도 9를 참조하면, 라인 데이터(LDATA)의 다른 실시 예에 따른 기준 픽셀 데이터 블록(NPD')은 복수의 서브 픽셀 데이터 블록들(예컨대, PD1과 PD2)을 포함할 수 있다. 나머지 픽셀 데이터 블록들(RPD')은 라인 데이터(LDATA)로부터 기준 픽셀 데이터 블록(NPD')를 제외한 나머지 픽셀 데이터 블록들(PD3~PDN)을 포함할 수 있다.
이 경우, 비교 회로(552-2)는 기준 픽셀 데이터 블록(NPD')에 포함된 복수의 서브 픽셀 데이터 블록들(예컨대, PD1과 PD2)을 교번적으로(alternatively) 나머지 픽셀 데이터 블록들(PD3~PDN) 각각과 비교할 수 있다.
예컨대, 비교 회로(552-2)는 제1서브 픽셀 데이터 블록(PD1)과 제3픽셀 데이터 블록(PD3)를 서로 비교하고, 제2서브 픽셀 데이터 블록(PD2)과 제4픽셀 데이터 블록(PD4)를 서로 비교할 수 있다. 비교 회로(552-2)의 비교 동작에 대해서는 도 10부터 도 12를 참조하여 상세히 설명된다.
도 10은 도 9에 도시된 라인 데이터의 일 실시 예를 나타낸 도면이고, 도 11은 도 9에 도시된 라인 데이터의 다른 실시 예를 나타낸 도면이고, 도 12는 도 10과 도 11 각각에 도시된 라인 데이터에 상응하는 지시자를 나타낸 도면이다.
도 5, 및 도 9부터 도 10을 참조하면, 도 10에 도시된 제3라인 데이터 (LDATA3)의 경우, 기준 픽셀 데이터 블록(NPD')은 "F0"에 상응하는 컬러를 나타내는 데이터를 포함하는 제1서브 픽셀 데이터 블록(PD1)과 "A0"에 상응하는 컬러를 나타내는 데이터를 포함하는 제2서브 픽셀 데이터 블록(PD2)을 포함한다.
이 경우, 비교 회로(552-2)는 기준 픽셀 데이터 블록(NPD')에 포함된 복수의 서브 픽셀 데이터 블록들(즉, 제1서브 픽셀 데이터 블록(PD1)과 제2서브 픽셀 데이터 블록(PD2))을 교번적으로 나머지 픽셀 데이터 블록들(RPD') 각각과 비교할 수 있다.
예컨대, 비교 회로(552-2)는 제1서브 픽셀 데이터 블록(PD1)과 제3픽셀 데이터 블록(PD3)를 서로 비교하고, 제2서브 픽셀 데이터 블록(PD2)과 제4픽셀 데이터 블록(PD4)를 서로 비교할 수 있다.
제3라인 데이터(LDATA3)의 제1서브 픽셀 데이터 블록(PD1)과 제3픽셀 데이터 블록(PD3) 각각은 "F0"에 상응하는 컬러를 나타내는 데이터를 포함하고 서로 일치하고, 제2서브 픽셀 데이터 블록(PD2)과 제4픽셀 데이터 블록(PD4) 각각은 "A0"에 상응하는 컬러를 나타내는 데이터를 포함하고 서로 일치한다. 즉, 나머지 픽셀 데이터 블록들(NPD')은 기준 픽셀 데이터 블록(NPD')이 반복되는 패턴을 가지므로, 비교 회로(552-2)는 비교 결과에 따라 제1레벨(예컨대, 데이터 "1")을 갖는 지시자 (IND)를 출력할 수 있다.
도 11에 도시된 제4라인 데이터(LDATA4)의 경우, 제3픽셀 데이터 블록(PD3)는 "FF"에 상응하는 컬러를 나타내는 데이터를 포함하나, 제1서브 픽셀 데이터 블록(PD1)은 "FO"에 상응하는 컬러를 나타내는 데이터를 포함하고 서로 일치하지 않는다. 따라서, 비교 회로(552-2)는 비교 결과에 따라 제2레벨(예컨대, 데이터 "0")을 갖는 지시자(IND)를 출력할 수 있다.
도 13은 도 3에 도시된 패턴 검출기의 다른 실시 예에 따른 블록도이고, 도 14는 도 13에 도시된 라인 데이터와 버퍼링 된 라인 데이터를 나타낸 도면이다.
도 3과 도 13을 참조하면, 도 3에 도시된 패턴 검출기(552)의 다른 실시 예에 따른 패턴 검출기(552')는 데이터 버퍼 회로(data buffer circuit; 552'-1), 비교 회로(comparison circuit; 552'-2), 어드레스 버퍼 회로(address buffer circuit; 552'-3),및 카운터 회로(counter circuit; 552'-4)를 포함할 수 있다.
데이터 버퍼 회로(552'-1)는 라인 데이터(LDATA)를 버퍼링하여 버퍼된 라인 데이터(LDATA')를 비교 회로(552'-2)로 전송할 수 있다.
데이터 버퍼 회로(552'-1)는 라인 데이터(LDATA)를 하나의 픽셀 데이터 블록에 상응하는 만큼 지연된 라인 데이터(LDATA')를 출력할 수 있다.
도 14에서는 설명의 편의를 위해 라인 데이터(LDATA)가 12개의 픽셀 데이터 블록들을 포함하는 경우를 설명하나, 픽셀 데이터 블록들의 개수에 의해 본 발명의 기술적 범위가 제한 해석되어서는 안 된다.
비교 회로(552'-2)는 라인 데이터(LDATA)와 버퍼된 라인 데이터(LDATA')를 픽셀 데이터 블록 단위로 서로 비교할 수 있다.
버퍼된 라인 데이터(LDATA')의 첫 번째 픽셀 데이터 블록은 라인 데이터 (LDATA)의 두 번째 픽셀 데이터 블록과 비교될 수 있다. 마찬가지로, 버퍼된 라인 데이터(LDATA')의 두 번째 픽셀 데이터 블록은 라인 데이터(LDATA)의 세 번째 픽셀 데이터 블록과 비교될 수 있다. 즉, 비교 회로(552'-2)는 인접해 있는 픽셀 데이터 블록들을 서로 비교할 수 있다.
비교 회로(552'-2)는 비교의 결과에 따라 인접한 픽셀 데이터 블록들이 서로 일치하는 경우 제1레벨을 갖는 비교 신호(COMP)를 출력하고, 인접한 픽셀 데이터 블록들이 서로 일치하지 않는 경우 제2레벨을 갖는 비교 신호(COMP)를 출력할 수 있다. 도 14를 참조하면, 비교 회로(552'-2)는 버퍼된 라인 데이터(LDATA')의 4번째 픽셀 데이터 블록부터 11번째 픽셀 데이터 블록 각각에 상응하는 비교 결과로써 제1레벨을 갖는 비교 신호(COMP)를 출력할 수 있다.
어드레스 버퍼 회로(552'-3)는 그래픽 메모리 라이트 컨트롤러(520)로부터 전송된 어드레스(ADD)를 수신하고 저장할 수 있다. 어드레스 버퍼 회로(552'-3)는 저장된 어드레스(ADD)를 카운터 회로(552'-4)로 전송할 수 있다.
카운터 회로(552'-4)는 비교 회로(552'-2)로부터 출력된 비교 신호(COMP) 중에서 제1레벨을 갖는 비교 신호(COMP), 예컨대 인접한 픽셀 데이터 블록들이 서로 일치하는 경우의 비교 신호(COMP)를 카운트하고, 카운트 값과 기준 값을 비교할 수 있다.
실시 예에 따라, 카운트 회로(552'-4)는 카운트 값과 어드레스 버퍼 회로 (552'-3)로부터 전송된 어드레스(ADD)에 기초하여 지시자(IND')를 생성할 수 있다.
이 경우, 지시자(IND')는 반복되는 픽셀 데이터 블록들의 시작 어드레스(예컨대, 라인 데이터(LDATA)의 4번째 픽셀 데이터 블록의 어드레스)와 상기 반복되는 픽셀 데이터 블록들의 개수(예컨대, 9개)에 연관된 데이터를 포함할 수 있다.
도 15는 도 2에 도시된 이미지 프로세싱 유닛의 블록도이다.
도 2와 도 15를 참조하면, 이미지 프로세싱 유닛(570)은 게이팅 회로(gating circuit; 572), 복수의 내부 회로들(internal circuits; 574-1~574-M, M은 자연수), 및 출력 제어 회로(output control circuit; 576)를 포함할 수 있다.
이미지 프로세싱 유닛(570)은 그래픽 메모리 리드 컨트롤러(560)로부터 리드된 라인 데이터(LDATA)를 병렬로 처리하기 위한 복수의 내부 회로들(574-1~574-M)을 포함할 수 있다.
게이팅 회로(572)는 지시자(IND)에 기초하여 라인 데이터(LDATA) 중에서 반복되는 픽셀 데이터 블록들에 상응하는 라인 데이터(예컨대, LDATA[2]~LDATA[M])를 게이팅(즉, 온(ON) 또는 오프(OFF))할 수 있다. 즉, 게이팅 회로(572)는 지시자 (IND)에 기초하여 이미지 프로세싱 유닛(570)의 일부(예컨대, 574-2~574-M)를 비활성화시킬 수 있다. 이를 통해서, 게이팅 회로(572)는 이미지 프로세싱 유닛(570)에서 소모되는 전력을 줄일 수 있다.
실시 예에 따라, 도 15에서는 라인 데이터(LDATA)의 병렬 처리를 위하여 라인 데이터(LDATA)가 LDATA[1]~LDATA[M]로 구분되는 경우를 도시하지만, 라인 데이터(LDATA)는 픽셀 데이터 블록 단위로 구분될 수도 있으며, 이에 한정되는 것은 아니다.
출력 제어 회로(576)는 복수의 내부 회로들(574-1~574-M) 각각에 의해 처리된 라인 데이터(processed line data; PLDATA[1]~PLDATA[M])를 수신하고, 지시자 (IND)에 기초하여 처리된 라인 데이터(PLDATA[1]~PLDATA[M])의 출력 경로를 선택하고 선택 결과에 따라 출력 라인 데이터(OPLDATA[1]~OPLDATA[M])를 출력할 수 있다. 출력 제어 회로(576)의 구조 및 동작에 대해서는 도 16을 참조하여 상세히 설명된다.
도 16은 도 15에 도시된 출력 제어 회로의 회로도이다.
도 15와 도 16을 참조하면, 출력 제어 회로(576)는 복수의 선택기들 (selectors; 576-1~576-(M-1))을 포함할 수 있다.
복수의 선택기들(576-1~576-(M-1)) 각각은 지시자 생성 회로(550)로부터 전송된 지시자(IND)에 기초하여 출력 경로를 선택할 수 있다.
실시 예에 따라, 복수의 선택기들(576-1~576-(M-1)) 각각으로 제1레벨(예컨대, "1")을 갖는 지시자(IND)가 선택 신호로써 입력되는 경우, 제1처리된 라인 데이터(PLDATA[1])는 나머지 처리된 라인 데이터(PLDATA[2]~PLDATA[M])에 상응하는 출력 라인 데이터(OPLDATA[2]~OPLDATA[M])로써 출력될 수 있다.
다른 실시 예에 따라, 복수의 선택기들(576-1~576-(M-1)) 각각으로 제2레벨 (예컨대, "0")을 갖는 지시자(IND)가 선택 신호로써 입력되는 경우, 나머지 처리된 라인 데이터(PLDATA[2]~PLDATA[M])가 선택되어 출력 라인 데이터 (OPLDATA[2]~OPLDATA[M])로써 출력될 수 있다.
도 17은 도 2에 도시된 쉬프트 레지스터의 회로도이다.
도 2와 도 17을 참조하면, 쉬프트 레지스터(590)는 복수의 래치들(latches; 590-1 내지 590-N), 클럭 선택 회로(clock selecting circuit; 592), 및 출력 선택 회로(output selecting circuit; 594)를 포함할 수 있다.
복수의 래치들(590-1~590-N)은 소스 쉬프트 레지스터 컨트롤러(580)를 통하여 입력되는 출력 라인 데이터(OPLDATA)에 대하여 데이터 쉬프팅 동작을 수행할 수 있다. 복수의 래치들(590-1~590-N)은 소스 쉬프트 레지스터 컨트롤러(580)로부터 전송된 클럭 신호(CLK) 또는 디폴트 신호(default signal; DEFAULT)에 응답하여 상기 데이터 쉬프팅 동작을 수행할 수 있다.
클럭 선택 회로(592)는, 선택 신호로써 입력되는 지시자(IND)에 기초하여, 소스 쉬프트 레지스터 컨트롤러(580)로부터 전송된 클럭 신호(CLK) 또는 디폴트 신호(DEFAULT)를 선택할 수 있다. 클럭 선택 회로(592)는 제1레벨(예컨대, "1")을 갖는 지시자(IND)가 입력되는 경우 디폴트 신호(DEFAULT)를 선택하고, 제2레벨(예컨대, "0")을 갖는 지시자(IND)가 입력되는 경우 클럭 신호(CLK)를 선택할 수 있다.
디폴트 신호(DEFAULT)는 복수의 래치들(590-1~590-N)의 데이터 쉬프팅 동작을 중단할 수 있게 하는 신호를 폭넓게 의미할 수 있다.
실시 예에 따라, 클럭 선택 회로(592)는 소스 쉬프트 레지스터 컨트롤러 (580)에 포함될 수도 있다. 이 경우, 소스 쉬프트 레지스터 컨트롤러(580)는, 지시자(IND)에 기초하여, 클럭 신호(CLK) 또는 디폴트 신호(DEFAULT)를 복수의 래치들 (590-1~590-N) 각각으로 직접 전송할 수 있다.
예컨대, 소스 쉬프트 레지스터 컨트롤러(580)는 제1레벨(예컨대, "1")을 갖는 지시자(IND)에 기초하여 디폴트 신호(DEFAULT)를 복수의 래치들(590-1~590-N) 각각으로 직접 전송하고, 제2레벨(예컨대, "0")을 갖는 지시자(IND)에 기초하여 클럭 신호(CLK)를 복수의 래치들(590-1~590-N) 각각으로 직접 전송할 수 있다.
출력 선택 회로(594)는 복수의 선택기들(594-1~594-N)을 포함할 수 있다.
복수의 선택기들(594-1~594-N) 각각은 지시자 생성 회로(550)로부터 전송된 지시자(IND)에 기초하여 출력을 선택할 수 있다.
실시 예에 따라, 복수의 선택기들(594-1~594-N) 각각으로 제1레벨을 갖는 지시자(IND)가 선택 신호로써 입력되는 경우, 제1출력 라인 데이터(OPLDATA[1])는 병렬 처리되어 나머지 출력 라인 데이터(OPLDATA[2]~OPLDATA[N])에 상응하는 출력으로 선택될 수 있다.
다른 실시 예에 따라, 복수의 선택기들(594-1~594-N) 각각으로 제2레벨을 갖는 지시자(IND)가 선택 신호로써 입력되는 경우, 데이터 쉬프팅 동작 결과에 따른 출력 라인 데이터(OPLDATA)가 선택되어 출력될 수 있다. 즉, 복수의 래치들(590-1~590-N) 각각의 출력이 선택되어 데이터 래치(600)로 전송될 수 있다.
도 18은 본 발명의 일 실시 예에 따른 DDI의 동작 방법의 플로우차트이다.
도 2부터 도 18을 참조하면, 지시자 생성 회로(550)는 라인 데이터(LDATA)에 포함된 복수의 픽셀 데이터 블록들(PD1~PDN) 각각을 서로 비교할 수 있다(S10).
실시 예에 따라, 지시자 생성 회로(550)는 복수의 픽셀 데이터 블록들 (PD1~PDN) 중에서 기준 픽셀 데이터 블록(NPD)을 나머지 픽셀 데이터 블록들(RPD) 각각과 비교할 수 있다.
지시자 생성 회로(550)는 비교 결과에 상응하는 지시자(IND)를 생성할 수 있다(S12).
지시자 생성 회로(550)는 생성된 지시자(IND)를 그래픽 메모리 리드 컨트롤러(560), 이미지 프로세싱 유닛(570), 소스 쉬프트 레지스터 컨트롤러(580), 및 데이터 쉬프트 레지스터(590) 각각으로 전송할 수 있다.
그래픽 메모리 리드 컨트롤러(560)는 라인 데이터에 대한 리드 명령(RCMD)과 지시자(IND)에 기초하여 상기 라인 데이터의 전부 또는 일부를 리드할 수 있다(S14).
도 19는 본 발명의 다른 실시 예에 따른 DDI의 동작 방법의 플로우차트이다.
도 2, 도 3, 도 13, 도 14, 및 도 19를 참조하면, 데이터 버퍼 회로(552'-1)는 라인 데이터(LDATA)를 버퍼링하여, 버퍼링 된 라인 데이터(LDATA')를 출력할 수 있다(S20).
실시 예에 따라, 데이터 버퍼 회로(552'-1)는 라인 데이터(LDATA)를 하나의 픽셀 데이터 블록에 상응하는 만큼 지연된 라인 데이터(LDATA')를 출력할 수 있다.
비교 회로(552'-2)는 라인 데이터(LDATA)와 버퍼링 된 라인 데이터(LDATA')를 픽셀 데이터 블록 단위로 비교할 수 있다(S22).
카운터 회로(552'-4)는 비교 회로(552'-2)의 비교 결과에 상응하는 지시자(IND')를 생성할 수 있다(S24).
실시 예에 따라, 카운터 회로(552'-4)는 비교 회로(552'-2)로부터 출력된 비교 신호(COMP) 중에서 인접한 픽셀 데이터 블록들이 서로 일치하는 경우의 비교 신호(COMP)를 카운트하고, 카운트 값과 기준 값을 비교할 수 있다. 이 경우, 카운트 회로(552'-4)는 상기 카운트 값과 어드레스 버퍼 회로(552'-3)로부터 전송된 어드레스(ADD)에 기초하여 지시자(IND')를 생성할 수 있다.
그래픽 메모리 리드 컨트롤러(560)는 라인 데이터에 대한 리드 명령(RCMD)과 지시자(IND')에 기초하여 상기 라인 데이터의 전부 또는 일부를 리드할 수 있다(S26).
도 20은 본 발명의 일 실시 예에 따른 전자 시스템의 블록도이다.
도 1과 도 20을 참조하면, 전자 시스템(1000)은 MIPI®(mobile industry processor interface)를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대, PDA, PMP, IPTV, 스마트 폰, 태블릿 PC, 모바일 인터넷 장치, 인터넷 태블릿, 또는 웨어러블 컴퓨터로 구현될 수 있다.
애플리케이션 프로세서(1010)는 도 1의 AP(400)으로 구현될 수 있다.
애플리케이션 프로세서(1010)에 구현된 CSI 호스트(camera serial interface(CSI) host; 1012)는 카메라 시리얼 인터페이스를 통하여 이미지 센서 (100)의 CSI 장치(1041)와 시리얼 통신할 수 있다. 이때, 예컨대, CSI 호스트 (1012)는 디시리얼라이저(deserializer(DES))를 포함할 수 있고, CSI 장치(1041)는 시리얼라이저(serializer(SER))를 포함할 수 있다.
애플리케이션 프로세서(1010)에 구현된 DSI 호스트(1011)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이(1050)의 DSI 장치(1051)와 시리얼 통신할 수 있다. 이때, 예컨대, DSI 호스트(1011)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1051)는 디시리얼라이저(DES)를 포함할 수 있다. 디스플레이(1050)는 도 1의 DDI(500)와 디스플레이 패널(700)을 포함하여 구현될 수 있다.
실시 예에 따라, 전자 시스템(1000)은 애플리케이션 프로세서(1010)와 통신할 수 있는 RF 칩(1060)을 더 포함할 수 있다. 애플리케이션 프로세서(1010)에 포함된 PHY(PHYsical layer; 1013)와 RF 칩(1060)에 포함된 PHY(1061)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.
실시 예에 따라, 전자 시스템(1000)은 GPS(1020) 수신기, 스토리지(storage; 1070), 마이크로폰(microphone(MIC); 1080), DRAM(dynamic random access memory; 1085) 및 스피커(speaker; 1090)를 더 포함할 수 있다.
전자 시스템(1000)은 Wimax(world interoperability for microwave access; 1030) 모듈, WLAN(wireless lan; 1100) 모듈 및/또는 UWB(ultra wideband; 1110) 모듈 등을 이용하여 통신할 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
20: 디스플레이 시스템
400: 어플리케이션 프로세서
500: DDI
510: 인터페이스 회로
530: 그래픽 메모리
550: 지시자 생성 회로
570: 이미지 프로세싱 유닛
580: 소스 쉬프트 레지스터 컨트롤러
590: 데이터 쉬프트 레지스터
600: 데이터 래치
700: 디스플레이 패널
1000: 전자 시스템

Claims (20)

  1. 복수의 픽셀 데이터 블록들을 포함하는 라인 데이터를 수신하고 저장하는 그래픽 메모리;
    상기 그래픽 메모리로 전송되는 상기 라인 데이터의 상기 복수의 픽셀 데이터 블록들 각각을 서로 비교하고, 비교 결과에 상응하는 지시자를 생성하는 지시자 생성 회로; 및
    상기 라인 데이터에 대한 리드 명령과 상기 지시자에 기초하여, 상기 그래픽 메모리로부터 상기 라인 데이터의 전부 또는 일부에 대한 리드 동작을 수행하는 리드 컨트롤러를 포함하는 디스플레이 드라이버 IC(display driver IC(DDI)).
  2. 제1항에 있어서, 상기 지시자 생성 회로는,
    상기 복수의 픽셀 데이터 블록들 중 기준 픽셀 데이터 블록과 상기 복수의 픽셀 데이터 블록들 중 나머지 픽셀 데이터 블록들 각각을 비교하는 DDI.
  3. 제2항에 있어서,
    상기 기준 픽셀 데이터 블록은 상기 복수의 픽셀 데이터 블록들 중 첫 번째 픽셀 데이터 블록인 DDI.
  4. 제2항에 있어서, 상기 지시자 생성 회로는,
    상기 기준 픽셀 데이터 블록을 수신하여 저장하는 버퍼 회로; 및
    저장된 상기 기준 픽셀 데이터 블록과 상기 나머지 픽셀 데이터 블록들 각각을 비교하고, 비교 결과에 상응하는 상기 지시자를 생성하는 비교 회로를 포함하는 DDI.
  5. 제4항에 있어서, 상기 비교 회로는,
    상기 나머지 픽셀 데이터 블록들 각각이 모두 상기 기준 픽셀 데이터 블록과 일치하는 경우에 제1레벨의 상기 지시자를 생성하고,
    상기 나머지 픽셀 데이터 블록들 중 적어도 어느 하나의 픽셀 데이터 블록이 상기 기준 픽셀 데이터 블록과 일치하지 않는 경우에 제2레벨의 상기 지시자를 생성하는 DDI.
  6. 제2항에 있어서,
    상기 기준 픽셀 데이터 블록은 복수의 서브 픽셀 데이터 블록들을 포함하는 DDI.
  7. 제6항에 있어서, 상기 비교 회로는,
    상기 기준 픽셀 데이터 블록에 포함된 상기 복수의 서브 픽셀 데이터 블록들을 교번적으로 상기 나머지 픽셀 데이터 블록들 각각과 비교하는 DDI.
  8. 제1항에 있어서, 상기 지시자 생성 회로는,
    상기 라인 데이터를 수신하여 버퍼링하는 버퍼 회로;
    상기 라인 데이터와 버퍼링 된 라인 데이터를 픽셀 데이터 블록 단위로 비교하고, 비교 결과에 상응하는 비교 신호를 출력하는 비교 회로; 및
    상기 비교 신호를 카운트하고, 카운트 값과 기준 값을 비교하여 비교 결과에 따라 상기 지시자를 생성하는 카운터 회로를 포함하는 DDI.
  9. 제8항에 있어서, 상기 지시자는,
    반복되는 픽셀 데이터 블록들의 시작 어드레스 및 상기 반복되는 픽셀 데이터 블록들의 개수에 연관된 데이터를 포함하는 DDI.
  10. 제1항에 있어서,
    상기 DDI는, 상기 리드 컨트롤러에 의해 리드된 상기 라인 데이터의 상기 전부 또는 상기 일부를 처리하기 위한 이미지 프로세싱 유닛을 더 포함하고,
    상기 이미지 프로세싱 유닛은, 상기 지시자에 기초하여 상기 이미지 프로세싱 유닛의 일부를 비활성화시키기 위한 게이팅(gating) 회로를 포함하는 DDI.
  11. 제2항에 있어서, 상기 DDI는,
    상기 지시자에 기초하여 데이터 쉬프트 레지스터의 데이터 쉬프팅 동작 여부를 제어하는 소스 쉬프트 레지스터 컨트롤러를 더 포함하는 DDI.
  12. 제11항에 있어서, 상기 소스 쉬프트 레지스터 컨트롤러는,
    상기 나머지 픽셀 데이터 블록들 각각이 모두 상기 기준 픽셀 데이터 블록과 일치하는 경우, 상기 데이터 쉬프팅 동작이 수행되지 않도록 상기 데이터 쉬프트 레지스터를 제어하고,
    상기 나머지 픽셀 데이터 블록들 중 적어도 어느 하나의 픽셀 데이터 블록이 상기 기준 픽셀 데이터 블록과 일치하지 않는 경우, 상기 데이터 쉬프팅 동작이 수행되도록 상기 데이터 쉬프트 레지스터를 제어하는 DDI.
  13. 제1항에 있어서, 상기 비교 회로는,
    상기 라인 데이터가 상기 그래픽 메모리로 전송되어 저장되는 동안, 상기 복수의 픽셀 데이터 블록들 각각을 서로 비교하는 DDI.
  14. 디스플레이 드라이버 IC(display driver IC(DDI)); 및
    상기 DDI에 의해 구동되는 디스플레이 패널을 포함하고,
    상기 DDI는,
    복수의 픽셀 데이터 블록들을 포함하는 라인 데이터를 수신하여 저장하는 그래픽 메모리;
    상기 그래픽 메모리로 전송되는 상기 라인 데이터의 상기 복수의 픽셀 데이터 블록들 각각을 서로 비교하고, 비교 결과에 상응하는 지시자를 생성하는 지시자 생성 회로; 및
    상기 라인 데이터에 대한 리드 명령과 상기 지시자에 기초하여, 상기 그래픽 메모리로부터 상기 라인 데이터의 전부 또는 일부에 대한 리드 동작을 수행하는 리드 컨트롤러를 포함하는 디스플레이 장치.
  15. 제14항에 있어서, 상기 지시자 생성 회로는,
    상기 복수의 픽셀 데이터 블록 중 기준 픽셀 데이터 블록과 상기 복수의 픽셀 데이터 블록들 중 나머지 픽셀 데이터 블록들 각각을 비교하는 디스플레이 장치.
  16. 제15항에 있어서, 상기 지시자 생성 회로는,
    상기 기준 픽셀 데이터 블록을 수신하여 저장하는 버퍼 회로; 및
    저장된 상기 기준 픽셀 데이터 블록과 상기 나머지 픽셀 데이터 블록들 각각을 비교하고, 비교 결과에 상응하는 상기 지시자를 생성하는 비교 회로를 포함하는 디스플레이 장치.
  17. 제14항에 있어서, 상기 지시자 생성 회로는,
    상기 라인 데이터를 수신하여 버퍼링하는 버퍼 회로;
    상기 라인 데이터와 버퍼링 된 라인 데이터를 픽셀 데이터 블록 단위로 비교하고, 비교 결과에 상응하는 비교 신호를 출력하는 비교 회로; 및
    상기 비교 신호를 카운트하고, 카운트 값과 기준 값을 비교하여 비교 결과에 따라 상기 지시자를 생성하는 카운터 회로를 포함하는 디스플레이 장치.
  18. 디스플레이 드라이버 IC(display driver IC(DDI));
    복수의 픽셀 데이터 블록들을 포함하는 라인 데이터를 상기 DDI로 출력하는 애플리케이션 프로세서(application processor(AP)); 및
    상기 DDI에 의해 구동되는 디스플레이 패널을 포함하고,
    상기 DDI는,
    상기 라인 데이터를 수신하여 저장하는 그래픽 메모리;
    상기 그래픽 메모리로 전송되는 상기 라인 데이터의 상기 복수의 픽셀 데이터 블록들 각각을 서로 비교하고, 비교 결과에 상응하는 지시자를 생성하는 지시자 생성 회로; 및
    상기 라인 데이터에 대한 리드 명령과 상기 지시자에 기초하여, 상기 그래픽 메모리로부터 상기 라인 데이터의 전부 또는 일부에 대한 리드 동작을 수행하는 리드 컨트롤러를 포함하는 디스플레이 시스템.
  19. 제18항에 있어서, 상기 지시자 생성 회로는,
    상기 복수의 픽셀 데이터 블록들 중 기준 픽셀 데이터 블록과 상기 복수의 픽셀 데이터 블록들 중 나머지 픽셀 데이터 블록들 각각을 비교하는 디스플레이 시스템.
  20. 그래픽 메모리로 전송되는 라인 데이터에 포함된 복수의 픽셀 데이터 블록들 각각을 서로 비교하고, 비교 결과에 상응하는 지시자를 생성하는 단계; 및
    상기 라인 데이터에 대한 리드 명령과 상기 지시자에 기초하여, 상기 그래픽 메모리로부터 상기 라인 데이터의 전부 또는 일부에 대한 리드 동작을 수행하는 단계를 포함하는 디스플레이 드라이버 IC(display driver IC(DDI))의 동작 방법.
KR1020130148663A 2013-12-02 2013-12-02 디스플레이 드라이버 ic, 이의 동작 방법, 및 이를 포함하는 장치들 KR102105408B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130148663A KR102105408B1 (ko) 2013-12-02 2013-12-02 디스플레이 드라이버 ic, 이의 동작 방법, 및 이를 포함하는 장치들
US14/534,606 US10008176B2 (en) 2013-12-02 2014-11-06 Display driver integrated circuit (IC), method of operating the same, and devices including the same
TW103139316A TWI651699B (zh) 2013-12-02 2014-11-13 顯示驅動器積體電路（ｉｃ）、其操作方法以及包含上述的裝置
JP2014243136A JP2015106159A (ja) 2013-12-02 2014-12-01 ディスプレイドライバｉｃ、その動作方法、及びそれを含む装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130148663A KR102105408B1 (ko) 2013-12-02 2013-12-02 디스플레이 드라이버 ic, 이의 동작 방법, 및 이를 포함하는 장치들

Publications (2)

Publication Number Publication Date
KR20150063824A true KR20150063824A (ko) 2015-06-10
KR102105408B1 KR102105408B1 (ko) 2020-04-29

Family

ID=53265737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130148663A KR102105408B1 (ko) 2013-12-02 2013-12-02 디스플레이 드라이버 ic, 이의 동작 방법, 및 이를 포함하는 장치들

Country Status (4)

Country Link
US (1) US10008176B2 (ko)
JP (1) JP2015106159A (ko)
KR (1) KR102105408B1 (ko)
TW (1) TWI651699B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017022971A1 (ko) * 2015-07-31 2017-02-09 삼성전자주식회사 전자 장치에서 디스플레이 방법 및 장치
US11217144B2 (en) 2019-11-06 2022-01-04 Silicon Works Co., Ltd. Driver integrated circuit and display device including the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835470B (zh) * 2015-05-26 2018-11-20 合肥京东方光电科技有限公司 显示基板驱动装置及驱动方法、显示设备
US20170168615A1 (en) * 2015-12-15 2017-06-15 Novatek Microelectronics Corp. Display device and control device thereof
KR20220159531A (ko) 2021-05-25 2022-12-05 삼성디스플레이 주식회사 구동 칩 및 이를 포함하는 표시 장치
KR20230020074A (ko) 2021-08-02 2023-02-10 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080079551A (ko) * 2007-02-27 2008-09-01 삼성전자주식회사 라인 메모리를 감소시킨 디스플레이 장치의 콘트롤러 및 그제어 방법
US20090002292A1 (en) * 2007-06-26 2009-01-01 Lg.Philips Lcd Co., Ltd. Liquid crystal display and driving method thereof
US20110080419A1 (en) * 2009-09-25 2011-04-07 Arm Limited Methods of and apparatus for controlling the reading of arrays of data from memory
KR20120101693A (ko) * 2009-11-30 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 액정 표시 장치의 구동 방법, 및 이 액정 표시 장치를 구비하는 전자기기
KR20130027094A (ko) * 2011-09-02 2013-03-15 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 영상 신호 처리 시스템
KR20130103859A (ko) * 2012-03-12 2013-09-25 삼성전자주식회사 디스플레이 드라이버의 동작 방법 및 디스플레이 제어 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149909B2 (en) 2002-05-09 2006-12-12 Intel Corporation Power management for an integrated graphics device
KR20060004857A (ko) 2004-07-10 2006-01-16 엘지전자 주식회사 이동통신단말기의 엘씨디 구동 장치 및 방법
KR101203693B1 (ko) 2006-10-10 2012-11-21 삼성전자주식회사 컨트롤 레지스터의 비트 값 자동 복구 방법 및 이에 적합한ｌｃｄ 구동 집적 회로
KR100840379B1 (ko) 2006-11-24 2008-06-20 주식회사 티엘아이 복수 개 페이지의 영상데이터를 저장할 수 있는 디스플레이구동장치 및 영상데이터의 재생 방법
KR101310311B1 (ko) 2007-01-29 2013-09-23 삼성디스플레이 주식회사 백라이트 장치 및 이를 갖는 액정표시장치
KR20080084152A (ko) 2007-03-15 2008-09-19 엘지디스플레이 주식회사 액정표시패널의 구동장치 및 그의 구동방법
KR20080086060A (ko) 2007-03-21 2008-09-25 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR20080111622A (ko) 2007-06-19 2008-12-24 엘지이노텍 주식회사 Ｌｃｄ 구동 장치
KR101228934B1 (ko) 2007-08-28 2013-02-01 삼성전자주식회사 컴퓨터 시스템, 그 제어 방법 및 데이터 처리 장치
WO2011081011A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101861772B1 (ko) * 2012-02-07 2018-05-28 삼성전자주식회사 시스템온칩, 이의 동작 방법, 및 상기 시스템온칩을 포함하는 모바일 장치
JP5755592B2 (ja) * 2012-03-22 2015-07-29 株式会社ジャパンディスプレイ 表示装置および電子機器
KR20140046844A (ko) * 2012-10-11 2014-04-21 삼성전자주식회사 전력 소비를 감소시킬 수 있는 디스플레이 시스템 및 그것의 구동 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080079551A (ko) * 2007-02-27 2008-09-01 삼성전자주식회사 라인 메모리를 감소시킨 디스플레이 장치의 콘트롤러 및 그제어 방법
US20090002292A1 (en) * 2007-06-26 2009-01-01 Lg.Philips Lcd Co., Ltd. Liquid crystal display and driving method thereof
US20110080419A1 (en) * 2009-09-25 2011-04-07 Arm Limited Methods of and apparatus for controlling the reading of arrays of data from memory
KR20120101693A (ko) * 2009-11-30 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 액정 표시 장치의 구동 방법, 및 이 액정 표시 장치를 구비하는 전자기기
KR20130027094A (ko) * 2011-09-02 2013-03-15 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 영상 신호 처리 시스템
KR20130103859A (ko) * 2012-03-12 2013-09-25 삼성전자주식회사 디스플레이 드라이버의 동작 방법 및 디스플레이 제어 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017022971A1 (ko) * 2015-07-31 2017-02-09 삼성전자주식회사 전자 장치에서 디스플레이 방법 및 장치
US10872556B2 (en) 2015-07-31 2020-12-22 Samsung Electronics Co., Ltd. Display method and apparatus for electronic device
US11217144B2 (en) 2019-11-06 2022-01-04 Silicon Works Co., Ltd. Driver integrated circuit and display device including the same

Also Published As

Publication number Publication date
KR102105408B1 (ko) 2020-04-29
TW201523558A (zh) 2015-06-16
US10008176B2 (en) 2018-06-26
US20150154734A1 (en) 2015-06-04
JP2015106159A (ja) 2015-06-08
TWI651699B (zh) 2019-02-21

Similar Documents

Publication Publication Date Title
CN107240372B (zh) 显示器驱动电路和包括显示器驱动电路的显示装置
KR102105408B1 (ko) 디스플레이 드라이버 ic, 이의 동작 방법, 및 이를 포함하는 장치들
US10043492B2 (en) Display driver, display device, and display system
US9898999B2 (en) Display driver IC, apparatus including the same, and method of operating the same
US9793006B2 (en) Gate driving circuit and display apparatus
JP6605613B2 (ja) 高速ディスプレイインターフェース
US9997095B2 (en) Display driving circuit and display apparatus including the same
US9947282B2 (en) Gate driver, display driver circuit, and display device including same
JP2013130859A (ja) ディスプレイコントローラ、イメージデータ処理システム、及び携帯用装置のディスプレイデータ処理方法
US20160335986A1 (en) Electronic device, driver for display device, communication device including the driver, and display system
US9811873B2 (en) Scaler circuit for generating various resolution images from single image and devices including the same
US11538421B2 (en) Display device performing adaptive refresh
US20180286315A1 (en) Dual scan out display system
US10249253B2 (en) Display panel controller to control frame synchronization of a display panel based on a minimum refresh rate and display device including the same
KR20170011028A (ko) 디스플레이 구동 장치, 이를 포함하는 디스플레이 장치 및 시스템
KR20160008305A (ko) 디스플레이 드라이버 ic의 작동 방법과 이를 포함하는 이미지 처리 시스템의 작동 방법
KR20140110428A (ko) 원본 이미지를 이용하여 스케일된 이미지들을 동시에 생성할 수 있는 이미지 처리 방법과 상기 방법을 수행하는 장치들
KR20170044970A (ko) 애플리케이션 프로세서의 동작 방법 및 디스플레이 시스템
KR20220083421A (ko) 디스플레이 장치의 디스플레이 구동 집적 회로 및 이의 동작 방법
US11670209B2 (en) Display device performing clock gating
US8737732B2 (en) Image processing device
US20220351660A1 (en) Display device and method of driving the display device
US11348504B2 (en) Display driver integrated circuit (DDI) chip and display apparatus
US20230410708A1 (en) Display driving circuit and method of operating same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant