KR20010084862A - 다기능 직렬 통신 인터페이스 장치 - Google Patents

다기능 직렬 통신 인터페이스 장치 Download PDF

Info

Publication number
KR20010084862A
KR20010084862A KR1020000010203A KR20000010203A KR20010084862A KR 20010084862 A KR20010084862 A KR 20010084862A KR 1020000010203 A KR1020000010203 A KR 1020000010203A KR 20000010203 A KR20000010203 A KR 20000010203A KR 20010084862 A KR20010084862 A KR 20010084862A
Authority
KR
South Korea
Prior art keywords
control
control unit
mode
interrupt
data
Prior art date
Application number
KR1020000010203A
Other languages
English (en)
Other versions
KR100361511B1 (ko
Inventor
박연숙
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000010203A priority Critical patent/KR100361511B1/ko
Publication of KR20010084862A publication Critical patent/KR20010084862A/ko
Application granted granted Critical
Publication of KR100361511B1 publication Critical patent/KR100361511B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명의 목적은 범용 MCU에서 동기식, 비동기식, 스마트 카드 인터페이스 기능을 모두 지원할 수 있는 다기능 직렬 통신 인터페이스 장치를 제공하는데 있다.
이와 같은 목적의 본 발명은 공유 제어부와 제 1 내지 제 4 제어부를 포함하여 이루어진다.
공유 제어부는 MCU 코어와의 데이터 교환 동작과 송수신 데이터 포맷을 제어하고, 송수신 데이터의 상태 정보와 메모리 상태 정보를 저장하며, 인터럽트 상태를 표시하고, 송수신 데이터를 저장한다. 제 1 제어부는 외부로부터 연결되는 주변 기기와의 인터페이스 제어 동작을 수행하고 모뎀 제어 라인의 상태를 저장한다. 제 2 제어부는 스마트 카드의 데이터 통신에 필요한 제어동작을 수행하고 상태 정보를 저장한다. 제 3 제어부는 통신 모드 가운데 하나를 선택하고, 선택된 통신 모드의 상태 정보를 저장한다. 제 4 제어부는 각각의 통신 모드에 필요한 인터럽트 그룹을 결정하고, 각 인터럽트 그룹의 우선 순위와 각 인터럽트 그룹 내에서의 우선 순위를 제어한다. 본 발명에 따른 다기능 직렬 통신 인터페이스 장치는 제 1 제어부와 제 2 제어부 가운데 하나와 공유 제어부를 통해 직렬 통신 인터페이스 모드 가운데 하나를 선택적으로 제공한다.

Description

다기능 직렬 통신 인터페이스 장치{Multi-Function Serial Communication Interface Device}
본 발명은 직렬 통신 인터페이스 장치에 관한 것으로, 특히 MCU(Micro-Controller Unit) 내에 구성된 직렬 통신 인터페이스 장치에 관한 것이다.
직렬 통신 인터페이스 장치는 많은 종류의 것들이 있으나 크게 MCU 외부의 통신 대상 모듈에 따라 크게 동기 직렬 인터페이스 장치와 비동기 직렬 인터페이스 장치로 나눌 수 있다. 또 비동기 직렬 인터페이스 장치에는 스마트 카드 인터페이스 장치 같은 특수 기능을 수행하는 인터페이스 장치도 포함된다. MCU 내부에 있는 직렬 통신 인터페이스 장치는 내장형 시스템에서 외부와의 데이터 통신에 반드시 필요한 장치이며, 기능에 따라 독립적으로 구성된다. 즉, 종래의 MCU 내부에 동기 직렬 통신 인터페이스 모드와 비동기 직렬 통신 인터페이스 모드 및 스마트 카드 인터페이스 모드를 각각 지원하기 위해 독립된 전용 블록을 구성하여 사용하였다.
도 1 내지 도 3은 종래의 직렬 통신 인터페이스 장치의 구성을 나타낸 블록 다이어그램으로서, 도 1은 비동기 직렬 통신 인터페이스 장치이고, 도 2는 스마트 카드 인터페이스 장치이며, 도 3은 동기 직렬 통신 인터페이스 장치의 블록 다이어그램이다. 종래의 MCU 내에서는 이와 같은 여러 가지 직렬 통신 인터페이스 장치들이 독립적으로 사용된다.
시스템 버스 인터페이스 & 제어부(104)는 인터페이스 장치와 MCU 코어와의 인터페이스를 위한 제어 장치이다. 데이터 전송 타이밍 & 라인 제어부(106)는 데이터 길이와 정지 비트, 패리티 포맷/인에이블 등 송수신 데이터의 포맷을 제어한다. 데이터 전송 타이밍 & 라인 상태 레지스터(108)는 에러 발생 또는 버퍼의 상태와 같은 송수신 데이터의 상태에 대한 정보를 저장한다. FIFO 제어 & 상태 레지스터(110)는 FIFO 인에이블이나 FIFO 초기화, 트리거 레벨 등과 같은 FIFO 관련 동작을 제어하고 상태 정보를 저장한다. 보레이트 발생기(112)는 데이터 전송에 필요한 클럭을 발생시킨다. 인터럽트 제어 & 상태 레지스터(114)는 인터럽트 인에이블/디세이블 등의 제어 동작을 수행하고, 인터럽트 상태를 표시한다. FIFO(116)(118)는 데이터의 저장소로서, FIFO 모드와 더블 버퍼링 모드 등으로 동작한다.
이와 같은 종래의 직렬 통신 인터페이스 장치는 각각의 인터페이스 장치가 모두 동일한 기능 블록을 포함하고 있다 동일한 구조의 중복에 의해 칩 사이즈가 크게 증가하는 문제가 있다.
본 발명의 목적은 범용 MCU에서 동기식, 비동기식, 스마트 카드 인터페이스 기능을모두 지원할 수 있는 다기능 직렬 통신 인터페이스 장치를 제공하는데 있다.
이와 같은 목적의 본 발명은 공유 제어부와 제 1 내지 제 4 제어부를 포함하여 이루어진다.
공유 제어부는 MCU 코어와의 데이터 교환 동작과 송수신 데이터 포맷을 제어하고, 송수신 데이터의 상태 정보와 메모리 상태 정보를 저장하며, 인터럽트 상태를 표시하고, 송수신 데이터를 저장한다. 제 1 제어부는 외부로부터 연결되는 주변 기기와의 인터페이스 제어 동작을 수행하고 모뎀 제어 라인의 상태를 저장한다. 제 2 제어부는 스마트 카드의 데이터 통신에 필요한 제어동작을 수행하고 상태 정보를 저장한다. 제 3 제어부는 통신 모드 가운데 하나를 선택하고, 선택된 통신 모드의 상태 정보를 저장한다. 제 4 제어부는 각각의 통신 모드에 필요한 인터럽트 그룹을 결정하고, 각 인터럽트 그룹의 우선 순위와 각 인터럽트 그룹 내에서의 우선 순위를 제어한다. 본 발명에 따른 다기능 직렬 통신 인터페이스 장치는 제 1 제어부와 제 2 제어부 가운데 하나와 공유 제어부를 통해 직렬 통신 인터페이스 모드 가운데 하나를 선택적으로 제공한다.
도 1은 종래의 비동기 직렬 통신 인터페이스 장치를 나타낸 블록 다이어그램.
도 2는 종래의 스마트 카드 인터페이스 장치를 나타낸 블록 다이어그램.
도 3은 종래의 동기 직렬 통신 인터페이스 장치를 나타낸 블록 다이어그램.
도 4는 본 발명에 따른 다기능 직렬 통신 인터페이스 장치를 나타낸 블록 다이어그램.
* 도면의 주요 부분에 대한 부호의 설명 *
102 : 비동기 직렬 통신 인터페이스 장치
104, 204, 304, 404 : 시스템 버스 인터페이스 & 제어부
106, 206, 306, 406 : 데이터 전송 타이밍 & 라인 제어부
108, 208, 308, 408 : 데이터 전송 타이밍 & 라인 상태 레지스터
110, 210, 310, 410 : FIFO 제어 & 상태 레지스터
112, 212, 312, 412 : 보레이트 발생기
114, 214, 314, 414 : 인터럽트 제어 & 상태 레지스터
116, 118, 216, 218, 316, 318, 416, 418 : FIFO
120, 424 : 모뎀 제어 상태 레지스터
202 : 스마트 카드 인터페이스 장치
220, 428 : 스마트 카드 패리티 체크 제어 & 상태 레지스터
302 : 동기 직렬 통신 인터페이스 장치
402 : 다기능 직렬 통신 인터페이스 장치
420 : 외부 핀 모드 제어부
426 : 버퍼링 모드 제어부
428 : 직렬 모드 제어 & 상태 레지스터
본 발명에 따른 다기능 직렬 통신 인터페이스 장치의 바람직한 실시예를 도 4를 참조하여 설명하면 다음과 같다. 도 4는 본 발명에 따른 다기능 직렬 통신 인터페이스 장치를 나타낸 블록 다이어그램이다.
먼저, 동기/비동기/스마트 카드 인터페이스 모드의 각 통신 모드에서 서로 공유하는 구성 요소는
시스템 버스 인터페이스 & 제어부(404)와 데이터 전송 타이밍 & 라인 제어부(406), 데이터 전송 타이밍 & 라인 상태 레지스터(408), FIFO 제어 & 상태 레지스터(410), 보레이트 발생기(412), 인터럽트 제어 & 상태 레지스터(414), FIFO(416)(418) 등이다.
시스템 버스 인터페이스 & 제어부(404)는 인터페이스 장치와 MCU 코어와의 인터페이스를 위한 제어 장치이다. 데이터 전송 타이밍 & 라인 제어부(406)는 데이터 길이와 정지 비트, 패리티 포맷/인에이블 등 송수신 데이터의 포맷을 제어한다. 데이터 전송 타이밍 & 라인 상태 레지스터(408)는 에러 발생 또는 버퍼의 상태와 같은 송수신 데이터의 상태에 대한 정보를 저장한다. FIFO 제어 & 상태 레지스터(410)는 FIFO 인에이블이나 FIFO 초기화, 트리거 레벨 등과 같은 FIFO 관련 동작을 제어하고 상태 정보를 저장한다. 보레이트 발생기(412)는 데이터 전송에 필요한 클럭을 발생시킨다. 인터럽트 제어 & 상태 레지스터(414)는 인터럽트 인에이블/디세이블 등의 제어 동작을 수행하고, 인터럽트 상태를 표시한다. FIFO(416)(418)는 데이터의 저장소로서, FIFO 모드와 더블 버퍼링 모드 등으로 동작한다.
각 통신 모드에서 선택적으로 사용되는 구성 요소는 모뎀 제어 & 상태 레지스터(424)와 스마트 카드 패리티 체크 제어 & 상태 레지스터(428)이다. 비동기 직렬 통신 인터페이스 모드에서 사용되는 모뎀 제어 & 상태 레지스터(424)는 모뎀이나 데이터 셋 등 외부 장치와의 인터페이스 제어 및 CPU에 제공될 모뎀 제어 라인의 현재 상태를 저장한다. 스마트 카드 인터페이스 모드에서 사용되는 스마트 카드 패리티 체크 제어 & 상태 레지스터(428)는 스마트 카드와 데이터 통신에 필요한패리티 체크 등을 제어하고, 패리티 상태 정보를 저장한다.
본 발명에 따른 다기능 직렬 데이터 통신 인터페이스 장치에서, 각 통신 모드에 필요한 구성요소를 선택적으로 제어하기 위해 추가된 구성 요소는 직렬 모드 제어 & 상태 레지스터(430)와 인터럽트 우선순위 제어 & 상태 레지스터(414), 버퍼링 모드 제어 레지스터(426), 외부 핀 모드 제어부(420)이다. 직렬 모드 제어 & 상태 레지스터(430)는 동기/비동기/스마트 카드 인터페이스 등의 통신 모드를 설정하고, 통신 상태 정보를 저장한다. 즉, 본 발명에 따른 다기능 직렬 통신 인터페이스 장치는 동기/비동기/스마트 카드 인터페이스 장치가 일부 구성요소들을 공유하므로, 필요한 통신 모드를 설정하고 그에 수반되는 통신 상태 정보 등을 저장한다. 인터럽트 우선순위 제어 & 상태 레지스터(414)는 인터럽트 인에이블/디세이블 등의 제어 동작을 수행하고 인터럽트 상태를 표시하는 기존의 기능에 각 통신 모드(동기/비동기/스마트 카드 인터페이스 모드)에서의 인터럽트 우선 순위를 결정하고 제어한다. 즉, 동기 인터페이스 모드에서 발생하는 인터럽트 그룹과 비동기 인터페이스 모드에서 발생하는 인터럽트 그룹, 스마트 카드 인터페이스 모드에서 발생하는 인터럽트 모드를 그룹화하고 그룹 사이의 인터럽트 우선 순위와 각 그룹 내에서의 인터럽트 우선순위를 제어한다. 버퍼링 모드 제어 레지스터(426)는 데이터 통신 시에 더블 버퍼링 모드나 FIFO 모드 등의 데이터 버퍼링 모드를 제어하기 위한 정보를 저장한다. 외부 핀 모드 제어부(420)는 동기/비동기/스마트 카드 인터페이스 장치에 각각 필요한 고유의 입출력 핀들을 제어한다. 통신 모드에 따라 동작하는 구성 블록이 다르므로, 외부 핀 역시 통신 모드에 따라 서로 다른 기능을 수행하도록 하여적은 수의 핀으로 모든 통신 모드의 기능이 수행될 수 있도록 한다.
본 발명은 범용 MCU에서 동기식, 비동기식, 스마트 카드 인터페이스 기능을 수행하는데 공통적으로 필요한 구성요소를 공유함으로써 하나의 인터페이스 장치로 다수의 통신 모드의 인터페이스를 지원하여 칩 사이즈를 크게 줄이는 효과를 제공한다.

Claims (6)

  1. 동기 모드 와 비동기 모드 및 스마트 카드 인터페이스 모드의 직렬 통신 인터페이스 모드를 제공하는 직렬 통신 인터페이스 장치에 있어서,
    MCU 코어와의 데이터 교환 동작과 송수신 데이터 포맷을 제어하고, 송수신 데이터의 상태 정보와 메모리 상태 정보를 저장하며, 인터럽트 상태를 표시하고, 송수신 데이터를 저장하는 공유 제어부와;
    외부로부터 연결되는 주변 기기와의 인터페이스 제어 동작을 수행하고 모뎀 제어 라인의 상태를 저장하는 제 1 제어부와;
    스마트 카드의 데이터 통신에 필요한 제어동작을 수행하고 상태 정보를 저장하는 제 2 제어부와;
    상기 통신 모드 가운데 하나를 선택하고, 선택된 통신 모드의 상태 정보를 저장하는 제 3 제어부와;
    상기 각각의 통신 모드에 필요한 인터럽트 그룹을 결정하고, 상기 각 인터럽트 그룹의 우선 순위와 상기 각 인터럽트 그룹 내에서의 우선 순위를 제어하는 제 4 제어부를 포함하여 이루어져서;
    상기 제 1 제어부와 상기 제 2 제어부 가운데 하나와 상기 공유 제어부를 통해 상기 직렬 통신 인터페이스 모드 가운데 하나를 선택적으로 제공하는 직렬 통신 인터페이스 장치.
  2. 청구항 1에 있어서, 상기 공유 제어부는
    MCU 코어와의 인터페이스를 위한 제 5 제어부와;
    송수신 데이터의 포맷을 제어하는 제 6 제어부와;
    송수신 데이터의 상태 정보를 저장하는 제 1 레지스터와;
    FIFO 관련 동작을 제어하고 상태 정보를 저장하는 제 7 제어부와;
    인터럽트 제어 동작을 수행하고 인터럽트 상태를 표시하는 제 2 제 8 제어부와;
    FIFO 모드와 더블 버퍼링 모드로 동작하는 FIFO를 포함하여 이루어지는 직렬 통신 인터페이스 장치.
  3. 청구항 1에 있어서, 상기 제 1 제어부는,
    모뎀이나 데이터 셋과 같은 외부 장치와의 인터페이스 제어 동작을 수행하고 CPU에 제공될 모뎀 제어 라인의 상태를 저장하는 모뎀 제어 및 상태 레지스터인 것이 특징인 직렬 통신 인터페이스 장치.
  4. 청구항 1에 있어서, 상기 제 2 제어부는,
    스마트 카드와의 데이터 통신에 필요한 패리티 체크 등을 제어하고 패리티 상태 정보를 저장하는 스마트 카드 패리티 체크 제어 및 상태 레지스터인 것이 특징인 직렬 통신 인터페이스 장치.
  5. 청구항 1에 있어서, 상기 제 3 제어부는,
    상기 통신 모드 가운데 하나의 모드를 설정하고, 선택된 모드에서의 통신 상태 정보를 저장하는 직렬 모드 제어 및 상태 레지스터인 것이 특징인 직렬 통신 인터페이스 장치.
  6. 청구항 1에 있어서, 상기 제 4 제어부는,
    인터럽트 제어 동작을 수행하고 인터럽트 상태를 표시하며, 상기 통신 모드의 인터럽트 우선 순위 제어하는 인터럽트 우선순위 제어 및 상태 레지스터인 것이 특징인 직렬 통신 인터페이스 장치.
KR1020000010203A 2000-02-29 2000-02-29 다기능 직렬 통신 인터페이스 장치 KR100361511B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000010203A KR100361511B1 (ko) 2000-02-29 2000-02-29 다기능 직렬 통신 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000010203A KR100361511B1 (ko) 2000-02-29 2000-02-29 다기능 직렬 통신 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR20010084862A true KR20010084862A (ko) 2001-09-06
KR100361511B1 KR100361511B1 (ko) 2002-11-21

Family

ID=19651256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000010203A KR100361511B1 (ko) 2000-02-29 2000-02-29 다기능 직렬 통신 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR100361511B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480013B1 (ko) * 2002-05-14 2005-03-30 주식회사 이노플러스 범용 메모리 카드 어댑터 장치 및 그 인터페이스 방법
KR20220082533A (ko) 2020-12-10 2022-06-17 현대모비스 주식회사 직렬 통신 장치 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438104B1 (ko) * 2002-07-12 2004-07-02 엘지전자 주식회사 복수의 통신 모드에서 단일 시리얼 포트를 이용한 통신 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480013B1 (ko) * 2002-05-14 2005-03-30 주식회사 이노플러스 범용 메모리 카드 어댑터 장치 및 그 인터페이스 방법
KR20220082533A (ko) 2020-12-10 2022-06-17 현대모비스 주식회사 직렬 통신 장치 및 방법

Also Published As

Publication number Publication date
KR100361511B1 (ko) 2002-11-21

Similar Documents

Publication Publication Date Title
US5511165A (en) Method and apparatus for communicating data across a bus bridge upon request
EP1764703A1 (en) A system for providing access to multiple data buffers of a data retaining and processing device
JP2002232508A (ja) 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法
US7779194B2 (en) Data modification module
US6954818B2 (en) Providing a burst mode data transfer proxy for bridging a bus
JP2008542936A (ja) 特にシステムオンチップに対するインタフェース配置およびその使用方法
US20050144338A1 (en) Data transfer apparatus
KR20040076730A (ko) 고속의 무선 통신에 적합한 하이브리드형 직렬 데이터전송 장치 및 그 방법
GB2377138A (en) Ring Bus Structure For System On Chip Integrated Circuits
KR100361511B1 (ko) 다기능 직렬 통신 인터페이스 장치
CN110888831B (zh) 一种多电源域异步通信装置
CN111522770B (zh) 基于fpga的参数化配置的spi控制器及使用方法
US7293153B2 (en) Method and system for direct access to a non-memory mapped device memory
CN115934614A (zh) 基于apb总线带有fifo缓存功能的uart通讯接口
US20210157759A1 (en) Data Transmission System Capable of Transmitting a Great Amount of Data
CN115202257B (zh) 一种lpc总线协议转换及设备并行控制装置及方法
KR100927130B1 (ko) Ｐｃ와 임베디드 시스템 간의 고속 시리얼 통신 변환 장치 및 방법
EP1544844B1 (en) System and method for controlling display of mobile terminal
JP2971006B2 (ja) シリアル通信方法およびシリアル通信コントローラ
KR200309903Y1 (ko) 범용 비동기 송수신기
EP3159805B1 (en) Peripheral controller
JP2000276435A (ja) データ転送装置及びデータ転送方法
KR100791176B1 (ko) 디지털 데이터 폭 정합을 통한 인터페이스 장치
CN116860688A (zh) 一种数据传输方法、相关装置、设备以及可读存储介质
KR100962306B1 (ko) 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee