WO2021172622A1 - 신호 수신 장치, 및 이를 구비하는 전자 기기 - Google Patents

신호 수신 장치, 및 이를 구비하는 전자 기기 Download PDF

Info

Publication number
WO2021172622A1
WO2021172622A1 PCT/KR2020/002824 KR2020002824W WO2021172622A1 WO 2021172622 A1 WO2021172622 A1 WO 2021172622A1 KR 2020002824 W KR2020002824 W KR 2020002824W WO 2021172622 A1 WO2021172622 A1 WO 2021172622A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
buffer
input
type
buffers
Prior art date
Application number
PCT/KR2020/002824
Other languages
English (en)
French (fr)
Inventor
조영주
김지현
김은지
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US17/904,902 priority Critical patent/US11768792B2/en
Priority to PCT/KR2020/002824 priority patent/WO2021172622A1/ko
Publication of WO2021172622A1 publication Critical patent/WO2021172622A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure

Definitions

  • the present invention relates to a signal receiving device and an electronic device having the same, and more particularly, to a receiving device capable of simply implementing a circuit for receiving a plurality of types of signals, and an electronic device having the same.
  • the present invention relates to a signal receiving device, and an electronic device having the same, and more particularly, to a signal receiving device capable of simply implementing a circuit for receiving a plurality of types of signals without a separate switching element, and having the same It relates to electronic devices that
  • MIPI Mobile Industry Processor Interface
  • an interface circuit to which both standards can be applied is preferably used when transmitting and receiving signals between devices.
  • the interface circuit in the signal receiving apparatus includes a plurality of input interfaces and a plurality of buffers, and for an operation according to reception of a C-PHY or D-PHY type signal, a plurality of input interfaces and a plurality of buffers
  • a circuit or a switching element for selection of a received signal must be separately provided, there is a disadvantage in that the circuit becomes complicated.
  • Another object of the present invention relates to a signal receiving apparatus capable of simply implementing a circuit for receiving a plurality of types of signals without a separate switching element, and an electronic device having the same.
  • Another object of the present invention relates to a signal receiving apparatus capable of implementing an interface module having excellent scalability, and an electronic device having the same.
  • a signal receiving apparatus for achieving the above object, and an electronic device having the same, include a first input interface for outputting a first type signal among a first type signal or a second type signal; , second input interfaces to fourth input interfaces for outputting a first type signal or a second type signal, a first buffer electrically connected to the first input interface and the second input interface, a second input interface; a second buffer electrically connected to the third input interface, a third buffer electrically connected to the third input interface and the fourth input interface, and a fourth buffer electrically connected to the fourth input interface and the second input interface to provide
  • one wire is connected to the output terminals of the first to fourth input interfaces, respectively.
  • the first to fourth buffers each have a first input terminal and a second input terminal, and one wire is connected to the first input terminal and the second input terminal, respectively.
  • a first node between the second input interface and the second buffer is electrically connected to the first input interface
  • a second node between the second input interface and the second buffer is electrically connected to the fourth input interface
  • a third node between the third input interface and the third buffer is electrically connected to the second input interface
  • a fourth node between the fourth input interface and the fourth buffer is electrically connected to the third input interface.
  • the first to fourth input interfaces output the first type signal, and the first and third buffers among the first to fourth buffers , and the second and fourth buffers do not operate.
  • the second to fourth input interfaces output the second type signal, and the second to fourth buffers among the first to fourth buffers works, and the first buffer does not.
  • the signal receiving apparatus may include a plurality of interface modules including first to fourth input interfaces and first to fourth buffers. have.
  • a capacitor is connected between a node between a first input terminal and a second input terminal of each of the first to fourth buffers and a ground terminal.
  • a capacitor is connected between a node between a first input terminal and a second input terminal of each of the first to fourth buffers and a ground terminal.
  • a signal receiving apparatus and an electronic device having the same, include first to fourth buffers each having a first input terminal and a second input terminal, and a first type signal or a second type signal a first input interface for outputting a first type of signal to the first buffer, and second to fourth input interfaces for outputting a first type signal or a second type signal to the second to fourth buffers, respectively
  • first to fourth buffers each having a first input terminal and a second input terminal, and a first type signal or a second type signal a first input interface for outputting a first type of signal to the first buffer
  • second to fourth input interfaces for outputting a first type signal or a second type signal to the second to fourth buffers
  • the first buffer and the third buffer of the first to fourth buffers operate, the second buffer and the fourth buffer do not operate, and the second buffer
  • the second to fourth buffers among the first to fourth buffers operate, and the first buffer does not operate.
  • the first buffer and the third buffer may output a first type of signal
  • the second to fourth buffers may output a second type of signal.
  • a signal receiving apparatus and an electronic device having the same, include a first input interface for outputting a first type signal among a first type signal or a second type signal, and a first type signal or a second input interface to a fourth input interface for outputting a second type of signal, a first buffer electrically connected to the first input interface and the second input interface, and electrically connected to the second input interface and the third input interface. It includes a second buffer connected to Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals. In particular, it is possible to simply implement a circuit for receiving a plurality of types of signals without a separate switching element.
  • one wire is connected to the output terminals of the first to fourth input interfaces, respectively. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • the first to fourth buffers each have a first input terminal and a second input terminal, and one wire is connected to the first input terminal and the second input terminal, respectively. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • a first node between the second input interface and the second buffer is electrically connected to the first input interface
  • a second node between the second input interface and the second buffer is electrically connected to the fourth input interface
  • a third node between the third input interface and the third buffer is electrically connected to the second input interface
  • a fourth node between the fourth input interface and the fourth buffer is electrically connected to the third input interface.
  • the first to fourth input interfaces output the first type signal, and the first and third buffers among the first to fourth buffers , and the second and fourth buffers do not operate. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • the second to fourth input interfaces output the second type signal, and the second to fourth buffers among the first to fourth buffers works, and the first buffer does not. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • the signal receiving apparatus may include a plurality of interface modules including first to fourth input interfaces and first to fourth buffers. have. Accordingly, it is possible to implement a signal processing device having an interface module having excellent scalability.
  • a capacitor is connected between a node between a first input terminal and a second input terminal of each of the first to fourth buffers and a ground terminal. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • a capacitor is connected between a node between a first input terminal and a second input terminal of each of the first to fourth buffers and a ground terminal. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • a signal receiving apparatus and an electronic device having the same include first to fourth buffers each having a first input terminal and a second input terminal, and a first type signal or a second type signal.
  • the first buffer and the third buffer of the first to fourth buffers operate, the second buffer and the fourth buffer do not operate, and the second buffer
  • the second to fourth buffers among the first to fourth buffers operate, and the first buffer does not operate. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • the first buffer and the third buffer may output a first type of signal
  • the second to fourth buffers may output a second type of signal. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • FIG. 1A is a perspective view of a mobile terminal, which is an example of an electronic device, viewed from the front according to an embodiment of the present invention.
  • FIG. 1B is a rear perspective view of the mobile terminal shown in FIG. 1A.
  • FIG. 2 is a block diagram of the mobile terminal of FIG. 1A or 1B.
  • FIG. 3 is a diagram illustrating a processor and a camera of FIG. 2 .
  • 4 to 5 are diagrams illustrating a signal receiving apparatus according to the present invention.
  • FIG. 6 is an example of a circuit diagram of a signal receiving apparatus according to an embodiment of the present invention.
  • FIG. 7A to 8B are diagrams referred to in the description of FIG. 6 .
  • FIG. 9 is an example of a circuit diagram of a signal receiving apparatus according to another embodiment of the present invention.
  • module and “part” for the components used in the following description are given simply in consideration of the ease of writing the present specification, and do not give a particularly important meaning or role by themselves. Accordingly, the terms “module” and “unit” may be used interchangeably.
  • FIG. 1A is a perspective view of a mobile terminal as an example of an electronic device according to an embodiment of the present invention, viewed from the front, and FIG. 1B is a rear perspective view of the mobile terminal shown in FIG. 1A.
  • the case constituting the exterior of the mobile terminal 100 is formed by a front case 100 - 1 and a rear case 100 - 2 .
  • Various electronic components may be embedded in the space formed by the front case 100-1 and the rear case 100-2.
  • the front case 100-1 includes a display 180, a first sound output module 153a, a first camera device 195a, a second camera device 195o, and first to third user input units 130a. , 130b, 130c) may be disposed.
  • a fourth user input unit 130d, a fifth user input unit 130e, and first to third microphones 123a, 123b, and 123c may be disposed on a side surface of the rear case 100 - 2 .
  • the display 180 may operate as a touch screen by overlapping touch pads in a layered structure.
  • the first sound output module 153a may be implemented in the form of a receiver or a speaker.
  • the first camera device 195a may be implemented in a form suitable for capturing an image or a moving picture of a user or the like.
  • the microphone 123 may be implemented in a form suitable for receiving a user's voice, other sounds, and the like.
  • the first to fifth user input units 130a, 130b, 130c, 130d, and 130e and the sixth and seventh user input units 130f and 130g to be described later may be collectively referred to as a user input unit 130 .
  • the first to second microphones 123a and 123b are disposed on the upper side of the rear case 100-2, that is, on the upper side of the mobile terminal 100, for audio signal collection, and the third microphone 123c,
  • the lower side of the rear case 100-2 that is, the lower side of the mobile terminal 100, may be disposed to collect audio signals.
  • a third camera device 195b may be additionally mounted on the rear side of the rear case 100 - 2 , and the rear case Sixth and seventh user input units 130f and 130g and an interface unit 175 may be disposed on a side surface of 100 - 2 .
  • the third camera device 195b may have a photographing direction substantially opposite to that of the first camera device 195a, and may have different pixels from the first camera device 195a.
  • a flash (not shown) and a mirror (not shown) may be additionally disposed adjacent to the third camera device 195b.
  • another camera device may be further installed adjacent to the third camera device 195b and used for capturing a 3D stereoscopic image.
  • a second sound output module (not shown) may be additionally disposed in the rear case 100 - 2 .
  • the second sound output module may implement a stereo function together with the first sound output module 153a, and may be used for a call in a speakerphone mode.
  • a power supply unit 190 for supplying power to the mobile terminal 100 may be mounted on the rear case 100 - 2 side.
  • the power supply unit 190 is, for example, a rechargeable battery, and may be detachably coupled to the rear case 100 - 2 for charging or the like.
  • the fourth microphone 123d may be disposed on the front side of the rear case 100 - 2 , that is, on the back side of the mobile terminal 100 for audio signal collection.
  • FIG. 2 is a block diagram of the mobile terminal of FIG. 1A or 1B.
  • the mobile terminal 100 includes a wireless communication unit 110 , an A/V (Audio/Video) input unit 120 , a user input unit 130 , a sensing unit 140 , an output unit 150 , and a memory. 160 , an interface unit 175 , a processor 170 , and a power supply unit 190 .
  • A/V Audio/Video
  • the mobile terminal 100 includes a wireless communication unit 110 , an A/V (Audio/Video) input unit 120 , a user input unit 130 , a sensing unit 140 , an output unit 150 , and a memory. 160 , an interface unit 175 , a processor 170 , and a power supply unit 190 .
  • the wireless communication unit 110 may include a broadcast reception module 111 , a mobile communication module 113 , a wireless Internet module 115 , a short-range communication module 117 , and a GPS module 119 .
  • the broadcast reception module 111 may receive at least one of a broadcast signal and broadcast-related information from an external broadcast management server through a broadcast channel.
  • a broadcast signal and/or broadcast-related information received through the broadcast reception module 111 may be stored in the memory 160 .
  • the mobile communication module 113 may transmit/receive a wireless signal to/from at least one of a base station, an external terminal, and a server on a mobile communication network.
  • the wireless signal may include a voice call signal, a video call call signal, or various types of data according to text/multimedia message transmission/reception.
  • the wireless Internet module 115 refers to a module for wireless Internet access, and the wireless Internet module 115 may be built-in or external to the mobile terminal 100 .
  • the short-range communication module 117 refers to a module for short-range communication.
  • Bluetooth, RFID (Radio Frequency Identification), infrared data association (IrDA), UWB (Ultra Wideband), ZigBee, NFC (Near Field Communication), etc. may be used as short-range communication technologies.
  • the Global Position System (GPS) module 119 receives location information from a plurality of GPS satellites.
  • the A/V (Audio/Video) input unit 120 is for inputting an audio signal or a video signal, and may include a camera device 195 , a microphone 123 , and the like.
  • the camera device 195 may process an image frame such as a still image or a moving image obtained by an image sensor in a video call mode or a photographing mode. Then, the processed image frame may be displayed on the display 180 .
  • the image frame processed by the camera device 195 may be stored in the memory 160 or transmitted to the outside through the wireless communication unit 110 .
  • Two or more camera devices 195 may be provided according to the configuration of the electronic device.
  • the microphone 123 may receive an external audio signal by a microphone in a display off mode, for example, a call mode, a recording mode, or a voice recognition mode, and process it as electrical voice data.
  • a display off mode for example, a call mode, a recording mode, or a voice recognition mode
  • the microphones 123 may be disposed as a plurality of microphones 123 at different positions. An audio signal received from each microphone may be processed by the processor 170 or the like.
  • the user input unit 130 generates key input data input by the user to control the operation of the electronic device.
  • the user input unit 130 may include a keypad, a dome switch, a touch pad (static pressure/capacitance), and the like, through which a command or information can be input by a user's pressing or touch manipulation.
  • a touch pad static pressure/capacitance
  • the touch pad forms a layer structure with the display 180 to be described later, it may be referred to as a touch screen.
  • the sensing unit 140 is configured to control the operation of the mobile terminal 100 by sensing the current state of the mobile terminal 100 such as an open/closed state of the mobile terminal 100 , a location of the mobile terminal 100 , and whether or not there is a user's contact. A sensing signal can be generated.
  • the sensing unit 140 may include a proximity sensor 141 , a pressure sensor 143 , a motion sensor 145 , a touch sensor 146 , and the like.
  • the proximity sensor 141 may detect the presence or absence of an object approaching the mobile terminal 100 or an object existing in the vicinity of the mobile terminal 100 without mechanical contact.
  • the proximity sensor 141 may detect a proximity object by using a change in an alternating current or static magnetic field, or a change in capacitance, or the like.
  • the pressure sensor 143 may detect whether pressure is applied to the mobile terminal 100 and the magnitude of the pressure.
  • the motion sensor 145 may detect a position or movement of the mobile terminal 100 using an acceleration sensor, a gyro sensor, or the like.
  • the touch sensor 146 may detect a touch input by a user's finger or a touch input by a specific pen.
  • the touch screen panel may include a touch sensor 146 for detecting location information and intensity information of a touch input.
  • the sensing signal sensed by the touch sensor 146 may be transmitted to the processor 170 .
  • the output unit 150 is for outputting an audio signal, a video signal, or an alarm signal.
  • the output unit 150 may include a display 180 , a sound output module 153 , an alarm unit 155 , and a haptic module 157 .
  • the display 180 displays and outputs information processed by the mobile terminal 100 .
  • a user interface (UI) or graphic user interface (GUI) related to a call is displayed.
  • the captured or received images may be displayed individually or simultaneously, and a UI and a GUI may be displayed.
  • the display 180 and the touchpad form a mutually layered structure and are configured as a touch screen
  • the display 180 may also be used as an input device capable of inputting information by a user's touch in addition to an output device.
  • the sound output module 153 may output audio data received from the wireless communication unit 110 or stored in the memory 160 in a call signal reception, a call mode or a recording mode, a voice recognition mode, a broadcast reception mode, and the like. In addition, the sound output module 153 outputs an audio signal related to a function performed in the mobile terminal 100, for example, a call signal reception sound, a message reception sound, and the like.
  • the sound output module 153 may include a speaker, a buzzer, and the like.
  • the alarm unit 155 outputs a signal for notifying the occurrence of an event in the mobile terminal 100 .
  • the alarm unit 155 outputs a signal for notifying the occurrence of an event in a form other than an audio signal or a video signal.
  • the signal may be output in the form of vibration.
  • the haptic module 157 generates various tactile effects that the user can feel.
  • a representative example of the tactile effect generated by the haptic module 157 is a vibration effect.
  • the haptic module 157 When the haptic module 157 generates vibration as a tactile effect, the intensity and pattern of the vibration generated by the haptic module 157 may be converted, and different vibrations may be synthesized and outputted or output sequentially.
  • the memory 160 may store a program for processing and controlling the processor 170, and has a function for temporary storage of input or output data (eg, phonebook, message, still image, video, etc.). can also be done
  • the interface unit 175 functions as an interface with all external devices connected to the mobile terminal 100 .
  • the interface unit 175 may receive data or receive power from an external device and transmit it to each component inside the mobile terminal 100 , and may allow data inside the mobile terminal 100 to be transmitted to an external device.
  • the processor 170 generally controls the overall operation of the mobile terminal 100 by controlling the operation of each unit. For example, it may perform related control and processing for voice calls, data communications, video calls, and the like.
  • the processor 170 may include a multimedia playback module 181 for multimedia playback.
  • the multimedia playback module 181 may be configured as hardware within the processor 170 , or may be configured as software separately from the processor 170 .
  • the processor 170 may include an application processor (not shown) for driving an application. Alternatively, the application processor (not shown) may be provided separately from the processor 170 .
  • the power supply unit 190 may receive external power and internal power under the control of the processor 170 to supply power required for the operation of each component.
  • FIG. 3 is a diagram illustrating a processor and a camera of FIG. 2 .
  • data may be exchanged between the processor 170 and the camera 195 .
  • an image signal from the camera 195 may be transmitted to the processor 170 .
  • MIPI Mobile Industry Processor Interface
  • the processor 170 preferably includes the signal receiving device 200 for MIPI communication.
  • C-PHY or D-PHY types may be mixed and used, and when C-PHY or D-PHY types are mixed and used, the two standards are It is preferable that the signal receiving apparatus 200 having an interface circuit that can be applied to both is used.
  • 4 to 5 are diagrams illustrating a signal receiving apparatus according to the present invention.
  • FIG. 4 illustrates an example of a signal receiving apparatus related to the present invention.
  • the signal receiving device 200X for receiving and processing a C-PHY or D-PHY type signal, first input interfaces to fourth input interfaces IOax to IOdx, and first to fourth It includes buffers HRax to HRdx and a plurality of switching elements.
  • each of 4 switching elements is used.
  • the wires DLax to DLdx outputting the D-PHY signal which is the first type of signal, respectively, and the C-PHY which is the second type of signal, respectively.
  • Wires CLax to CLdx for outputting signals are connected.
  • two wires are respectively connected to the output terminals of the first to fourth input interfaces IOax to IOdx.
  • first type wirings DLa and DLb2 and two second type wirings CLa and CLb2 are connected to an input terminal of the first buffer HEax, and 2 first type wirings DLb and DLc2 and two second type wirings CLb and CLc2 are connected, and to the input terminal of the third buffer HEcx, two first type wirings DLc and DLd2 and two The second type wirings CLc and CLd2 are connected, and two first type wirings DLd and DLe2 and two second type wirings CLd and CLe2 are connected to the input terminal of the fourth buffer HEdx.
  • the first to third buffers HRax to HRcx must operate.
  • the fourth buffer HRdx may also be operated, but it operates for a link operation with the fifth input interface (not shown).
  • the first buffer HRax and the third buffer ⁇ HRcx must operate. To this end, only some of the 16 switching elements in the figure should operate.
  • the circuit becomes complicated such that two wires must be connected to the output terminals of the first to fourth input interfaces IOax to IOdx, respectively.
  • FIG. 5 shows the first to fourth input interfaces IOax to IOdx of FIG. 4 , the first to fourth buffers HRax to HRdx, and a plurality of interface modules MDUax to MDUcx for a plurality of switching elements.
  • the provided signal receiving apparatus 200TX is illustrated.
  • the signal receiving apparatus 200TX includes a plurality of separate switching elements, and thus must have a fairly complex wiring structure.
  • a signal receiving apparatus capable of simply implementing a circuit for receiving a plurality of types of signals.
  • a signal receiving apparatus capable of simply implementing a circuit for receiving a plurality of types of signals without a separate switching element is proposed. This will be described below with reference to FIG. 6 .
  • FIG. 6 is an example of a circuit diagram of a signal receiving apparatus according to an embodiment of the present invention
  • FIGS. 7A to 8B are diagrams referred to in the description of FIG. 6 .
  • the signal receiving apparatus 200b includes a first input interface IOa that outputs a first type signal among a first type signal or a second type signal. and a second input interface IOb to a fourth input interface IOd for outputting a first type signal or a second type signal, and a first input interface IOa and a second input interface IOb.
  • a first buffer HRa electrically connected to each other, a second buffer HRb electrically connected to a second input interface IOb and a third input interface IOc, and a third input interface IOc; a third buffer HRc electrically connected to the fourth input interface IOd; and a fourth buffer HRd electrically connected to the fourth input interface IOd and the second input interface IOb.
  • one wiring La to Ld is connected to the output terminals of the first to fourth input interfaces IOa to IOd, respectively. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals. In particular, it is possible to simply implement a circuit for receiving a plurality of types of signals without a separate switching element.
  • the first to fourth buffers HRa to HRd have a first input terminal (+ terminal) and a second input terminal ( ⁇ terminal), respectively, and a first input terminal (+ terminal) and a second input terminal ( ⁇ terminal) ) is connected to one wiring ((La, Lb), (Lb, Lc2), (Lc, Ld2), (Ld, Ld2), respectively. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • the first node nb1 between the second input interface IOb and the second buffer HRb is electrically connected to the first input interface IOa
  • the second input interface IOb and the second The second node nb2 between the two buffers HRb is electrically connected to the fourth input interface IOd
  • the third node nc1 between the third input interface IOc and the third buffer HRc. is electrically connected to the second input interface IOb
  • the fourth node nd1 between the fourth input interface IOd and the fourth buffer HRd is electrically connected to the third input interface IOc.
  • the first to fourth input interfaces IOa to IOd output the first type signal, and the first to fourth buffers HRa to HRd ), the first buffer HRa and the third buffer HRc operate, and the second buffer HRb and the fourth buffer HRd do not operate.
  • the second to fourth input interfaces IOb to IOd output the second type signal, and the first to fourth buffers HRa to HRd
  • the second to fourth buffers HRb to HRd operate, and the first buffer HRa does not.
  • the first type of signal may be a D-PHY signal
  • the second type of signal may be a C-PHY signal
  • one wiring La to Ld is connected to the output terminals of the first to fourth input interfaces IOa to IOd, respectively. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals. In particular, it is possible to simply implement a circuit for receiving a plurality of types of signals without a separate switching element.
  • the first to fourth buffers HRa to HRd have a first input terminal (+ terminal) and a second input terminal ( ⁇ terminal), respectively, and include a first input terminal (+ terminal) and a second input terminal ( ⁇ terminal). ), one wire is connected to each. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • the first node nb1 between the second input interface IOb and the second buffer HRb is electrically connected to the first input interface IOa
  • the second input interface IOb and the second The second node nb2 between the two buffers HRb is electrically connected to the fourth input interface IOd
  • the third node nc1 between the third input interface IOc and the third buffer HRc. is electrically connected to the second input interface IOb
  • the fourth node nd1 between the fourth input interface IOd and the fourth buffer HRd is electrically connected to the third input interface IOc.
  • FIG. 7A illustrates another example of a circuit diagram of a signal receiving apparatus 200b according to an embodiment of the present invention.
  • the signal receiving apparatus 200b of FIG. 7 is similar to the signal receiving apparatus 200b of FIG. 6 , but first input terminals (+ terminals) of the first buffers HRa to the third buffers HRc, respectively. ) and the second input terminal ( ⁇ terminal), two resistance elements and two switching elements are symmetrically connected, and to the first input terminal (+ terminal) of the fourth buffer HRd, one resistance element and one There is a difference in that the switching element is connected.
  • a capacitor is connected between a node between a first input terminal (+ terminal) and a second input terminal ( ⁇ terminal) of each of the first to fourth buffers HRa to HRd and a ground terminal. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • a resistance element Rb1 between the first input terminal (+ terminal) and the second input terminal ( ⁇ terminal) of the second buffer HRb, a resistance element Rb1 , a switching element Sb1 , a switching element Sb2 , and a resistance element (Rb2) is connected, and illustrates that the capacitor Cb is connected between the node nmb between the switching element Sb1 and the switching element Sb2 and the ground terminal.
  • a resistance element Rc1 between the first input terminal (+ terminal) and the second input terminal ( ⁇ terminal) of the third buffer HRc, a resistance element Rc1 , a switching element Sc1 , a switching element Sc2 , and a resistance element (Rc2) is connected, and illustrates that the capacitor Cc is connected between the node nmc between the switching element Sc1 and the switching element Sc2 and the ground terminal.
  • the resistance element and the switching element as the termination resistance element and the termination switching element, can reduce signal reflection, circuit loss, heat generation, or voltage inequality.
  • FIG. 7B illustrates a signal receiving apparatus 200T according to another embodiment of the present invention.
  • first to fourth buffers HRa to HRd each having a first input terminal (+ terminal) and a second input terminal ( ⁇ terminal) of FIG. 7A, and first to fourth input interfaces ( IOa to IOd) may be provided.
  • the signal receiving apparatus 200T includes an interface module ( MDUa to MDUc) may be included.
  • the present invention is not limited thereto, and the signal receiving apparatus 200T according to another embodiment of the present invention may include a plurality of interface modules. Accordingly, it is possible to implement a signal processing device including the interface modules MDUa to MDUc having excellent scalability.
  • FIG. 8A illustrates that the signal receiving apparatus 200b of FIG. 7A operates in the first type mode.
  • the signal receiving apparatus 200b when a first type of signal is input to the signal receiving apparatus 200b and the signal receiving apparatus 200b operates in the first type mode according to the first type of signal, as shown in FIG. 8A ,
  • the first to fourth input interfaces IOa to IOd output a first type signal, and among the first to fourth buffers HRa to HRd, the first buffer HRa and the third buffer HRc operate, , the second buffer HRb and the fourth buffer HRd do not operate. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • FIG. 8B illustrates that the signal receiving apparatus 200b of FIG. 7A operates in the second type mode.
  • the second to fourth input interfaces IOb to IOd output a second type of signal, and second to fourth buffers HRb to HRd among the first to fourth buffers HRa to HRd operate;
  • the first buffer HRa does not operate. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • the signal receiving apparatus 200b includes first to second input terminals (+ terminals) and second input terminals ( ⁇ terminals), respectively. 4 buffers HRa to HRd, a first input interface IOa for outputting a first type signal among a first type signal or a second type signal to the first buffer HRa, a first type signal or a second input interface IOb to fourth input interface IOd for outputting a second type signal to the second to fourth buffers HRd, respectively, and a first type mode according to the first type signal
  • the first to fourth buffers HRa to HRd only 3 buffers work. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals. In particular, it is possible to simply implement a circuit for receiving a plurality of types of signals without a separate
  • the first buffer HRa and the third buffer HRc among the first to fourth buffers HRa to HRd. is operated, the second buffer HRb and the fourth buffer HRd do not operate, and as shown in FIG. 8B , when operating in the second type mode according to the second type signal, the first to fourth buffers ( Among the HRa to HRd, the second to fourth buffers HRb to HRd operate, and the first buffer HRa does not operate. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • the first buffer HRa and the third buffer HRc may output a first type signal
  • the second to fourth buffers HRb to HRd may output a second type signal. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • FIG. 9 is an example of a circuit diagram of a signal receiving apparatus according to another embodiment of the present invention.
  • the signal receiving apparatus 200c of FIG. 9 includes first to fourth input interfaces IOa to IOd and first to fourth buffers HRa to HRd, similarly to FIG. 7A . do.
  • the difference between the two resistance elements and the two switching elements is symmetrically connected between the first input terminal (+ terminal) and the second input terminal ( ⁇ terminal) of the fourth buffer HRa.
  • a capacitor is connected between a node between a first input terminal (+ terminal) and a second input terminal ( ⁇ terminal) of each of the first to fourth buffers HRa to HRd and a ground terminal. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • a resistance element Rb1 between the first input terminal (+ terminal) and the second input terminal ( ⁇ terminal) of the second buffer HRb, a resistance element Rb1 , a switching element Sb1 , a switching element Sb2 , and a resistance element (Rb2) is connected, and illustrates that the capacitor Cb is connected between the node nmb between the switching element Sb1 and the switching element Sb2 and the ground terminal.
  • a resistance element Rc1 between the first input terminal (+ terminal) and the second input terminal ( ⁇ terminal) of the third buffer HRc, a resistance element Rc1 , a switching element Sc1 , a switching element Sc2 , and a resistance element (Rc2) is connected, and illustrates that the capacitor Cc is connected between the node nmc between the switching element Sc1 and the switching element Sc2 and the ground terminal.
  • a resistance element Rd1 between the first input terminal (+ terminal) and the second input terminal ( ⁇ terminal) of the fourth buffer HRd, a resistance element Rd1 , a switching element Sd1 , a switching element Sd2 , and a resistance element (Rd2) is connected, illustrating that the capacitor dd is connected between the node nmd between the switching element Sd1 and the switching element Sd2 and the ground terminal.
  • Such a resistance element and a switching element are a termination resistance element and a termination switching element, and it is possible to reduce signal reflection, circuit loss, heat generation, or voltage inequality.
  • the first buffer HRa and the third buffer HRc may output a first type signal
  • the second to fourth buffers HRb to HRd may output a second type signal. Accordingly, it is possible to simply implement a circuit for receiving a plurality of types of signals.
  • the signal processing apparatus described with reference to FIGS. 6 to 9 can be employed in a processor or the like in an electronic device.
  • the electronic device may be exemplified by the mobile terminal 100, vehicle, TV, monitor, notebook, tablet, drone, robot, robot cleaner, and door of FIG. 2 .

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 신호 수신 장치, 및 이를 구비하는 전자 기기에 관한 것이다. 본 발명의 일 실시예에 따른 신호 수신 장치는, 제1 타입의 신호 또는 제2 타입의 신호 중 제1 타입 신호를 출력하는 제1 입력 인터페이스와, 제1 타입의 신호 또는 제2 타입의 신호를 출력하는 제2 입력 인터페이스 내지 제4 입력 인터페이스와, 제1 입력 인터페이스와 제2 입력 인터페이스에 전기적으로 연결되는 제1 버퍼와, 제2 입력 인터페이스와 제3 입력 인터페이스에 전기적으로 연결되는 제2 버퍼와, 제3 입력 인터페이스와 제4 입력 인터페이스에 전기적으로 연결되는 제3 버퍼와, 제4 입력 인터페이스와 제2 입력 인터페이스에 전기적으로 연결되는 제4 버퍼를 구비한다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.

Description

신호 수신 장치, 및 이를 구비하는 전자 기기
본 발명은 신호 수신 장치, 및 이를 구비하는 전자 기기에 관한 것이며, 더욱 상세하게는 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있는 수신 장치, 및 이를 구비하는 전자 기기에 관한 것이다.
한편, 본 발명은 신호 수신 장치, 및 이를 구비하는 전자 기기에 관한 것이며, 더욱 상세하게는 별도의 스위칭 소자 없이 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있는 신호 수신 장치, 및 이를 구비하는 전자 기기에 관한 것이다.
전자 기기에는, 내부 회로 사이에, 유선 데이터 전송 및 수신 등을 위해, 다양한 인터페이스가 사용된다.
예를 들어, 이동 단말기에는, MIPI(Mobile Industry Processor Interface) 통신을 위한 인터페이스가 사용된다.
MIPI 통신을 위해, 최근 C-PHY 또는 D-PHY 타입이 혼용되어 사용되고 있다.
MIPI 통신을 위해, C-PHY 또는 D-PHY 타입이 혼용되어 사용되는 경우, 장치 간의 신호 전송 및 신호 수신시에, 2개의 규격이 모두 적용될 수 있는 인터페이스 회로가 사용되는 것이 바람직하다.
이를 위해, 신호 수신 장치 내의 인터페이스 회로는, 복수의 입력 인터페이스와, 복수의 버퍼를 구비하며, C-PHY 또는 D-PHY 타입의 신호 수신에 따른 동작을 위해, 복수의 입력 인터페이스와, 복수의 버퍼 사이에, 수신 신호의 선택을 위한 회로 또는 스위칭 소자 등이 별도로 구비되어야 하므로, 회로가 복잡해지는 단점이 있다.
본 발명의 목적은, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있는 신호 수신 장치, 및 이를 구비하는 전자 기기를 제공함에 있다.
본 발명의 다른 목적은, 별도의 스위칭 소자 없이 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있는 신호 수신 장치, 및 이를 구비하는 전자 기기에 관한 것이다.
본 발명의 또 다른 목적은, 확장성이 뛰어난 인터페이스 모듈을 구현할 수 있는 신호 수신 장치, 및 이를 구비하는 전자 기기에 관한 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 신호 수신 장치, 및 이를 구비하는 전자 기기는, 제1 타입의 신호 또는 제2 타입의 신호 중 제1 타입 신호를 출력하는 제1 입력 인터페이스와, 제1 타입의 신호 또는 제2 타입의 신호를 출력하는 제2 입력 인터페이스 내지 제4 입력 인터페이스와, 제1 입력 인터페이스와 제2 입력 인터페이스에 전기적으로 연결되는 제1 버퍼와, 제2 입력 인터페이스와 제3 입력 인터페이스에 전기적으로 연결되는 제2 버퍼와, 제3 입력 인터페이스와 제4 입력 인터페이스에 전기적으로 연결되는 제3 버퍼와, 제4 입력 인터페이스와 제2 입력 인터페이스에 전기적으로 연결되는 제4 버퍼를 구비한다.
한편, 제1 입력 인터페이스 내지 제4 입력 인터페이스의 출력단에, 각각 하나의 배선이 접속된다.
한편, 제1 버퍼 내지 제4 버퍼는, 각각 제1 입력단과 제2 입력단을 구비하며, 제1 입력단과 제2 입력단에 각각 하나의 배선이 접속된다.
한편, 제2 입력 인터페이스와 제2 버퍼 사이의 제1 노드는, 제1 입력 인터페이스에 전기적으로 접속되고, 제2 입력 인터페이스와 제2 버퍼 사이의 제2 노드는, 제4 입력 인터페이스에 전기적으로 접속되고, 제3 입력 인터페이스와 제3 버퍼 사이의 제3 노드는, 제2 입력 인터페이스에 전기적으로 접속되고, 제4 입력 인터페이스와 제4 버퍼 사이의 제4 노드는, 제3 입력 인터페이스에 전기적으로 접속된다.
한편, 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 제1 내지 제4 입력 인터페이스는 제1 타입의 신호를 출력하고, 제1 내지 제4 버퍼 중 제1 버퍼와 제3 버퍼가 동작하고, 제2 버퍼와 제4 버퍼는 동작하지 않는다.
한편, 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 제2 내지 제4 입력 인터페이스는 제2 타입의 신호를 출력하며, 제1 내지 제4 버퍼 중 제2 버퍼 내지 제4 버퍼가 동작하고, 제1 버퍼는 동작하지 않는다.
한편, 본 발명의 일 실시예에 따른 신호 수신 장치, 및 이를 구비하는 전자 기기는, 제1 내지 제4 입력 인터페이스와, 제1 버퍼 내지 제4 버퍼를 포함하는 인터페이스 모듈을 복수 개를 포함할 수 있다.
한편, 제1 버퍼 내지 제3 버퍼의 각각의 제1 입력단과 제2 입력단 사이에, 2개의 저항 소자와 2개의 스위칭 소자가 대칭으로 접속되며, 제4 버퍼의 제1 입력단에, 1개의 저항 소자와 1개의 스위칭 소자가 접속된다.
한편, 제1 버퍼 내지 제4 버퍼의 각각의 제1 입력단과 제2 입력단 사이의 노드와 접지단 사이에, 커패시터가 접속된다.
한편, 제1 버퍼 내지 제4 버퍼의 각각의 제1 입력단과 제2 입력단 사이에, 2개의 저항 소자와 2개의 스위칭 소자가 대칭으로 접속된다.
한편, 제1 버퍼 내지 제4 버퍼의 각각의 제1 입력단과 제2 입력단 사이의 노드와 접지단 사이에, 커패시터가 접속된다.
본 발명의 다른 실시예에 따른 신호 수신 장치, 및 이를 구비하는 전자 기기는, 제1 입력단과 제2 입력단을 각각 구비하는 제1 내지 제4 버퍼와, 제1 타입의 신호 또는 제2 타입의 신호 중 제1 타입 신호를 제1 버퍼러 출력하는 제1 입력 인터페이스와, 제1 타입의 신호 또는 제2 타입의 신호를, 제2 내지 제4 버퍼에 각각 출력하는 제2 입력 인터페이스 내지 제4 입력 인터페이스를 포함하고, 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼 중 2개의 버퍼만 동작하고, 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼 중 3개의 버퍼만 동작한다.
한편, 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼 중 제1 버퍼와 제3 버퍼가 동작하고, 제2 버퍼와 제4 버퍼는 동작하지 않으며, 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼 중 제2 버퍼 내지 제4 버퍼가 동작하고, 제1 버퍼는 동작하지 않는다.
한편, 제1 버퍼와 제3 버퍼는, 제1 타입의 신호를 출력하며, 제2 버퍼 내지 제4 버퍼는, 제2 타입의 신호를 출력할 수 있다.
본 발명의 일 실시예에 따른 신호 수신 장치, 및 이를 구비하는 전자 기기는, 제1 타입의 신호 또는 제2 타입의 신호 중 제1 타입 신호를 출력하는 제1 입력 인터페이스와, 제1 타입의 신호 또는 제2 타입의 신호를 출력하는 제2 입력 인터페이스 내지 제4 입력 인터페이스와, 제1 입력 인터페이스와 제2 입력 인터페이스에 전기적으로 연결되는 제1 버퍼와, 제2 입력 인터페이스와 제3 입력 인터페이스에 전기적으로 연결되는 제2 버퍼와, 제3 입력 인터페이스와 제4 입력 인터페이스에 전기적으로 연결되는 제3 버퍼와, 제4 입력 인터페이스와 제2 입력 인터페이스에 전기적으로 연결되는 제4 버퍼를 구비한다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다. 특히, 별도의 스위칭 소자 없이 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제1 입력 인터페이스 내지 제4 입력 인터페이스의 출력단에, 각각 하나의 배선이 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제1 버퍼 내지 제4 버퍼는, 각각 제1 입력단과 제2 입력단을 구비하며, 제1 입력단과 제2 입력단에 각각 하나의 배선이 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제2 입력 인터페이스와 제2 버퍼 사이의 제1 노드는, 제1 입력 인터페이스에 전기적으로 접속되고, 제2 입력 인터페이스와 제2 버퍼 사이의 제2 노드는, 제4 입력 인터페이스에 전기적으로 접속되고, 제3 입력 인터페이스와 제3 버퍼 사이의 제3 노드는, 제2 입력 인터페이스에 전기적으로 접속되고, 제4 입력 인터페이스와 제4 버퍼 사이의 제4 노드는, 제3 입력 인터페이스에 전기적으로 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 제1 내지 제4 입력 인터페이스는 제1 타입의 신호를 출력하고, 제1 내지 제4 버퍼 중 제1 버퍼와 제3 버퍼가 동작하고, 제2 버퍼와 제4 버퍼는 동작하지 않는다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 제2 내지 제4 입력 인터페이스는 제2 타입의 신호를 출력하며, 제1 내지 제4 버퍼 중 제2 버퍼 내지 제4 버퍼가 동작하고, 제1 버퍼는 동작하지 않는다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 본 발명의 일 실시예에 따른 신호 수신 장치, 및 이를 구비하는 전자 기기는, 제1 내지 제4 입력 인터페이스와, 제1 버퍼 내지 제4 버퍼를 포함하는 인터페이스 모듈을 복수 개를 포함할 수 있다. 이에 따라, 확장성이 뛰어난 인터페이스 모듈을 구비하는 신호 처리 장치를 구현할 수 있게 된다.
한편, 제1 버퍼 내지 제3 버퍼의 각각의 제1 입력단과 제2 입력단 사이에, 2개의 저항 소자와 2개의 스위칭 소자가 대칭으로 접속되며, 제4 버퍼의 제1 입력단에, 1개의 저항 소자와 1개의 스위칭 소자가 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제1 버퍼 내지 제4 버퍼의 각각의 제1 입력단과 제2 입력단 사이의 노드와 접지단 사이에, 커패시터가 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제1 버퍼 내지 제4 버퍼의 각각의 제1 입력단과 제2 입력단 사이에, 2개의 저항 소자와 2개의 스위칭 소자가 대칭으로 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제1 버퍼 내지 제4 버퍼의 각각의 제1 입력단과 제2 입력단 사이의 노드와 접지단 사이에, 커패시터가 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 본 발명의 다른 실시예에 따른 신호 수신 장치, 및 이를 구비하는 전자 기기는, 제1 입력단과 제2 입력단을 각각 구비하는 제1 내지 제4 버퍼와, 제1 타입의 신호 또는 제2 타입의 신호 중 제1 타입 신호를 제1 버퍼러 출력하는 제1 입력 인터페이스와, 제1 타입의 신호 또는 제2 타입의 신호를, 제2 내지 제4 버퍼에 각각 출력하는 제2 입력 인터페이스 내지 제4 입력 인터페이스를 포함하고, 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼 중 2개의 버퍼만 동작하고, 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼 중 3개의 버퍼만 동작한다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다. 특히, 별도의 스위칭 소자 없이 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼 중 제1 버퍼와 제3 버퍼가 동작하고, 제2 버퍼와 제4 버퍼는 동작하지 않으며, 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼 중 제2 버퍼 내지 제4 버퍼가 동작하고, 제1 버퍼는 동작하지 않는다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제1 버퍼와 제3 버퍼는, 제1 타입의 신호를 출력하며, 제2 버퍼 내지 제4 버퍼는, 제2 타입의 신호를 출력할 수 있다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
도 1a은 본 발명의 일 실시예에 따른 전자 기기의 일예인 이동 단말기를 전면에서 바라본 사시도이다.
도 1b는 도 1a에 도시한 이동 단말기의 후면 사시도이다.
도 2는 도 1a 또는 도 1b의 이동 단말기의 블럭도이다.
도 3은 도 2의 프로세서와 카메라를 도시한 도면이다.
도 4 내지 도 5는 본 발명과 관련한 신호 수신 장치를 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 신호 수신 장치의 회로도의 일예이다.
도 7a 내지 도 8b는 도 6의 설명에 참조되는 도면이다.
도 9는 본 발명의 다른 실시예에 따른 신호 수신 장치의 회로도의 일예이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 단순히 본 명세서 작성의 용이함만이 고려되어 부여되는 것으로서, 그 자체로 특별히 중요한 의미 또는 역할을 부여하는 것은 아니다. 따라서, 상기 "모듈" 및 "부"는 서로 혼용되어 사용될 수도 있다.
도 1a은 본 발명의 일 실시예에 따른 전자 기기의 일예인 이동 단말기를 전면에서 바라본 사시도이고, 도 1b는 도 1a에 도시한 이동 단말기의 후면 사시도이다.
도 1a을 참조하면, 이동 단말기(100)의 외관을 이루는 케이스는, 프론트 케이스(100-1)와 리어 케이스(100-2)에 의해 형성된다. 프론트 케이스(100-1)와 리어 케이스(100-2)에 의해 형성된 공간에는 각종 전자부품들이 내장될 수 있다.
구체적으로 프론트 케이스(100-1)에는 디스플레이(180), 제1 음향출력모듈(153a), 제1 카메라 장치(195a), 제2 카메라 장치(195o), 및 제1 내지 제3 사용자 입력부(130a, 130b, 130c)가 배치될 수 있다. 그리고, 리어 케이스(100-2)의 측면에는 제4 사용자 입력부(130d), 제5 사용자 입력부(130e), 및 제1 내지 제3 마이크(123a, 123b, 123c)가 배치될 수 있다.
디스플레이(180)는 터치패드가 레이어 구조로 중첩됨으로써, 디스플레이(180)가 터치스크린으로 동작할 수 있다.
제1 음향출력 모듈(153a)은 리시버 또는 스피커의 형태로 구현될 수 있다. 제1 카메라 장치(195a)는 사용자 등에 대한 이미지 또는 동영상을 촬영하기에 적절한 형태로 구현될 수 있다. 그리고, 마이크(123)는 사용자의 음성, 기타 소리 등을 입력받기 적절한 형태로 구현될 수 있다.
제1 내지 제5 사용자 입력부(130a, 130b, 130c, 130d, 130e)와 후술하는 제6 및 제7 사용자 입력부(130f, 130g)는 사용자 입력부(130)라 통칭할 수 있다.
제1 내지 제2 마이크(123a, 123b)는, 리어 케이스(100-2)의 상측, 즉, 이동 단말기(100)의 상측에, 오디오 신호 수집을 위해 배치되며, 제3 마이크(123c)는, 리어 케이스(100-2)의 하측, 즉, 이동 단말기(100)의 하측에, 오디오 신호 수집을 위해 배치될 수 있다.
도 1b를 참조하면, 리어 케이스(100-2)의 후면에는 제3 카메라 장치(195b), 제4 카메라 장치(195c), 및 제4 마이크(미도시)가 추가로 장착될 수 있으며, 리어 케이스(100-2)의 측면에는 제6 및 제7 사용자 입력부(130f, 130g)와, 인터페이스부(175)가 배치될 수 있다.
제3 카메라 장치(195b)는 제1 카메라 장치(195a)와 실질적으로 반대되는 촬영 방향을 가지며, 제1 카메라 장치(195a)와 서로 다른 화소를 가질 수 있다. 제3 카메라 장치(195b)에 인접하게는 플래쉬(미도시)와 거울(미도시)이 추가로 배치될 수도 있다. 또한, 제3 카메라 장치(195b) 인접하게 다른 카메라 장치를 더 설치하여 3차원 입체 영상의 촬영을 위해 사용할 수도 있다.
리어 케이스(100-2)에는 제2 음향출력 모듈(미도시)가 추가로 배치될 수도 있다. 제2 음향출력 모듈은 제1 음향출력 모듈(153a)와 함께 스테레오 기능을 구현할 수 있으며, 스피커폰 모드로 통화를 위해 사용될 수도 있다.
리어 케이스(100-2) 측에는 이동 단말기(100)에 전원을 공급하기 위한 전원공급부(190)가 장착될 수 있다. 전원공급부(190)는, 예를 들어 충전 가능한 배터리로서, 충전 등을 위하여 리어 케이스(100-2)에 착탈 가능하게 결합될 수 있다.
제4 마이크(123d)는, 리어 케이스(100-2)의 전면, 즉, 이동 단말기(100)의 뒷면에, 오디오 신호 수집을 위해 배치될 수 있다.
도 2는 도 1a 또는 도 1b의 이동 단말기의 블럭도이다.
도 2를 참조하면, 이동 단말기(100)는 무선 통신부(110), A/V(Audio/Video) 입력부(120), 사용자 입력부(130), 센싱부(140), 출력부(150), 메모리(160), 인터페이스부(175), 프로세서(170), 및 전원 공급부(190)를 포함할 수 있다. 이와 같은 구성요소들은 실제 응용에서 구현될 때 필요에 따라 2 이상의 구성요소가 하나의 구성요소로 합쳐지거나, 혹은 하나의 구성요소가 2 이상의 구성요소로 세분되어 구성될 수 있다.
무선 통신부(110)는 방송수신 모듈(111), 이동통신 모듈(113), 무선 인터넷 모듈(115), 근거리 통신 모듈(117), 및 GPS 모듈(119) 등을 포함할 수 있다.
방송수신 모듈(111)은 방송 채널을 통하여 외부의 방송관리 서버로부터 방송 신호 및 방송관련 정보 중 적어도 하나를 수신할 수 있다. 방송수신 모듈(111)을 통해 수신된 방송 신호 및/또는 방송 관련 정보는 메모리(160)에 저장될 수 있다.
이동통신 모듈(113)은, 이동 통신망 상에서 기지국, 외부의 단말, 서버 중 적어도 하나와 무선 신호를 송수신할 수 있다. 여기서, 무선 신호는, 음성 호 신호, 화상 통화 호 신호, 또는 문자/멀티미디어 메시지 송수신에 따른 다양한 형태의 데이터를 포함할 수 있다.
무선 인터넷 모듈(115)은 무선 인터넷 접속을 위한 모듈을 말하는 것으로, 무선 인터넷 모듈(115)은 이동 단말기(100)에 내장되거나 외장될 수 있다.
근거리 통신 모듈(117)은 근거리 통신을 위한 모듈을 말한다. 근거리 통신 기술로 블루투스(Bluetooth), RFID(Radio Frequency Identification), 적외선 통신(IrDA, infrared Data Association), UWB(Ultra Wideband), 지그비(ZigBee), NFC(Near Field Communication) 등이 이용될 수 있다.
GPS(Global Position System) 모듈(119)은 복수 개의 GPS 인공위성으로부터 위치 정보를 수신한다.
A/V(Audio/Video) 입력부(120)는 오디오 신호 또는 비디오 신호 입력을 위한 것으로, 이에는 카메라 장치(195)와 마이크(123) 등이 포함될 수 있다.
카메라 장치(195)는 화상 통화모드 또는 촬영 모드에서 이미지 센서에 의해 얻어지는 정지영상 또는 동영상 등의 화상 프레임을 처리할 수 있다. 그리고, 처리된 화상 프레임은 디스플레이(180)에 표시될 수 있다.
카메라 장치(195)에서 처리된 화상 프레임은 메모리(160)에 저장되거나 무선 통신부(110)를 통하여 외부로 전송될 수 있다. 카메라 장치(195)는 전자 기기의 구성 태양에 따라 2개 이상이 구비될 수도 있다.
마이크(123)는, 디스플레이 오프 모드, 예를 들어, 통화모드, 녹음모드, 또는 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 오디오 신호를 입력받아 전기적인 음성 데이터로 처리할 수 있다.
한편, 마이크(123)는, 서로 다른 위치에, 복수개로서 배치될 수 있다. 각 마이크에서 수신되는 오디오 신호는 프로세서(170) 등에서 오디오 신호 처리될 수 있다.
사용자 입력부(130)는 사용자가 전자 기기의 동작 제어를 위하여 입력하는 키 입력 데이터를 발생시킨다. 사용자 입력부(130)는 사용자의 누름 또는 터치 조작에 의해 명령 또는 정보를 입력받을 수 있는 키 패드(key pad), 돔 스위치(dome switch), 터치 패드(정압/정전) 등으로 구성될 수 있다. 특히, 터치 패드가 후술하는 디스플레이(180)와 상호 레이어 구조를 이룰 경우, 이를 터치스크린(touch screen)이라 부를 수 있다.
센싱부(140)는 이동 단말기(100)의 개폐 상태, 이동 단말기(100)의 위치, 사용자 접촉 유무 등과 같이 이동 단말기(100)의 현 상태를 감지하여 이동 단말기(100)의 동작을 제어하기 위한 센싱 신호를 발생시킬 수 있다.
센싱부(140)는 근접센서(141), 압력센서(143), 및 모션 센서(145), 터치 센서(146) 등을 포함할 수 있다.
근접센서(141)는 이동 단말기(100)로 접근하는 물체나, 이동 단말기(100)의 근방에 존재하는 물체의 유무 등을 기계적 접촉이 없이 검출할 수 있다. 특히, 근접센서(141)는, 교류자계의 변화나 정자계의 변화를 이용하거나, 혹은 정전용량의 변화율 등을 이용하여 근접물체를 검출할 수 있다.
압력센서(143)는 이동 단말기(100)에 압력이 가해지는지 여부와, 그 압력의 크기 등을 검출할 수 있다.
모션 센서(145)는 가속도 센서, 자이로 센서 등을 이용하여 이동 단말기(100)의 위치나 움직임 등을 감지할 수 있다.
터치 센서(146)는, 사용자의 손가락에 의한 터치 입력 또는 특정 펜에 의한 터치 입력을 감지할 수 있다. 예를 들어, 디스플레이(180) 상에 터치 스크린 패널이 배치되는 경우, 터치 스크린 패널은, 터치 입력의 위치 정보, 세기 정보 등을 감지하기 위한 터치 센서(146)를 구비할 수 있다. 터치 센서(146)에서 감지된 센싱 신호는, 프로세서(170)로 전달될 수 있다.
출력부(150)는 오디오 신호 또는 비디오 신호 또는 알람(alarm) 신호의 출력을 위한 것이다. 출력부(150)에는 디스플레이(180), 음향출력 모듈(153), 알람부(155), 및 햅틱 모듈(157) 등이 포함될 수 있다.
디스플레이(180)는 이동 단말기(100)에서 처리되는 정보를 표시 출력한다. 예를 들어 이동 단말기(100)가 통화 모드인 경우 통화와 관련된 UI(User Interface) 또는 GUI(Graphic User Interface)를 표시한다. 그리고 이동 단말기(100)가 화상 통화 모드 또는 촬영 모드인 경우, 촬영되거나 수신된 영상을 각각 혹은 동시에 표시할 수 있으며, UI, GUI를 표시한다.
한편, 전술한 바와 같이, 디스플레이(180)와 터치패드가 상호 레이어 구조를 이루어 터치스크린으로 구성되는 경우, 디스플레이(180)는 출력 장치 이외에 사용자의 터치에 의한 정보의 입력이 가능한 입력 장치로도 사용될 수 있다.
음향출력 모듈(153)은 호 신호 수신, 통화 모드 또는 녹음 모드, 음성인식 모드, 방송수신 모드 등에서 무선 통신부(110)로부터 수신되거나 메모리(160)에 저장된 오디오 데이터를 출력할 수 있다. 또한, 음향출력 모듈(153)은 이동 단말기(100)에서 수행되는 기능, 예를 들어, 호 신호 수신음, 메시지 수신음 등과 관련된 오디오 신호를 출력한다. 이러한 음향출력 모듈(153)에는 스피커(speaker), 버저(Buzzer) 등이 포함될 수 있다.
알람부(155)는 이동 단말기(100)의 이벤트 발생을 알리기 위한 신호를 출력한다. 알람부(155)는 오디오 신호나 비디오 신호 이외에 다른 형태로 이벤트 발생을 알리기 위한 신호를 출력한다. 예를 들면, 진동 형태로 신호를 출력할 수 있다.
햅틱 모듈(haptic module)(157)은 사용자가 느낄 수 있는 다양한 촉각 효과를 발생시킨다. 햅틱 모듈(157)이 발생시키는 촉각 효과의 대표적인 예로는 진동 효과가 있다. 햅틱 모듈(157)이 촉각 효과로 진동을 발생시키는 경우, 햅택 모듈(157)이 발생하는 진동의 세기와 패턴 등은 변환가능하며, 서로 다른 진동을 합성하여 출력하거나 순차적으로 출력할 수도 있다.
메모리(160)는 프로세서(170)의 처리 및 제어를 위한 프로그램이 저장될 수도 있고, 입력되거나 출력되는 데이터들(예를 들어, 폰북, 메시지, 정지영상, 동영상 등)의 임시 저장을 위한 기능을 수행할 수도 있다.
인터페이스부(175)는 이동 단말기(100)에 연결되는 모든 외부기기와의 인터페이스 역할을 수행한다. 인터페이스부(175)는 외부 기기로부터 데이터를 전송받거나 전원을 공급받아 이동 단말기(100) 내부의 각 구성 요소에 전달할 수 있고, 이동 단말기(100) 내부의 데이터가 외부 기기로 전송되도록 할 수 있다.
프로세서(170)는 통상적으로 상기 각부의 동작을 제어하여 이동 단말기(100)의 전반적인 동작을 제어한다. 예를 들어 음성 통화, 데이터 통신, 화상 통화 등을 위한 관련된 제어 및 처리를 수행할 수 있다. 또한, 프로세서(170)는 멀티 미디어 재생을 위한 멀티미디어 재생 모듈(181)을 구비할 수도 있다. 멀티미디어 재생 모듈(181)은 프로세서(170) 내에 하드웨어로 구성될 수도 있고, 프로세서(170)와 별도로 소프트웨어로 구성될 수도 있다. 한편, 프로세서(170)는, 애플리케이션 구동을 위한 애플리케이션 프로세서(미도시)를 구비할 수 있다. 또는 애플리케이션 프로세서(미도시)는 프로세서(170)와 별도로 마련되는 것도 가능하다.
그리고, 전원 공급부(190)는 프로세서(170)의 제어에 의해 외부의 전원, 내부의 전원을 인가받아 각 구성요소들의 동작에 필요한 전원을 공급할 수 있다.
도 3은 도 2의 프로세서와 카메라를 도시한 도면이다.
도면을 참조하면, 프로세서(170)와 카메라(195) 사이에는 데이터가 교환될 수 있다.
특히, 카메라(195)로부터의 화상 신호가, 프로세서(170)로 전송될 수 있다.
이러한 내부 장치 간의 신호 전송, 신호 수신을 위해, MIPI(Mobile Industry Processor Interface) 통신이 사용될 수 있다.
따라서, 프로세서(170)는, MIPI 통신을 위한 신호 수신 장치(200)를 구비하는 것이 바람직하다.
한편, MIPI 통신시, C-PHY 또는 D-PHY 타입이 혼용되어 사용될 수 있으며, C-PHY 또는 D-PHY 타입이 혼용되어 사용되는 경우, 장치 간의 신호 전송 및 신호 수신시에, 2개의 규격이 모두 적용될 수 있는 인터페이스 회로를 구비하는 신호 수신 장치(200)가 사용되는 것이 바람직하다.
도 4 내지 도 5는 본 발명과 관련한 신호 수신 장치를 도시한 도면이다.
먼저, 도 4는 본 발명과 관련한 신호 수신 장치의 일예를 예시한다.
도면을 참조하면, 신호 수신 장치(200X)는, C-PHY 또는 D-PHY 타입의 신호 수신 및 처리를 위해, 제1 입력 인터페이스 내지 제4 입력 인터페이스(IOax~IOdx)와, 제1 내지 제4 버퍼(HRax~HRdx)와, 복수의 스위칭 소자들을 구비한다.
특히, 각 입력 인터페이스와 버퍼 사이에, 각각 4개의 스위칭 소자들이 사용된다.
제1 입력 인터페이스 내지 제4 입력 인터페이스(IOax~IOdx)의 출력단에는, 각각 제1 타입의 신호인 D-PHY 신호를 출력하는 배선들(DLax~DLdx)과, 제2 타입의 신호인 C-PHY 신호를 출력하는 배선들(CLax~CLdx)이 접속된다.
즉, 제1 입력 인터페이스 내지 제4 입력 인터페이스(IOax~IOdx)의 출력단에는, 각각 2개의 배선이 접속된다.
그리고, 제1 버퍼(HEax)의 입력단에는, 2개의 제1 타입 배선(DLa,DLb2), 2개의 제2 타입 배선(CLa,CLb2)이 접속되고, 제2 버퍼(HEbx)의 입력단에는, 2개의 제1 타입 배선(DLb,DLc2), 2개의 제2 타입 배선(CLb,CLc2)이 접속되고, 제3 버퍼(HEcx)의 입력단에는, 2개의 제1 타입 배선(DLc,DLd2), 2개의 제2 타입 배선(CLc,CLd2)이 접속되고, 제4 버퍼(HEdx)의 입력단에는, 2개의 제1 타입 배선(DLd,DLe2), 2개의 제2 타입 배선(CLd,CLe2)이 접속된다.
한편, C-PHY 타입(제2 타입)의 신호가 입력되어, C-PHY 모드(제2 타입 모드)로 동작하는 경우, 3개의 레인(lane)이 필요하며, D-PHY 타입(제1 타입)의 신호가 입력되어, D-PHY 모드(제1 타입 모드)로 동작하는 경우, 2개의 레인(lane)이 필요하다.
이에 따라, 도 4의 신호 수신 장치(200X)는, C-PHY 모드 동작시, 제1 내지 제3 버퍼(HRax~HRcx)가 동작하여야 한다. 이때, 제4 버퍼(HRdx)도 동작 가능하나, 이는 제5 입력 인터페이스(미도시)와의 연계 동작을 위해, 동작한다.
이를 위해, 도면에서의 16개의 스위칭 소자 중 일부만 동작하여야 한다.
한편, D-PHY 모드 동작시, 제1 버퍼(HRax), 제3 버퍼(~HRcx)가 동작하여야 한다. 이를 위해, 도면에서의 16개의 스위칭 소자 중 일부만 동작하여야 한다.
도 4에 따르면, 제1 입력 인터페이스 내지 제4 입력 인터페이스(IOax~IOdx)와, 제1 내지 제4 버퍼(HRax~HRdx) 사이에, 별도의 복수의 스위칭 소자들을 구비하므로, 상당히 복잡한 배선 구조가 되어야 한다.
또한, 제1 입력 인터페이스 내지 제4 입력 인터페이스(IOax~IOdx)의 출력단에 각각 2개의 배선이 접속되어야 하는 등 회로가 복잡해진다.
도 5는, 도 4의 제1 입력 인터페이스 내지 제4 입력 인터페이스(IOax~IOdx)와, 제1 내지 제4 버퍼(HRax~HRdx), 복수의 스위칭 소자들을 인터페이스 모듈(MDUax~MDUcx)이 복수 개 구비되는 신호 수신 장치(200TX)를 예시한다.
도 4의 설명에서와 같이, 신호 수신 장치(200TX)는, 별도의 복수의 스위칭 소자들을 구비하므로, 상당히 복잡한 배선 구조가 되어야 한다.
이에 본 발명에서는, 도 4 및 도 5의 문제를 해결하기 위해, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있는 신호 수신 장치를 제안한다. 특히, 별도의 스위칭 소자 없이 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있는 신호 수신 장치를 제안한다. 이에 대해서는 도 6 이하를 참조하여 기술한다.
도 6은 본 발명의 일 실시예에 따른 신호 수신 장치의 회로도의 일예이고, 도 7a 내지 도 8b는 도 6의 설명에 참조되는 도면이다.
먼저, 도 6을 참조하면, 본 발명의 일 실시예에 따른 신호 수신 장치(200b)는, 제1 타입의 신호 또는 제2 타입의 신호 중 제1 타입 신호를 출력하는 제1 입력 인터페이스(IOa)와, 제1 타입의 신호 또는 제2 타입의 신호를 출력하는 제2 입력 인터페이스(IOb) 내지 제4 입력 인터페이스(IOd)와, 제1 입력 인퍼페이스(IOa)와 제2 입력 인터페이스(IOb)에 전기적으로 연결되는 제1 버퍼(HRa)와, 제2 입력 인퍼페이스(IOb)와 제3 입력 인터페이스(IOc)에 전기적으로 연결되는 제2 버퍼(HRb)와, 제3 입력 인퍼페이스(IOc)와 제4 입력 인터페이스(IOd)에 전기적으로 연결되는 제3 버퍼(HRc)와, 제4 입력 인퍼페이스(IOd)와 제2 입력 인터페이스(IOb)에 전기적으로 연결되는 제4 버퍼(HRd)를 구비한다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제1 입력 인터페이스 내지 제4 입력 인터페이스(IOa~IOd)의 출력단에, 각각 하나의 배선(La~Ld)이 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다. 특히, 별도의 스위칭 소자 없이 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제1 버퍼 내지 제4 버퍼(HRa~HRd)는, 각각 제1 입력단(+ 단)과 제2 입력단(- 단)을 구비하며, 제1 입력단(+ 단)과 제2 입력단(- 단)에 각각 하나의 배선((La,Lb),(Lb,Lc2),(Lc,Ld2),(Ld,Ld2))이 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제2 입력 인퍼페이스(IOb)와 제2 버퍼(HRb) 사이의 제1 노드(nb1)는, 제1 입력 인터페이스(IOa)에 전기적으로 접속되고, 제2 입력 인퍼페이스(IOb)와 제2 버퍼(HRb) 사이의 제2 노드(nb2)는, 제4 입력 인터페이스(IOd)에 전기적으로 접속되고, 제3 입력 인퍼페이스(IOc)와 제3 버퍼(HRc) 사이의 제3 노드(nc1)는, 제2 입력 인터페이스(IOb)에 전기적으로 접속되고, 제4 입력 인퍼페이스(IOd)와 제4 버퍼(HRd) 사이의 제4 노드(nd1)는, 제3 입력 인터페이스(IOc)에 전기적으로 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 제1 내지 제4 입력 인터페이스(IOa~IOd)는 제1 타입의 신호를 출력하고, 제1 내지 제4 버퍼(HRa~HRd) 중 제1 버퍼(HRa)와 제3 버퍼(HRc)가 동작하고, 제2 버퍼(HRb)와 제4 버퍼(HRd)는 동작하지 않는다.
한편, 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 제2 내지 제4 입력 인터페이스(IOb~IOd)는 제2 타입의 신호를 출력하며, 제1 내지 제4 버퍼(HRa~HRd) 중 제2 버퍼 내지 제4 버퍼(HRb~HRd)가 동작하고, 제1 버퍼(HRa)는 동작하지 않는다.
여기서, 제1 타입의 신호는, D-PHY 신호이며, 제2 타입의 신호는, C-PHY 신호일 수 있다.
상술한 바와 같이, 제1 타입(D-PHY)의 신호에 의해, 제1 타입 모드(D-PHY 모드)로 동작하는 경우, 2개의 레인(lane)이 필요하며, 제2 타입(C-PHY)의 신호가 입력되어, 제2 타입 모드(C-PHY 모드)로 동작하는 경우, 3개의 레인(lane)이 필요하다.
따라서, 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼(HRa~HRd) 중 2개의 버퍼만 동작하고, 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼(HRa~HRd) 중 3개의 버퍼만 동작하는 것이 바람직하다.
한편, 제1 입력 인터페이스 내지 제4 입력 인터페이스(IOa~IOd)의 출력단에, 각각 하나의 배선(La~Ld)이 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다. 특히, 별도의 스위칭 소자 없이 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제1 버퍼 내지 제4 버퍼(HRa~HRd)는, 각각 제1 입력단(+ 단)과 제2 입력단(- 단)을 구비하며, 제1 입력단(+ 단)과 제2 입력단(- 단)에 각각 하나의 배선이 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제2 입력 인퍼페이스(IOb)와 제2 버퍼(HRb) 사이의 제1 노드(nb1)는, 제1 입력 인터페이스(IOa)에 전기적으로 접속되고, 제2 입력 인퍼페이스(IOb)와 제2 버퍼(HRb) 사이의 제2 노드(nb2)는, 제4 입력 인터페이스(IOd)에 전기적으로 접속되고, 제3 입력 인퍼페이스(IOc)와 제3 버퍼(HRc) 사이의 제3 노드(nc1)는, 제2 입력 인터페이스(IOb)에 전기적으로 접속되고, 제4 입력 인퍼페이스(IOd)와 제4 버퍼(HRd) 사이의 제4 노드(nd1)는, 제3 입력 인터페이스(IOc)에 전기적으로 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
도 7a는 본 발명의 일 실시예에 따른 신호 수신 장치(200b)의 회로도의 다른 예를 예시한다.
도면을 참조하면, 도 7의 신호 수신 장치(200b)는 도 6의 신호 수신 장치(200b)와 유사하나, 제1 버퍼(HRa) 내지 제3 버퍼(HRc)의 각각의 제1 입력단(+ 단)과 제2 입력단(- 단) 사이에, 2개의 저항 소자와 2개의 스위칭 소자가 대칭으로 접속되며, 제4 버퍼(HRd)의 제1 입력단(+ 단)에, 1개의 저항 소자와 1개의 스위칭 소자가 접속되는 것에 그 차이가 있다.
또한, 제1 버퍼 내지 제4 버퍼(HRa~HRd)의 각각의 제1 입력단(+ 단)과 제2 입력단(- 단) 사이의 노드와 접지단 사이에, 커패시터가 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
도면에서는, 제1 버퍼(HRa)의 제1 입력단(+ 단)과 제2 입력단(- 단) 사이에, 저항 소자(Ra1), 스위칭 소자(Sa1), 스위칭 소자(Sa2), 저항 소자(Ra2)가, 접속되며, 스위칭 소자(Sa1)와 스위칭 소자(Sa2) 사이의 노드(nma)와 접지단 사이에 커패시터(Ca)가 접속되는 것을 예시한다
또한, 도면에서는, 제2 버퍼(HRb)의 제1 입력단(+ 단)과 제2 입력단(- 단) 사이에, 저항 소자(Rb1), 스위칭 소자(Sb1), 스위칭 소자(Sb2), 저항 소자(Rb2)가, 접속되며, 스위칭 소자(Sb1)와 스위칭 소자(Sb2) 사이의 노드(nmb)와 접지단 사이에 커패시터(Cb)가 접속되는 것을 예시한다.
또한, 도면에서는, 제3 버퍼(HRc)의 제1 입력단(+ 단)과 제2 입력단(- 단) 사이에, 저항 소자(Rc1), 스위칭 소자(Sc1), 스위칭 소자(Sc2), 저항 소자(Rc2)가, 접속되며, 스위칭 소자(Sc1)와 스위칭 소자(Sc2) 사이의 노드(nmc)와 접지단 사이에 커패시터(Cc)가 접속되는 것을 예시한다.
또한, 도면에서는, 제4 버퍼(HRd)의 제1 입력단(+ 단)과 노드(nmd) 사이에, 저항 소자(Rd1), 스위칭 소자(Sd1)가, 접속되며, 노드(nmd)와 접지단 사이에 커패시터(dd)가 접속되는 것을 예시한다.
이러한, 저항 소자와 스위칭 소자는, 터미네이션 저항 소자와 터미네이션 스위칭 소자로서, 신호 반사, 회로 손실, 발열, 또는 전압 불평 등을 저감할 수 있게 된다.
도 7b는 본 발명의 다른 실시예에 따른 신호 수신 장치(200T)를 예시한다.
도면을 참조하면, 도 7a의 제1 입력단(+ 단)과 제2 입력단(- 단)을 각각 구비하는 제1 내지 제4 버퍼(HRa~HRd)와, 제1 입력 인터페이스 내지 제4 입력 인터페이스(IOa~IOd)를 구비할 수 있다.
특히, 본 발명의 다른 실시예에 따른 신호 수신 장치(200T)는, 제1 내지 제4 입력 인터페이스(IOa~IOd)와, 제1 버퍼 내지 제4 버퍼(HRa~HRd)를 포함하는 인터페이스 모듈(MDUa~MDUc)을 복수 개 포함할 수 있다.
도면에서는 3개의 인터페이스 모듈을 예시하나, 이에 한정되지 않으며, 본 발명의 다른 실시예에 따른 신호 수신 장치(200T)는, 복수의 인터페이스 모듈을 구비할 수 있다. 이에 따라, 확장성이 뛰어난 인터페이스 모듈(MDUa~MDUc)을 구비하는 신호 처리 장치를 구현할 수 있게 된다.
도 8a는 도 7a의 신호 수신 장치(200b)가 제1 타입 모드로 동작하는 것을 예시한다.
도면을 참조하면, 신호 수신 장치(200b)에 제1 타입의 신호가 입력되어, 신호 수신 장치(200b)가, 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 도 8a와 같이, 제1 내지 제4 입력 인터페이스(IOa~IOd)는 제1 타입의 신호를 출력하고, 제1 내지 제4 버퍼(HRa~HRd) 중 제1 버퍼(HRa)와 제3 버퍼(HRc)가 동작하고, 제2 버퍼(HRb)와 제4 버퍼(HRd)는 동작하지 않는다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
도 8b는 도 7a의 신호 수신 장치(200b)가 제2 타입 모드로 동작하는 것을 예시한다.
도면을 참조하면, 신호 수신 장치(200b)에 제2 타입의 신호가 입력되어, 신호 수신 장치(200b)가, 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 도 8b와 같이, 제2 내지 제4 입력 인터페이스(IOb~IOd)는 제2 타입의 신호를 출력하며, 제1 내지 제4 버퍼(HRa~HRd) 중 제2 버퍼 내지 제4 버퍼(HRb~HRd)가 동작하고, 제1 버퍼(HRa)는 동작하지 않는다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 도 8a와 도 8b를 종합하면, 본 발명의 다른 실시예에 따른 신호 수신 장치(200b)는, 제1 입력단(+ 단)과 제2 입력단(- 단)을 각각 구비하는 제1 내지 제4 버퍼(HRa~HRd)와, 제1 타입의 신호 또는 제2 타입의 신호 중 제1 타입 신호를 제1 버퍼(HRa)러 출력하는 제1 입력 인터페이스(IOa)와, 제1 타입의 신호 또는 제2 타입의 신호를, 제2 내지 제4 버퍼(HRd)에 각각 출력하는 제2 입력 인터페이스(IOb) 내지 제4 입력 인터페이스(IOd)를 포함하고, 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼(HRa~HRd) 중 2개의 버퍼만 동작하고, 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼(HRa~HRd) 중 3개의 버퍼만 동작한다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다. 특히, 별도의 스위칭 소자 없이 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
예를 들어, 도 8a와 같이, 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼(HRa~HRd) 중 제1 버퍼(HRa)와 제3 버퍼(HRc)가 동작하고, 제2 버퍼(HRb)와 제4 버퍼(HRd)는 동작하지 않으며, 도 8b와 같이, 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 제1 내지 제4 버퍼(HRa~HRd) 중 제2 버퍼 내지 제4 버퍼(HRb~HRd)가 동작하고, 제1 버퍼(HRa)는 동작하지 않는다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 제1 버퍼(HRa)와 제3 버퍼(HRc)는, 제1 타입의 신호를 출력하며, 제2 버퍼 내지 제4 버퍼(HRb~HRd)는, 제2 타입의 신호를 출력할 수 있다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
도 9는 본 발명의 다른 실시예에 따른 신호 수신 장치의 회로도의 일예이다.
도면을 참조하면, 도 9의 신호 수신 장치(200c)는, 도 7a와 유사하게, 제1 내지 제4 입력 인터페이스(IOa~IOd)와, 제1 버퍼 내지 제4 버퍼(HRa~HRd)를 포함한다.
그리고, 도 9의 신호 수신 장치(200c)에서는, 제1 버퍼 내지 제4 버퍼(HRa~HRd)의 각각의 제1 입력단(+ 단)과 제2 입력단(- 단) 사이에, 2개의 저항 소자와 2개의 스위칭 소자가 대칭으로 접속된다.
특히, 도 7a와 비교하여, 제4 버퍼(HRa)의 제1 입력단(+ 단)과 제2 입력단(- 단) 사이에, 2개의 저항 소자와 2개의 스위칭 소자가 대칭으로 접속되는 것에 그 차이가 있다.
또한, 제1 버퍼 내지 제4 버퍼(HRa~HRd)의 각각의 제1 입력단(+ 단)과 제2 입력단(- 단) 사이의 노드와 접지단 사이에, 커패시터가 접속된다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
도면에서는, 제1 버퍼(HRa)의 제1 입력단(+ 단)과 제2 입력단(- 단) 사이에, 저항 소자(Ra1), 스위칭 소자(Sa1), 스위칭 소자(Sa2), 저항 소자(Ra2)가, 접속되며, 스위칭 소자(Sa1)와 스위칭 소자(Sa2) 사이의 노드(nma)와 접지단 사이에 커패시터(Ca)가 접속되는 것을 예시한다
또한, 도면에서는, 제2 버퍼(HRb)의 제1 입력단(+ 단)과 제2 입력단(- 단) 사이에, 저항 소자(Rb1), 스위칭 소자(Sb1), 스위칭 소자(Sb2), 저항 소자(Rb2)가, 접속되며, 스위칭 소자(Sb1)와 스위칭 소자(Sb2) 사이의 노드(nmb)와 접지단 사이에 커패시터(Cb)가 접속되는 것을 예시한다.
또한, 도면에서는, 제3 버퍼(HRc)의 제1 입력단(+ 단)과 제2 입력단(- 단) 사이에, 저항 소자(Rc1), 스위칭 소자(Sc1), 스위칭 소자(Sc2), 저항 소자(Rc2)가, 접속되며, 스위칭 소자(Sc1)와 스위칭 소자(Sc2) 사이의 노드(nmc)와 접지단 사이에 커패시터(Cc)가 접속되는 것을 예시한다.
또한, 도면에서는, 제4 버퍼(HRd)의 제1 입력단(+ 단)과 제2 입력단(- 단) 사이에, 저항 소자(Rd1), 스위칭 소자(Sd1), 스위칭 소자(Sd2), 저항 소자(Rd2)가, 접속되며, 스위칭 소자(Sd1)와 스위칭 소자(Sd2) 사이의 노드(nmd)와 접지단 사이에 커패시터(dd)가 접속되는 것을 예시한다.
이러한, 저항 소자와 스위칭 소자는, 터미네이션(termination) 저항 소자와 터미네이션 스위칭 소자로서, 신호 반사, 회로 손실, 발열, 또는 전압 불평 등을 저감할 수 있게 된다.
한편, 제1 버퍼(HRa)와 제3 버퍼(HRc)는, 제1 타입의 신호를 출력하며, 제2 버퍼 내지 제4 버퍼(HRb~HRd)는, 제2 타입의 신호를 출력할 수 있다. 이에 따라, 복수의 타입의 신호 수신시의 회로를 간단하게 구현할 수 있게 된다.
한편, 도 6 내지 도 9에서 설명한 신호 처리 장치는, 전자 기기 내의 프로세서 등에 채용 가능하다. 이때의 전자 기기는, 도 2의 이동 단말기(100), 차량, TV, 모니터, 노트북, 태블릿, 드론, 로봇, 로봇 청소기, 출입문 등으로 예시될 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (16)

  1. 외부의 장치로부터 신호를 수신하는 신호 수신 장치에 있어서,
    제1 타입의 신호 또는 제2 타입의 신호 중 제1 타입 신호를 출력하는 제1 입력 인터페이스;
    상기 제1 타입의 신호 또는 상기 제2 타입의 신호를 출력하는 제2 입력 인터페이스 내지 제4 입력 인터페이스;
    상기 제1 입력 인터페이스와 상기 제2 입력 인터페이스에 전기적으로 연결되는 제1 버퍼;
    상기 제2 입력 인터페이스와 상기 제3 입력 인터페이스에 전기적으로 연결되는 제2 버퍼;
    상기 제3 입력 인터페이스와 상기 제4 입력 인터페이스에 전기적으로 연결되는 제3 버퍼;
    상기 제4 입력 인터페이스와 상기 제2 입력 인터페이스에 전기적으로 연결되는 제4 버퍼;를 구비하는 것을 특징으로 하는 신호 수신 장치.
  2. 제1항에 있어서,
    상기 제1 입력 인터페이스 내지 제4 입력 인터페이스의 출력단에, 각각 하나의 배선이 접속되는 것을 특징으로 하는 신호 수신 장치.
  3. 제1항에 있어서,
    상기 제1 버퍼 내지 제4 버퍼는, 각각 제1 입력단과 제2 입력단을 구비하며,
    상기 제1 입력단과 상기 제2 입력단에 각각 하나의 배선이 접속되는 것을 특징으로 하는 신호 수신 장치.
  4. 제1항에 있어서,
    상기 제2 입력 인터페이스와 상기 제2 버퍼 사이의 제1 노드는, 상기 제1 입력 인터페이스에 전기적으로 접속되고,
    상기 제2 입력 인터페이스와 상기 제2 버퍼 사이의 제2 노드는, 상기 제4 입력 인터페이스에 전기적으로 접속되고,
    상기 제3 입력 인터페이스와 상기 제3 버퍼 사이의 제3 노드는, 상기 제2 입력 인터페이스에 전기적으로 접속되고,
    상기 제4 입력 인터페이스와 상기 제4 버퍼 사이의 제4 노드는, 상기 제3 입력 인터페이스에 전기적으로 접속되는 것을 특징으로 하는 신호 수신 장치.
  5. 제1항에 있어서,
    상기 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 상기 제1 내지 제4 입력 인터페이스는 상기 제1 타입의 신호를 출력하고, 상기 제1 내지 제4 버퍼 중 상기 제1 버퍼와 상기 제3 버퍼가 동작하고, 상기 제2 버퍼와 상기 제4 버퍼는 동작하지 않는 것을 특징으로 하는 신호 수신 장치.
  6. 제1항에 있어서,
    상기 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 상기 제2 내지 제4 입력 인터페이스는 상기 제2 타입의 신호를 출력하며, 상기 제1 내지 제4 버퍼 중 상기 제2 버퍼 내지 상기 제4 버퍼가 동작하고, 상기 제1 버퍼는 동작하지 않는 것을 특징으로 하는 신호 수신 장치.
  7. 제1항에 있어서,
    상기 제1 내지 제4 입력 인터페이스와, 상기 제1 버퍼 내지 제4 버퍼를 포함하는 인터페이스 모듈을 복수 개 포함하는 것을 특징으로 하는 신호 수신 장치.
  8. 제1항에 있어서,
    상기 제1 버퍼 내지 제3 버퍼의 각각의 제1 입력단과 제2 입력단 사이에, 2개의 저항 소자와 2개의 스위칭 소자가 대칭으로 접속되며,
    상기 제4 버퍼의 제1 입력단에, 1개의 저항 소자와 1개의 스위칭 소자가 접속되는 것을 특징으로 하는 신호 수신 장치.
  9. 제8항에 있어서,
    상기 제1 버퍼 내지 제4 버퍼의 각각의 제1 입력단과 제2 입력단 사이의 노드와 접지단 사이에, 커패시터가 접속되는 것을 특징으로 하는 신호 수신 장치.
  10. 제1항에 있어서,
    상기 제1 버퍼 내지 제4 버퍼의 각각의 제1 입력단과 제2 입력단 사이에, 2개의 저항 소자와 2개의 스위칭 소자가 대칭으로 접속되는 것을 특징으로 하는 신호 수신 장치.
  11. 제10항에 있어서,
    상기 제1 버퍼 내지 제4 버퍼의 각각의 제1 입력단과 제2 입력단 사이의 노드와 접지단 사이에, 커패시터가 접속되는 것을 특징으로 하는 신호 수신 장치.
  12. 외부의 장치로부터 신호를 수신하는 신호 수신 장치에 있어서,
    제1 입력단과 제2 입력단을 각각 구비하는 제1 내지 제4 버퍼;
    제1 타입의 신호 또는 제2 타입의 신호 중 제1 타입 신호를 상기 제1 버퍼러 출력하는 제1 입력 인터페이스;
    상기 제1 타입의 신호 또는 상기 제2 타입의 신호를, 상기 제2 내지 제4 버퍼에 각각 출력하는 제2 입력 인터페이스 내지 제4 입력 인터페이스;를 포함하고,
    상기 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 상기 제1 내지 제4 버퍼 중 2개의 버퍼만 동작하고,
    상기 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 상기 제1 내지 제4 버퍼 중 3개의 버퍼만 동작하는 것을 특징으로 하는 신호 수신 장치.
  13. 제12항에 있어서,
    상기 제1 타입의 신호에 따른 제1 타입 모드로 동작하는 경우, 상기 제1 내지 제4 버퍼 중 상기 제1 버퍼와 상기 제3 버퍼가 동작하고, 상기 제2 버퍼와 상기 제4 버퍼는 동작하지 않으며,
    상기 제2 타입의 신호에 따른 제2 타입 모드로 동작하는 경우, 상기 제1 내지 제4 버퍼 중 상기 제2 버퍼 내지 상기 제4 버퍼가 동작하고, 상기 제1 버퍼는 동작하지 않는 것을 특징으로 하는 신호 수신 장치.
  14. 제12항에 있어서,
    상기 제1 버퍼와 상기 제3 버퍼는, 상기 제1 타입의 신호를 출력하며,
    상기 제2 버퍼 내지 상기 제4 버퍼는, 상기 제2 타입의 신호를 출력하는 것을 특징으로 하는 신호 수신 장치.
  15. 제1항 내지 제14항 중 어느 한 항의 신호 수신 장치;를 구비하는 것을 특징으로 하는 전자 기기.
  16. 제15항에 있어서,
    카메라; 및
    프로세서;를 더 구비하고,
    상기 신호 수신 장치는, 상기 프로세서 내에 구비되어, 상기 카메라로부터의 신호를 수신하는 것을 특징으로 하는 전자 기기.
PCT/KR2020/002824 2020-02-27 2020-02-27 신호 수신 장치, 및 이를 구비하는 전자 기기 WO2021172622A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/904,902 US11768792B2 (en) 2020-02-27 2020-02-27 Signal receiver and electronic apparatus including the same
PCT/KR2020/002824 WO2021172622A1 (ko) 2020-02-27 2020-02-27 신호 수신 장치, 및 이를 구비하는 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/002824 WO2021172622A1 (ko) 2020-02-27 2020-02-27 신호 수신 장치, 및 이를 구비하는 전자 기기

Publications (1)

Publication Number Publication Date
WO2021172622A1 true WO2021172622A1 (ko) 2021-09-02

Family

ID=77491719

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/002824 WO2021172622A1 (ko) 2020-02-27 2020-02-27 신호 수신 장치, 및 이를 구비하는 전자 기기

Country Status (2)

Country Link
US (1) US11768792B2 (ko)
WO (1) WO2021172622A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017026936A (ja) * 2015-07-27 2017-02-02 シナプティクス・ジャパン合同会社 半導体装置、半導体デバイスモジュール、表示パネルドライバ及び表示モジュール
US20170286327A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Multi-Standard Single Interface With Reduced I/O Count
KR20180065119A (ko) * 2016-12-07 2018-06-18 에스케이하이닉스 주식회사 데이터 통신을 위한 수신기
CN109286396A (zh) * 2017-07-19 2019-01-29 円星科技股份有限公司 用于多线接口的实体层电路
WO2019125730A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Reconfigurable camera serial interface

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123307B2 (en) * 2011-08-12 2015-09-01 Sharp Kabushiki Kaisha Display system, host device, and display device
CN109714041B (zh) * 2019-01-28 2023-05-23 龙迅半导体（合肥）股份有限公司 一种高速信号驱动电路
CN115129636A (zh) * 2021-05-17 2022-09-30 广东高云半导体科技股份有限公司 接口桥装置及其转换方法
KR20220167850A (ko) * 2021-06-14 2022-12-22 삼성디스플레이 주식회사 데이터 수신기, 이를 포함하는 표시 장치, 및 데이터 수신 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017026936A (ja) * 2015-07-27 2017-02-02 シナプティクス・ジャパン合同会社 半導体装置、半導体デバイスモジュール、表示パネルドライバ及び表示モジュール
US20170286327A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Multi-Standard Single Interface With Reduced I/O Count
KR20180065119A (ko) * 2016-12-07 2018-06-18 에스케이하이닉스 주식회사 데이터 통신을 위한 수신기
CN109286396A (zh) * 2017-07-19 2019-01-29 円星科技股份有限公司 用于多线接口的实体层电路
WO2019125730A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Reconfigurable camera serial interface

Also Published As

Publication number Publication date
US20230109740A1 (en) 2023-04-13
US11768792B2 (en) 2023-09-26

Similar Documents

Publication Publication Date Title
WO2017111204A1 (ko) 이동단말기
WO2019088793A1 (ko) 전자 장치 및 이를 이용한 화면 공유 방법
WO2014119829A1 (ko) 이동 단말기
EP2673692A2 (en) Apparatus including multiple touch screens and method of changing screens therein
WO2021085902A1 (ko) 복수의 어플리케이션들의 오디오 데이터를 출력하는 전자 장치 및 그 동작 방법
WO2014119835A1 (ko) 이동 단말기, 및 그 동작방법
WO2020158962A1 (ko) 디스플레이 모듈 및 이동 단말기
WO2014035171A1 (ko) 전자장치에서 영상통화중 파일 전송 방법 및 장치
WO2019135603A1 (ko) 전자 장치 및 전자 장치의 동작 방법
WO2021020686A1 (ko) 헤드셋 전자 장치 및 그와 연결되는 전자 장치
WO2020171342A1 (ko) 외부 객체의 정보에 기반하여 시각화된 인공 지능 서비스를 제공하는 전자 장치 및 전자 장치의 동작 방법
WO2020013651A1 (ko) 전자 장치 및 전자 장치의 컨텐트 전송 방법
WO2021241887A1 (ko) 안테나를 포함하는 전자 장치
WO2021071222A1 (ko) 복수의 외부 전자 장치들로 오디오 데이터를 전송하는 전자 장치 및 그 제어 방법
WO2021172622A1 (ko) 신호 수신 장치, 및 이를 구비하는 전자 기기
WO2021167167A1 (ko) 이동 단말기
WO2018131747A1 (ko) 이동 단말기 및 그 제어 방법
WO2018079869A1 (ko) 이동 단말기
WO2021107200A1 (ko) 이동 단말기 및 이동 단말기 제어 방법
WO2019022492A1 (en) CAMERA, AND IMAGE DISPLAY APPARATUS INCLUDING IT
WO2019147005A1 (ko) 전자 장치의 방송 수신 방법 및 장치
WO2015093640A1 (ko) 사용자 단말 장치 및 그의 인터랙션 서비스 제공 방법
WO2019240332A1 (ko) 이동 단말기
WO2019177437A1 (ko) 화면 제어 방법 및 이를 지원하는 전자 장치
WO2012002633A1 (ko) 컴퓨터 보조 장치 및 텔레비전 수신기

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20920831

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20920831

Country of ref document: EP

Kind code of ref document: A1