JP2014222272A - 表示装置および表示装置の駆動方法 - Google Patents

表示装置および表示装置の駆動方法 Download PDF

Info

Publication number
JP2014222272A
JP2014222272A JP2013101424A JP2013101424A JP2014222272A JP 2014222272 A JP2014222272 A JP 2014222272A JP 2013101424 A JP2013101424 A JP 2013101424A JP 2013101424 A JP2013101424 A JP 2013101424A JP 2014222272 A JP2014222272 A JP 2014222272A
Authority
JP
Japan
Prior art keywords
video signal
display panel
memory
frame
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013101424A
Other languages
English (en)
Inventor
盛右 新木
Morisuke Araki
盛右 新木
中尾 健次
Kenji Nakao
健次 中尾
幸生 田中
Yukio Tanaka
幸生 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2013101424A priority Critical patent/JP2014222272A/ja
Publication of JP2014222272A publication Critical patent/JP2014222272A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract


【課題】表示品位の劣化を回避する表示装置および表示装置の駆動方法を提供する。
【解決手段】垂直同期期間のフレーム期間において映像信号を書き込む走査を行う表示パネルPNLと、1垂直同期期間において、1フレーム分の映像を順次記録するとともに直前フレーム分の映像を順次出力する第1メモリM1と、第1メモリM1から出力された映像を順次記録するとともに、1フレーム分の映像を垂直ブランキング期間保持した後に出力する第2メモリM2と、第1メモリM1と第2メモリM2との映像とが一致するか否か及び表示パネルPNLの走査を行うか否か判断する判定回路12と、1垂直同期期間の垂直ブランキング期間の後にフレーム期間を設けて、判定回路12での判断結果に基づいて表示パネルPNLの駆動信号を生成するタイミングコントローラ14と、駆動信号に従って、表示パネルPNLを駆動する表示パネル駆動回路24と、を備える。
【選択図】図1

Description

本発明の実施形態は、表示装置および表示装置の駆動方法に関する。
近年、モバイル用途の表示装置では電池の持続時間を長くするために低消費電力への要望が強い。電池が小さくなれば、小型化および軽量化にもつながるからである。
表示装置の低消費電力を実現するため1つの方法として間欠駆動があげられる。間欠駆動では、表示装置に表示される映像が動画か静止画かを判断し、静止画であると判断した際に走査回数を減らす。表示装置は、走査する際に駆動回路および制御回路において電力を消費するため走査回数を減らした分だけ消費電力を低く抑えることができる。
間欠駆動から通常駆動へ復帰する際には、速やかに駆動を切り替えて、ユーザに違和感を与えないことが望ましい。
特開2012−18271号公報
本発明の実施形態は、表示品位の劣化を回避する表示装置および表示装置の駆動方法を提供することを目的とする。
実施形態によれば、垂直同期期間のフレーム期間において映像信号を書き込む走査を行う表示パネルと、1垂直同期期間において、1フレーム分の映像を順次記録するとともに直前のフレーム分の映像を順次出力する第1メモリと、1垂直同期期間において、前記第1メモリから出力された映像を順次記録するとともに、1フレーム分の映像を垂直ブランキング期間保持した後に出力する第2メモリと、前記第1メモリの映像と前記第2メモリの映像とが一致するか否かの判断に基づいて、前記表示パネルの走査を行うか否か判断する判定回路と、1垂直同期期間の前記垂直ブランキング期間の後にフレーム期間を設けて、前記判定回路での判断結果に基づいて前記表示パネルの駆動信号を生成するタイミングコントローラと、前記タイミングコントローラから出力された駆動信号に従って、前記表示パネルを駆動する表示パネル駆動回路と、を備えた表示装置が提供される。
図1は、実施形態の表示装置の一構成例を概略的に示すブロック図である。 図2は、実施形態の表示装置の駆動方法の一例を説明するための図である。 図3は、実施形態の表示装置の駆動方法の一例を説明するフローチャートである。 図4は、比較例の表示装置の駆動方法の一例を説明するための図である。 図5は、実施形態の表示装置の駆動方法の他の例について説明するためのフローチャートである。 図6は、実施形態の表示装置および液晶表示装置の駆動方法における映像信号の極性反転駆動の方法の例について説明するためのフローチャートである。
以下、実施形態の表示装置および表示装置の駆動方法について、図面を参照して説明する。
図1は、実施形態の表示装置の一構成例を概略的に示すブロック図である。
本実施形態の表示装置は、液晶表示パネルPNLと、バックライトBLと、センサ基板SBと、第1制御部10、および、第2制御部20と、を備えている。
液晶表示パネルPNLは、アレイ基板ARと、対向基板CTと、アレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。
アレイ基板ARは、ガラス等で形成された第1透明絶縁基板(図示せず)と、第1透明絶縁基板の上層においてマトリクス状に配置された画素電極PEと、画素電極PEが配列した行に沿って延びたゲート配線GLと、画素電極PEが配列した列に沿って延びたソース配線SLと、ゲート配線GLとソース配線SLとが交差した位置近傍に配置されたスイッチング素子SWと、ゲートドライバGDと、ソースドライバSDと、を備えている。
画素電極PEは、アクティブエリアACTにおいて画素PX毎に配置されている。画素電極PEは、例えばITO(indium tin oxide)やIZO(indium zinc oxide)等の透明電極材料により形成されている。
ゲート配線GL(GL1、GL2、GL3、…)は列方向(第2方向Y)に並んで配置され、一端がアクティブエリアACTの外に配置されたゲートドライバGDと電気的に接続している。
ソース配線SL(SL1、SL2、SL3、…)は行方向(第1方向X)に並んで配置され、一端がアクティブエリアACTの外に配置されたソースドライバSDと電気的に接続している。
スイッチング素子SWは、例えば薄膜トランジスタ(TFT:thin film transistor)を含む。スイッチング素子SWのゲート電極は対応するゲート配線GLと電気的に接続している(あるいは一体に形成されている)。スイッチング素子SWのソース電極は対応するソース配線SLと電気的に接続している(あるいは一体に形成されている)。スイッチング素子SWのドレイン電極は対応する画素電極PEと電気的に接続している(あるいは一体に形成されている)。
垂直同期信号および水平同期信号に従って、ゲートドライバGDが、ゲート配線GL(GL1、GL2、GL3、…)を順次駆動すると、駆動されたゲート配線GLと接続したスイッチング素子SWのソース電極とドレイン電極との間が導通し、ソースドライバSDからソース配線SLに印加された映像信号がスイッチング素子SWを介して画素電極PEへ印加される。
液晶表示パネルPNLのアレイ基板ARの背面側には、バックライトBLが配置されている。バックライトBLとしては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
センサ基板SBは、例えば静電容量型センサであって、誘電体を挟んで互いに対向配置された一対の電極(図示せず)を備え、この一対の電極により容量素子(図示せず)を構成している。後述するセンサ駆動・検出回路26の交流信号源から容量素子の一端に所定の周波数(例えば数kHz〜十数kHz程度)の交流矩形波を印加すると、容量素子の他端に、容量に応じた出力波形が現れる。
例えばユーザが指をセンサ基板SBに接触していない状態では、容量素子に対する充放電に伴って、容量素子の容量値に応じた電流が流れる。このときの容量素子の他端の電位波形がセンサ駆動・検出回路26によって検出される。
一方、ユーザが指でセンサ基板SBに接触した状態では、指によって形成される第2容量素子(図示せず)がセンサ基板SBの容量素子に直列に追加された形となる。この状態では、これらの容量素子と第2容量素子とに対する充放電に伴って、それぞれ電流が流れる。このときの容量素子の他端の電位波形がセンサ駆動・検出回路26によって検出される、ユーザが指で接触していない状態よりも電位が小さくなる。
なお、センサ基板SBは、対向した一対の電極の少なくとも一方を備えていればよく、他方の電極が液晶表示パネルPNLに含まれていてもよい。例えば、液晶表示パネルPNLの共通電極CEをセンサ用の電極として兼用しても構わない。
第1制御部10は、第1メモリM1と、第2メモリM2と、判定回路12と、タイミングコントローラ14と、を備えている。
第1メモリM1は少なくとも1フレームの映像信号を記録可能である。第2メモリM2は、少なくとも1フレーム以上2フレーム以下の映像信号を記録可能である。第1メモリM1と第2メモリM2とは、読み出しおよび書込みが可能である。
第1メモリM1は、外部信号源SSから受信した映像信号を順次記録するとともに、記録された映像信号を順次第2メモリM2と判定回路12とへ出力する。第2メモリM2は、第1メモリM1から受信した映像信号を順次記録するとともに、記録された映像信号を順次タイミングコントローラ14と判定回路12とへ出力する。
判定回路12は、第1メモリM1から読みだした映像信号と、第2メモリM2から読みだした映像信号とを比較して、連続するフレームの映像が一致するか否かを判定し、判定結果に応じた信号をタイミングコントローラ14へ出力する。
タイミングコントローラ14は、外部信号源SSからクロック信号等の制御信号を受信し、判定回路12から受信した信号に基づいて液晶表示装置の駆動波形を生成して第2制御部20へ制御信号や映像信号を出力する。
第2制御部20は、電源回路22と、LCD駆動回路24と、センサ駆動・検出回路26と、バックライト制御回路28と、を備えている。
電源回路22は、例えば外部信号源SSからの起動信号に応じて、LCD駆動回路24、センサ駆動・検出回路26、および、バックライト制御回路28へ電源を供給する。
LCD駆動回路24は、タイミングコントローラ14から受信した制御信号および映像信号に基づいて、液晶表示パネルPNLへクロック信号、垂直同期信号、水平同期信号および映像信号等を出力する。
センサ駆動・検出回路26は、タイミングコントローラ14から受信した制御信号および外部信号源SSから受信した制御信号に基づいて、センサ基板SBへ駆動信号を出力するとともに、センサ基板SBから検出信号を受信する。センサ駆動・検出回路26は、センサ基板SBから受信した検出信号を用いて必要に応じて座標を算出する等の演算をした後、演算結果を外部信号源SSへ出力する。
バックライト制御回路28は、タイミングコントローラ14から受信した制御信号に基づいて、バックライトBLへ駆動信号を出力する。
なお、第1制御部10は液晶表示装置の外部に設けられてもよく、液晶表示装置に含まれていてもよい。
図2は、実施形態の表示装置の駆動方法の一例を説明するための図である。
図3は、実施形態の表示装置の駆動方法の一例を説明するフローチャートである。
外部信号源SSは、例えば、映像信号A、映像信号B、映像信号B、映像信号B、映像信号B、…、映像信号C、映像信号D、映像信号Eの順に、順次各フレームの映像を第1メモリM1へ書き込む(ステップST1)。なお、この例では、第1メモリM1は1フレームの映像信号を記録可能なフレームメモリである。
第1メモリM1に1フレームの映像信号を記録した後、順次第2メモリM2へ同様の映像信号を書き込む。例えば第1メモリM1に映像信号Aが書き込まれると、第1メモリM1から第2メモリM2へ映像信号Aが書き込まれるとともに、第1メモリM1には次フレームの映像信号Bが書き込まれる(ステップST2)。したがって、第2メモリM2への映像信号Aの書き込みが完了すると略同時に、第1メモリM1への映像信号Bの書き込みが完了する。
第2メモリM2は、1フレーム分の映像信号を記録可能な領域と、垂直ブランキング期間で書込み可能な所定ライン分の映像信号を記録する領域とを少なくとも備えている。例えば第1メモリM1から映像信号Aが書き込まれた後、順次映像信号Bが書き込まれる。このとき、第2メモリM2に映像信号Bの所定ライン分の書き込みが終了するまでは、映像信号Aは第2メモリM2に保持される。
判定回路12は、例えば第1メモリM1から第2メモリM2へ映像信号Aの書き込みが終了し、第1メモリM1へ映像信号Bの書き込みが終了したタイミングで、第1メモリM1に格納された映像信号Bと第2メモリM2に格納された映像信号Aとが一致するか否かを判断する(ステップST3)。すなわち、判定回路12は、連続するフレームの映像が一致するか否かを判断する。
判定回路12は、第1メモリM1の映像信号と第2メモリM2の映像信号とが一致しない(連続するフレームの映像が一致しない)と判断した場合、タイミングコントローラ14に一致しない(通常駆動を行う)こと(j=1)を通知する。タイミングコントローラ14は、判定回路12からの通知に応じて、液晶表示パネルPNLを走査するように駆動波形を生成してLCD駆動回路24へ出力する(ステップST4)。
判定回路12は、第1メモリM1の映像信号と第2メモリM2の映像信号とが一致する(連続するフレームの映像が一致する)と判断した場合、更に、前フレームは走査を行った(j=1)か否かを判断する(ステップST5)。
判定回路12は、前フレームは走査を行った(j=1)と判断した場合、前フレームは第1メモリM1と第2メモリM2との映像信号が一致しているか否かの判断後の走査である(k=1)か否かを更に判断する(ステップST6)。
判定回路12は、前フレームは映像信号が一致しているか否かの判断後の走査である(k=1)と判断した場合、k=0として、タイミングコントローラ14に一致した(間欠駆動を行う)こと(j=0)を通知する。タイミングコントローラ14は、判定回路12からの通知に応じて、液晶表示パネルPNLの間欠駆動をするように駆動波形を生成してLCD駆動回路24へ出力する(ステップST7)。このとき、タイミングコントローラ14は、液晶表示パネルPNLの走査を停止している間、電源回路22からLCD駆動回路24への電源供給を止めるように制御してもよい。この場合、タイミングコントローラ14は、液晶表示パネルPNLの通常駆動を再開する際にLCD駆動回路24へ電源を供給して起動する。
判定回路12は、前フレームは映像信号が一致しているか否かの判断後の走査ではない(k=0)と判断した場合、k=1として、タイミングコントローラ14に通常駆動を行うこと(j=1)を通知する。タイミングコントローラ14は、判定回路12からの通知に応じて、液晶表示パネルPNLを通常駆動するように駆動波形を生成してLCD駆動回路24へ出力する(ステップST4)。
判定回路12は、ステップST5において前フレームは走査(通常駆動)していない(j=0)と判断した場合、タイミングコントローラ14に間欠駆動を行うこと(j=0)を通知する。タイミングコントローラ14は、判定回路12からの通知に応じて、液晶表示パネルPNLの間欠駆動を行うように駆動波形を生成してLCD駆動回路24へ出力する(ステップST7)。
すなわち、判定回路12は、第1メモリM1と第2メモリM2との映像信号が一致したと判断した場合、これが間欠駆動に入る直前の走査であることの判定(j)とすでに間欠駆動中の走査であることの判定(k)を行うことで、映像信号Bを1度走査した後に液晶表示パネルPNLの間欠駆動を行うこととしている。
ここで、本実施形態では、タイミングコントローラ14は、垂直同期期間において液晶表示パネルPNLの走査期間(フレーム期間)の前に垂直ブランキング期間を設けるように駆動信号を生成し、垂直ブランキング期間においてセンサ基板SBを走査している。なお、垂直同期期間は、第1メモリM1および第2メモリM2へ1フレームの映像信号を書き込む期間と同期している。垂直ブランキング期間は、1垂直同期期間のうちの少なくともフレーム期間の前において十分な長さで設けられれば良く、フレーム期間の後にも垂直ブランキング期間が設けられても構わない。このように垂直ブランキング期間を設けると、液晶表示パネルPNLの走査を停止していた状態から走査を開始する際に、復帰動作に要する時間を十分確保することが可能となる。
すなわち、例えば図2に示す例では、第1メモリM1へ映像信号Cの書き込みが完了したタイミングT1から判定回路12が、第1メモリM1と第2メモリM2との映像信号を比較して、異なる映像信号であることから通常駆動を行うと判断する。また、タイミングT1から第1メモリM1から第2メモリM2への映像信号Cの書き込みが開始される。次の垂直同期期間では、まずセンサ基板SBの走査が行われた後に、タイミングT2から液晶表示パネルPNLの走査が行われる。したがって、液晶表示パネルPNLの間欠駆動をしていた状態から通常駆動へ切り替えるために、1垂直同期期間と次の垂直同期期間の垂直ブランキング期間とを用いることができ、十分な期間を確保することができる。
なお、上記のように垂直ブランキング期間を垂直同期期間の最初に設けると、センサ基板SBを走査している期間も前の垂直同期期間に書き込まれた第2メモリM2の映像信号を保持しなければならないため、第2メモリM2は1フレームの映像信号分の領域と、垂直ブランキング期間に第1メモリM1から第2メモリM2へ書き込む所定ラインの映像信号分の領域とを含んでいる。
図4は、比較例の液晶表示装置の駆動方法の一例を説明するための図である。
この例では、垂直同期期間の最初に液晶表示パネルPNLの走査を行い、その後に垂直ブランキング期間を設けている。
この例では、第1メモリM1へ映像信号Cの書き込みが完了したタイミングT3から判定回路12が、第1メモリM1と第2メモリM2との映像信号を比較して、異なる映像信号であることから通常駆動を行うと判断する。また、タイミングT3から第1メモリM1から第2メモリM2への映像信号Cの書き込みが開始される。次の垂直同期期間が開始するタイミングT4で液晶表示パネルPNLの走査が行われ、その後にセンサ基板SBの走査が行われる。したがって、液晶表示パネルPNLの間欠駆動していた状態から通常駆動へ切り替えるために、1垂直同期期間を用いることとなる。
上記比較例の液晶表示装置において、タイミングT4から走査を開始することができなかった場合には、例えば、映像信号Cを表示せずに、映像信号Dを表示するための走査から開始することとなり、表示された映像が不自然な印象をユーザへ与える可能性がある。
また、このような動作をさせるためには次のような判定が追加で必要となる。図5は、例えば、映像信号Cを表示せずに、映像信号Dを表示するための走査から開始するための駆動方法について説明するためのフローチャートである。この例では、図3に示すステップST3で第1メモリM1と第2メモリM2との映像信号が一致しないと判断した後の動作が異なっている。
ステップST3で、第1メモリM1と第2メモリM2との映像信号が一致しないと判断した場合、判定回路12は、前フレームは走査(通常駆動)した(j=1)か否かを判断する(ステップST8)。
ステップST8で、前フレームは走査(通常駆動)した(j=1)と判断した場合、判定回路12は、タイミングコントローラ14に通常駆動を行うこと(j=1)を通知する。タイミングコントローラ14は、判定回路12からの通知に応じて、液晶表示パネルPNLを通常駆動するように駆動波形を生成してLCD駆動回路24へ出力する(ステップST4)。
ステップST8で、前フレームは走査しなかった、すなわち間欠駆動を行った(j=0)と判断した場合、判定回路12は、前フレームで判断の遅延があった(i=1)か否かを更に判断する(ステップST9)。
ステップST9で、前フレームで判断の遅延があった(i=1)と判断した場合、判定回路12は、フラグi=0として、タイミングコントローラ14に通常駆動を行うこと(j=1)を通知する。タイミングコントローラ14は、判定回路12からの通知に応じて、液晶表示パネルPNLを通常駆動するように駆動波形を生成してLCD駆動回路24へ出力する(ステップST4)。
ステップST9で、前フレームで判断の遅延があった(i=0)と判断した場合、判定回路12は、走査開始タイミングの後であるか否か(或いは判断に遅延があったか否か)を更に判断する(ステップST10)。
ステップST10で、走査開始タイミングの前である(或いは判断に遅延がない)と判断した場合、判定回路12は、フラグi=0として、タイミングコントローラ14に通常駆動を行うこと(j=1)を通知する。タイミングコントローラ14は、判定回路12からの通知に応じて、液晶表示パネルPNLを通常駆動をするように駆動波形を生成してLCD駆動回路24へ出力する(ステップST4)。
ステップST10で、走査開始タイミングの後である(或いは判断に遅延があった)と判断した場合、判定回路12は、フラグi=1として、タイミングコントローラ14に間欠駆動を行うこと(j=0)を通知する。タイミングコントローラ14は、判定回路12からの通知に応じて、液晶表示パネルPNLの間欠駆動を行うように駆動波形を生成してLCD駆動回路24へ出力する(ステップST7)。
上記のように第1メモリM1と第2メモリM2との映像信号が一致しない場合に、前フレームの走査について、走査を行うか否かの判断の遅延があったか否かを判断することにより、判断の遅延があったフレームの次のフレームでの走査を行うことが可能となる。
これに対し、本実施形態では、比較例の場合よりも垂直ブランキング期間分だけ長い期間を、液晶表示パネルPNLを間欠駆動から通常駆動へ切り替えるために用いることが可能となり、静止画から動画に切り替わる際にユーザへ違和感を与えることを回避することができる。判定回路の処理能力によっては、図5に示す判定回路の追加が必要となる場合も否定できないが、垂直ブランキング期間分だけ長い期間があればこれを削除することがより可能となる。
すなわち、本実施形態によれば、表示品位の劣化を回避する液晶表示装置および液晶表示装置の駆動方法を提供することができる。
図6は、実施形態の表示装置および表示装置の駆動方法における映像信号の極性反転駆動の方法の例について説明するためのフローチャートである。
液晶表示パネルPNLで、液晶層LQに印加される電圧は1フレーム毎に極性反転される。間欠駆動を行う際には比較的長時間同じ極性の電圧が印加されるが、間欠駆動から通常駆動となるタイミングにより、液晶層LQに印加される電圧の極性が偏ることがあった。
そこで、本実施形態では、間欠駆動を開始する際の映像信号の極性と、前回の間欠駆動が終了したときの極性とが反転するようにしている。すなわち、間欠駆動から通常駆動となる際に、間欠駆動における最後の映像信号の極性が正であった場合には、次に通常駆動から間欠駆動へ切り替わるときに、映像信号の極性を負とする。逆に、間欠駆動から通常駆動となる際に、間欠駆動における最後の映像信号の極性が負であった場合には、次に通常駆動から間欠駆動へ切り替わるときに、映像信号の極性を正とする。
具体的には、タイミングコントローラ14は、判定回路12での判定結果を受信すると、液晶表示パネルPNLを通常駆動するか否かを判断する(ステップSTB1)。
通常駆動をすると判断した場合、タイミングコントローラ14は直前のフレームにおける映像信号の極性は正である(m=1)か否かを判断する(ステップSTB2)。ここで、直前のフレームにおける映像信号の極性が正であった場合には今回のフレームの映像信号は負極性とし、直前のフレームの極性が負であった場合には今回のフレームの映像信号は正極性とする。
なお、映像信号の極性は、例えば、所定の画素PXにおいて液晶層LQに印加される電圧の極性により判断する。例えば、1番目の行で1列目の画素PXの映像信号の極性が正であった場合には正極性であると判断し、1行目の1列目の画素PXの映像信号の極性が負であった場合には負極性であると判断する。極性反転パタンはライン反転であってもカラム反転であってもドット反転であっても構わない。いずれのパタンであっても、各画素PXに印加される電圧の極性はフレーム毎に反転する。
ステップSTB1において、走査をしないと判断した場合、タイミングコントローラ14は、直前のフレームは通常駆動か否かを更に判断する(ステップSTB3)。
直前のフレームが通常駆動でないと判断した場合、すなわち、直前のフレームが間欠駆動である場合、タイミングコントローラ14は、直前のフレームにおける映像信号の極性は正である(m=1)か否かを更に判断する(ステップSTB4)。ここで、直前のフレームにおける映像信号の極性が正であった場合には、フラグn=0として今回のフレームの映像信号は負極性とし、直前のフレームの極性が負であった場合には、フラグn=1として今回のフレームの映像信号は正極性とする。フラグnの値は、例えばタイミングコントローラ14内のメモリに記録される。
ステップSTB3において、直前のフレームが通常駆動であると判断した場合、タイミングコントローラ14は、直前の間欠駆動における最終フレームの映像信号の極性が正(n=1)か否かを更に判断する(ステップSTB5)。ここで、タイミングコントローラ14は、直前の間欠駆動における最終フレームの映像信号の極性が正である場合、今回のフレームにおける映像信号の極性を負とし、直前の間欠駆動のおける最終フレームの映像信号の極性が負である場合、今回のフレームにおける映像信号の極性を正とする。
上記のように、間欠駆動を開始する際の映像信号の極性と、直前の間欠駆動が終了したときの極性とが反転するように設定すると、液晶層LQに印加される電圧の極性が偏ることがなく、焼き付き等による表示品位の劣化を回避することができる。
上記のように、本実施形態によれば、表示品位の劣化を回避する表示装置および表示装置の駆動方法を提供することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
なお、上記の説明では、表示パネルとして液晶表示パネルを備えた構成について説明したが、有機エレクトロルミネッセンス表示パネルなど他の表示パネルを備えた構成であっても良い。
また、液晶表示パネルは、画素電極PE及び共通電極CEの双方がアレイ基板ARに備えられた構成、すなわち、IPS(In-Plane Switching)モードやFFS(Fringe Field Switching)モードなどの主として横電界(フリンジ電界も含む)を利用する構成であってもよい。少なくとも画素電極PEはアレイ基板ARに備えられ、共通電極CEはアレイ基板AR及び対向基板CTのいずれに備えられていても良い。TN(Twisted Nematic)モード、OCB(Optically Compensated Bend)モード、VA(Vertical Aligned)モードなどの主として縦電界を利用する構成の場合、共通電極CEは対向基板CTに備えられる。つまり、共通電極CEが配置される位置は、アレイ基板ARを構成する絶縁基板と対向基板CTを構成する絶縁基板との間であれば良い。
PNL…液晶表示パネル、BL…バックライト、SB…センサ基板、AR…アレイ基板、CT…対向基板、LQ…液晶層、PE…画素電極、GL…ゲート配線、SL…ソース配線、SW…スイッチング素子、GD…ゲートドライバ、SD…ソースドライバ、ACT…アクティブエリア、PX…画素、M1…第1メモリ、M2…第2メモリ、SS…外部信号源、10…第1制御部、12…判定回路、14…タイミングコントローラ、20…第2制御部、22…電源回路、24…LCD駆動回路、26…センサ駆動・検出回路、28…バックライト制御回路。

Claims (7)

  1. 垂直同期期間のフレーム期間において映像信号を書き込む走査を行う表示パネルと、
    1垂直同期期間において、1フレーム分の映像信号を順次記録するとともに直前のフレーム分の映像信号を順次出力する第1メモリと、
    1垂直同期期間において、前記第1メモリから出力された映像信号を順次記録するとともに、1フレーム分の映像信号を垂直ブランキング期間保持した後に出力する第2メモリと、
    前記第1メモリの映像信号と前記第2メモリの映像信号とが一致するか否かの判断に基づいて、前記表示パネルの間欠駆動を行うか通常駆動を行うかを判断する判定回路と、
    1垂直同期期間の前記垂直ブランキング期間の後にフレーム期間を設けて、前記判定回路での判断結果に基づいて前記表示パネルの駆動信号を生成するタイミングコントローラと、
    前記タイミングコントローラから出力された駆動信号に従って、前記表示パネルを駆動する表示パネル駆動回路と、を備えた表示装置。
  2. 前記表示パネルのアクティブエリアと対向して配置されたセンサ基板と、
    前記センサ基板を走査するとともに、前記センサ基板からの出力信号を受信するセンサ駆動・検出回路と、を更に備え、
    前記タイミングコントローラは、前記垂直ブランキング期間において前記センサ基板を走査する駆動信号を生成し、前記センサ駆動・検出回路へ出力する請求項1記載の表示装置。
  3. 前記第2メモリは、1フレーム分の映像信号と前記垂直ブランキング期間に前記第1メモリから出力される所定ライン分の映像信号とを記録可能である請求項1又は請求項2記載の表示装置。
  4. 前記表示パネルは、互いに対向して配置された一対の基板と、前記一対の基板間に保持された液晶層と、を備え、
    前記タイミングコントローラは、前記表示パネルが通常駆動から間欠駆動へ切り替わる際に、直前の間欠駆動の最終フレームにおいて前記液晶層に印加された映像信号の極性と逆極性の映像信号を前記液晶層に印加する請求項1乃至請求項3のいずれか1項記載の表示装置。
  5. 連続するフレームの映像信号が一致するか否かを判断し、
    連続するフレームの映像信号が一致するか否かの判断結果に基づいて、表示パネルの走査を行うか否か判断し、
    1垂直同期期間において垂直ブランキング期間の後にフレーム期間を設けて、走査を行うか否かの判断結果に基づいて表示パネルの駆動信号を生成し、
    前記駆動信号に従って前記フレーム期間に前記表示パネルを駆動する、表示装置の駆動方法。
  6. 前記表示パネルのアクティブエリアと対向して配置されたセンサ基板の走査する駆動信号を生成し、
    前記垂直ブランキング期間において前記センサ基板を走査する、請求項4記載の表示装置の駆動方法。
  7. 前記表示パネルが通常駆動から間欠駆動へ切り替わる際に、直前の間欠駆動の最終フレームにおいて前記液晶層に印加された映像信号の極性を判断し、
    最初に印加する映像信号の極性を直前の間欠駆動の最終フレームにおける映像信号と逆極性とする請求項5又は請求項6記載の表示装置の駆動方法。
JP2013101424A 2013-05-13 2013-05-13 表示装置および表示装置の駆動方法 Pending JP2014222272A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013101424A JP2014222272A (ja) 2013-05-13 2013-05-13 表示装置および表示装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013101424A JP2014222272A (ja) 2013-05-13 2013-05-13 表示装置および表示装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2014222272A true JP2014222272A (ja) 2014-11-27

Family

ID=52121828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013101424A Pending JP2014222272A (ja) 2013-05-13 2013-05-13 表示装置および表示装置の駆動方法

Country Status (1)

Country Link
JP (1) JP2014222272A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000358221A (ja) * 1999-06-14 2000-12-26 Olympus Optical Co Ltd 画像表示装置
JP2010067261A (ja) * 2008-08-12 2010-03-25 Sony Computer Entertainment Inc 画像処理装置
JP2011154357A (ja) * 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012048295A (ja) * 2010-08-24 2012-03-08 Sony Corp タッチ検出機能付き表示装置、制御回路、タッチ検出機能付き表示装置の駆動方法、および電子機器
WO2013021846A1 (ja) * 2011-08-05 2013-02-14 シャープ株式会社 表示装置およびその制御方法
WO2013024753A1 (ja) * 2011-08-12 2013-02-21 シャープ株式会社 表示システム、ホスト装置、および表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000358221A (ja) * 1999-06-14 2000-12-26 Olympus Optical Co Ltd 画像表示装置
JP2010067261A (ja) * 2008-08-12 2010-03-25 Sony Computer Entertainment Inc 画像処理装置
JP2011154357A (ja) * 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012048295A (ja) * 2010-08-24 2012-03-08 Sony Corp タッチ検出機能付き表示装置、制御回路、タッチ検出機能付き表示装置の駆動方法、および電子機器
WO2013021846A1 (ja) * 2011-08-05 2013-02-14 シャープ株式会社 表示装置およびその制御方法
WO2013024753A1 (ja) * 2011-08-12 2013-02-21 シャープ株式会社 表示システム、ホスト装置、および表示装置

Similar Documents

Publication Publication Date Title
TWI550491B (zh) 內嵌式觸控顯示裝置
KR102169169B1 (ko) 표시장치와 그 구동방법
JP5182878B2 (ja) 液晶表示装置
JP4519251B2 (ja) 液晶表示装置およびその制御方法
TWI547930B (zh) 顯示裝置
US8077128B2 (en) Liquid crystal display device
JP2009294903A (ja) 表示装置
JP2010198388A (ja) タッチセンサ機能付き表示装置
JP2018106057A (ja) 表示装置及び単位レジスタ回路
US9146635B2 (en) Touch panel equipped display device and control method for same
US9001101B2 (en) Liquid crystal display device and method of driving the same
JP2013130729A (ja) 表示装置
JP2016151808A (ja) 表示装置
JP2010026393A (ja) 液晶表示装置および液晶表示装置の駆動方法
JP2016164619A (ja) 表示装置及びセンサ付表示装置
JP2006349931A (ja) 液晶表示装置
JP5823603B2 (ja) 駆動装置および表示装置
TW201642235A (zh) 觸控顯示裝置及其驅動方法
JP2013149074A (ja) 表示装置
JP2014222272A (ja) 表示装置および表示装置の駆動方法
JP4862184B2 (ja) 液晶表示装置及びその駆動方法
JP2017067958A (ja) 液晶表示装置及びテレビジョン受像機
US8193999B2 (en) Display device
JP2014021799A (ja) タッチパネル装置
JP2016133538A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180109