JP2018106057A - 表示装置及び単位レジスタ回路 - Google Patents

Abstract

【課題】 一時的に走査線駆動動作を停止した場合であっても、走査線の駆動を再開することができる表示装置及び単位レジスタ回路を提供する。【解決手段】 タッチ検出機能を有する表示装置であって、タッチ検出動作は、走査線への走査信号の出力が停止される走査停止期間において行われる。シフトレジスタを構成する単位レジスタ回路は、片チャネルのトランジスタで構成されて、前段の単位レジスタ回路から出力される走査信号を内部回路で保持し、外部から所定のクロック信号が入力された際、保持された信号の電圧リークが所定値以下である場合に走査信号を出力する。走査停止期間の開始前の最後の走査線を駆動する前段の単位レジスタ回路と、走査停止期間の終了後の最初の走査線を駆動する後段の単位レジスタ回路との間に、走査線を駆動しないダミーの単位レジスタ回路を設ける。ダミーの単位レジスタ回路は、走査停止期間中は走査信号を継続して後段の単位レジスタ回路に出力する。【選択図】図１１

Description

本発明は、表示装置及び単位レジスタ回路に関する。

液晶表示装置は、薄型、軽量かつ低消費電力であることから、各種機器のディスプレイとして用いられている。中でも、画素毎にトランジスタを配置したアクティブマトリクス型液晶表示装置は、テレビ受像機、カーナビゲーション装置等の車載用ディスプレイ、ノートパソコン、タブレット型ＰＣ、携帯電話、スマートフォンなどモバイル用端末等、様々な機器のディスプレイとして普及している。

近年、液晶表示装置に用いられているアモルファスシリコンＴＦＴ（薄膜トランジスタ）に比べて電子移動度が高い、有機半導体、酸化物半導体を使用したＴＦＴの研究開発が活発化している。有機半導体、酸化物半導体を使用したＴＦＴでは、片チャネルのトランジスタ（ｐＭＯＳ、ｎＭＯＳ）が使用される。

特開２０１２−１９１０８号公報

ところで、液晶表示装置には表示領域に走査線などの配線群を駆動する駆動回路が設けられている。このような駆動回路として、片チャネルのトランジスタ（例えば、ｎＭＯＳトランジスタ）で構成された走査線ドライバが知られている。走査線ドライバが走査線を１本ずつ順次駆動し、駆動された走査線に接続する画素に映像信号が書き込まれることで映像が表示される。上述の走査線ドライバは、入力された入力信号の位相をシフトさせて出力するシフトレジスタに片チャネルのトランジスタを使用している。

一方、液晶表示装置にもともと備えられている表示用の共通電極を、一対のタッチセンサ用電極のうちの一方として兼用し、他方の電極（タッチ検出電極）をこの共通電極と交差するように配置した、いわゆるインセルタイプのタッチ検出機能付きの液晶表示装置が提案されている。

インセルタイプのタッチ検出機能付きの液晶表示装置では、タッチ動作と表示動作とが時分割により駆動されるため、走査線の駆動を一時的に停止してタッチ動作を実行し、その後停止した走査線位置から表示のための駆動を再開する場合がある。片チャネルのトランジスタで構成された走査線ドライバでは、一時的に駆動を停止している期間中に片チャネルのトランジスタから電流がリークすることによって走査線の駆動を再開することができず、走査線の駆動が停止する可能性があった。

本発明は、片チャネルのトランジスタで構成された走査線ドライバを備える液晶表示装置において、一時的に走査線駆動動作を停止した場合であっても、走査線の駆動を再開することができる液晶表示装置及び単位レジスタ回路を提供することを目的とする。

一実施形態に係る表示装置は、タッチ検出機能を有する表示装置において、マトリクス状に配置された複数の表示素子と、前記表示素子が配列した行に沿って配置された複数の走査線と、前記表示素子が配列した列に沿って配置された複数の信号線と、前記走査線と前記信号線とが交差した位置近傍に配置された複数のスイッチング素子と、それぞれの前記走査線に接続する前記スイッチング素子をアクティブ状態とする走査信号を順次出力する縦続接続された複数の単位レジスタ回路とを備え、タッチ検出動作は、前記走査線への前記走査信号の出力が停止される走査停止期間において行われ、前記単位レジスタ回路は、片チャネルのトランジスタで構成されて、前段の単位レジスタ回路から出力される前記走査信号を内部回路で保持し、外部から所定のクロック信号が入力された際、保持された信号の電圧リークが所定値以下である場合に前記走査信号を出力し、前記走査停止期間の開始前の最後の走査線を駆動する前段の単位レジスタ回路と、前記走査停止期間の終了後の最初の走査線を駆動する後段の単位レジスタ回路との間に、走査線を駆動しないダミーの単位レジスタ回路を設け、前記ダミーの単位レジスタ回路は、前記走査停止期間中は前記走査信号を継続して前記後段の単位レジスタ回路に出力する表示装置である。

第１の実施形態の液晶表示装置の一構成例を概略的に示す図。 第１の実施形態の液晶表示装置におけるセルフ検出方式の原理を説明するための図。 第１の実施形態の液晶表示装置におけるセルフ検出方式の原理を説明するための図。 第１の実施形態の液晶表示装置のミューチャル検出方式の代表的な基本構成を示す図。 第１の実施形態の液晶表示装置のセンサの概略の構成を示す図。 第１の実施形態の液晶表示装置のミューチャル検出方式の駆動方法を説明するための図。 第１の実施の形態の液晶表示装置に用いられるシフトレジスタの検討に先立って検討したシフトレジスタの構成を示す模式図。 第１の実施の形態の液晶表示装置に用いられるシフトレジスタの検討に先立って検討した単位レジスタ回路の回路図。 第１の実施の形態の液晶表示装置に用いられるシフトレジスタの検討に先立って検討した単位レジスタ回路における電流リークについて説明するための図。 第１の実施の形態の液晶表示装置に用いられるシフトレジスタの構成を示す模式図。 第１の実施形態の液晶表示装置のシフトレジスタの動作を示すタイムチャート。 第１の実施の形態の液晶表示装置に用いられる単位レジスタ回路３１のバリエーションの回路図を示す図。 第２の実施の形態の液晶表示装置に用いられるシフトレジスタの構成を示す模式図。 第２の実施の形態の液晶表示装置における、ダミー回路の次段に設けられた単位レジスタ回路の回路図。 第２の実施の形態の液晶表示装置における、ダミー回路の次段に設けられた単位レジスタ回路の回路図。 第３の実施の形態の液晶表示装置に用いられるシフトレジスタの構成を示す模式図。 第３の実施の形態の液晶表示装置における、後段ダミー回路に設けられた単位レジスタ回路の回路図。 第４の実施の形態の液晶表示装置における単位レジスタ回路の回路図。 第４の実施の形態の液晶表示装置における単位レジスタ回路３１に供給される電源電位及びクロック信号の電位の範囲（レンジ）を示す図。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

以下、表示装置として液晶表示装置を例として各実施の形態を説明する。

[第１の実施の形態]
図１は、第１の実施形態の液晶表示装置の一構成例を概略的に示す図である。

第１の実施形態の液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本の走査線ＧＬ（ＧＬ１〜ＧＬｎ）、ｎ本の補助容量線ＣＬ（ＣＬ１〜ＣＬｎ）、ｍ本の信号線ＳＬ（ＳＬ１〜ＳＬｍ）などを備えている。走査線ＧＬ及び補助容量線ＣＬは、例えば、第１方向Ｘに沿って略直線的に延出している。これらの走査線ＧＬ及び補助容量線ＣＬは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。信号線ＳＬは、走査線ＧＬ及び補助容量線ＣＬと交差している。

信号線ＳＬは、第２方向Ｙに沿って略直線的に延出している。なお、走査線ＧＬ、補助容量線ＣＬ、及び、信号線ＳＬは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。

各走査線ＧＬは、アクティブエリアＡＣＴの外側に引き出され、走査線ドライバＧＤに接続されている。各信号線ＳＬは、アクティブエリアＡＣＴの外側に引き出され、信号線ドライバＳＤに接続されている。これらの走査線ドライバＧＤ及び信号線ドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、駆動ＩＣチップを備えたコントローラ２と接続されている。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＯＭＥなどを備えている。なお、第１の実施の形態におけるスイッチング素子ＳＷは、リーク電流を低減するためダブルゲート構造である。補助容量Ｃｃｓは、例えば補助容量線ＣＬとスイッチング素子ＳＷのドレイン配線（半導体層）との間に形成される。補助容量線ＣＬは、補助容量電圧が印加される電圧印加部（図示せず）と電気的に接続されている。

なお、第１の実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥと共通電極ＣＯＭＥとがアレイ基板ＡＲに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＯＭＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。スイッチング素子ＳＷは、走査線ＧＬ及び信号線ＳＬと電気的に接続されている。スイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。

画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＯＭＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＯＭＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。

アレイ基板ＡＲは、共通電極ＣＯＭＥに電圧を印加するための給電部（図示せず）を備えている。この給電部は、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＯＭＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部と電気的に接続されている。

第１の実施形態の液晶表示装置は、タッチ検出機能を備えている。第１の実施形態の液晶表示装置のタッチ位置を検出する方式であるセルフ（Ｓｅｌｆ）検出方式、及びミューチャル（Ｍｕｔｕａｌ）検出方式について説明する。

＜セルフ（Ｓｅｌｆ）検出方式＞
図２、図３は、第１の実施形態の液晶表示装置におけるセルフ検出方式の原理を説明するための図である。

図２は、タッチパネルに対してユーザの指が触れていない状態を示している。図２（１）は制御スイッチＳＷｃにより電源Ｖｄｄと検出電極ＤＥＴＥとが接続され、検出電極ＤＥＴＥがコンデンサＣｃｒに接続されていない状態を示している。この状態では、検出電極ＤＥＴＥが有する容量Ｃｘ１が充電される。図２（２）は制御スイッチＳＷｃにより、電源Ｖｄｄと検出電極ＤＥＴＥとの接続がオフされ、検出電極ＤＥＴＥとコンデンサＣｃｒとが接続された状態を示している。この状態では、容量Ｃｘ１の電荷はコンデンサＣｃｒを介して放電される。

図３は、タッチパネルにユーザの指が触れている状態を示している。図３（１）は制御スイッチＳＷｃにより電源Ｖｄｄと検出電極ＤＥＴＥとが接続され、検出電極ＤＥＴＥがコンデンサＣｃｒに接続されていない状態を示している。この状態では、検出電極ＤＥＴＥが有する容量Ｃｘ１のみでなく、検出電極ＤＥＴＥに近接している利用者の指により生じる容量Ｃｘ２も充電される。図３（２）は制御スイッチＳＷｃにより、電源Ｖｄｄと検出電極ＤＥＴＥがオフされ、検出電極ＤＥＴＥとコンデンサＣｃｒとが接続された状態を示している。この状態では、容量Ｃｘ１の電荷と容量Ｃｘ２の電荷とがコンデンサＣｃｒを介して放電される。

ここで、図２（２）に示す放電時（指がパネルに対して非タッチ状態）における容量Ｃｃｒの電圧変化特性に対して、図３（２）に示す放電時（指がパネルに対してタッチ状態）における容量Ｃｃｒの電圧変化特性は、容量Ｃｘ２が存在するために、明らかに異なる。したがって、セルフ検出方式では、容量Ｃｃｒの電圧変化特性が、容量Ｃｘ２の有り無しにより、異なることを利用して、指などの操作入力の有無を判定している。

＜ミューチャル（Ｍｕｔｕａｌ）検出方式＞
図４は、第１の実施形態の液晶表示装置のミューチャル検出方式の代表的な基本構成を示す図である。共通電極ＣＯＭＥと検出電極ＤＥＴＥとが利用される。共通電極ＣＯＭＥは、複数のストライプ状共通電極Ｃｏｍｅ１，Ｃｏｍｅ２，Ｃｏｍｅ３・・・・を含む。この複数のストライプ状共通電極Ｃｏｍｅ１，Ｃｏｍｅ２，Ｃｏｍｅ３・・・・が走査（駆動）方向（Ｙ方向またはＸ方向）に配列されている。

一方、検出電極ＤＥＴＥは、複数のストライプ状検出電極Ｄｅｔｅ１，Ｄｅｔｅ２，Ｄｅｔｅ３，・・・・（ストライプ状共通電極よりも細い）を含む。この複数のストライプ状検出電極Ｄｅｔｅ１，Ｄｅｔｅ２，Ｄｅｔｅ３，・・・・は、ストライプ状共通電極Ｃｏｍｅ１，Ｃｏｍｅ２，Ｃｏｍｅ３・・・・と直交する方向（Ｘ方向またはＹ方向）に配列されている。

共通電極ＣＯＭＥと検出電極ＤＥＴＥは、上下方向に間隔を置いて配置される。このために、複数のストライプ状共通電極Ｃｏｍｅ１，Ｃｏｍｅ２，Ｃｏｍｅ３・・・・と、複数のストライプ状検出電極Ｄｅｔｅ１，Ｄｅｔｅ２，Ｄｅｔｅ３，・・・・との間には、基本的に容量Ｃｃが存在する。

複数のストライプ状共通電極Ｃｏｍｅ１，Ｃｏｍｅ２，Ｃｏｍｅ３・・・・は所定の周期で駆動パルスＴｘにより走査される。今、ユーザの指がストライプ状検出電極Ｄｅｔｅ２に近接して存在するものとする。すると、ストライプ状共通電極Ｃｏｍｅ２に駆動パルスＴｘが供給されたときに、ストライプ状検出電極Ｄｅｔｅ２からは、他のストライプ状検出電極から得られるパルスよりもレベルの低いパルスが得られる。

指で表される容量Ｃｘは、ユーザの指が検出電極ＤＥＴＥに近い場合と、遠い場合とで異なる。このために検出パルスＲｘのレベルもユーザの指が検出電極ＤＥＴＥに近い場合と、遠い場合とで異なる。よって、タッチパネルの平面に対する指の近接度を検出パルスＲｘのレベルで判断することができる。勿論、駆動パルスＴｘによる電極駆動タイミングと、検出パルスＲｘの出力タイミングにより、タッチパネルの平面上の指の２次元上の位置を検出することができる。

図５は、第１の実施形態の液晶表示装置のセンサの概略の構成を示す図である。図５（１）は液晶表示装置の断面図を示し、図５（２）はセンサの構成を示す平面図を示している。

図５（１）に示すように、液晶表示装置は、アレイ基板ＡＲと、対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。
なお、以下では説明の簡略のために、上述のストライプ状共通電極Ｃｏｍｅ１，Ｃｏｍｅ２，Ｃｏｍｅ３・・・・を共通電極ＣＯＭＥと表す。また、ストライプ状検出電極Ｄｅｔｅ１，Ｄｅｔｅ２，Ｄｅｔｅ３，・・・・を検出電極ＤＥＴＥと表す。

アレイ基板ＡＲは、ＴＦＴ基板１０と、共通電極ＣＯＭＥと、を備えている。ＴＦＴ基板１０は、ガラス等の透明絶縁基板と、図示しないスイッチング素子と、信号線ＳＬや走査線ＧＬ等の各種配線と、これらを覆う絶縁膜である平坦化層と、を備えている。共通電極ＣＯＭＥは、ＴＦＴ基板１０上に配置され絶縁層に覆われている。共通電極ＣＯＭＥは、センサ用駆動電極としても用いられる。そして、第１の実施の形態では、共通電極ＣＯＭＥは走査線ＧＬが延在する方向と同じ方向に延在している。

対向基板ＣＴは、ガラス等の透明絶縁基板１５と、カラーフィルタＣＦと、検知電極ＤＥＴＥと、偏光板ＰＬと、を備えている。カラーフィルタＣＦは、透明絶縁基板１５上に配置されている。カラーフィルタＣＦは、オーバーコート層ＯＣに覆われている。検知電極ＤＥＴＥは、透明絶縁基板１５の外側（カラーフィルタＣＦと反対側）の主面に配置されている。検知電極ＤＥＴＥは、共通電極ＣＯＭＥが延びた方向（第１方向）と略直交する方向（第２方向）に延びるとともに、第１方向に複数並んだストライプ状に配置されている。検知電極ＤＥＴＥは、例えばＩＴＯやＩＺＯ等の透明電極材料によって形成されている。偏光板ＰＬは、検知電極ＤＥＴＥ上（透明絶縁基板１５のカラーフィルタＣＦと反対側）に配置されている。

図５（２）は、上述の共通電極ＣＯＭＥと検知電極ＤＥＴＥとの一構成例を説明するための図である。第１の実施の形態の液晶表示装置では、タッチドライバＴＰＩＣとディスプレイドライバＤＤＩとが協働することにより、共通電極ＣＯＭＥには駆動パルスＴｘが入力され、検知電極ＤＥＴＥから検出パルスＲｘが得られる。ディスプレイドライバＤＤＩは駆動パルスＴｘを出力し、タッチドライバＴＰＩＣは、駆動パルスＴｘを入力した共通電極ＣＯＭＥの位置と、検出パルスＲｘの波形とから指の接触位置を把握する。ここで、タッチ位置の算出は、不図示の外部装置が行うように構成することができる。

図６は、第１の実施形態の液晶表示装置のミューチャル検出方式の駆動方法を説明するための図である。

図６（１）には、共通電極ＣＯＭＥの駆動単位電極Ｔｕを示している。駆動単位電極Ｔｕ１、・・・ＴｕＮはそれぞれ連続する複数のストライプ状共通電極Ｃｏｍｅで構成されている。上述のように、映像表示に使用される共通電極ＣＯＭＥがタッチ位置検知用の駆動電極としても共用されているため、映像表示動作とタッチ位置検知動作とをタイムシェアリングにより駆動する。

図６（２）に示す駆動方式では、１フレーム期間を複数のユニットで構成する。１ユニット内は、映像を表示する期間とタッチ位置を検出する期間とに分割される。分割された映像表示期間と分割されたタッチ位置検出期間とが交互に繰り返されて１フレーム期間が構成される。即ち、ＲＧＢの３色を選択する信号（ＳＥＬＲ／Ｇ／Ｂ）に対応して色毎の映像信号（ＳＩＧｎ）を出力する動作を複数の映像表示行について実行した後、駆動単位電極Ｔｕ（複数のストライプ状共通電極Ｃｏｍｅ）に駆動パルスＴｘを入力するミューチャル検出動作を実行する。そして、分割された複数の映像表示行と複数の駆動単位電極Ｔｕ（Ｔｕ１、・・・、ＴｕＮ）について上述の動作を順次繰り返して実行する。

続いて、第１の実施の形態の液晶表示装置に用いられるシフトレジスタの構成と動作について説明する。

図７は、第１の実施の形態の液晶表示装置に用いられるシフトレジスタの検討に先立って検討したシフトレジスタの構成を示す模式図である。

シフトレジスタ３０は縦続接続された複数段の単位レジスタ回路３１で構成されている。各段の単位レジスタ回路３１は、パルス信号であるクロック信号ＣＫ１〜ＣＫ４に同期して入力したトリガ信号ＳＴを順次次段の単位レジスタ回路３１に転送するとともに、その転送動作に同期してパルス信号であるゲート信号Ｇ１〜Ｇｎを順次出力する。

シフトレジスタ３０は４相のクロック信号ＣＫ１〜ＣＫ４で駆動される構成とし、各クロック信号ＣＫ１〜ＣＫ４からはそれぞれ１Ｈ（１水平駆動期間）幅のパルスが順次出力される。即ち、クロック信号ＣＫ１〜ＣＫ４は４Ｈ（４水平駆動期間）を周期として繰り返して発生される。具体的には、クロック信号はＣＫ１，ＣＫ２，ＣＫ３，ＣＫ４，ＣＫ１，・・・の順序で生成され、各段の単位レジスタ回路３１に供給される。各段の単位レジスタ回路３１には複数相のクロック信号のうち２つの位相のクロック信号が対応付けられる。

図７において、単位レジスタ回路３１を表す四角のブロックの左側には、入出力信号に対応した３つの信号端子が設けられる。初段の単位レジスタ回路３１からｊ番目の単位レジスタ回路３１（ｊ）を例として上記３つの信号端子に接続される入出力信号を説明する。上段の信号端子には、前段の単位レジスタ回路３１（ｊ−１）からの出力信号（ゲート信号Ｇ）が入力される。単位レジスタ回路３１（ｊ）が初段の回路である場合は、上段の信号端子には、トリガ信号ＳＴが入力される。中段の信号端子からは、出力信号であるゲート信号Ｇが出力される。この出力信号は次段の単位レジスタ回路３１（ｊ＋１）への入力信号となる。下段の信号端子には、２段後段に設けられた単位レジスタ回路３１（ｊ＋２）からの出力信号が入力される。

単位レジスタ回路３１を表す四角のブロックの右側には、クロック信号に対応した２つの信号端子が設けられている。４つのクロック信号をＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４とすると、例えば上段の信号端子には、初段、２段、３段・・・の単位レジスタ回路３１にはそれぞれクロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ１・・・が入力される。そして、下段の信号端子には、初段、２段、３段・・・の単位レジスタ回路３１にはそれぞれ上段のクロック信号から２つ進んだクロック信号ＣＫ３、ＣＫ４、ＣＫ１、ＣＫ２、ＣＫ３・・・が入力される。

なお、シフトレジスタ３０を動作させるためのトリガ信号ＳＴ、クロック信号ＣＫ１〜ＣＫ４は、駆動ＩＣチップを備えたコントローラ２が出力する。電源電圧（高電圧ＶＧＨ、低電圧ＶＧＬ）は、不図示の給電部が出力する。

図８は第１の実施の形態の液晶表示装置に用いられるシフトレジスタの検討に先立って検討した単位レジスタ回路３１の回路図である。図８は、第ｎ段の単位レジスタ回路３１を表している。

単位レジスタ回路３１は、ｎチャネルのトランジスタＴ１，Ｔ２，Ｔ５，Ｔ８，Ｔ９，Ｔ１０，Ｔ１１及びキャパシタＣ１，Ｃ２を含んで構成される。これら各トランジスタは酸化物半導体を使用したＴＦＴである。また、これらｎチャネルの各トランジスタはゲート端子にＨ（Ｈｉｇｈ）レベルの電圧を印加されるとオン（ソース−ドレイン端子間が電気的に導通）し、Ｌ（Ｌｏｗ）レベルの電圧を印加されるとオフ（ソース−ドレイン端子間が電気的に遮断）する。

第ｎ段の単位レジスタ回路３１は、第ｎ段のゲート信号Ｇｎを出力する出力端子ＯＵＴを有する。また、クロック信号が入力される２つの入力端子としてＩＮ１，ＩＮ２を備え、出力動作期間の開始時を表すトリガ信号を入力する入力端子としてＩＮ３、終了時を表すトリガ信号を入力する入力端子としてＩＮ４を備える。入力端子ＩＮ１にはクロック信号（ここでは、ＣＫ１）が入力され、入力端子ＩＮ２にはクロック信号（ここでは、ＣＫ３）が入力される。入力端子ＩＮ３には前段である第（ｎ−１）段の単位レジスタ回路３１からゲート信号Ｇ（ｎ−１）が入力され、入力端子ＩＮ４には後段である第（ｎ＋２）段の単位レジスタ回路３１からゲート信号Ｇ（ｎ＋２）が入力される。なお、第１段の単位レジスタ回路３１の入力端子ＩＮ３には、コントローラからトリガ信号ＳＴが入力される。

トランジスタＴ１，Ｔ２，Ｔ５及びキャパシタＣ１は、出力端子ＯＵＴから駆動信号としてゲート信号Ｇｎを出力する出力回路を構成する。トランジスタＴ１は、ドレインとゲートとが電気的に接続（ダイオード接続）され、トランジスタＴ５のゲートと電気的に接続するノードＡにゲート信号Ｇ（ｎ−１）の高電圧を保持させるホールド回路として機能する。トランジスタＴ１は、入力端子ＩＮ３に第（ｎ−１）段のゲート信号Ｇ（ｎ−１）が入力されるとノードＡをＨレベルに保持する。

トランジスタＴ２はノードＡと低電源電圧ＶＧＬ（ここでは、ＶＧＬ１）との間を断続するスイッチ素子として機能する。トランジスタＴ２のゲートは入力端子ＩＮ４に接続され、入力端子ＩＮ４に第（ｎ＋２）段のゲート信号Ｇ（ｎ＋２）が入力されるとオンして、ノードＡに低電源電圧ＶＧＬ１を供給してノードＡをＬレベルに設定する。

トランジスタＴ５のドレインは入力端子ＩＮ１と接続され、ソースは出力端子ＯＵＴに接続される。トランジスタＴ５のゲートとソースとの間にはキャパシタＣ１が接続される。トランジスタＴ５はノードＡがＨレベルとなる期間（出力動作期間）にオンし、この期間内にクロック信号ＣＫ１に出力されるクロックパルスを入力端子ＩＮ１から取り込み、出力端子ＯＵＴにゲート信号Ｇｎとして出力する。

出力端子ＯＵＴには上述のトランジスタＴ５の他にトランジスタＴ８、Ｔ９が接続される。トランジスタＴ８、Ｔ９は、それぞれ出力端子ＯＵＴへの低電源電圧ＶＧＬ１の供給を断続する出力端子スイッチである。トランジスタＴ８はドレインを出力端子ＯＵＴに接続され、ソースに低電源電圧ＶＧＬ１が供給される。トランジスタＴ８はゲートに接続される入力端子ＩＮ２からのクロック信号ＣＫ３の電位に応じてオン／オフを制御される。トランジスタＴ９はドレインを出力端子ＯＵＴに接続され、ソースに低電源電圧ＶＧＬ１が供給される。トランジスタＴ９は、ゲートに接続されるノードＢの電位に応じてオン／オフを制御される。

トランジスタＴ１０はノードＡへの低電源電圧ＶＧＬ１の供給を断続するスイッチ素子として機能する。トランジスタＴ１０のゲートはノードＢに接続され、ゲートに接続されるノードＢの電位に応じてオン／オフを制御される。トランジスタＴ１１はノードＢへの低電源電圧ＶＧＬ１の供給を断続するスイッチ素子として機能する。トランジスタＴ１１のゲートはノードＡに接続され、ノードＡがＨレベルに設定されるとノードＢをＬレベルに設定する。

入力端子ＩＮ１とノードＢとの間にはキャパシタＣ２が接続される。第ｎ段の単位レジスタ回路３１が出力端子ＯＵＴにゲート信号Ｇｎを出力していない状態において、入力端子ＩＮ１にクロック信号ＣＫ１が入力された場合、キャパシタＣ２を介してノードＢの電位を高くしてトランジスタＴ１０を動作させてノードＡの電位を低電源電圧ＶＧＬ１の電位に保持させる。

続いて、図８に示す単位レジスタ回路３１の動作について説明する。
シフトレジスタを構成する単位レジスタ回路３１は順番にゲート信号Ｇである出力パルスを発生する。第ｎ段の単位レジスタ回路３１の入力端子ＩＮ３に前段からＨレベルのゲート信号Ｇ（ｎ−１）が入力されると、トランジスタＴ１はダイオード接続されているため、トランジスタＴ１のソース端子、即ちノードＡの電位はＨレベルを保持する。この結果、トランジスタＴ５がオンする。ノードＡがＨレベルの状態では、トランジスタＴ１１がオンしノードＢには低電源電圧ＶＧＬ１が供給され、ノードＢの電位がＬレベルとなってトランジスタＴ９、Ｔ１０はオフする。

上述の状態にある期間（出力動作期間）では、出力端子ＯＵＴの電位はクロック信号ＣＫ１に応じて決定される。すなわち、入力端子ＩＮ１にクロック信号ＣＫ１のＨレベルのパルスが入力すると、ブートストラップ効果によって、トランジスタＴ５のソース−ゲート間に接続されたキャパシタＣ１を介してノードＡの電位がさらに上昇する。そして、出力端子ＯＵＴにＨレベルのゲート信号Ｇ（ｎ）が生じる。

第（ｎ＋１）段の単位レジスタ回路３１は、この第ｎ段のゲート信号Ｇ（ｎ）を入力されて、第ｎ段と同様に動作し、クロック信号ＣＫ２のパルスに同期してゲート信号Ｇ（ｎ＋１）を生じる。さらに第（ｎ＋２）段の単位レジスタ回路３１はクロック信号ＣＫ３のパルスに同期してゲート信号Ｇ（ｎ＋２）を発生する。

第ｎ段の単位レジスタ回路３１では、第（ｎ＋２）段からＨレベルのゲート信号Ｇ（ｎ＋２）が入力端子ＩＮ４に入力されると、トランジスタＴ２がオンしてノードＡに低電源電圧ＶＧＬ１が供給されて、ノードＡは再びＬレベルとなる。同時に、入力端子ＩＮ２に入力されるクロック信号ＣＫ３のパルスによってトランジスタＴ８がオンして、トランジスタＴ５のソースに低電源電圧ＶＧＬ１が供給されてキャパシタＣ１の両端の電位がともにＬレベルとなる。この状態では、出力端子ＯＵＴの電位は低電源電圧ＶＧＬ１が与えるＬレベルに設定される。

なお、出力動作期間以外でもＴ５のドレインにはクロック信号ＣＫ１のパルスが印加され、当該パルスはＴ５のゲート−ドレイン間容量を介してノードＡの電位を浮き上がらせる働きをする。トランジスタＴ１０は、出力動作期間以外の期間においてゲート端子にノードＢのＨレベルを印加されてオン状態となり、ノードＡに低電源電圧ＶＧＬ１を供給することで、上述のノードＡの電位の浮き上がり（フローティング電位の増加）を防止する。

図９は、第１の実施の形態の液晶表示装置に用いられるシフトレジスタの検討に先立って検討した単位レジスタ回路３１における電流リークについて説明するための図である。ここで説明する内容は、上述のように、走査線の駆動を一時的に停止している期間中にトランジスタから電流がリークすることによって走査線の駆動を再開することができず、走査線の駆動が停止するケースである。

図９では、第１段から第３段までの３つの単位レジスタ回路３１について、時刻（ｔ０、ｔ１、ｔ２・・・）ごとの、入出力信号（ＳＴ、ＣＫ１〜ＣＫ４、Ｇ１〜Ｇ３）推移、及びノードＡ電位の変化を示している。

時刻ｔ０において、コントローラ２がトリガ信号ＳＴを出力すると、トリガ信号ＳＴを入力した第１段の単位レジスタ回路３１のノードＡの電位がＨレベルになる。時刻ｔ１において、コントローラ２がクロック信号ＣＫ１を出力すると、ブートストラップ効果によってノードＡの電位は更に上昇する。これによって、電位低下の無いクロック信号ＣＫ１がゲート信号Ｇ１として出力される。

一方、時刻ｔ１においてゲート信号Ｇ１を入力した第２段の単位レジスタ回路３１のノードＡの電位がＨレベルになる。時刻ｔ２において、コントローラ２がクロック信号ＣＫ２を出力すると、ブートストラップ効果によってノードＡの電位は更に上昇する。これによって、電位低下の無いクロック信号ＣＫ２がゲート信号Ｇ２として出力される。

時刻ｔ２においてゲート信号Ｇ２を入力した第３段の単位レジスタ回路３１のノードＡの電位がＨレベルになる。この状態で走査停止期間が開始されるため、走査線の駆動は一時的に停止される。従って、ゲート信号Ｇ２がＬレベルになった以降は、走査停止期間中ノードＡはフローティング状態に置かれる。単位レジスタ回路３１のトランジスタは片チャンネルで構成されているため、ノードＡからトランジスタＴ２、Ｔ１０、Ｔ１１を介してリーク電流が発生する。この結果、ノードＡの電位は、走査停止期間中に図中で実線で示されるように減少する。

走査停止期間が終了し時刻ｔ３においてコントローラ２がクロック信号ＣＫ３を出力する。リークが発生せず単位レジスタ回路３１のノードＡの電位がＨレベルを維持している状態（図中の点線で表されている状態）では、ブートストラップ効果による電位低下の無いクロック信号ＣＫ３がゲート信号Ｇ３として出力される。しかし、リークが発生して単位レジスタ回路３１のノードＡの電位が低下している状態（図中の実線で表されている状態）では、第３段目の単位レジスタ回路３１からはゲート信号Ｇ３が出力されないため、走査線の駆動動作は再開されず表示動作が停止する。

続いて、第１の実施の形態の液晶表示装置について説明する。
図１０は、第１の実施の形態の液晶表示装置に用いられるシフトレジスタの構成を示す模式図である。図１０では、図７に示すシフトレジスタの構成を簡略した形態で表している。

第１の実施の形態の液晶表示装置に用いられるシフトレジスタは、走査停止期間が開始される直前に走査線を駆動する単位レジスタ回路３１と走査停止期間が終了した直後に走査線を駆動する単位レジスタ回路３１との間に走査線を駆動しないダミーの単位レジスタ回路３１を備えている。即ち、単位レジスタ回路３１相互の間でのクロック信号（ＣＫ１〜ＣＫ４）、ゲート信号Ｇなどの接続形態は図７に示す接続形態と同じであるが、ダミーとして設定された単位レジスタ回路の出力は走査線に接続されない。

即ち、図１０に示すシフトレジスタでは、第１段及び第２段の単位レジスタ回路３１の出力信号はそれぞれゲート信号Ｇ１及びゲート信号Ｇ２として走査線を駆動するが、第３段の単位レジスタ回路３１の出力信号は走査線を駆動しない。そして、第４段及び第５段の単位レジスタ回路３１の出力信号がゲート信号Ｇ３及びゲート信号Ｇ４として走査線を駆動する。

第１の実施の形態の液晶表示装置に用いられるシフトレジスタの単位レジスタ回路３１の回路構成は、ダミーであるかどうかにかかわらず図８に示す回路構成と同じである。従って、その詳細の説明は省略する。

図１１は、第１の実施形態の液晶表示装置のシフトレジスタの動作を示すタイムチャートである。図１１では、第１段から第４段までの１つのダミーを含む４つの単位レジスタ回路３１について、時刻（ｔ０、ｔ１、ｔ２・・・）ごとの、入出力信号（ＳＴ、ＣＫ１〜ＣＫ４、Ｇ１〜Ｇ３）推移、及びノードＡ電位の変化を示している。

時刻ｔ０において、コントローラ２がトリガ信号ＳＴを出力すると、トリガ信号ＳＴを入力した第１段の単位レジスタ回路３１のノードＡの電位がＨレベルになる。時刻ｔ１において、コントローラ２がクロック信号ＣＫ１を出力すると、ブートストラップ効果によってノードＡの電位は更に上昇する。これによって、電位低下の無いクロック信号ＣＫ１がゲート信号Ｇ１として出力される。

一方、時刻ｔ１においてゲート信号Ｇ１を入力した第２段の単位レジスタ回路３１のノードＡの電位がＨレベルになる。時刻ｔ２において、コントローラ２がクロック信号ＣＫ２を出力すると、ブートストラップ効果によってノードＡの電位は更に上昇する。これによって、電位低下の無いクロック信号ＣＫ２がゲート信号Ｇ２として出力される。

時刻ｔ２においてゲート信号Ｇ２を入力した第３段（ダミー）の単位レジスタ回路３１のノードＡの電位がＨレベルになる。この状態で走査停止期間が開始されて走査線の駆動は一時的に停止される。時刻ｔ３において、コントローラ２は走査停止期間中Ｈレベルを保持するクロック信号ＣＫ３を出力すると、ブートストラップ効果によってノードＡの電位は更に上昇する。このため、電位低下の無いクロック信号ＣＫ３がダミー信号ｄｕｍｍｙとして出力される。また、時刻ｔ３において、ダミー信号ｄｕｍｍｙを入力した第４段の単位レジスタ回路３１のノードＡの電位がＨレベルになる。

なお、クロック信号ＣＫ３が走査停止期間中Ｈレベルを保持しているため、走査停止期間中第３段（ダミー）の単位レジスタ回路３１のノードＡのリーク電流による電位の減少は抑制される（図中の実線で表されている状態）。また、リーク電流によるノードＡの電位低下に伴うダミー信号ｄｕｍｍｙの電位の低下も抑制される（図中の実線で表されている状態）。この結果、走査停止期間中における第４段の単位レジスタ回路３１のノードＡの電位の低下も抑制される。

走査停止期間終了後の時刻ｔ４において、コントローラ２がクロック信号ＣＫ４を出力すると、第４段の単位レジスタ回路３１のノードＡの電位はブートストラップ効果によって更に上昇する。これによって、電位低下の無いクロック信号ＣＫ４がゲート信号Ｇ３に出力されて表示動作を再開することができる。

第１の実施の形態によれば、走査停止期間の直前に走査線を駆動する単位レジスタ回路３１と走査停止期間の直後に走査線を駆動する単位レジスタ回路３１との間に走査線を駆動しないダミーの単位レジスタ回路３１を備えて、ダミー回路が走査停止期間においてＨレベルの信号を次段の単位レジスタ回路３１に出力し続けるように構成することによって走査停止期間終了後において走査駆動を再開することができる。

[単位レジスタ回路のバリエーション]
図１２は、第１の実施の形態の液晶表示装置に用いられる単位レジスタ回路３１のバリエーションの回路図を示す図である。上述の単位レジスタ回路３１の回路に回路Ａ及び／又は回路Ｂが追加されている。なお、図１２では、クロックＣＫ１によってゲート信号Ｇｎを出力する単位レジスタ回路３１を例として説明する。

回路Ａでは、トランジスタＴ４が単位レジスタ回路３１に追加して設けられている。トランジスタＴ４のドレインはトランジスタＴ２のドレイン（ノードＡ）に接続し、トランジスタＴ４のソースはトランジスタＴ２のソースに接続して（低電源電圧ＶＧＬ１）が供給される。そして、トランジスタＴ４のゲートには入力端子ＩＮ７を介して、第（ｎ−２）段の単位レジスタ回路３１からゲート信号Ｇ（ｎ−２）が入力される。

この回路Ａを設けることによって、第（ｎ−１）段の単位レジスタ回路３１からノードＡをＨレベルとするゲート信号Ｇ（ｎ−１）が入力端子ＩＮ４に入力されるまえに、ゲート信号Ｇ（ｎ−２）を入力端子ＩＮ７に入力することによってノードＡをＬレベルにリセットすることができるため、安定した回路動作を実現することができる。

回路Ｂでは、トランジスタＴ６及び／又はトランジスタＴ７が単位レジスタ回路３１に追加して設けられている。トランジスタＴ６（Ｔ７）のドレインはトランジスタＴ８のドレイン（出力端子ＯＵＴ）に接続し、トランジスタＴ６（Ｔ７）のソースはトランジスタＴ８のソースに接続して低電源電圧ＶＧＬ１が供給される。そして、トランジスタＴ６（Ｔ７）のゲートには入力端子ＩＮ６（ＩＮ５）を介して、クロック信号ＣＫ２（ＣＫ４）を入力される。

この回路Ｂを設けることによって、クロック信号ＣＫ１が入力されるタイミング、即ちゲート信号Ｇ（ｎ）が出力されるタイミング、を除いて出力端子ＯＵＴの電位をＬレベルにリセットすることができるため、安定した回路動作を実現することができる。

[第２の実施の形態]
第２の実施の形態では、ダミー回路の次段に設けられた単位レジスタ回路３１が、ダミー信号ｄｕｍｍｙを自らの回路内に取り込むタイミングを制限するように構成されていることが第１の実施の形態と異なっている。第１の実施の形態と同一、同様の部位には同一の符号を付してその詳細の説明は省略する。

図１３は、第２の実施の形態の液晶表示装置に用いられるシフトレジスタの構成を示す模式図である。図１３では、図１０と同様に図７に示すシフトレジスタの構成を簡略した形態で表している。

第２の実施の形態の液晶表示装置に用いられるシフトレジスタは、第１の実施の形態と同様に走査停止期間の直前に走査線を駆動する単位レジスタ回路３１と走査停止期間の直後に走査線を駆動する単位レジスタ回路３１との間に走査線を駆動しないダミーの単位レジスタ回路３１を備えている。また、第２の実施形態では、新たに追加されたクロック信号（ＣＫＯ１〜ＣＫＯ４）を備えている。このクロック信号（ＣＫＯ１〜ＣＫＯ４）は、入力端子ＩＮ１を介してトランジスタＴ５のドレインに印加される信号である。

図１４は、第２の実施の形態の液晶表示装置における、ダミー回路の次段に設けられた単位レジスタ回路３１の回路図である。この単位レジスタ回路３１の回路では、図８に示す回路と比較すると回路Ｃ及び回路Ｄで示される部分が異なっている。なお、図１４に記載したクロック信号の名称は、後述する図１５に示すタイミングチャートに対応する名称である。

回路Ｃでは、トランジスタＴ１３が入力端子ＩＮ３とトランジスタＴ１との間に設けられている。即ち、トランジスタ１３のドレインは入力端子ＩＮ３と接続し、ソースはトランジスタＴ１のドレインと接続している。そして、トランジスタＴ１３のゲートにはクロック信号ＣＫ３が入力される。

回路Ｃでは、トランジスタＴ１３がオンの場合、前段の出力信号ＧがＨレベルになるとノードＡはＨレベルに保持される。しかし、トランジスタＴ１３がオフの場合は、前段の出力信号ＧがＨレベルになってもノードＡはＨレベルに保持されない。従って、回路Ｃを設けることによって、入力端子ＩＮ３から入力される前段の出力信号Ｇを取り込むか否かを制御することができる。

回路Ｄでは、トランジスタＴ１２が、図１２に示すトランジスタＴ２に代えて設けられている。即ち、トランジスタＴ１２のドレインはノードＡと接続し、ソースには低電源電圧ＶＧＬ１が入力される。そして、トランジスタＴ１２のゲートにはクロック信号ＣＫ２が、２段後段のゲート信号Ｇに代えて入力される。従って、回路Ｄを設けることによって、シフトレジスタの構成を簡素化することができる。

図１５は、第２の実施形態の液晶表示装置のシフトレジスタの動作を示すタイムチャートである。図１５では、第１段から第４段までの１つのダミーを含む４つの単位レジスタ回路３１について、時刻（ｔ０、ｔ１、ｔ２・・・）ごとの、入出力信号（ＳＴ、ＣＫ１〜ＣＫ４、ＣＫＯ１〜ＣＫＯ４、Ｇ１〜Ｇ３）推移、及びノードＡ電位の変化を示している。

時刻ｔ０において、コントローラ２がトリガ信号ＳＴを出力すると、トリガ信号ＳＴを入力した第１段の単位レジスタ回路３１のノードＡの電位がＨレベルになる。時刻ｔ１において、コントローラ２が（クロック信号ＣＫ１と同じ）クロック信号ＣＫＯ１を出力すると、ブートストラップ効果によってノードＡの電位は更に上昇する。これによって、電位低下の無いクロック信号ＣＫＯ１がゲート信号Ｇ１として出力される。

一方、時刻ｔ１においてゲート信号Ｇ１を入力した第２段の単位レジスタ回路３１のノードＡの電位がＨレベルになる。時刻ｔ２において、コントローラ２が（クロック信号ＣＫ２と同じ）クロック信号ＣＫＯ２を出力すると、ブートストラップ効果によってノードＡの電位は更に上昇する。これによって、電位低下の無いクロック信号ＣＫＯ２がゲート信号Ｇ２として出力される。

時刻ｔ２においてゲート信号Ｇ２を入力した第３段（ダミー）の単位レジスタ回路３１のノードＡの電位がＨレベルになる。この状態で走査停止期間が開始されて、走査線の駆動は一時的に停止される。時刻ｔ３において、コントローラ２は走査停止期間中Ｈレベルを保持するクロック信号ＣＫＯ３を出力すると、ブートストラップ効果によってノードＡの電位は更に上昇する。このため、電位低下の無いクロック信号ＣＫＯ３がダミー信号ｄｕｍｍｙとして出力される。第４段の単位レジスタ回路３１では、トランジスタＴ１３がオフのため、ダミー信号ｄｕｍｍｙがＨレベルとなってもノードＡはＨレベルに保持されず、Ｌレベルを維持する。

走査停止期間が終了する少し前のタイミングであって、リークによる電位低下が少ないタイミングにおいて、コントローラ２はクロック信号ＣＫ３をＨレベルとする。第４段の単位レジスタ回路３１では、トランジスタＴ１３がオンすることでトランジスタＴ１がオンして、ノードＡはＨレベルに保持される。そして、走査停止期間が終了する時点で、コントローラ２はクロック信号ＣＫ３、ＣＫＯ３をオフする。

クロック信号ＣＫＯ３がＨレベルを保持しているため、走査停止期間中第３段（ダミー）の単位レジスタ回路３１のノードＡのリーク電流による電位の減少は抑制される（図中の実線で表されている状態）。また、リーク電流によるダミー信号ｄｕｍｍｙの電位低下も抑制される（図中の実線で表されている状態）。この結果、走査停止期間中における第４段の単位レジスタ回路３１のノードＡの電位の低下も抑制される。しかし、走査停止期間が長時間になったときは、リーク電流によるダミー信号ｄｕｍｍｙの電位低下によって第４段の単位レジスタ回路３１のノードＡの電位の低下が進行する恐れがある。そこで、第２の実施の形態では、走査停止期間が終了する前であってダミー信号ｄｕｍｍｙの電位低下が少ないタイミングにおいて、第４段の単位レジスタ回路３１のノードＡをＨレベルに保持することでノードＡの電位の低下を抑制する（図中の実線で表されている状態）。

走査停止期間終了後の時刻ｔ５において、コントローラ２がクロック信号ＣＫＯ４を出力すると、第４段の単位レジスタ回路３１のノードＡの電位はブートストラップ効果によって更に上昇する。これによって、電位低下の少ないゲート信号Ｇ３が出力されて表示動作を再開することができる。

第２の実施の形態によれば、走査停止期間の直前に走査線を駆動する単位レジスタ回路３１と走査停止期間の直後に走査線を駆動する単位レジスタ回路３１との間に走査線を駆動しないダミーの単位レジスタ回路３１を備えて、走査停止期間が終了する前であってダミー信号ｄｕｍｍｙの電位低下が少ないタイミング（走査停止期間が終了する前であってダミー信号ｄｕｍｍｙのリークによる電位変化量が少ないタイミング）においてＨレベルの信号が次段の単位レジスタ回路３１に取り込まれるように構成することによって走査停止期間終了後において走査駆動を再開することができる。

[第３の実施の形態]
第３の実施の形態では、ダミー回路の次段に更にダミー回路を設けるように構成されていることが、第１の実施の形態、及び第２の実施の形態と異なっている。第１の実施の形態、または第２の実施の形態と同一、同様の部位には同一の符号を付してその詳細の説明は省略する。

第１の実施の形態及び第２の実施の形態では、ダミー回路の出力電圧によって次段の単位レジスタ回路３１のノードＡの電位を設定している。しかしながら、走査駆動を再開することはできてもダミー回路の出力電圧が下がりすぎるとゲート線駆動波形が歪んだ波形となり、表示不良の原因となる。そこで、第３の実施の形態では、ダミー回路の次段に更にダミー回路を設けて、ゲート線駆動波形を整形することによって表示不良の発生を回避する。

図１６は、第３の実施の形態の液晶表示装置に用いられるシフトレジスタの構成を示す模式図である。図１６では、図１０と同様に図７に示すシフトレジスタの構成を簡略した形態で表している。

第３の実施の形態の液晶表示装置に用いられるシフトレジスタは、走査停止期間の直前に走査線を駆動する単位レジスタ回路３１と走査停止期間の直後に走査線を駆動する単位レジスタ回路３１との間に走査線を駆動しないダミーの単位レジスタ回路３１を前段と後段との２段備えている。また、第２の実施形態と同様に、クロック信号として２種類のクロック信号（ＣＫ１〜ＣＫ４、ＣＫＯ１〜ＣＫＯ４）を備えている。

図１７は、第３の実施の形態の液晶表示装置における、後段ダミー回路に設けられた単位レジスタ回路３１の回路図である。図１７に示す単位レジスタ回路３１の回路は、図１４に示すダミー回路の後段に設けられた単位レジスタ回路３１と同じであるため、その詳細の説明は省略する。第３の実施の形態では、コントローラ２はクロック信号（ＣＫ１〜ＣＫ４、ＣＫＯ１〜ＣＫＯ４）を出力して次のようにシフトレジスタを制御する。

コントローラ２は走査停止期間中の所定期間Ｈレベルを保持するクロック信号ＣＫＯ３を出力する。これによって前段ダミー回路の単位レジスタ回路３１では、ブートストラップ効果によってノードＡの電位は更に上昇する。このため、電位低下の無いダミー信号ｄｕｍｍｙが出力される。図１７に示す後段ダミー回路の単位レジスタ回路３１では、トランジスタＴ１３がオフとされているため、前段ダミー回路からのダミー信号ｄｕｍｍｙがＨレベルとなってもノードＡはＨレベルに保持されず、Ｌレベルを維持する。

走査停止期間が終了する少し前であってダミー信号ｄｕｍｍｙの電位低下が少ないタイミング（走査停止期間が終了する少し前であってダミー信号ｄｕｍｍｙのリークによる電位変化量が少ないタイミング）において、コントローラ２はクロック信号ＣＫ３をＨレベルとする。後段ダミー回路の単位レジスタ回路３１では、トランジスタＴ１３がオンすることでトランジスタＴ１がオンして、ノードＡはＨレベルに保持される。そして、走査停止期間が終了する時点で、コントローラ２はクロック信号ＣＫ３、ＣＫＯ３をオフする。

続いてコントローラ２は、クロック信号ＣＫＯ４をオンとする。これによって、後段ダミー回路の単位レジスタ回路３１では、ブートストラップ効果によってノードＡの電位は更に上昇する。このため、電位低下の無い（波形整形が行われた）クロック信号ＣＫＯ４がダミー信号ｄｕｍｍｙとして第５段の単位レジスタ回路３１に出力される。これ以降の動作は、第１の実施の形態と同様であるのでその詳細の説明は省略する。

第３の実施の形態によれば、ダミー回路の次段に更にダミー回路を設けて、ゲート線駆動波形を整形することができるため表示不良の発生を回避することができる。

[第４の実施の形態]
第４の実施の形態では、単位レジスタ回路３１が、走査停止期間中においてノードＡからのリークが少なくなるように構成されていることが、第１の実施の形態〜第３の実施の形態と異なっている。第１の実施の形態〜第３の実施の形態と同一、同様の部位には同一の符号を付してその詳細の説明は省略する。

図１８は、第４の実施の形態の液晶表示装置における単位レジスタ回路３１の回路図である。図１９は、第４の実施の形態の液晶表示装置における単位レジスタ回路３１に供給される電源電位及びクロック信号の電位の範囲（レンジ）を示す図である。この単位レジスタ回路３１では、図１４に示す第２の実施の形態の回路と比較すると図１９中に丸で囲まれた低電源電圧ＶＧＬ２の電位及びクロック信号の電位の値が異なっている。

具体的には、クロック信号（ＣＫＯ１〜ＣＫＯ４）が１６．５Ｖ／−９．５Ｖであるに対して、クロック信号（ＣＫ１〜ＣＫ４）が１６．５Ｖ／−１３．５Ｖと低電位がより低く設定されている。また、トランジスタＴ８，Ｔ９のソースに供給されるＶＧＬ１の電位が−９．５Ｖであるに対して、トランジスタＴ１０、Ｔ１１、Ｔ１、Ｔ１３のソースに供給されるＶＧＬ２の電位が−１１．５Ｖとより低く設定されている。

トランジスタＴ５は形式（例えば、デプレッション型）によっては、ゲート・ソース間電圧Ｖｇｓが０Ｖの時であっても、ソース・ドレイン間に電流が流れることがある。このリークが発生する結果、消費電力が多くなり、ノードの電位が想定する電位からずれてしまうことでシフトレジスタが動作しなくなる恐れがある。第４の実施の形態では、トランジスタＴ５のソース電位を与えるＶＧＬ１の電位が−９．５Ｖ、ゲート電位を与えるＶＧＬ２が−１１．５Ｖとなることで、ゲート・ソース間電圧Ｖｇｓが負の値に設定されるため、リーク電流を低減することができる。

同様に、トランジスタＴ８については、ソース電位を与えるＶＧＬ１の電位が−９．５Ｖ、ゲート電位を与えるクロック信号の電位ＣＫ２が−１３．５Ｖとなることで、ゲート・ソース間電圧Ｖｇｓが負の値となる。トランジスタＴ１２については、ソース電位を与えるＶＧＬ２の電位が−１１．５Ｖ、ゲート電位を与えるクロック信号の電位ＣＫ２が−１３．５Ｖとなることで、ゲート・ソース間電圧Ｖｇｓが負の値となる。

このように、シフトレジスタのゲート駆動信号がオフ時（非駆動時）における、当該ゲート信号を生成する出力トランジスタ（Ｔ５）のＶｇｓ、前記出力トランジスタのゲートにオフ時の電圧を供給するスイッチトランジスタ（Ｔ１２）のＶｇｓは、リーク電流が流れない値に設定される。

以上、説明した各実施の形態によれば、片チャネルのトランジスタで構成された走査線ドライバを備える表示装置において、一時的に走査線駆動動作を停止した場合であっても、走査線の駆動を再開することが可能となる。

なお、上述の各実施の形態では、ＮＭＯＳトランジスタで構成したシフトレジスタを説明したが、ＰＭＯＳトランジスタで構成したシフトレジスタであっても同様の効果を得ることができる。また、上述の各実施の形態ではゲート線ドライバに適用した実施例を記載したが、この実施例に限定されずシフトレジスタを用いるあらゆる装置、機器に適用できることは明らかである。

例えば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ−Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界方式の液晶を使用したパネルを例としたが、この形態に限定されずＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モードなどの縦電界方式の液晶を使用したパネルについても適用することができる。更に、有機ＥＬを使用したパネルについても適用することができる。

本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、第１の実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

ＳＬ…信号線、ＧＬ…走査線、ＧＤ…走査線ドライバ、ＳＤ…信号線ドライバ、ＳＷ…スイッチング素子、Ｔｘ…駆動パルス、Ｒｘ…検出パルス、ＣＦ…カラーフィルタ、ＤＥＴＥ…検知電極、ＰＬ…偏光板、ＴＰＩＣ…タッチドライバ、ＤＤＩ…ディスプレイドライバ、ＶＧＬ…低電源電圧、Ｖｇｓ…ゲート・ソース間電圧、ＣＫ…クロック信号、ＣＫＯ…クロック信号、２…コントローラ、３０…シフトレジスタ、３１…単位レジスタ回路。

Claims (10)

1. タッチ検出機能を有する表示装置において、
   マトリクス状に配置された複数の表示素子と、
   前記表示素子が配列した行に沿って配置された複数の走査線と、
   前記表示素子が配列した列に沿って配置された複数の信号線と、
   前記走査線と前記信号線とが交差した位置近傍に配置された複数のスイッチング素子と、
   それぞれの前記走査線に接続する前記スイッチング素子をアクティブ状態とする走査信号を順次出力する縦続接続された複数の単位レジスタ回路とを備え、
   タッチ検出動作は、前記走査線への前記走査信号の出力が停止される走査停止期間において行われ、
   前記単位レジスタ回路は、片チャネルのトランジスタで構成されて、前段の単位レジスタ回路から出力される前記走査信号を内部回路で保持し、外部から所定のクロック信号が入力された際、保持された信号の電圧リークが所定値以下である場合に前記走査信号を出力し、
   前記走査停止期間の開始前の最後の走査線を駆動する前段の単位レジスタ回路と、前記走査停止期間の終了後の最初の走査線を駆動する後段の単位レジスタ回路との間に、走査線を駆動しないダミーの単位レジスタ回路を設け、
   前記ダミーの単位レジスタ回路は、前記走査停止期間中は前記走査信号を継続して前記後段の単位レジスタ回路に出力する
   表示装置。
2. 前記後段の単位レジスタ回路は、前記ダミーの単位レジスタ回路から出力される前記走査信号の前記内部回路への入力を断続するスイッチを備える請求項１に記載の表示装置。
3. 前記後段の単位レジスタ回路の前記内部回路への前記ダミーの単位レジスタ回路から出力される前記走査信号の入力は、前記走査停止期間の終了する前であってかつ前記走査信号のリークによる電位変化が所定値以下のタイミングでなされる請求項１に記載の表示装置。
4. 前記片チャネルトランジスタは、ｐＭＯＳトランジスタ又はｎＭＯＳトランジスタである請求項１乃至３のいずれか１項に記載の表示装置。
5. 前記片チャネルトランジスタは、有機半導体又は酸化物半導体を用いて構成される請求項１乃至３のいずれか１項に記載の表示装置。
6. 前記内部回路を構成するトランジスタは、デプレッション型の片チャネルｎＭＯＳトランジスタであり、
   前記内部回路を構成するトランジスタをオフする際、ゲート端子に供給される電位をソース端子に供給される電位よりも小さくして当該トランジスタからのリークを低減させるように、前記クロック信号の電位と前記走査信号の電位とが設定される請求項１乃至５のいずれか１項に記載の表示装置。
7. タッチ検出機能を有する表示装置において、
   マトリクス状に配置された複数の表示素子と、
   前記表示素子が配列した行に沿って配置された複数の走査線と、
   前記表示素子が配列した列に沿って配置された複数の信号線と、
   前記走査線と前記信号線とが交差した位置近傍に配置された複数のスイッチング素子と、
   それぞれの前記走査線に接続する前記スイッチング素子をアクティブ状態とする走査信号を順次出力する縦続接続された複数の単位レジスタ回路とを備え、
   タッチ検出動作は、前記走査線への前記走査信号の出力が停止される走査停止期間において行われ、
   前記単位レジスタ回路は、片チャネルのトランジスタで構成されて、前段の単位レジスタ回路から出力される前記走査信号を内部回路で保持し、外部から所定のクロック信号が入力された際、保持された信号の電圧リークが所定値以下である場合に前記走査信号を出力し、
   前記走査停止期間の開始前の最後の走査線を駆動する前段の単位レジスタ回路と、前記走査停止期間の終了後の最初の走査線を駆動する後段の単位レジスタ回路との間に、走査線を駆動しない第１のダミーの単位レジスタ回路と第２のダミーの単位レジスタ回路とを設け、
   前記第１のダミーの単位レジスタ回路は、前記走査停止期間中は前記走査信号を継続して前記第２のダミーの単位レジスタ回路に出力し、
   前記第２のダミーの単位レジスタ回路の前記内部回路への前記第１のダミーの単位レジスタ回路から出力される前記走査信号の入力は、前記走査停止期間の終了する前であってかつ前記走査信号のリークによる電位変化が所定値以下のタイミングでなされる
   表示装置。
8. 前記第２のダミーの単位レジスタ回路は、前記第１のダミーの単位レジスタ回路から出力される前記走査信号の前記内部回路への入力を断続するスイッチを備える請求項７に記載の表示装置。
9. 前記片チャネルトランジスタは、有機半導体又は酸化物半導体を用いて構成される請求項８に記載の表示装置。
10. 請求項１乃至９のいずれか１項記載の表示装置に設けられる縦続接続された複数の単位レジスタ回路。

Images