TWI470306B - 半導體裝置，顯示裝置及電子裝置 - Google Patents

半導體裝置，顯示裝置及電子裝置 Download PDF

Info

Publication number
TWI470306B
TWI470306B TW101111180A TW101111180A TWI470306B TW I470306 B TWI470306 B TW I470306B TW 101111180 A TW101111180 A TW 101111180A TW 101111180 A TW101111180 A TW 101111180A TW I470306 B TWI470306 B TW I470306B
Authority
TW
Taiwan
Prior art keywords
wiring
section
segments
transistors
display
Prior art date
Application number
TW101111180A
Other languages
English (en)
Other versions
TW201303425A (zh
Inventor
Mitsufumi Sogabe
Masaki Murase
Hiroshi Mizuhashi
Original Assignee
Japan Display West Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display West Inc filed Critical Japan Display West Inc
Publication of TW201303425A publication Critical patent/TW201303425A/zh
Application granted granted Critical
Publication of TWI470306B publication Critical patent/TWI470306B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Description

半導體裝置，顯示裝置及電子裝置
本發明係關於一種具有包含一電晶體之一預定電路之半導體裝置以及一種顯示裝置及一種包含此一半導體裝置之電子裝置。
在相關技術中，已開發出使用諸如液晶元件及有機EL(電致發光)元件之各種類型之顯示元件之顯示裝置。此一顯示裝置通常具有一周邊電路，該周邊電路安置於一圖框區域(非顯示區域)中，該圖框區域位於具有複數個像素之一顯示區域(有效顯示區域)之一外邊緣(周界)處。
此周邊電路包含用於驅動該複數個像素及諸如此類之一驅動電路(半導體裝置)。該驅動電路包含(舉例而言)用於依序驅動該複數個像素之一掃描線驅動電路(垂直驅動電路)及用於供應一視訊信號至作為驅動對象之像素之一信號線驅動電路(水平驅動電路)。該垂直驅動電路通常係藉由使用複數個緩衝器電路及諸如此類而形成(參見(舉例而言)日本公開專利第2009-169043號)。
近來已存在期望顯示裝置具有更窄圖框(圖框區域之面積之減小)之一傾向。然而，當簡單地減小周邊電路(半導體裝置)內之佈線寬度或諸如此類時，使周邊電路之電路特性(操作特性)及諸如此類退化。因此，降低顯示影像品質(舉例而言，出現一閃爍現象)。因此期望提出一種用於 達成空間節省(面積節省)同時抑制特性之退化之方法。
本發明係鑒於上述問題而製作。期望提供使得能夠達成空間節省同時抑制特性之退化之一種半導體裝置、一種顯示裝置及一種電子裝置。
根據本發明之一實施例，提供一種半導體裝置，其包含：一或複數段第一佈線，其沿著一第一方向延伸於一基板上且具有經配置而彼此分離開之一主要佈線區段及一分叉佈線區段；一或複數段第二佈線，其具有沿著不同於該第一方向之一第二方向延伸於該基板上之一主幹佈線區段及沿著該第一方向延伸於該主要佈線區段與該分叉佈線區段之間的一間隙區域內之複數個分支佈線區段；一或複數個電晶體，其各自沿著該第二方向分成且形成為複數段，該複數個分支佈線區段個別地充當一閘極電極且該一或複數個電晶體具有形成於該主要佈線區段內及該分叉佈線區段內之一源極區域且具有形成於該複數個分支佈線區段之間的一汲極區域；及一或複數段第三佈線，其沿著該第二方向延伸且電連接至該一或複數個電晶體之該源極區域。
根據本發明之另一實施例之一顯示裝置包含一顯示區段及具有根據本發明之上述實施例之半導體裝置之一驅動區段。
根據本發明之又一實施例之一電子裝置包含根據本發明之上述實施例之顯示裝置。
在根據本發明各實施例之該半導體裝置、該顯示裝置及該電子裝置中，沿著該第一方向延伸之該第一佈線包含該 主要佈線區段及該分叉佈線區段。該電晶體之源極區域係形成於該主要佈線區段內及該分叉佈線區段內。另外，該第二佈線包含沿著該第二方向延伸之該主幹佈線區段及沿著該第一方向延伸之該複數個分支佈線區段。該電晶體之汲極區域係形成於該複數個分支佈線區段之間。此外，沿著該第二方向延伸之該第三佈線電連接至該電晶體之汲極區域。該電晶體沿著該第二方向分成且形成為複數段。上述複數個分支佈線區段在以一分開方式形成之電晶體中個別地充當各別閘極電極。因此，其閘極電極沿著該第一方向延伸(沿著該第一方向佈置)之該電晶體沿著不同於該第一方向之該第二方向分成且形成為複數段，且經配置而彼此分離開之該主要佈線區段及該分叉佈線區段包含該電晶體之源極區域。由此，提高總體上沿該半導體裝置之該第二方向之配置效率(減小沿著該第二方向之配置寬度)同時確保該第一佈線之佈線寬度(沿著該主要佈線區段及該分叉佈線區段之該第二方向之佈線寬度)。
根據根據本發明各實施例之該半導體裝置、該顯示裝置及該電子裝置，因提供該第一至該第三佈線及該電晶體，故可提供作為一個整體沿該半導體裝置之該第二方向之配置效率同時確保沿著該第一佈線之該第二方向之佈線寬度。因而可達成空間節省同時抑制特性之退化(舉例而言，顯示影像品質之退化)。
下文將參照圖式詳細闡述本發明之各實施例。附帶而 言，將按以下次序來進行說明。
1.具備觸控感測器之顯示裝置中之觸控偵測系統之基本原理
2.第一實施例(電晶體分成且形成為偶數段之實例)
3.第二實施例(電晶體分成且形成為奇數段之實例)
4.為第一實施例及第二實施例所共有之修改實例
第一修改實例(在電源線之佈線部分中提供通孔之實例)
第二修改實例(至反相器電路而不是緩衝器電路之應用之實例)
5.應用實例(顯示裝置至電子裝置之應用實例)
6.其他修改實例
<1.具備觸控感測器之顯示裝置中之觸控偵測系統之基本原理>
將首先參照圖1A至圖3B闡述根據以下實施例及諸如此類之顯示裝置(具備一觸控感測器之顯示裝置)中之一觸控偵測系統之基本原理。該觸控偵測系統體現為一電容型觸控感測器。如(舉例而言)圖1A中所示，一電容元件係藉由使用經配置而隔著一介電質Di彼此相對之一對電極(一驅動電極E1及一偵測電極E2)而形成。此一結構表示為圖1B中所示之一等效電路。驅動電極E1、偵測電極E2及介電質Di形成一電容元件C1。電容元件C1之一個端子連接至一交流信號源(驅動信號源)Sac 。電容元件C1之另一個端子P經由一電阻器R接地且連接至一電壓偵測器(偵測電路)DET。當一預定頻率(舉例而言，幾個千赫茲十幾個千赫茲)之一交流矩形波Sg(圖3B)自交流信號源Sac 施加至驅 動電極E1(電容元件C1之一個端子)時，如圖3A中所示之一輸出波形(偵測信號Vdet )出現於偵測電極E2(電容元件C1之另一個端子P)處。附帶而言，此交流矩形波Sg 對應於稍後欲闡述之一共同驅動信號Vcom 。
在沒有手指接觸(或接近於)偵測電極E2之一狀態下，如圖1A及圖1B中所示，對應於電容元件C1之電容值之一電流I0 隨著對電容元件C1充電及放電而流動。電容元件C1之另一個端子P此時具有諸如(舉例而言)圖3A中之一波形V0 之一電位波形。此波形由電壓偵測器DET偵測到。
另一方面，在手指接觸(或接近於)偵測電極E2之一狀態下，如圖2A及圖2B中所示，與電容元件C1串聯添加由該手指形成之一電容元件C2。在此狀態下，隨著對電容元件C1及C2充電及放電，各別電流I1 及I2 流動。電容元件C1之另一個端子P此時具有諸如(舉例而言)圖3A中之一波形V1 之一電位波形。此波形由電壓偵測器DET偵測到。此時，點P之電位係藉由流過電容元件C1及C2之電流I1 及I2 之值所確定之一分壓電位。波形V1 因此具有一較在非接觸狀態下之波形V0 為小之值。如稍後將闡述，電壓偵測器DET比較所偵測到之電壓與一預定臨限電壓Vth 。當所偵測到之電壓等於或高於該臨限電壓時，電壓偵測器DET判定偵測電極E2處於一非接觸狀態下。當所偵測到之電壓低於該臨限電壓時，電壓偵測器DET判定偵測電極E2處於一接觸狀態下。因此可執行一觸控偵測。
<2.第一實施例(電晶體分成且形成為偶數段之實例)> [顯示裝置1之組成]
圖4展示根據本發明之一第一實施例具有一半導體裝置之一顯示裝置(具備一觸控感測器之顯示裝置1)之主要部分之一剖面結構。在此顯示裝置1中，使用一液晶元件作為一顯示元件，且藉由使原先提供至該液晶元件之電極之一部分(稍後欲闡述之共同電極43)及一顯示驅動信號(稍後欲闡述之共同驅動信號Vcom )分別起雙重作用來形成一電容型觸控感測器。亦即，顯示裝置1具有一顯示器功能及一觸控感測器功能。
如圖4中所示，顯示裝置1包含：一像素基板2；一反基板4，其經安置而與像素基板2相對；及一液晶層6，其插入於像素基板2與反基板4之間。
像素基板2包含作為一電路基板之一TFT(薄膜電晶體)基板21、形成於TFT基板21上之一共同電極/感測器驅動電極43及以一矩陣之形式隔著一絕緣層23配置於共同電極/感測器驅動電極43上方之複數個像素電極22。形成於TFT基板21上的係圖4中未展示之用於驅動像素電極22及TFT(薄膜電晶體)中之每一者之一顯示驅動器(驅動區段)以及包含用於供應影像信號至各別像素電極22之信號線(稍後欲闡述之資料線25)及用於驅動各別TFT之閘極線(稍後欲闡述之閘極線26)佈線。用於執行稍後欲闡述之觸控偵測操作之一偵測電路亦可形成於TFT基板21上。
共同電極/感測器驅動電極43(下文簡稱為「共同電極43」)係為每一顯示像素所共有之一共同電極，且亦用作 該感測器之形成執行該觸控偵測操作之觸控感測器之一部分之一驅動電極。共同電極43對應於圖1A中之驅動電極E1。亦即，具有一交流矩形波形之共同驅動信號Vcom 施加至共同電極43。此共同驅動信號Vcom 界定每一顯示像素之顯示電壓連同施加至像素電極22之像素電壓，且亦用作該觸控感測器之一驅動信號。共同驅動信號Vcom 對應於自圖1B中之驅動信號源Sac 供應之交流矩形波Sg 。亦即，共同驅動信號Vcom 在若干預定循環中之每一者中極性反轉。
反基板4包含：一玻璃基板41；一濾色片42，其形成於玻璃基板41之一個表面上；及一感測器偵測電極(觸控偵測電極)44，其形成於濾色片42上。另外，一偏光器45安置於玻璃基板41之另一表面上。
濾色片42係藉由週期性地配置三種色彩(舉例而言，紅色(R)、綠色(G)及藍色(B))之濾色片層而形成。該三種色彩R、G及B與每一顯示像素(像素電極22)相關聯成一個集合。感測器偵測電極44形成觸控感測器之一部分，且對應於圖1A中之偵測電極E2。
液晶層6根據一電場之狀態調變透過液晶層6之光。針對液晶層6使用處於諸如(舉例而言)一TN(扭轉向列)模式、一VA(垂直對準)模式及一ECB(電控雙折射)模式之各種模式下之液晶。另一選擇為，針對液晶層6可使用處於諸如一FFS(邊緣場切換)模式、一IPS(平面內切換)模式及諸如此類之各種模式下之液晶。
附帶而言，一對準膜安置於液晶層6與像素基板2之間及 液晶層6與反基板4之間，且一入射側偏光器安置於像素基板2之下表面側上。然而，圖4中未展示對準膜及入射側偏光器。
(共同電極43及感測器偵測電極44之詳細組態之實例)
圖5以透視圖形式展示像素基板2中之共同電極43及反基板4中之感測器偵測電極44之一組態實例。在此實例中，共同電極43分成沿該圖式中之一水平方向延伸之複數個條帶形電極圖案(在此情況下，例如由n(n係2或大於2之一整數)個共同電極431至43n構成)。該等電極圖案中之每一者由一共同電極驅動器43D依序供以共同驅動信號Vcom 以便在一分時基礎上執行線順序掃描驅動，如稍後將闡述。另一方面，感測器偵測電極44係由沿正交於共同電極43之電極圖案之延伸方向之一方向延伸之複數個條帶形電極圖案構成。一偵測信號Vdet 自感測器偵測電極44之該等電極圖案中之每一者輸出，且輸入至稍後欲闡述之一偵測電路8。
(像素結構及驅動器之組態之實例)
圖6及圖7展示顯示裝置1中之一像素結構及各種驅動器之組態之實例。在顯示裝置1中，包含一TFT元件Tr及一液晶元件LC之複數個顯示像素20(像素)係以一矩陣之形式配置於一有效顯示區域10A內。亦即，具有該複數個顯示像素20之一顯示區段安置於有效顯示區域10A中。另外，包含稍後欲闡述之一半導體裝置之一顯示驅動器(驅動區段)及偵測電路8(DET)示區域10A之外邊緣(周界)處之一圖框 區域(非顯示區域)10B內。附帶而言，在圖6及圖7中，一X軸方向對應於一水平線方向(一H方向及一第二方向)，且一Y軸方向對應於一垂直線方向(一V方向及一第一方向)。上述情況亦適用於其他後續圖式。
特定而言，在圖6中所示之實例中，作為顯示驅動器之一閘極驅動器26D(掃描線驅動電路)、共同電極驅動器43D及一資料驅動器25D(信號線驅動電路)以及偵測電路8配置於圖框區域10B內。閘極驅動器26D係一電路，其用於沿著垂直線方向(Y軸方向及第一方向)依序驅動該複數個顯示像素20。資料驅動器25D係一電路，其用於供應一視訊信號至作為驅動對象之顯示像素20。閘極驅動器26D、共同電極驅動器43D及資料驅動器25D在此情況下對應於本發明實施例中之一「驅動區段」之一具體實施。資料驅動器25D在此情況下對應於本發明實施例中之一「水平驅動電路」之一具體實例。
顯示像素20與連接至閘極驅動器26D之閘極線26、連接至資料驅動器25D之信號線(資料線25)及連接至共同電極驅動器43D之共同電極431至43n連接。如上所述，共同電極驅動器43D依序向共同電極431至43n供應共同驅動信號Vcom (Vcom (1)至Vcom (n))。共同電極驅動器43D包含(舉例而言)一移位暫存器43D1、一COM選擇區段43D2、一位準移位器43D3及一COM緩衝器43D4。
移位暫存器43D1係一邏輯電路，其用於依序傳送一輸入脈衝。特定而言，將一傳送觸發脈衝(開始脈衝)輸入至移 位暫存器43D1，藉此開始時脈傳送。另外，當在一個圖框週期內複數次輸入該開始脈衝時，可每當輸入該開始脈衝時重複傳送。附帶而言，移位暫存器43D1可係彼此獨立以分別控制該複數個共同電極431至43n之傳送邏輯電路。然而，在彼情況下增大一控制電路尺度。因此，該等傳送邏輯電路合意地由該閘極驅動器及該共同電極驅動器共用，如稍後欲闡述之圖7中所示。此外，移位暫存器43D1合意地係與共同電極43之塊數無關之一單一傳輸邏輯電路。
COM選擇區段43D2係一邏輯電路，其用於控制是否將共同驅動信號Vcom 輸出至有效顯示區域10A內之每一顯示像素20。亦即，COM選擇區段43D2根據有效顯示區域10A或諸如此類內之一位置來控制共同驅動信號Vcom 之輸出。此外，如稍後將詳細闡述，藉由使輸入至COM選擇區段43D2之一控制脈衝可變，可(舉例而言)任意地針對每一水平線改變共同驅動信號Vcom 之輸出位置，或者在複數個水平週期之後改變該輸出位置。
位準移位器43D3係一電路，其用於使自COM選擇區段43D2供應之一控制信號移位至足以控制共同驅動信號Vcom 之一電位位準。
COM緩衝器43D4係一末級輸出邏輯電路，其用於依序供應共同驅動信號Vcom (Vcom (1)至Vcom (n))。COM緩衝器43D4包含稍後欲闡述之一緩衝器電路(圖8)。附帶而言，向COM緩衝器43D4供應在產生共同驅動信號Vcom 時所使用之一預定COM電壓(舉例而言，稍後欲闡述之電源線Lv1及 Lv2之電位)。
另一方面，在圖7中所示之實例中，作為顯示驅動器之一T/G與DC/DC轉換器20D、一閘極與共同電極驅動器40D及資料驅動器25D以及偵測電路8配置於圖框區域10B內。T/G與DC/DC轉換器20D充當一T/G(時序產生器)及一DC/DC(直流轉直流)轉換器。閘極與共同電極驅動器40D經由閘極線26供應一閘極驅動信號至每一顯示像素20，且依序供應共同驅動信號Vcom (Vcom (1)至Vcom (n))至共同電壓431至43n。閘極與共同電極驅動器40D及資料驅動器25D在此情況下對應於本發明實施例中之一「驅動區段」之一具體實例。
顯示像素20與連接至閘極與共同電極驅動器40D之閘極線26及共同電極431至43n連接，且與連接至資料驅動器25D之資料線25連接。閘極與共同電極驅動器40D包含(舉例而言)一移位暫存器40D1、一啟用與控制區段40D2、一閘極/COM選擇區段40D3、一位準移位器40D4及一閘極/COM緩衝器40D5。
移位暫存器40D1具有類似於先前所闡述之移位暫存器43D1之功能之功能，只是移位暫存器40D1由一閘極驅動器及一共同電極驅動器共用罷了。
啟用與控制區段40D2藉由使用自移位暫存器40D1傳送之一時脈脈衝捕獲一啟用脈衝來產生用於控制閘極線26之一脈衝。
閘極/COM選擇區段40D3係一邏輯電路，其用於控制是 否將共同驅動信號Vcom 及一閘極信號VG中之每一者輸出至有效顯示區域10A內之每一顯示像素20。亦即，閘極/COM選擇區段40D3根據有效顯示區域10A或諸如此類內之一位置來控制共同驅動信號Vcom 及閘極信號VG中之每一者之輸出。
位準移位器40D4係一電路，其用於使自閘極/COM選擇區段40D3供應之一控制信號移位至足以控制閘極信號VG及共同驅動信號Vcom 中之每一者之一電位位準。
閘極/COM緩衝器40D5係一末級輸出邏輯電路，其用於依序供應共同驅動信號Vcom (Vcom (1)至Vcom (n))及閘極信號VG(VG(1)至VG(n))中之每一者。閘極/COM緩衝器40D5包含稍後欲闡述之緩衝器電路(圖8)。附帶而言，向閘極COM緩衝器40D5供應在產生共同驅動信號Vcom 及閘極信號VG時所使用之一預定COM/閘極電壓(舉例而言，稍後欲闡述之電源線Lv1及Lv2之電位)。
(緩衝器電路之電路組態之實例)
圖8展示圖6或圖7中所示之緩衝器電路(COM緩衝器43D4、閘極/COM緩衝器40D5或閘極驅動器26D內未展示之一緩衝器電路)之一電路組態之一實例。此緩衝器電路對應於本發明實施例中之一「垂直驅動電路」及一「半導體裝置(半導體電路)」之一具體實例。然而，為了便於下文說明，將闡述COM緩衝器43D4中之緩衝器電路之一電路組態之一實例。
COM緩衝器43D4沿著垂直線方向(Y軸方向)具有複數個 單元電路46。單元電路46中之每一者與一對控制信號線CTL及xCTL、一個共同驅動信號(輸出信號線)Vcom 及該對電源線Lv1及Lv2連接。特定而言，安置於圖8之頂部處之單元電路46與控制信號線CTL(1)及xCTL(1)、一輸出信號線Vcom (1)以及電源線Lv1及Lv2連接。類似地，安置於圖8之中部處之單元電路46與控制信號線CTL(2)及xCTL(2)、一輸出信號線Vcom (2)以及電源線Lv1及Lv2連接。安置於圖8之底部處之單元電路46與控制信號線CTL(3)及xCTL(3)、一輸出信號線Vcom (3)以及電源線Lv1及Lv2連接。附帶而言，附帶而言，一控制信號線xCTL線係指向其供應相對於供應至一控制信號線CTL之一控制信號之一邏輯反轉信號之一信號線。
另外，每一單元電路46具有由兩個N型電晶體Tn1及Tn2以及兩個P型電晶體Tp1及Tp2構成之一緩衝器電路。特定而言，緩衝器電路係由由一輸入側上(控制信號線CTL之側上)之一第一級中之電晶體Tn1及Tp1構成之一反相器電路及由一輸出側上(輸出編號線Vcom 之側上)之一第二級中之電晶體Tn2及Tp2構成之一反相器電路而形成。更特定而言，電晶體Tn1之閘極與控制信號線CTL(1)連接，且電晶體Tp1之閘極與控制信號線xCTL(1)連接。電晶體Tn1及Tp1之源極各自與電源線Lv1連接。電晶體Tn1及Tp1之汲極各自與輸出信號線Vcom (1)連接。由此形成第一級中之上述反相器電路。另外，電晶體Tp2之閘極與控制信號線CTL(1)連接，且電晶體Tn2之閘極與控制信號線xCTL(1)連 接。電晶體Tn2及Tp2之源極各自與電源線Lv2連接。電晶體Tn2及Tp2之汲極各自與輸出信號線Vcom (1)連接。由此形成第二級中之上述反相器電路。附帶而言，圖8中所示之「S」及「D」分別表示每一電晶體中之一源極(源極區域)及一汲極(汲極區域)。上述情況亦適用於其他後續圖式。
電源線Lv1及Lv2保持在產生共同驅動信號Vcom 時所使用之一預定COM電壓(一直流電壓或一交流電壓)。由此，如(舉例而言)圖9中所示，自緩衝器電路輸出之共同驅動信號Vcom 代表由電源線Lv1及Lv2之電位構成之一緩衝波形。因此，緩衝器電路中之該複數個單元電路46根據分別自控制信號線CTL及xCTL供應之控制信號依序沿著Y軸方向(垂直線方向及第一方向)操作。
(緩衝器電路之配置組態之實例)
圖10展示如圖8中所示之COM緩衝器43D4或諸如此類中之緩衝器電路之一配置組態之一實例(一佈局組態之一實例：一X-Y平面組態之一實例)。圖11示意性地展示沿圖10之一線II-II截取之一剖面組態之一實例(一Y-Z剖面組態之一實例)。
在如圖10中所示之根據本發明之緩衝器電路中，單元電路46包含兩條電源線Lv1及Lv2(第一佈線)、兩條控制信號線CTL及xCTL(第二佈線)、一條輸出信號線Vcom (第三佈線)及四個電晶體Tn1、Tn2、Tp1及Tp2。複數個此類單元電路46沿著Y軸方向(垂直線方向及第一方向)提供。另 外，電源線Lv1及Lv2、控制信號線CTL及xCTL以及輸出信號線Vcom 形成於彼此不同之各別層中(參見稍後欲闡述之圖11)。特定而言，在此情況下，控制信號線CTL及xCTL、電源線Lv1及Lv2以及輸出信號線Vcom 按此次序沿著Z軸相對於稍後欲闡述之一基板301之側之法線方向形成於各別不同層中。
電源線Lv1及Lv2各自沿著Y軸方向(垂直線方向及第一方向)延伸。另外，電源線Lv1及Lv2各自具有經配置而彼此分離開之一主要佈線區段31及一分叉佈線區段32。主要佈線區段31係具有一相對大的佈線寬度之佈線。電源線Lv1之主要佈線區段31具有一佈線寬度W11。電源線Lv2之主要佈線區段31具有一佈線寬度W21。分叉佈線區段32係具有一相對小的佈線寬度之佈線。電源線Lv1之分叉佈線區段32具有一佈線寬度W12(W11)。電源線Lv2之分叉佈線區段32具有一佈線寬度W22(W21)。在此情況下，電源線Lv1之主要佈線區段31及分叉佈線區段32以及電源線Lv2之分叉佈線區段32及主要佈線區段31按此次序沿著一X軸之法線方向(朝有效顯示區域10A之側方向)配置。另外，電源線Lv1具有用於將電源線Lv1之主要佈線區段31及分叉佈線區段32彼此電連接於主要佈線區段31與分叉佈線區段32之間的一間隙區域內之一連接部分331。類似地，電源線Lv2具有用於將電源線Lv2之主要佈線區段31及分叉佈線區段32彼此電連接於主要佈線區段31與分叉佈線區段32之間的一間隙區域內之一連接部分332。附帶而言，此等連 接部分331及332在此情況下提供於對應於每一單元電路46之間隙(針對每一單元電路46提供之)之區域中，但並不限於此。連接部分331及332可按一個連接部分331或332對複數個單元電路46之一比率提供。
控制信號線CTL及xCTL各自具有一主幹佈線區段35及一分支佈線區段36。主幹佈線區段35係沿著X軸方向(水平線方向及第二方向)延伸之佈線。分支佈線區段36沿著Y軸方向(垂直線方向及第一方向)延伸於上文所闡述之主要佈線區段31與分叉佈線區段32之間的一間隙區域內以便自主幹佈線區段35分支。亦即，主幹佈線區段35與分支佈線區段36彼此電連接。複數個此類分支佈線區段36經配置而在電源線Lv1之主要佈線區段31與分叉佈線區段32之間的間隙區域內彼此分離開，且複數個此類分支佈線區段36經配置而在電源線Lv2之主要佈線區段31與分叉佈線區段32之間的間隙區域內彼此分離開。特定而言，偶數個分支佈線區段36(在此情況下，兩個分支佈線區段36)經配置而在電源線Lv1之主要佈線區段31與分叉佈線區段32之間的間隙區域內彼此分離開。類似地，偶數個分支佈線區段36(在此情況下，兩個分支佈線區段36)經配置而在電源線Lv2之主要佈線區段31與分叉佈線區段32之間的間隙區域內彼此分離開。
在每一單元電路46中，電晶體Tn1及Tp1各自形成於電源線Lv1之側上，且電晶體Tn2及Tp2各自形成於電源線Lv2之側上。另外，電晶體Tn1及Tp2各自形成於控制信號線 CTL之側上，且電晶體Tp1及Tn2各自形成於控制信號線xCTL之側上。上文所闡述之該複數個分支佈線區段36在此等電晶體Tn1、Tn2、Tp1及Tp2中個別地充當一閘極電極。特定而言，在電晶體Tn1中，控制信號線CTL中位於電源線Lv1之側上之兩個分支佈線區段36各自充當一閘極電極，且在電晶體Tp1中，控制信號線xCTL中位於電源線Lv1之側上之兩個分支佈線區段36各自充當一閘極電極。類似地，在電晶體Tp2中，控制信號線CTL中位於電源線Lv2之側上之兩個分支佈線區段36各自充當一閘極電極，且在電晶體Tn2中，控制信號線xCTL中位於電源線Lv2之側上之兩個分支佈線區段36各自充當一閘極電極。另外，電晶體Tn1、Tn2、Tp1及Tp2中之每一者具有形成於主要佈線區段31及分叉佈線區段32內之一源極區域S，且具有形成於該複數個分支佈線區段36之間的一汲極區域D。特定而言，電晶體Tn1具有形成於電源線Lv1之主要佈線區段31及分叉佈線區段32中之每一者內之一源極區域S，且具有形成於控制信號線CTL中位於電源線Lv1之側上之該兩個分支佈線區段36之間的一汲極區域D。類似地，電晶體Tp1具有形成於電源線Lv1之主要佈線區段31及分叉佈線區段32中之每一者內之一源極區域S，且具有形成於控制信號線xCTL中位於電源線Lv1之側上之該兩個分支佈線區段36之間的一汲極區域D。電晶體Tp2具有形成於電源線Lv2之主要佈線區段31及分叉佈線區段32中之每一者內之一源極區域S，且具有形成於控制信號線CTL中位於電源線Lv2 之側上之該兩個分支佈線區段36之間的一汲極區域D。電晶體Tn2具有形成於電源線Lv2之主要佈線區段31及分叉佈線區段32中之每一者內之一源極區域S，且具有形成於控制信號線xCTL中位於電源線Lv2之側上之該兩個分支佈線區段36之間的一汲極區域D。附帶而言，圖10中帶陰影之區域代表一半導體層中之作用區域34。上述情況亦適用於其他後續圖式。另外，一觸點CT1形成於作用區域34中之每一者中。
根據此一組成，電晶體Tn1、Tn2、Tp1及Tp2中之每一者沿著Y軸方向(垂直線方向及第一方向)配置(每一閘極電極沿著Y軸方向延伸)。另外，如上所述，電晶體Tn1、Tn2、Tp1及Tp2中之每一者具有由分支佈線區段36形成之複數個閘極電極。由此，電晶體Tn1、Tn2、Tp1及Tp2中之每一者沿著X軸方向(水平線方向及第二方向)分成且形成為複數段。特定而言，在本實施例中，電晶體Tn1、Tn2、Tp1及Tp2中之每一者沿著X軸方向分成且形成為偶數段(在此情況下，兩塊)。設M為電晶體Tn1、Tn2、Tp1及Tp2中之每一者之分度數，設W1為電源線Lv1之主要佈線區段31及分叉佈線區段32之一總佈線寬度，且設W2為電源線Lv2之主要佈線區段31及分叉佈線區段32之一總佈線寬度，以下方程式(1)及方程式(2)成立。附帶而言，在此等方程式中，M'=(M/2)(捨棄一小數部分)。
W11+(W12×M')=W1………(1)
W21+(W22×M')=W2………(2)
另外，在本實施例中，緩衝器電路(垂直驅動電路)中之電晶體Tn1、Tn2、Tp1及Tp2中之每一者及資料驅動器25D(水平驅動電路)中之每一電晶體(未展示)皆沿著Y軸方向(垂直線方向及第一方向)配置。換言之，各別電晶體之閘極電極各自經配置而沿Y軸方向延伸。由此，如稍後將詳細闡述，當此等電晶體中之每一者包含一多晶半導體層(舉例而言，一多晶矽(p-Si)層)時，促進一非晶半導體層(舉例而言，一非晶矽(a-Si)層)之一雷射退火過程。
輸出信號線Vcom 沿著X軸方向(水平線方向及第二方向)延伸。輸出信號線Vcom 經由一觸點CT2(參見圖11)電連接至電晶體Tn1、Tn2、Tp1及Tp2中之每一者中之汲極區域D。在圖11中所示之剖面組態之實例中，作為閘極電極之控制信號線CTL(1)及xCTL(1)、一閘極絕緣膜302、一半導體層303、一層間絕緣膜304、一汲極電極305、觸點CT2、一平坦化膜306以及輸出信號線Vcom (1)之佈線層經形成而按此次序層壓於一基板301上。
(偵測電路8之電路組態之實例)
圖12展示執行觸控偵測操作之圖6及圖7中所示之偵測電路8之一電路組態之一實例。偵測電路8(電壓偵測器DET)包含一放大區段81、一A/D(類比轉數位)轉換區段83、一信號處理區段84、一座標提取區段85及上述電阻器R。
放大區段81係用於放大自一輸入端子Tin 輸入之一偵測信號Vdet 之一部分。放大區段81包含用於信號放大之一運算放大器811、兩個電阻器812R及813R以及兩個電容器812C 及813C。運算放大器811具有連接至輸入端子Tin 之一正輸入端子(+)，且具有連接至稍後欲闡述之A/D轉換區段83之一輸入端子之一輸出端子。電阻器812R之一個端子及電容器812C之一個端子皆連接至運算放大器811之輸出端子。電阻器812R之另一個端子及電容器812C之另一個端子皆連接至運算放大器811之一負輸入端子(-)。電阻器813R之一個端子連接至電阻器812R之另一個端子及電容器812C之另一個端子。電阻器813R之另一個端子經由電容器813C連接至接地。由此，電阻器812R及電容器812C充當用於切斷高頻率並傳遞低頻率之一低通濾波器(LPF)，且電阻器813R及電容器813C充當用於傳遞高頻率之一高通濾波器(HPF)。
電阻器R安置於運算放大器811之正輸入端子(+)之側上之一連接點P與接地之間。此電阻器R將避免感測器偵測電極44之一浮動狀態並維持一穩定狀態。由此，防止偵測信號Vdet 之信號值變得不穩定且在偵測電路8中變化，並獲得能夠允許靜電經由電阻器R逸出至接地之另一優點。
A/D轉換區段83係用於將在放大區段81中放大之類比偵測信號Vdet 轉換成一數位偵測信號之一部分。A/D轉換區段83包含圖12中未展示之一比較器。該比較器比較該輸入偵測信號之電位與一預定臨限電壓之電位(參見圖3A及圖3B)。
信號處理區段84使自A/D轉換區段83輸出之數位偵測信號經受預定信號處理(諸如(舉例而言)數位雜訊去除處理及 用於將頻率資訊轉換成位置資訊之處理之信號處理)。
座標提取區段85根據自信號處理區段84輸出之偵測信號獲得一偵測結果，並自一輸出端子Tout 輸出該偵測結果。此偵測結果包含指示該觸控感測器是否被觸控及當該觸控感測器被觸控時一所觸控部分之位置座標之資訊。
[顯示裝置1之作用及效果] (1.基本操作)
在顯示裝置1中，像素基板2上之顯示驅動器(共同電極驅動器43D或諸如此類)在一線順序基礎上供應共同驅動信號Vcom 至共同電極43之電極圖案(共同電極431至43n)中之每一者。該顯示驅動器亦經由信號線25供應像素信號(影像信號)至像素電極22，並與像素信號之供應同步在一線順序基礎上經由閘極線26控制對各別像素電極之TFT(TFT元件Tr)之切換。由此，將藉由共同驅動信號Vcom 及各別影像信號確定之沿一垂直方向(垂直於該基板之方向)之電場施加至各別顯示像素20中之液晶層6，從而調變一液晶狀態。
同時，在反基板4之側上，一電容元件C1形成於共同電極43之各別電極圖案與感測器偵測電極44之各別電極圖案之相交部分中之每一者處。在此情況下，當如由(舉例而言)圖5中之一箭頭(掃描方向)所指示在一分時基礎上將共同驅動信號Vcom 依序施加至共同電極43之電極圖案時，出現下述情形。亦即，對形成於共同電極43之所施加電極圖案與感測器偵測電極44之電極圖案之相交部分處之一列中 之電容元件C1中之每一者充電並放電。因此，對應於電容元件C1之電容值之量值之偵測信號Vdet 自感測器偵測電極44之各別電極圖案輸出。在沒有使用者之手指觸控反基板4之表面之一狀態下，偵測信號Vdet 具有一實質固定量值。作為充電及放電對象之該列電容元件C1隨著對共同驅動信號Vcom 之掃描而在一線順序基礎上移動。
當使用者之手指觸控反基板4之表面之某一位置時，將由該手指形成之一電容元件C2添加至原先形成於所觸控位置處之電容元件C1。因此，偵測信號Vdet 之值在掃描所觸控位置時(亦即，在將共同驅動信號Vcom 施加至對應於共同電極43之電極圖案之中的所觸控位置之電極圖案時)之一點處小於在其他位置處。偵測電路8比較偵測信號Vdet 與臨限電壓Vth 。當偵測信號Vdet 低於臨限電壓Vth 時，偵測電路8判定該位置係一所觸控位置。可根據對共同驅動信號Vcom 之施加時序及對低於臨限電壓Vth 之偵測信號Vdet 之偵測時序來計算此所觸控位置。
因此，在具備該觸控感測器之顯示裝置1中，將原先針對該液晶顯示元件提供之共同電極43共用為該觸控感測器之包含該驅動電極及該偵測電極之該對電極中之一者。另外，將作為一顯示驅動信號之共同驅動信號Vcom 共用為該觸控感測器之一驅動信號。因此，只需要在該電容型觸控感測器中新近提供感測器偵測電極44，而不需要新近製備該觸控感測器之一驅動信號。因此，該組態係簡單的。
另外，在過去，具備一觸控感測器之一顯示裝置準確地 量測在感測器中流動之一電流之量值，並根據所量測值藉由類比運算來判定一所觸控位置。另一方面，根據本實施例之顯示裝置1只需以數位方式感測對應於一觸控之存在或不存在之一相對電流變化(電位變化)之存在或不存在。因此，可藉由一簡單的偵測電路組態來提高偵測準確性。另外，在原先為施加共同驅動信號Vcom 而提供之共同電極43與新近提供之感測器偵測電極44之間形成一電容，且藉由使用由使用者之手指之觸控所引起之電容之一變化來執行觸控偵測。因此，顯示裝置1可適用於其中使用者之電位通常不確定之行動裝置中之應用。
此外，將感測器偵測電極44分成複數個電極圖案，且在一分時基礎上驅動該等電極圖案中之每一者。因此，亦可偵測到一所觸控位置。
(2.緩衝器電路之作用)
接下來將與一比較實例相比較詳細闡述上述COM緩衝器43D4或諸如此類中之緩衝器電路之作用。
(2-1.比較實例)
圖13展示根據一比較實例之一緩衝器電路(緩衝器電路104)之一配置組態之一實例(一佈局組態之一實例：一X-Y平面組態之一實例)。
在根據該比較實例之緩衝器電路104中，如在根據本實施例之緩衝器電路中，一單元電路46由兩條電源線Lv1及Lv2、兩條控制信號線CTL及xCTL、一條輸出信號線Vcom 以及四個電晶體Tn1、Tn2、Tp1及Tp2而形成。另外，複 數個單元電路46沿著Y軸方向提供。
然而，在緩衝器電路104中，不同於根據本實施例之緩衝器電路，電源線Lv1及Lv2分別由一單塊佈線形成(不具有分支成主要佈線區段31及分叉佈線區段32之佈線)。另外，控制信號線CTL及xCTL各自僅沿著X軸方向延伸(僅包含主幹佈線區段35)，且不包含沿Y軸方向延伸之佈線(對應於分支佈線區段36之佈線)。出於此等原因，在緩衝器電路104中，不同於根據本實施例之緩衝器電路，電晶體Tn1、Tn2、Tp1及Tp2中之每一者沿著X軸方向安置(每一閘極電極沿著X軸方向延伸)。另外，電晶體Tn1、Tn2、Tp1及Tp2中之每一者僅具備由控制信號線CTL或xCTL形成之一個閘極電極。因此，不同於本實施例，電晶體Tn1、Tn2、Tp1及Tp2中之每一者並非以一分開方式形成。
當要確保(維持)緩衝器電路104之電路特性(操作特性)時，需要將電源線Lv1及Lv2之佈線寬度W101及W102設定成稍大。然而，近來已存在期望顯示裝置具有一更窄圖框(減小圖框區域10B之面積)之一傾向。當要相應地減小電源線Lv1及Lv2之佈線寬度時，無法如上文所述確保電路特性(電路特性退化)。因此，降低顯示影像品質(舉例而言，出現一閃爍現象)。另一方面，當要確保電路特性時，需要增大電源線Lv1及Lv2之佈線寬度W101及W102以及各別電晶體Tn1、Tn2、Tp1及Tp2之閘極寬度W103及W104，乃因一佈線負荷隨著顯示區段之像素之大小及數目增大而增 大。亦即，緩衝器電路104之配置組態(佈局組態)引起電路面積之增大，且可使為一更窄圖框預先採取措施變得不可能。因此，很難為空間節省(面積節省)預先採取措施同時防止根據該比較實例之緩衝器電路104中之特性之退化。
(2-2.本實施例)
另一方面，如圖10及圖11中所示配置根據本實施例之緩衝器電路。特定而言，沿著Y軸方向延伸之電源線Lv1及Lv2包含一主要佈線區段31及一分叉佈線區段32，且各別電晶體Tn1、Tn2、Tp1及Tp2之源極區域S形成於電源線Lv1及Lv2之主要佈線區段31及分叉佈線區段32中之每一者內。由此，在電源線Lv1及Lv2中，該等電晶體之源極區域S沿著Y軸方向彼此線性連接。
另外，控制信號線CTL及xCTL包含沿著X軸方向延伸之主幹佈線區段35及沿著Y軸方向延伸之該複數個分支佈線區段36。各別電晶體Tn1、Tn2、Tp1及Tp2之汲極區域D形成於該複數個分支佈線區段36之間。
此外，沿著X軸方向延伸之輸出信號線Vcom 經由觸點CT2電連接至各別電晶體Tn1、Tn2、Tp1及Tp2之汲極區域D。
電晶體Tn1、Tn2、Tp1及Tp2中之每一者沿著X軸方向分成且形成為複數段(在此情況下，偶數段)，且該複數個分支佈線區段36在如此分開之電晶體Tn1、Tn2、Tp1及Tp2中之每一者中個別地充當一閘極電極。
因此，在本實施例中，其閘極電極沿著Y方向延伸(沿著 Y軸方向配置)之電晶體Tn1、Tn2、Tp1及Tp2中之每一者沿著X軸方向分成且形成為複數段(在此情況下，偶數段)。另外，經配置而彼此分離開之主要佈線區段31及分叉佈線區段32分別包含電晶體Tn1、Tn2、Tp1及Tp2之源極區域。因此，提高作為一個整體沿緩衝器電路之X軸方向之配置效率(減小沿著X軸方向之配置寬度)同時確保上文所述之電源線Lv1及Lv2之佈線寬度W1及W2(主要佈線區段31及分叉佈線區段32之佈線寬度之總值)以便等於上述比較實例之佈線寬度(W1=W101且W2=W102)。
因此，在本實施例中，因如上所述配置電源線Lv1及Lv2、控制信號線CTL及xCTL、輸出信號線Vcom 以及電晶體Tn1、Tn2、Tp1及Tp2，故可提高作為一個整體沿緩衝器電路之X軸方向之配置效率同時確保電源線Lv1及Lv2之佈線寬度W1及W2。因而可達成空間節省(面積節省)同時抑制特性之退化(舉例而言，顯示影像品質之退化)。亦即，可達成更窄圖框及更高影像品質兩者。附帶而言，可以說，此隨著有效顯示區域10A內之顯示像素20之數目增大(隨著顯示像素20之間距減小)而產生更大的效果(更大的優點)。
另外，當緩衝器電路之電晶體Tn1、Tn2、Tp1及Tp2中之每一者及資料驅動器25D中之每一者皆沿著Y軸方向配置時，亦可獲得以下效果。當此等電晶體中之每一者包含一多晶半導體層時，可促進一非晶半導體層之一雷射退火過程，且可簡化一製造過程。特定而言，因各別驅動電路 中之電晶體係沿同一方向(共同方向)配置，故只需執行沿一單一退火方向(雷射光之輻射方向)之雷射退火，從而簡化該雷射退火過程。另外，因同一退火方向，故可使各別電晶體中之多晶半導體層變得均勻。因此，從這個方面來說，亦可提高顯示影像品質。
<3.第二實施例(電晶體分成且形成為奇數段之實例)>
接下來將闡述本發明之一第二實施例。附帶而言，藉由相同之參考符號來識別與在上述第一實施例中相同之部分，且將適當省略對其之說明。
圖14展示根據本實施例之一緩衝器電路(COM緩衝器43D4或諸如此類中之緩衝器電路)之一配置組態之一實例(一佈局組態之一實例：一X-Y平面組態之一實例)。在本實施例中，不同於第一實施例，電晶體Tn1、Tn2、Tp1及Tp2中之每一者分成且形成為奇數段。
特定而言，亦在根據本實施例之緩衝器電路中，如在第一實施例中，電晶體Tn1、Tn2、Tp1及Tp2中之每一者沿著Y軸方向配置(各別電晶體之閘極電極沿著Y軸方向延伸)。另外，電晶體Tn1、Tn2、Tp1及Tp2中之每一者具有由分支佈線區段36形成之該複數個閘極電極。電晶體Tn1、Tn2、Tp1及Tp2中之每一者因此沿著X軸方向分成且形成為複數段。
然而，在本實施例中，不同於第一實施例，電晶體Tn1、Tn2、Tp1及Tp2中之每一者沿著X軸方向分成且形成為奇數段(在此情況下，三塊)。設N為電晶體Tn1、Tn2、 Tp1及Tp2中之每一者之分度數，設W1為電源線Lv1之主要佈線區段31及分叉佈線區段32之一總佈線寬度，且設W2為電源線Lv2之主要佈線區段31及分叉佈線區段32之一總佈線寬度，以下方程式(3)及方程式(4)成立。附帶而言，在此等方程式中，N'={(N-1)/2}(捨棄一小數部分)。
W11+(W12×N')=W1………(3)
W21+(W22×N')=W2………(4)
由根據本實施例之此一組成形成之緩衝器電路亦可藉由類似於第一實施例之作用之作用來提供類似效果。亦即，舉例而言，可達成空間節省同時抑制特性之退化。
另外，在本實施例中，特定而言，如由圖14中之一參考符號P11所指示，電晶體Tn1及Tp2之汲極區域D可由電源線Lv1與Lv2之間的一共同汲極區域形成(可彼此疊加)，且電晶體Tp1及Tn2之汲極區域D可由電源線Lv1與Lv2之間的一共同汲極區域形成(可彼此疊加)。因此，與第一實施例(其中電晶體分成且形成為偶數段之情形)相比較，可進一步減小沿著X軸方向之一電路面積，且可實現一甚至更窄的圖框。
<4.為第一及第二實施例所共有之修改實例>
接下來將闡述為上述第一及第二實施例所共有之修改實例(一第一修改實例及一第二修改實例)。附帶而言，藉由相同之參考符號來識別與在此等實施例中相同之部分，且將適當省略對其之說明。
[第一修改實例(在電源線之佈線部分中提供通孔之實例)]
圖15及圖16各自展示根據一第一修改實例之一緩衝器電路(COM緩衝器43D4或諸如此類中之緩衝器電路)之一配置組態之一實例(一佈局組態之一實例：一X-Y平面組態之一實例)。特定而言，圖15對應於第一實施例之一第一修改實例，且圖16對應於第二實施例之一第一修改實例。
如圖15及圖16中所示，本修改實例具有提供於輸出信號線Vcom 之一個部分中之一通孔(開口)37。特定而言，呈一矩形形狀之複數個通孔37形成於電源線Lv1及Lv2與輸出信號線Vcom 之疊加區域(重疊區域)之至少一個部分(在此情況下，包含觸點CT1之一形成區域之一區域)中。
本修改實例除上述第一及第二實施例之效果之外還可提供以下效果。首先，在電源線Lv1及Lv2與輸出信號線Vcom 之疊加區域中形成一電容，且該電容引起在操作緩衝器電路時之功率消耗之增大。因此，在輸出信號線Vcom 中之疊加區域內提供通孔37以便可抑制由此一電容所引起之功率消耗之增大。附帶而言，雖然提供此等通孔37具有增大輸出信號線Vcom 之電阻值之一缺點，但藉由提供通孔37來減小電容之值(減小功率消耗)之優點可以說是更大的。
[第二修改實例(至反相器電路而不是緩衝器電路之應用之實例)]
圖17及圖18各自展示根據一第二修改實例之一反相器電路(COM緩衝器43D4或諸如此類中之反相器電路)之一配置組態之一實例(一佈局組態之一實例：一X-Y平面組態之一實例)。特定而言，圖17對應於第一實施例之一第二修改 實例，且圖18對應於第二實施例之一第二修改實例。附帶而言，此反相器電路對應於本發明各實施例中之「垂直驅動電路」及「半導體裝置(半導體電路)」之一具體實例。
如圖17及圖18中所示，本修改實例係至一反相器電路(邏輯否定電路)而不是到目前為止所述之緩衝器電路之應用之一實例。特定而言，該反相器電路之一單元電路46係由一條電源線Lv1、兩條控制信號線CTL及xCTL、一條輸出信號線Vcom 以及兩個電晶體Tn1及Tp1而形成。複數個此類單元電路46沿著Y軸方向提供。
由根據本修改實例之此一組成形成之反相器電路亦可藉由類似於第一或第二實施例之作用之作用提供類似效果。亦即，舉例而言，可達成空間節省同時抑制特性之退化。
<5.應用實例(顯示裝置至電子裝置之應用實例)>
接下來，參照圖19至圖23G，將對上述實施例及修改實例中之每一者中所闡述之顯示裝置1(具備一觸控感測器之顯示裝置)之應用實例進行說明。根據上述實施例及諸如此類之顯示裝置1可適用於所有領域中之電子裝置，諸如電視裝置、數位相機、筆記型個人電腦、可攜式終端裝置(諸如可攜式電話)或視訊攝影機。換言之，根據上述實施例及諸如此類之顯示裝置1可適用於所有領域中顯示外部輸入至其之一視訊信號或其中產生作為一影像或視訊之一視訊信號之電子裝置。
(第一應用實例)
圖19展示根據上述實施例及諸如此類之顯示裝置1應用 於其之一電視裝置之一外觀。此電視裝置具有(舉例而言)包含一前面板511及一濾光鏡512之一視訊顯示螢幕區段510。視訊顯示螢幕區段510係由根據上述實施例及諸如此類之顯示裝置1而形成。
(第二應用實例)
圖20A及圖20B展示根據上述實施例及諸如此類之顯示裝置1應用於其之一數位相機之一外觀。此數位相機具有(舉例而言)用於閃光之一發光部分521、一顯示部分522、一選單開關523及一快門按鈕524。顯示部分522係由根據上述實施例及諸如此類之顯示裝置1而形成。
(第三應用實例)
圖21展示根據上述實施例及諸如此類之顯示裝置1應用於其之一筆記型個人電腦之一外觀。此筆記型個人電腦具有(舉例而言)一主單元531、用於輸入字元及諸如此類之一操作之一鍵盤532、及用於顯示一影像之一顯示部分533。顯示部分533係由根據上述實施例及諸如此類之顯示裝置1而形成。
(第四應用實例)
圖22展示根據上述實施例及諸如此類之顯示裝置1應用於其之一視訊攝影機之一外觀。此視訊攝影機具有(舉例而言)一主單元541、安置於主單元541之一前側表面中以拍攝一被攝體之一透鏡542、在圖像拍攝時之一開始/停止開關543及一顯示部分544。顯示部分544係由根據上述實施例及諸如此類之顯示裝置1而形成。
(第五應用實例)
圖23A至圖23G展示根據上述實施例及諸如此類之顯示裝置1應用於其之一可攜式電話之一外觀。此可攜式電腦係(舉例而言)藉由藉由一耦合部分(一鉸鏈部分)730耦合一上側殼體710與一下側殼體720而形成。該可攜式電腦(舉例而言)具有一顯示器740。一子顯示器750、一圖像燈760及一攝影機770。顯示器740或子顯示器750係由根據上述實施例及諸如此類之顯示裝置1而形成。
<6.其他修改實例>
上文已藉由引用實施例、修改實例及應用實例闡述本發明。然而，本發明並不限於此等實施例及諸如此類，而是可容許有各種修改。
舉例而言，在上述實施例及諸如此類中，已藉由引用緩衝器電路及反相器電路之具體配置組態(佈局組態)進行說明。然而，本發明並不限於此等組態，且可採用其他配置組態。舉例而言，每一電晶體中之分度數可係除2之外的偶數或除3之外的奇數。另外，在上述實施例及諸如此類中，已對其中「第一方向(Y軸方向)」與「第二方向(X軸方向)」彼此實質正交(在本文中彼此正交)之一情形進行說明。然而，第一方向與第二方向不一定要彼此實質正交。此外，在上述實施例及諸如此類中，舉例而言，已對其中每一電晶體具有如圖11中所示之一所謂底部閘極型結構之一情形進行說明。然而，本發明並不限於此。每一電晶體可具有一頂部閘極型結構。
另外，在上述實施例及諸如此類中，已藉由將一緩衝器電路及一反相器電路作為一「垂直驅動電路(半導體裝置)」之實例進行說明。然而，本發明並不限於此等電路，且亦可適用於其他電路。
此外，在上述實施例及諸如此類中，已對作為顯示裝置之一實例之具備一觸控感測器之一顯示裝置(具有一觸控感測器功能之顯示裝置)進行說明。然而，本發明並不限於此，且亦可適用於不具有此一觸控感測器功能之普通顯示裝置。
另外，在上述實施例及諸如此類中，已對使用一液晶元件作為一顯示元件(液晶顯示裝置)之一顯示裝置進行說明。然而，本發明亦可適用於使用其他顯示元件之顯示裝置，舉例而言，一有機EL(電致發光)元件(有機EL顯示裝置)。
此外，在上述實施例及諸如此類中，已藉由引用一顯示裝置作為具有一「垂直驅動電路(半導體裝置)」之一裝置之一實例進行說明。然而，本發明並不限於此。根據本發明之一實施例之一「垂直驅動電路(半導體裝置)」亦可適用於除顯示裝置之外的裝置。
附帶而言，本發明亦可採用以下組成。
(1)一種半導體裝置，其包含：一或複數段第一佈線，其沿著一第一方向延伸於一基板上且具有經配置而彼此分離開之一主要佈線區段及一分叉佈線區段； 一或複數段第二佈線，其具有沿著不同於該第一方向之一第二方向延伸於該基板上之一主幹佈線區段及沿著該第一方向延伸於該主要佈線區段與該分叉佈線區段之間的一間隙區域內之複數個分支佈線區段；一或複數個電晶體，其各自沿著該第二方向分成且形成為複數段，該複數個分支佈線區段個別地充當一閘極電極，且該一或複數個電晶體具有形成於該主要佈線區段內及該分叉佈線區段內之一源極區域且具有形成於該複數個分支佈線區段之間的一汲極區域；及一或複數段第三佈線，其沿著該第二方向延伸且電連接至該一或複數個電晶體之該汲極區域。
(2)如上述(1)之半導體裝置，其中該一或複數個電晶體分成且形成為偶數段。
(3)如上述(1)之半導體裝置，其中該一或複數個電晶體分成且形成為奇數段。
(4)如上述(1)至(3)中之一者之半導體裝置，其中作為一單元電路之一個緩衝器電路係由兩塊該第一佈線、兩塊該第二佈線、該等電晶體中之四者及一塊該第三佈線而形成。
(5)如上述(1)至(3)中之一者之半導體裝置，其中作為一單元電路之一個反相器電路係由一塊該第一佈線、兩塊該第二佈線、該等電晶體中之兩者及一塊該第三佈線而形成。
(6)如上述(4)或(5)之半導體裝置， 其中該第一佈線係一電源線，該第二佈線係一控制信號線，且該第三佈線係一輸出信號線，且該第一佈線、該第二佈線及該第三佈線形成於彼此不同之各別層中。
(7)如上述(6)之半導體裝置，其中複數個該等單元電路沿著該第一方向安置。
(8)如上述(7)之半導體裝置，其中該複數個單元電路根據自該控制信號線供應之一控制信號依序沿著該第一方向操作。
(9)如上述(1)至(8)中之一者之半導體裝置，其中該第三佈線在該第一佈線與該第三佈線之一疊加區域之至少一部分中具有一通孔。
(10)如上述(1)至(9)中之一者之半導體裝置，其中該第一佈線具有用於將該主要佈線區段及該分叉佈線區段彼此電連接於該間隙區域內之一連接部分。
(11)如上述(1)至(10)中之一者之半導體裝置，其中該第一方向與該第二方向彼此實質正交。
(12)一種顯示裝置，其包含：一顯示區段；及一驅動區段，其包含一半導體裝置，其中該半導體裝置包含一或複數段第一佈線，其沿著一第一方向延伸於一基板上且具有經配置而彼此分離開之一主要佈線區段及一分叉佈線區段， 一或複數段第二佈線，其具有沿著不同於該第一方向之一第二方向延伸於該基板上之一主幹佈線區段及沿著該第一方向延伸於該主要佈線區段與該分叉佈線區段之間的一間隙區域內之複數個分支佈線區段，一或複數個電晶體，其各自沿著該第二方向分成且形成為複數段，該複數個分支佈線區段個別地充當一閘極電極，且該一或複數個電晶體具有形成於該主要佈線區段內及該分叉佈線區段內之一源極區域且具有形成於該複數個分支佈線區段之間的一汲極區域，及一或複數段第三佈線，其沿著該第二方向延伸且電連接至該一或複數個電晶體之該汲極區域。
(13)如上述(12)之顯示裝置，其中該顯示區段安置於一有效顯示區域內，且該驅動區段安置於位於該有效顯示區域之一外邊緣處之一圖框區域內。
(14)如上述(13)之顯示裝置，其中該顯示區段具有複數個像素，且該半導體裝置係用於沿著該第一方向依序驅動該複數個像素之一垂直驅動電路。
(15)如上述(14)之顯示裝置，其中該驅動區段具有包含複數個電晶體之一水平驅動電路，且該垂直驅動電路及該水平驅動電路中之電晶體之閘極電極中之每一者經安置而沿著該第一方向延伸。
(16)如上述(15)之顯示裝置，其中該垂直驅動電路及該水平驅動電路中之該等電晶體中之每一者包含一多晶半導體層。
(17)如上述(16)之顯示裝置，其中該多晶半導體層係藉由使一非晶半導體層沿著一預定方向經受一雷射退火過程而形成。
(18)如上述(12)至(17)中之一者之顯示裝置，其中該顯示裝置具有一觸控感測器功能。
(19)如上述(12)至(18)中之一者之顯示裝置，其中該顯示區段係藉由使用一液晶元件或一有機EL元件而形成。
(20)一種電子裝置，其包含：一顯示裝置，其包含一顯示區段及具有一半導體裝置之一驅動區段，其中該半導體裝置包含一或複數段第一佈線，其沿著一第一方向延伸於一基板上且具有經配置而彼此分離開之一主要佈線區段及一分叉佈線區段，一或複數段第二佈線，其具有沿著不同於該第一方向之一第二方向延伸於該基板上之一主幹佈線區段及沿著該第一方向延伸於該主要佈線區段與該分叉佈線區段之間的一間隙區域內之複數個分支佈線區段，一或複數個電晶體，其各自沿著該第二方向分成且形成為複數段，該複數個分支佈線區段個別地充當一閘極電 極，且該一或複數個電晶體具有形成於該主要佈線區段內及該分叉佈線區段內之一源極區域且具有形成於該複數個分支佈線區段之間的一汲極區域，及一或複數段第三佈線，其沿著該第二方向延伸且電連接至該一或複數個電晶體之該汲極區域。
本發明含有與2011年4月27日在日本專利局提出申請之日本優先專利申請案JP 2011-099345中所揭示之標的物相關之標的物，該日本優先專利申請案之全部內容以引用方式併入本文中。
1‧‧‧顯示裝置
2‧‧‧像素基板
4‧‧‧反基板
6‧‧‧液晶層
8‧‧‧偵測電路
10A‧‧‧有效顯示區域
10B‧‧‧圖框區域
20‧‧‧顯示像素
20D‧‧‧時序產生器與直流轉直流轉換器
21‧‧‧薄膜電晶體基板
22‧‧‧像素電極
23‧‧‧絕緣層
25‧‧‧信號線
25D‧‧‧資料驅動器
26‧‧‧閘極線
26D‧‧‧閘極驅動器
31‧‧‧主要佈線區段
32‧‧‧分叉佈線區段
34‧‧‧作用區域
35‧‧‧主幹佈線區段
36‧‧‧分支佈線區段
37‧‧‧通孔(開口)
40D‧‧‧閘極與共同電極驅動器
40D1‧‧‧移位暫存器
40D2‧‧‧啟用與控制區段
40D3‧‧‧閘極/共同選擇區段
40D4‧‧‧位準移位器
40D5‧‧‧閘極/共同緩衝器
41‧‧‧玻璃基板
42‧‧‧濾色片
43‧‧‧共同電極
43D‧‧‧共同電極驅動器
43D1‧‧‧移位暫存器
43D2‧‧‧共同選擇區段
43D3‧‧‧位準移位器
43D4‧‧‧共同緩衝器
43n‧‧‧共同電極
44‧‧‧感測器偵測電極(觸控偵測電極)
45‧‧‧偏光器
46‧‧‧單元電路
81‧‧‧放大區段
83‧‧‧類比轉數位轉換區段
84‧‧‧信號處理區段
85‧‧‧座標提取區段
104‧‧‧緩衝器電路
301‧‧‧基板
302‧‧‧閘極絕緣膜
303‧‧‧半導體層
304‧‧‧層間絕緣膜
305‧‧‧汲極電極
306‧‧‧平坦化膜
331‧‧‧連接部分
332‧‧‧連接部分
431‧‧‧共同電極
432‧‧‧共同電極
433‧‧‧共同電極
434‧‧‧共同電極
510‧‧‧視訊顯示螢幕區段
511‧‧‧前面板
512‧‧‧濾光鏡
521‧‧‧發光部分
522‧‧‧顯示部分
523‧‧‧選單開關
524‧‧‧快門按鈕
531‧‧‧主單元
532‧‧‧鍵盤
533‧‧‧顯示部分
541‧‧‧主單元
542‧‧‧透鏡
543‧‧‧開始/停止開關
544‧‧‧顯示部分
710‧‧‧上側殼體
720‧‧‧下側殼體
730‧‧‧耦合部分(鉸鏈部分)
740‧‧‧顯示器
750‧‧‧子顯示器
760‧‧‧圖像燈
770‧‧‧攝影機
811‧‧‧運算放大器
812C‧‧‧電容器
812R‧‧‧電阻器
813C‧‧‧電容器
813R‧‧‧電阻器
C1‧‧‧電容元件
C2‧‧‧電容元件
CT1‧‧‧觸點
CT2‧‧‧觸點
CTL(1)‧‧‧控制信號線
CTL(2)‧‧‧控制信號線
CTL(3)‧‧‧控制信號線
D‧‧‧汲極區域
Di‧‧‧介電質
DET‧‧‧電壓偵測器(偵測電路)
E1‧‧‧驅動電極
E2‧‧‧偵測電極
I0 ‧‧‧電流
I1 ‧‧‧電流
I2 ‧‧‧電流
LC‧‧‧液晶元件
Lv1‧‧‧電源線
Lv2‧‧‧電源線
P‧‧‧連接點/電容元件C1之另一個端子
R‧‧‧電阻器
S‧‧‧源極區域
Sac‧‧‧交流信號源
Sg‧‧‧交流矩形波
Tin‧‧‧輸入端子
Tn1‧‧‧電晶體
Tn2‧‧‧電晶體
Tout‧‧‧輸出端子
Tp1‧‧‧電晶體
Tp2‧‧‧電晶體
Tr‧‧‧薄膜電晶體元件
V0 ‧‧‧波形
V1 ‧‧‧波形
Vcom‧‧‧共同驅動信號
Vcom(1)‧‧‧輸出信號線/共同驅動信號
Vcom(2)‧‧‧輸出信號線/共同驅動信號
Vcom(3)‧‧‧輸出信號線/共同驅動信號
Vcom(n)‧‧‧共同驅動信號
Vdet‧‧‧偵測信號
VG(1)‧‧‧閘極信號
VG(2)‧‧‧閘極信號
VG(n)‧‧‧閘極信號
Vth ‧‧‧預定臨限電壓
xCTL(1)‧‧‧控制信號線
xCTL(2)‧‧‧控制信號線
xCTL(3)‧‧‧控制信號線
圖1A及圖1B係說明具備一觸控感測器之一顯示裝置之操作原理之圖式，且係展示當沒有手指接觸該觸控感測器時之一狀態之圖式；圖2A及圖2B係說明具備該觸控感測器之顯示裝置之操作原理之圖式，且係展示當手指接觸該觸控感測器時之一狀態之圖式；圖3A及圖3B係說明具備該觸控感測器之顯示裝置之操作原理之圖式，且係展示該觸控感測器之一驅動信號及一偵測信號之波形之一實例之圖式；圖4係根據本發明之一第一實施例包含一半導體裝置之一顯示裝置(具備一觸控感測器之顯示裝置)之一示意剖面結構之一剖面圖；圖5係圖4中所示之顯示裝置之主要部分(一共同電極及一感測器偵測電極)之一個組態之一實例之一透視圖； 圖6係展示圖4中所示之顯示裝置中之一像素結構及一驅動器之詳細組態之一實例之一方塊圖；圖7係展示圖4中所示之顯示裝置中之像素結構及驅動器之詳細組態之另一實例之一方塊圖；圖8係展示圖6或圖7中所示之一緩衝器電路(半導體裝置)之一實例之一電路圖；圖9係由圖8中所示之緩衝器電路所產生之一共同驅動信號之一實例之一時序波形圖；圖10係根據第一實施例之緩衝器電路之配置組態之一實例之一示意平面圖；圖11係沿圖10中所示之一線II-II截取之一剖面組態之一實例之一示意圖；圖12係展示圖4中所示之顯示裝置中之一偵測電路之一實例之一電路圖；圖13係根據一比較實例之一緩衝器電路之配置組態之一實例之一示意平面圖；圖14係根據一第二實施例之一緩衝器電路之配置組態之一實例之一示意平面圖；圖15係根據一第一修改實例之一緩衝器電路之配置組態之一實例之一示意平面圖；圖16係根據第一修改實例之緩衝器電路之配置組態之另一實例之一示意平面圖；圖17係根據一第二修改實例之一反相器電路(半導體裝置)之配置組態之一實例之一示意平面圖； 圖18係根據第二修改實例之反相器電路之配置組態之另一實例之一示意平面圖；圖19係根據上述實施例及諸如此類中之每一者之顯示裝置之一第一應用實例中之自一前側看去之一外觀之一透視圖；圖20A係一第二應用實例中之自一前側看去之一外觀之一透視圖，且圖20B第二應用實例中之自一後側看去之一外觀之一透視圖；圖21係一第三應用實例中之一外觀之一透視圖；圖22係一第四應用實例中之一外觀之一透視圖；及圖23A係一第五應用實例中之一開啟狀態之一正視圖，圖23B係該開啟狀態之一側視圖，圖23C係一閉合狀態之一正視圖，圖23D係一左側視圖，圖23E係一右側視圖，圖23F係一俯視圖，且圖23G係一仰視圖。
31‧‧‧主要佈線區段
32‧‧‧分叉佈線區段
34‧‧‧作用區域
35‧‧‧主幹佈線區段
36‧‧‧分支佈線區段
43D4‧‧‧共同緩衝器
46‧‧‧單元電路
331‧‧‧連接部分
332‧‧‧連接部分
CT1‧‧‧觸點
CT2‧‧‧觸點
CTL(1)‧‧‧控制信號線
CTL(2)‧‧‧控制信號線
CTL(3)‧‧‧控制信號線
D‧‧‧汲極區域
Lv1‧‧‧電源線
Lv2‧‧‧電源線
S‧‧‧源極區域
Tn1‧‧‧電晶體
Tn2‧‧‧電晶體
Tp1‧‧‧電晶體
Tp2‧‧‧電晶體
Vcom(1)‧‧‧輸出信號線
Vcom(2)‧‧‧輸出信號線
Vcom(3)‧‧‧輸出信號線
xCTL(1)‧‧‧控制信號線
xCTL(2)‧‧‧控制信號線
xCTL(3)‧‧‧控制信號線

Claims (18)

  1. 一種半導體裝置，其包括：一或複數段第一佈線，其沿著一第一方向延伸於一基板上且具有經配置而彼此分離開之一主要佈線區段及一分叉佈線區段；一或複數段第二佈線，其具有沿著與該第一方向相交之一第二方向延伸於該基板上之一主幹佈線區段及沿著該第一方向延伸於該主要佈線區段與該分叉佈線區段之間的一間隙區域內之複數個分支佈線區段；一或複數個電晶體，其各自沿著該第二方向分成且形成為複數段，該複數個分支佈線區段個別地充當一閘極電極，且該一或複數個電晶體具有分別形成於該主要佈線區段內及該分叉佈線區段內之一源極區域且具有形成於該複數個分支佈線區段之間的一汲極區域；及一或複數段第三佈線，其沿著該第二方向延伸且電連接至該一或複數個電晶體之該汲極區域；且該第一佈線具有一連接部分用於使該主要佈線區段及該分叉佈線區段在該間隙區域內彼此電連接。
  2. 如請求項1之半導體裝置，其中該一或複數個電晶體分成且形成為偶數段。
  3. 如請求項1之半導體裝置，其中該一或複數個電晶體分成且形成為奇數段。
  4. 如請求項1之半導體裝置，其中作為一單元電路之一個緩衝器電路係由兩段該第 一佈線、兩段該第二佈線、該等電晶體中之四者及一段該第三佈線而形成。
  5. 如請求項4之半導體裝置，其中該第一佈線係一電源線，該第二佈線係一控制信號線，且該第三佈線係一輸出信號線；且該第一佈線、該第二佈線及該第三佈線形成於彼此不同之各別層中。
  6. 如請求項5之半導體裝置，其中複數個該等單元電路沿著該第一方向安置。
  7. 如請求項6之半導體裝置，其中該複數個單元電路根據自該控制信號線供應之一控制信號沿著該第一方向依序操作。
  8. 如請求項1之半導體裝置，其中作為一單元電路之一個反相器電路係由一段該第一佈線、兩段該第二佈線、該等電晶體中之兩者及一段該第三佈線而形成。
  9. 如請求項1之半導體裝置，其中該第三佈線在該第一佈線與該第三佈線之一疊加區域之至少一部分中具有一通孔。
  10. 一種顯示裝置，其包括：一顯示區段；及一驅動區段，其包含一半導體裝置，其中該半導體裝置包含：一或複數段第一佈線，其沿著一第一方向延伸於一 基板上且具有經配置而彼此分離開之一主要佈線區段及一分叉佈線區段；一或複數段第二佈線，其具有沿著與該第一方向相交之一第二方向延伸於該基板上之一主幹佈線區段及沿著該第一方向延伸於該主要佈線區段與該分叉佈線區段之間的一間隙區域內之複數個分支佈線區段；一或複數個電晶體，其各自沿著該第二方向分成且形成為複數段，該複數個分支佈線區段個別地充當一閘極電極，且該一或複數個電晶體具有分別形成於該主要佈線區段內及該分叉佈線區段內之一源極區域且具有形成於該複數個分支佈線區段之間的一汲極區域；及一或複數段第三佈線，其沿著該第二方向延伸且電連接至該一或複數個電晶體之該汲極區域；且該第一佈線具有一連接部分用於使該主要佈線區段及該分叉佈線區段在該間隙區域內彼此電連接。
  11. 如請求項10之顯示裝置，其中該顯示區段安置於一有效顯示區域內，且該驅動區段安置於位於該有效顯示區域之一外邊緣處之一圖框區域內。
  12. 如請求項11之顯示裝置，其中該顯示區段具有複數個像素，且該半導體裝置係用於沿著該第一方向依序驅動該複數個像素之一垂直驅動電路。
  13. 如請求項12之顯示裝置，其中該驅動區段具有包含複數個電晶體之一水平驅動電路，且該垂直驅動電路及該水平驅動電路中之電晶體之閘極電極中之每一者經安置而沿著該第一方向延伸。
  14. 如請求項13之顯示裝置，其中該垂直驅動電路及該水平驅動電路中之該等電晶體中之一者包含一多晶半導體層。
  15. 如請求項14之顯示裝置，其中該多晶半導體層係藉由使一非晶半導體層沿著一預定方向經受一雷射退火程序而形成。
  16. 如請求項10之顯示裝置，其中該顯示裝置具有一觸控感測器，其包含：複數個偵測電極，其回應於偵測驅動信號而產生偵測電位，該偵測電位隨著被偵測物之接近而變化；及複數個驅動電極，其於該複數個偵測電極之間形成靜電電容；該第三佈線係為複數段；該驅動電極係經由該第三佈線電連接至該電晶體之該汲極區域；該連接部分係設置於複數段之該第三佈線之間。
  17. 如請求項10之顯示裝置，其中該顯示區段係藉由使用一液晶元件或一有機電致發光元件而形成。
  18. 一種電子裝置，其包括：一顯示裝置，其包含一顯示區段及具有一半導體裝置之一驅動區段；其中該半導體裝置包含：一或複數段第一佈線，其沿著一第一方向延伸於一基板上且具有經配置而彼此分離開之一主要佈線區段及一分叉佈線區段；一或複數段第二佈線，其具有沿著與該第一方向相交之一第二方向延伸於該基板上之一主幹佈線區段及沿著該第一方向延伸於該主要佈線區段與該分叉佈線區段之間的一間隙區域內之複數個分支佈線區段；一或複數個電晶體，其各自沿該第二方向分成且形成為複數段，該複數個分支佈線區段個別地充當一閘極電極，且該一或複數個電晶體具有分別形成於該主要佈線區段內及該分叉佈線區段內之一源極區域且具有形成於該複數個分支佈線區段之間的一汲極區域；及一或複數段第三佈線，其沿著該第二方向延伸且電連接至該一或複數個電晶體之該汲極區域；且該第一佈線具有一連接部分用於使該主要佈線區段及該分叉佈線區段在該間隙區域內彼此電連接。
TW101111180A 2011-04-27 2012-03-29 半導體裝置，顯示裝置及電子裝置 TWI470306B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011099345A JP5581261B2 (ja) 2011-04-27 2011-04-27 半導体装置、表示装置および電子機器

Publications (2)

Publication Number Publication Date
TW201303425A TW201303425A (zh) 2013-01-16
TWI470306B true TWI470306B (zh) 2015-01-21

Family

ID=47055113

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111180A TWI470306B (zh) 2011-04-27 2012-03-29 半導體裝置，顯示裝置及電子裝置

Country Status (5)

Country Link
US (5) US8884919B2 (zh)
JP (1) JP5581261B2 (zh)
KR (1) KR101919155B1 (zh)
CN (2) CN102760718B (zh)
TW (1) TWI470306B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5581261B2 (ja) * 2011-04-27 2014-08-27 株式会社ジャパンディスプレイ 半導体装置、表示装置および電子機器
JP6032975B2 (ja) * 2012-07-02 2016-11-30 株式会社ジャパンディスプレイ 液晶表示装置
JPWO2014045603A1 (ja) * 2012-09-24 2016-08-18 パナソニックＩｐマネジメント株式会社 入力装置
US9746706B2 (en) 2012-10-26 2017-08-29 Japan Display Inc. Display device and electronic apparatus
CN103034365B (zh) * 2012-12-13 2016-03-09 北京京东方光电科技有限公司 触控显示电路结构及其驱动方法、阵列基板和显示装置
US9639193B2 (en) 2013-04-25 2017-05-02 Beijing Boe Optoelectronics Technology Co., Ltd. Touch-control pixel driving circuit, touch-control pixel driving method, array substrate and liquid crystal display (LCD) device
KR101487700B1 (ko) * 2013-06-28 2015-01-29 엘지디스플레이 주식회사 표시장치 및 그 구동방법
US9395072B2 (en) * 2013-11-13 2016-07-19 Industrial Technology Research Institute Illumination device
JP6162585B2 (ja) 2013-11-22 2017-07-12 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置
JP6205261B2 (ja) * 2013-12-13 2017-09-27 ルネサスエレクトロニクス株式会社 半導体装置
JP6302741B2 (ja) * 2013-12-19 2018-03-28 株式会社ジャパンディスプレイ 表示装置
JP2016122122A (ja) * 2014-12-25 2016-07-07 株式会社ジャパンディスプレイ 表示装置
CN104505014B (zh) * 2014-12-31 2017-02-22 厦门天马微电子有限公司 一种驱动电路、阵列基板和触控显示装置及其驱动方法
KR102326120B1 (ko) * 2015-06-29 2021-11-15 삼성전자주식회사 배선 구조물 및 그 형성 방법, 및 상기 배선 구조물을 갖는 반도체 장치
JP2017122770A (ja) * 2016-01-05 2017-07-13 株式会社ジャパンディスプレイ 液晶表示装置
JP6710531B2 (ja) * 2016-02-03 2020-06-17 株式会社ジャパンディスプレイ センサ付き表示装置及びセンサ装置
CN105677126B (zh) * 2016-02-04 2020-03-27 上海天马微电子有限公司 一种显示面板和显示装置
JP6705687B2 (ja) 2016-04-04 2020-06-03 株式会社ジャパンディスプレイ 表示装置
KR101998831B1 (ko) * 2016-07-29 2019-07-11 삼성디스플레이 주식회사 표시 장치
WO2018073690A1 (en) 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, display device, display module, and electronic device
CN106338867B (zh) * 2016-10-31 2019-04-05 昆山龙腾光电有限公司 Vcom走线结构、显示面板及vcom走线结构制作方法
CN107527925B (zh) * 2017-08-25 2019-11-05 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板、显示装置
JP6700496B2 (ja) * 2017-10-03 2020-05-27 株式会社ワコム ペンが送信したペン信号を検出するためのセンサパネル
US20200219455A1 (en) * 2019-01-03 2020-07-09 Innolux Corporation Display device
US11543911B2 (en) 2019-04-30 2023-01-03 Beijing Boe Display Technology Co., Ltd. Driving method, driving circuit and touch-display apparatus
JP2021096430A (ja) * 2019-12-19 2021-06-24 株式会社ジャパンディスプレイ 表示装置
CN115699142A (zh) 2021-05-21 2023-02-03 京东方科技集团股份有限公司 显示基板以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997909A (ja) * 1995-09-28 1997-04-08 Sharp Corp 液晶表示装置
CN1418044A (zh) * 2001-11-07 2003-05-14 Lg.菲利浦Lcd株式会社 有源矩阵有机发光器件及其制作方法
TW559764B (en) * 1999-02-23 2003-11-01 Seiko Epson Corp Driving circuit of optoelectronic apparatus, optoelectronic apparatus and electronic machine
JP2006337710A (ja) * 2005-06-02 2006-12-14 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214700A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
JPH11338439A (ja) * 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
JP2000310964A (ja) * 1999-02-23 2000-11-07 Seiko Epson Corp 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP3654292B2 (ja) * 1999-02-23 2005-06-02 セイコーエプソン株式会社 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP4662647B2 (ja) * 2001-03-30 2011-03-30 シャープ株式会社 表示装置及びその製造方法
JP4785271B2 (ja) * 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
KR100642491B1 (ko) * 2003-12-26 2006-11-02 엘지.필립스 엘시디 주식회사 유기전계발광 소자
CN101027841A (zh) * 2004-09-29 2007-08-29 罗姆股份有限公司 D/a转换电路、显示面板驱动电路以及显示装置
JP4241781B2 (ja) * 2006-08-10 2009-03-18 エプソンイメージングデバイス株式会社 電気光学装置、駆動回路および電子機器
JP4254824B2 (ja) * 2006-09-01 2009-04-15 エプソンイメージングデバイス株式会社 電気光学装置、駆動回路および電子機器
JP2009169043A (ja) 2008-01-16 2009-07-30 Seiko Epson Corp バッファ回路、電気光学装置、および電子機器
JP5183584B2 (ja) * 2009-06-29 2013-04-17 株式会社ジャパンディスプレイウェスト タッチセンサ、表示装置および電子機器
TWI413441B (zh) * 2009-12-29 2013-10-21 Au Optronics Corp 畫素結構及電致發光裝置
JP5581261B2 (ja) * 2011-04-27 2014-08-27 株式会社ジャパンディスプレイ 半導体装置、表示装置および電子機器
WO2012169582A1 (ja) 2011-06-09 2012-12-13 コーデンシ株式会社 ロータリーエンコーダ用スケール及びその射出成型方法、それを用いたロータリーエンコーダ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997909A (ja) * 1995-09-28 1997-04-08 Sharp Corp 液晶表示装置
US6028580A (en) * 1995-09-28 2000-02-22 Sharp Kabushiki Kaisha Liquid crystal display device
TW559764B (en) * 1999-02-23 2003-11-01 Seiko Epson Corp Driving circuit of optoelectronic apparatus, optoelectronic apparatus and electronic machine
CN1418044A (zh) * 2001-11-07 2003-05-14 Lg.菲利浦Lcd株式会社 有源矩阵有机发光器件及其制作方法
JP2006337710A (ja) * 2005-06-02 2006-12-14 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置

Also Published As

Publication number Publication date
CN105720037B (zh) 2018-08-07
US9721975B2 (en) 2017-08-01
KR20120121835A (ko) 2012-11-06
US20170294452A1 (en) 2017-10-12
US20150028339A1 (en) 2015-01-29
JP5581261B2 (ja) 2014-08-27
US20120274612A1 (en) 2012-11-01
JP2012230301A (ja) 2012-11-22
US20200295049A1 (en) 2020-09-17
US10998347B2 (en) 2021-05-04
US10714505B2 (en) 2020-07-14
US9111808B2 (en) 2015-08-18
CN105720037A (zh) 2016-06-29
US20150311228A1 (en) 2015-10-29
CN102760718A (zh) 2012-10-31
CN102760718B (zh) 2016-05-04
US8884919B2 (en) 2014-11-11
TW201303425A (zh) 2013-01-16
KR101919155B1 (ko) 2018-11-15

Similar Documents

Publication Publication Date Title
TWI470306B (zh) 半導體裝置，顯示裝置及電子裝置
US10572062B2 (en) Display device and touch detection method of display device
US10809851B2 (en) Display device and touch detection method of display device
US10241606B2 (en) Display device
US9965063B2 (en) Display circuitry with reduced pixel parasitic capacitor coupling
US20200013360A1 (en) Displays with Supplemental Loading Structures
US9851832B2 (en) Display panel, driving method thereof and display device
TWI454984B (zh) 具有觸控偵測功能之顯示單元及電子單元
US10073556B2 (en) Liquid crystal display device with touch panel
KR101747436B1 (ko) 터치 검출 기능을 포함하는 표시 장치, 구동 방법 및 전자 기기
US10372251B2 (en) Display device
JP2012221423A (ja) タッチ検出機能付き表示パネルおよびその駆動方法、駆動回路、ならびに電子機器
JP5788766B2 (ja) タッチ検出機能付き表示パネルおよびその駆動方法、駆動回路、ならびに電子機器
JP2017146438A (ja) 液晶表示装置
JP2015002497A (ja) 静電保護回路、電気光学装置および電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees