CN105720037B - 半导体装置和显示装置 - Google Patents

半导体装置和显示装置 Download PDF

Info

Publication number
CN105720037B
CN105720037B CN201610213496.XA CN201610213496A CN105720037B CN 105720037 B CN105720037 B CN 105720037B CN 201610213496 A CN201610213496 A CN 201610213496A CN 105720037 B CN105720037 B CN 105720037B
Authority
CN
China
Prior art keywords
wiring
transistor
wiring portion
grid
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610213496.XA
Other languages
English (en)
Other versions
CN105720037A (zh
Inventor
曽我部光史
村濑正树
水桥比吕志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Publication of CN105720037A publication Critical patent/CN105720037A/zh
Application granted granted Critical
Publication of CN105720037B publication Critical patent/CN105720037B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本发明涉及一种半导体装置和显示装置。其中，所述半导体装置包括：一条或多条第一布线，其在基板上沿第一方向延伸且具有主布线部；一条或多条第二布线，其沿不同于所述第一方向的第二方向延伸；一个或多个晶体管，各个所述晶体管沿所述第二方向被分割形成为多个部分，所述一个或多个晶体管具有：栅极，所述栅极电连接到所述第二布线；源极区域，所述源极区域电连接到所述主布线部；以及漏极区域，所述源极区域、所述栅极以及所述漏极区域沿所述第二方向顺序地布置；及一条或多条第三布线，其沿所述第二方向延伸，并与所述一个或多个晶体管的所述漏极区域电连接。根据本发明，能够在抑制电路特性劣化的同时节省空间。

Description

半导体装置和显示装置
分案申请
本申请是申请日为2012年4月16日、发明名称为“半导体装置、显示装置和电子设备”的申请号为201210111837.4的专利申请的分案申请。
相关申请的交叉参考
本申请包含与2011年4月27日向日本专利局提交的日本在先专利申请JP 2011-099345的公开内容相关的主题，在这里将该在先申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及具有包括晶体管的预定电路的半导体装置和显示装置。
背景技术
在相关技术中，采用诸如液晶元件和有机EL(电致发光)元件等各类显示元件的显示装置得到发展。此类显示装置通常具有布置在框架区域(即，非显示区域)的周边电路，该框架区域位于显示区域(即，有效显示区域，其具有多个像素)的外缘(外周)。
上述周边电路包括用于驱动多个像素等的驱动电路(半导体装置)。例如，驱动电路包括用于顺序驱动多个像素的扫描线驱动电路(垂直驱动电路)和用于向作为驱动对象的像素提供视频信号的信号线驱动电路(水平驱动电路)。垂直驱动电路通常是通过采用多个缓冲电路等形成的(例如，参见日本第No.2009-169043号专利申请)。
近年来存在如下趋势：期望显示装置具有更窄的框架(期望减小框架区域的面积)。然而，当简单地减小周边电路(半导体装置)中的布线宽度等时，周边电路的电路特性(工作特性)等劣化。于是，降低了显示图像质量(例如，出现闪烁现象)。因此，期望提出一种在抑制特性劣化的同时节省空间(节省面积)的方法。
发明内容
在考虑到上述问题的情况下提出了本发明。期望提供在抑制特性劣化的同时能够节省空间的半导体装置和显示装置。
本发明的一个实施例的半导体装置包括：一条或多条第一布线，其在基板上沿第一方向延伸且具有主布线部；一条或多条第二布线，其沿不同于所述第一方向的第二方向延伸；一个或多个晶体管，各个所述晶体管沿所述第二方向被分割形成为多个部分，所述一个或多个晶体管具有：栅极，所述栅极电连接到所述第二布线；源极区域，所述源极区域电连接到所述主布线部；以及漏极区域，所述源极区域、所述栅极以及所述漏极区域沿所述第二方向顺序地布置；及一条或多条第三布线，其沿所述第二方向延伸，并与所述一个或多个晶体管的所述漏极区域电连接。
本发明的另一实施例的显示装置包括：显示部；及用于驱动所述显示部的驱动部，其包括本发明上述实施例的所述半导体装置。
根据本发明的上述实施例的半导体装置和显示装置，由于设置了第一至第三布线和晶体管，因此能够在确保第一布线的沿第二方向的布线宽度的同时提高了半导体装置的在第二方向上的整体布置效率。因此能够在抑制特性劣化(例如，显示图像质量的劣化)的同时节省空间。
附图说明
图1A和图1B分别表示设置有触摸传感器的显示装置的操作原理和手指不与触摸传感器接触时的状态；
图2A和图2B分别表示设置有触摸传感器的显示装置的操作原理和手指与触摸传感器接触时的状态；
图3A和图3B表示设置有触摸传感器的显示装置的操作原理和触摸传感器的驱动信号和检测信号的波形的示例；
图4是本发明第一实施例的包括半导体装置的显示装置(设置有触摸传感器的显示装置)的示意性剖面图；
图5是图4所示的显示装置的主要部分(公共电极和传感器检测电极)的一种结构示例的立体图；
图6是表示图4所示的显示装置中的像素结构和驱动器的具体结构的示例的框图；
图7是表示图4所示的显示装置中的像素结构和驱动器的具体结构的另一示例的框图；
图8是表示图6或图7所示的缓冲电路(半导体装置)的示例的电路图；
图9是图8所示的缓冲电路所产生的公共驱动信号的示例的时序波形图；
图10是第一实施例的缓冲电路的布置结构的示例的示意性平面图；
图11是表示沿图10所示的II-II线的剖面结构的示例的示意图；
图12是表示图4所示的显示装置中的检测电路的示例的电路图；
图13是比较例的缓冲电路的布置结构的示例的示意性平面图；
图14是第二实施例的缓冲电路的布置结构的示例的示意性平面图；
图15是第一变形例的缓冲电路的布置结构的示例的示意性平面图；
图16是第一变形例的缓冲电路的布置结构的另一示例的示意性平面图；
图17是第二变形例的反相器电路(半导体装置)的布置结构的示例的示意性平面图；
图18是第二变形例的反相器电路的布置结构的另一示例的示意性平面图；
图19是上述各实施例等的显示装置的第一应用示例的从正面观察时的外观的立体图；
图20A是第二应用示例的从正面观察时外观的立体图，及图20B是第二应用示例的从背面观察时外观的立体图；
图21是第三应用示例的外观的立体图；
图22是第四应用示例的外观的立体图；
图23A是第五应用示例的打开状态的主视图，图23B是其侧视图，图23C是关闭状态的主视图，图23D是左视图，图23E是右视图，图23F是俯视图，及图23G是仰视图。
具体实施方式
以下将参照附图来说明本发明的实施例。另外，将以下述顺序进行说明。
1.设置有触摸传感器的显示装置中的触摸检测系统的基本原理
2.第一实施例(被分割形成为偶数个部分的晶体管的示例)
3.第二实施例(被分割形成为奇数个部分的晶体管的示例)
4.第一和第二实施例的变形例
第一变形例(在部分电源线布线中设置通孔的示例)
第二变形例(用于替代缓冲电路的反相器电路的应用示例)
5.应用示例(显示装置在电子设备中的应用示例)
6.其他变形例
1.具有触摸传感器的显示装置中触摸检测系统的基本原理
首先参照图1A至图3B说明下述实施例等的显示装置(设置有触摸传感器的显示装置)中的触摸检测系统的基本原理。触摸检测系统实施为电容型触摸传感器。如图1A所示，例如，通过采用一对电极(驱动电极E1和检测电极E2)来形成电容元件，上述一对电极布置成隔着电介质Di彼此相对。图1B示出了该结构的等效电路。驱动电极E1、检测电极E2和介质Di形成电容元件C1。电容元件C1的一个端子与交流信号源(驱动信号源)Sac相连接。电容元件C1的另一个端子通过电阻R接地并与电压检测器(检测电路)DET相连接。当从交流信号源Sac向驱动电极E1(电容元件C1的一个端子)提供预定频率(例如，几kHz至十几kHz)的交流矩形波Sg(图3B)时，在检测电极E2(电容元件C1的另一个端子P)处出现图3A所示的输出波形(检测信号Vdet)。另外，该交流矩形波Sg对应于下述公共驱动信号Vcom。
如图1A和图1B所示，在手指不与检测电极E2相接触(或相接近)的状态下，与电容元件C1的电容值相对应的电流I0随着电容元件C1的充电和放电而流动。例如，电容元件C1的另一个端子P此时具有图3A中的诸如波形V0等电位波形。该波形由电压检测器DET检测。
另一方面，如图2A和图2B所示，在手指与检测电极E2相接触的状态下，与电容元件C1串联地增加了由手指形成的电容元件C2。在此状态下，电流I1和I2随着电容元件C1和C2的充电和放电而分别流动。例如，电容元件C1的另一个端子P此时具有图3A中的诸如波形V1等电位波形。该波形由电压检测器DET检测。此时，P点的电位是由流过电容元件C1和C2的电流I1和I2的值所决定的分压电位。因此，波形V1的值小于非接触状态下的波形V0。如下所述，电压检测器DET将所检测的电压与预定的阈值电压Vth进行比较。当所检测的电压等于或大于阈值电压时，电压检测器DET确定出检测电极E2处于非接触状态。当所检测的电压小于阈值电压时，电压检测器DET确定出检测电极E2处于接触状态。因此，能够进行触摸检测。
2.第一实施例(被分割形成为偶数个部分的晶体管的示例)
显示装置1的结构
图4示出了本发明第一实施例的设置有半导体装置的显示装置(设置有触摸传感器的显示装置1)的主要部分的剖面结构。在显示装置1中，液晶元件用作显示元件，并且通过使初始设置于液晶元件的一部分电极(下述共用电极43)和用于显示的驱动信号(下述共用驱动信号Vcom)分别兼作两种目的来形成电容型触摸传感器。即，显示装置1具有显示功能和触摸传感器功能。
如图4所示，显示装置1包括像素基板2、与像素基板2相对地布置的对向基板4和插入在像素基板2和对向基板4之间的液晶层6。
像素基板2包括作为电路基板的TFT(薄膜晶体管)基板21、形成在TFT基板21上的公共电极/传感器驱动电极43和隔着绝缘层23以矩阵形式布置在公共电极/传感器驱动电极43上方的多个像素电极22。在TFT基板21上形成有用于驱动各个像素电极22和TFT(薄膜晶体管)的显示驱动器(下述驱动部，图4中未示出)以及包括信号线(下述数据线25)和栅极线(下述栅极线26)的布线，其中信号线用于向各像素电极22提供图像信号，栅极线用于驱动各TFT。TFT基板21上还可以形成用于进行下述触摸检测操作的检测电路。
公共电极/传感器驱动电极43(以下简称为“公共电极43”)是各个显示像素共用的公共电极，也用作传感器的驱动电极，公共电极43形成用于进行触摸检测操作的触摸传感器的一部分。公共电极43对应于图1A中的驱动电极E1。即，具有交流矩形波形的公共驱动信号Vcom施加到公共电极43。该公共驱动信号Vcom与施加到像素电极22的像素电压共同界定了各个显示像素的显示电压，且公共驱动信号Vcom还用作触摸传感器的驱动信号。公共驱动信号Vcom对应于图1B中的提供自驱动信号源Sac的交流矩形波Sg。即，公共驱动信号Vcom在各个预定周期内发生极性反转。
对向基板4包括玻璃基板41、形成在玻璃基板41的一个表面上的滤色器42和形成在滤色器42上的传感器检测电极(触摸检测电极)44。此外，偏光板45布置在玻璃基板41的另一表面上。
滤色器42是通过周期性地布置例如红色(R)、绿色(G)和蓝色(B)三种颜色的滤色器层形成的。R、G和B三种颜色作为一组与各个显示像素(像素电极22)相关。传感器检测电极44形成触摸传感器的一部分，并对应于图1A中的检测电极E2。
液晶层6根据电场的状态对穿过液晶层6的光进行调制。例如，液晶层6采用诸如扭曲向列(Twisted Nematic,TN)模式、垂直配向(Vertical Alignment,VA)模式和电控双折射(Electrically Controlled Birefringence,ECB)模式等各种模式的液晶。或者，液晶层6还可以采用诸如边缘场转换(Fringe Field Switching,FFS)模式、平面转换(In-PlaneSwitching,IPS)模式等横向电场模式的液晶。
另外，取向膜(alignment film)布置在液晶层6与像素基板2之间以及液晶层6与对向基板4之间，入射侧偏光板布置在像素基板2的下表面侧。然而，图4中未示出取向膜和入射侧偏光板。
公共电极43和传感器检测电极44的具体结构的示例
图5示出了像素基板2中的公共电极43和对向基板4中的传感器检测电极44的立体结构示例。在该示例中，公共电极43被分割成在附图的水平方向上延伸的多个条带形电极图案(在此示例中，其由n个公共电极431～43n构成，n为大于或等于2的整数)。如下所述，通过公共电极驱动器43D向各个电极图案顺序提供公共驱动信号Vcom，从而以分时(timedivision)的方式进行线序扫描驱动。另一方面，传感器检测电极44由在垂直于公共电极43电极图案的方向上延伸的多个条带形电极图案构成。检测信号Vdet由传感器检测电极44的各个电极图案输出，并输入到下述检测电路8。
像素结构和驱动器的构造示例
图6和图7示出了显示装置1中的像素结构和各种驱动器的构造示例。在显示装置1中，包括TFT元件Tr和液晶元件LC的多个显示像素20(像素)以矩阵形式布置在有效显示区域10A中。即，具有多个显示像素20的显示部布置在有效显示区域10A中。此外，包括下述半导体装置和检测电路8(DET)的显示驱动器(驱动部)布置在框架区域(非显示区域)10B中，其中框架区域位于有效显示区域10A的外缘(外周)。另外，在图6和图7中，X轴方向对应于水平线方向(H方向和第二方向)，Y轴方向对应于垂直方向(V方向和第一方向)。后面的其他附图亦是如此。
具体地，在图6所示的示例中，作为显示驱动器的栅极驱动器26D(扫描线驱动电路)、公共电极驱动器43D和数据驱动器25D(信号线驱动电路)以及检测电路8布置在框架区域10B中。栅极驱动器26D是用于沿垂线方向(Y轴方向和第一方向)顺序驱动多个显示像素20的电路。数据驱动器25D是用于向作为驱动对象的显示像素20提供视频信号的电路。此示例中的栅极驱动器26D、公共电极驱动器43D和数据驱动器25D对应于本发明实施例中“驱动部”的具体示例。此示例中的数据驱动器25D对应于本发明实施例中“水平驱动电路”的具体示例。
显示像素20与连接到栅极驱动器26D的栅极线26、连接到数据驱动器25D的信号线(数据线)25和连接到公共电极驱动器43D的公共电极431～43n相连接。如上所述，公共电极驱动器43D向公共电极431～43n顺序提供公共驱动信号Vcom(Vcom(1)～Vcom(n))。例如，公共电极驱动器43D包括移位寄存器43D1、COM选择部43D2、电平转换器43D3和COM缓冲器43D4。
移位寄存器43D1是用于顺序传输输入脉冲的逻辑电路。具体地，将传输触发脉冲(启动脉冲)输入到移位寄存器43D1，从而启动时钟传输。此外，当在一个帧周期内多次输入启动脉冲时，能够在每次输入启动脉冲时重复传输。另外，移位寄存器43D1可以是彼此独立的传输逻辑电路以分别控制多个公共电极431～43n。然而，在此情况下，控制电路的尺寸增加。因此，如下述图7所示，期望传输逻辑电路由栅极驱动器和公共电极驱动器共用。此外，还期望移位寄存器43D1是与公共电极43的个数无关的单个传输逻辑电路。
COM选择部43D2是用于控制是否向有效显示区域10A内的各个显示像素20输出公共驱动信号Vcom的逻辑电路。即，COM选择部43D2根据有效显示区域10A中的位置等控制公共驱动信号Vcom的输出。此外，如下所述，例如，通过使输入到COM选择部43D2的控制脉冲可变，能够针对各个水平线任意地改变公共驱动信号Vcom的输出位置，或者在多个水平周期之后改变输出位置。
电平转换器43D3是将提供自COM选择部43D2的控制信号转换成足以控制公共驱动信号Vcom的电位电平的电路。
COM缓冲器43D4是顺序提供公共驱动信号Vcom(Vcom(1)～Vcom(n))的最终逻辑电路。COM缓冲器43D4包括下述缓冲电路(图8)。另外，向COM缓冲器43D4提供在产生公共驱动信号Vcom(例如，下述电源线Lv1和Lv2的电位)时所使用的预定COM电压。
另一方面，在图7所示的示例中，T/G-DC/DC转换器20D、栅极-公共电极驱动器40D和数据驱动器25D以及检测电路8布置在框架区域10B中，其中T/G-DC/DC转换器20D、栅极-公共电极驱动器40D和数据驱动器25D作为显示驱动器。T/G-DC/DC转换器20D作为T/G(时序发生器)和DC/DC(直流-直流)转换器。栅极-公共电极转换器40D通过栅极线26向各个显示像素20提供栅极驱动信号，并向公共电极431至43n顺序提供公共驱动信号Vcom(Vcom(1)～Vcom(n))。此示例中的栅极-公共电极转换器40D和数据驱动器25D对应于本发明实施例中“驱动部”的具体示例。
显示像素20与连接到栅极-公共电极转换器40D的栅极线26和公共电极431～43n相连接，并与连接到数据驱动器25D的数据线25相连接。例如，栅极-公共电极转换器40D包括移位寄存器40D1、启动-控制部40D2、栅极/COM选择部40D3、电平转换器40D4和栅极/COM缓冲器40D5。
除了移位寄存器40D1由栅极驱动器和公共电极驱动器共用之外，移位寄存器40D1还具有与上述移位寄存器43D1类似的功能。
启动-控制部40D2通过利用传输自移位寄存器40D1的时钟脉冲来捕捉启动脉冲，从而产生用于控制栅极线26的脉冲。
栅极/COM选择部40D3是用于控制是否向有效显示区域10A中的各个显示像素20输出公共驱动信号Vcom和栅极信号VG中各者的逻辑电路。即，栅极/COM选择部40D3根据有效显示区域10A中的位置等控制公共驱动信号Vcom和栅极信号VG中各者的输出。
电平转换器40D4是用于将提供自栅极/COM选择部40D3的控制信号转换成足以控制栅极信号VG和公共驱动信号Vcom中各者的电位电平的电路。
栅极/COM缓冲器40D5是用于顺序提供公共驱动信号Vcom(Vcom(1)～Vcom(n))和栅极信号VG(VG(1)～VG(n))中各者的最终输出电路。栅极/COM缓冲器40D5包括下述缓冲电路(图8)。另外，向栅极/COM缓冲器40D5提供在产生公共驱动信号Vcom和栅极信号VG(例如，下述电源线Lv1和Lv2的电位)时所使用的预定COM/栅极电压。
缓冲电路的电路结构示例
图8示出了图6或图7所示的缓冲电路(COM缓冲器43D4、栅极/COM缓冲器40D5或栅极驱动器26D中未图示的缓冲电路)的电路结构示例。上述缓冲电路对应于本发明实施例中的“垂直驱动电路”和“半导体装置”(半导体电路)的具体示例。然而，为了方便说明，将对COM缓冲器43D4中的缓冲电路的电路结构示例进行说明。
COM缓冲器43D4沿垂直线方向(Y轴方向)具有多个单元电路46。各个单元电路46均与一对控制信号线CTL和xCTL、一个公共驱动信号(输出信号线)Vcom以及一对电源线Lv1和Lv2相连接。具体地，位于图8顶部的单元电路46与控制信号线CTL(1)和xCTL(1)、输出信号线Vcom(1)和电源线Lv1和Lv2相连接。类似地，位于图8中部的单元电路46与控制信号线CTL(2)和xCTL(2)、输出信号线Vcom(2)以及电源线Lv1和Lv2相连接。位于图8底部的单元电路46与控制信号线CTL(3)和xCTL(3)、输出信号线Vcom(3)和电源线Lv1和Lv2相连接。另外，提供到控制信号线xCTL的控制信号与提供到控制信号线CTL的控制信号逻辑反相。
此外，各个单元电路46具有由两个N型晶体管Tn1和Tn2和两个P型晶体管Tp1和Tp2构成的缓冲电路。具体地，该缓冲电路是通过输入侧(控制信号线CTL一侧)上的第一级中的由晶体管Tn1和Tp1构成的反相器电路以及输出侧(输出信号线Vcom一侧)上的第二级中的由晶体管Tn2和Tp2构成的反相器电路形成的。更具体地，晶体管Tn1的栅极与控制信号线CTL(1)相连接，晶体管Tp1的栅极与控制信号线xCTL(1)相连接。晶体管Tn1和Tp1的源极均与电源线Lv1相连接。晶体管Tn1和Tp1的漏极均与输出信号线Vcom(1)相连接。由此在上述第一级中形成反相器电路。此外，晶体管Tp2的栅极与控制信号线CTL(1)相连接，晶体管Tn2的栅极与控制信号线xCTL(1)相连接。晶体管Tn2和Tp2的源极均与电源线Lv2相连接。晶体管Tn2和Tp2的漏极均与输出信号线Vcom(1)相连接。由此在上述第二级中形成反相器电路。另外，图8中所示的“S”和“D”分别表示各个晶体管中的源极(源极区域)和漏极(漏极区域)。下述其他附图亦是如此。
电源线Lv1和Lv2对在产生公共驱动信号Vcom时所使用的预定COM电压(直流电压或交流电压)进行保持。由此，如图9所示，例如，输出自缓冲电路的公共驱动信号Vcom呈现由电源线Lv1和Lv2的电位构成的脉冲波形。因此，缓冲电路中的多个单元电路46分别根据提供自控制信号线CTL和xCTL的控制信号沿Y轴方向(垂直线方向和第一方向)顺序运行。
缓冲电路的布置结构的示例
图10示出了图8所示的COM缓冲器43D4等中的缓冲电路的布置结构的示例(布局结构示例：X-Y平面结构的示例)。图11示意性地示出了沿图10的II-II线的剖面结构的示例(Y-Z剖面结构的示例)。
如图10所示，在本实施例的缓冲电路中，单元电路46包括两条电源线Lv1和Lv2(第一布线)、两条控制信号线CTL和xCTL(第二布线)、一条输出信号线Vcom(第三布线)以及四个晶体管Tn1、Tn2、Tp1和Tp2。多个单元电路46沿Y轴方向(垂直线方向和第一方向)布置。此外，电源线Lv1和Lv2、控制信号线CTL和xCTL以及输出信号线Vcom分别形成在彼此不同的层中(如下述图11所示)。具体地，在此情况下，如下所述，控制信号线CTL和xCTL、电源线Lv1和Lv2和输出信号线Vcom从基板301一侧起沿Z轴的正方向依次形成在各自不同的层中。
电源线Lv1和Lv2均沿Y轴方向(垂直线方向和第一方向)延伸。此外，电源线Lv1和Lv2均具有彼此分离地布置的主布线部31和分歧布线部32，主布线部31和分歧布线部32布置成彼此分离。主布线部31是具有相对较大的布线宽度的布线。电源线Lv1的主布线部31具有布线宽度W11。电源线Lv2的主布线部31具有布线宽度W21。分歧布线部32是具有相对较小的布线宽度的布线。电源线Lv1的分歧布线部32具有布线宽度W12(≤W11)。电源线Lv2的分歧布线部32具有布线宽度W22(≤W21)。在此情况下，电源线Lv1的主布线部31和分歧布线部32以及电源线Lv2的分歧布线部32和主布线部31沿X轴的正方向(朝着有效显示区域10A一侧)依次布置。此外，电源线Lv1在主布线部31与分歧布线部32之间的间隙区域中具有连接部331，连接部331用于将电源线Lv1的主布线部31和分歧布线部32彼此电连接。类似地，电源线Lv2在主布线部31与分歧布线部32之间的间隙区域中具有连接部332，连接部332用于将电源线Lv2的主布线部31和分歧布线部32彼此电连接。另外，在此情况下，连接部331和332布置在与各个单元电路46的间隙(为各个单元电路46布置)相对应的区域中，但不限于此。可以向多个单元电路46设置一个连接部331或332的方式来设置连接部331和332。
控制信号线CTL和xCTL各自具有主干布线部35和分支布线部36。主干布线部35是沿X轴方向(水平线方向和第二方向)延伸的布线。分支布线部36沿Y轴方向在上述主布线部31与分歧布线部32之间的间隙区域内延伸，从而从主干布线部35分支出来。即，主干布线部35和分支布线部36彼此电连接。多个分支布线部36布置成在电源线Lv1的主布线部31与分歧布线部32之间的间隙区域内彼此分离，且多个分支布线部36布置成在电源线Lv2的主布线部31与分歧布线部32之间的间隙区域内彼此分离。具体地，偶数个分支布线部36(在此例中为两个分支布线部36)布置成在电源线Lv1的主布线部31与分歧布线部32之间的间隙区域内彼此分离。类似地，偶数个分支布线部36(在此例中为两个分支布线部36)布置成在电源线Lv2的主布线部31与分歧布线部32之间的间隙区域内彼此分离。
在各个单元电路46中，晶体管Tn1和Tp1均形成在电源线Lv1一侧，晶体管Tn2和Tp2均形成在电源线Lv2一侧。此外，晶体管Tn1和Tp2均形成在控制信号线CTL一侧，晶体管Tp1和Tn2均形成在控制信号线xCTL一侧。上述多个分支布线部36各自作为晶体管Tn1、Tn2、Tp1和Tp2的栅极。具体地，控制信号线CTL中的位于电源线Lv1一侧的两个分支布线部36均作为晶体管Tn1的栅极，控制信号线xCTL中的位于电源线Lv1一侧的两个分支布线部36均作为晶体管Tp1中的栅极。类似地，控制信号线CTL中的位于电源线Lv2一侧的两个分支布线部36均作为晶体管Tp2中的栅极，控制信号线xCTL中的位于电源线Lv2一侧的两个分支布线部36均作为晶体管Tn2中的栅极。此外，各个晶体管Tn1、Tn2、Tp1和Tp2均具有形成在主布线部31和分歧布线部32中的源极区域S，并具有形成在多个分支布线部36之间的漏极区域D。具体地，晶体管Tn1具有形成在电源线Lv1的主布线部31和分歧布线部32中各者内的源极区域S，并具有形成在控制信号线CTL中的位于电源线Lv1一侧的两个分支布线部36之间的漏极区域D。类似地，晶体管Tp1具有形成在电源线Lv1的主布线部31和分歧布线部32中各者内的源极区域S，并具有形成在控制信号线xCTL中的位于电源线Lv1一侧的两个分支布线部36之间的漏极区域D。晶体管Tp2具有形成在电源线Lv2的主布线部31和分歧布线部32中各者内的源极区域S，并具有形成在控制信号线CTL中的位于电源线Lv2一侧的两个分支布线部36之间的漏极区域D。晶体管Tn2具有形成在电源线Lv2的主布线部31和分歧布线部32中各者内的源极区域S，并具有形成在控制信号线xCTL中的位于电源线Lv2一侧的两个分支布线部36之间的漏极区域D。另外，图10中的画有斜线的区域表示半导体层中的有源区域34。下述其他附图亦是如此。此外，接触部CT1形成在各个有源区域34中。
基于上述结构，各个晶体管Tn1、Tn2、Tp1和Tp2沿Y轴方向(垂直线方向和第一方向)布置(各个栅极沿Y轴方向延伸)。此外，如上所述，各个晶体管Tn1、Tn2、Tp1和Tp2具有由分支布线部36形成的多个栅极。由此，各个晶体管Tn1、Tn2、Tp1和Tp2沿X轴方向(水平线方向和第二方向)被分割形成为多个部分。具体地，在本实施例中，各个晶体管Tn1、Tn2、Tp1和Tp2沿X轴方向被分割形成为偶数个部分(在此例中为两个部分)。令M为各个晶体管Tn1、Tn2、Tp1和Tp2的分割数，令W1为电源线Lv1的主布线部31和分歧布线部32的总布线宽度，令W2为电源线Lv2的主布线部31和分歧布线部32的总布线宽度，则公式(1)和(2)成立。另外，在下列公式中，M'＝(M/2)(省略小数部分)。
W11+(W12×M')＝W1…(1)
W21+(W22×M')＝W2…(2)
此外，在本实施例中，缓冲电路(垂直驱动电路)中的各个晶体管Tn1、Tn2、Tp1和Tp2以及数据驱动器25D(水平驱动电路)中的各个晶体管(未图示)均沿Y轴方向(垂直线方向和第一方向)布置。换句话说，各个晶体管的栅极均布置成在Y轴方向上延伸。由此，如下所述，当各个晶体管包括多晶硅半导体层(例如，多晶硅(p-Si)层)时，便于对非晶半导体层(例如，非晶硅(a-Si)层)进行激光退火处理。
输出信号线Vcom沿X轴方向(水平线方向和第二方向)延伸。输出信号线Vcom通过接触部CT2与各个晶体管Tn1、Tn2、Tp1和Tp2的漏极区域D电连接(参见图11)。在图11所示的剖面结构的示例中，作为栅极的控制信号线CTL(1)和xCTL(1)、栅极绝缘膜302、半导体层303、层间绝缘膜304、漏极305、接触部CT2、平坦化膜306以及输出信号线Vcom(1)的布线层形成为依次堆叠在基板301上。
检测电路8的电路结构示例
图12示出了图6和图7所示的进行触摸检测操作的检测电路8的电路结构示例。检测电路8(电压检测器DET)包括放大部81、A/D(模拟-数字)转换部83、信号处理部84、坐标提取部85和上述电阻R。
放大部81是用于对由输入端子Tin输入的检测信号Vdet进行放大的部件。放大部81包括用于信号放大的运算放大器811、两个电阻812R和813R以及两个电容812C和813C。运算放大器811具有与输入端子Tin相连接的正输入端子(+)，并具有与下述A/D转换部83的输入端子相连接的输出端子。电阻812R的一个端子和电容812C的一个端子均与运算放大器811的输出端子相连接。电阻812R的另一个端子和电容812C的另一个端子均与运算放大器811的负输入端子(-)相连接。电阻813R的一个端子同时与电阻812R的上述另一个端子和电容812C的上述另一个端子相连接。电阻813R的另一个端子通过电容813C接地。由此，电阻812R和电容812C用作截止高频率并传递低频率的低通滤波器(LPF)，电阻813R和电容813C用作传递高频率的高通滤波器(HPF)。
电阻R布置在运算放大器811正输入端子一侧的连接点P与地之间。电阻R用于避免传感器检测电极44处于状态浮动，由此使其保持为稳定状态。由此，防止了检测电路8中的检测信号Vdet的信号值变得不稳和发生变化，且能够获得使静电通过电阻R导向地的其他有益效果。
A/D转换部83是用于将放大部81所放大的模拟检测信号Vdet转换为数字检测信号的部件。A/D转换部83包括图12中未示出的比较器。该比较器将输入检测信号的电位与预定阈值电压Vth(参见图3A和3B)的电位进行比较。
信号处理部84对输出自A/D转换部83的数字检测信号进行预定的信号处理(诸如数字噪声移除处理和将频率信息转换为位置信息的处理等信号处理)。
坐标提取部85基于输出自信号处理部84的检测信号获得检测结果，并由输出端子Tout输出检测结果。该检测结果包括表示触摸传感器是否被触摸以及当触摸传感器被触摸时触摸部分的位置坐标的信息。
显示装置1的操作和效果
1).基本操作
在显示装置1中，像素基板2上的显示驱动器(公共电极驱动器43D等)基于线序(line-sequential)向公共电极43的各个电极图案(公共电极431～43n)提供公共驱动信号Vcom。显示驱动器还通过信号线25向像素电极22提供像素信号(图像信号)，并在提供像素信号的同时通过栅极线26基于线序控制TFT(TFT元件Tr)的开关。由此，由公共驱动信号Vcom和各个图像信号在垂直方向(垂直于基板的方向)上所确定的电场施加到各个显示像素20中的液晶层6，从而对液晶状态进行调制。
同时，在对向基板4一端，电容元件C1形成在公共电极43的各个电极图案与传感器检测电极44的各个电极图案的各个交叉部分处。在此情况下，例如，当以分时(timedivision)的方式将公共驱动信号Vcom以分时的方式顺序(图5所示的箭头(扫描方向))施加到公共电极43时，发生下述情况。即，在公共电极43的施加了公共驱动信号Vcom的电极图案与传感器检测电极44的电极图案的交叉部分处形成的一个行的电容元件C1充电和放电。由此，传感器检测电极44的各个电极图案输出具有与电容元件C1的电容值相对应的大小的检测信号Vdet。在使用者的手指未触摸对向基板4的表面的状态下，检测信号Vdet的大小基本固定。随着公共驱动信号Vcom的扫描，作为充电和放电对象的电容元件C1基于线序移动到下一行。
当使用者的手指触摸对向基板4表面的一些位置时，由手指形成的电容元件C2添加到最初形成在触摸位置的电容元件C1上。由此，当扫描到触摸位置时(即，当公共驱动信号Vcom施加到公共电极43的电极图案中的对应于触摸位置的电极图案时)，此处的检测信号Vdet小于其他位置的检测信号Vdet。检测电路8将检测信号Vdet与阈值电压Vth进行比较。当检测信号Vdet小于阈值电压Vth时，检测电路8确定该位置是触摸位置。能够根据施加公共驱动信号Vcom时的时间点和检测到检测信号Vdet低于阈值电压Vth时的时间点来计算该触摸位置。
因此，在设置有触摸传感器的显示装置1中，最初为液晶显示元件设置的公共电极43是作为触摸传感器的一对电极(包括驱动电极和检测电极)中的一个电极而被共用的。此外，作为显示驱动信号的公共驱动信号Vcom是作为触摸传感器的驱动信号而被共用的。因此，只需要在电容型触摸传感器中重新设置传感器检测电极44，而不需要重新为触摸传感器配置驱动信号。因此，该结构简单。
此外，过去的设置有触摸传感器的显示装置精确地测量传感器中流过的电流大小，并基于测量值通过模拟运算来确定触摸位置。另一方面，对于本实施例的显示装置1来说，仅需要数字感测电流是否存在相对变化(是否存在触摸)(电位变化)。因此，通过简单地检测电路的结构就能够提高检测精度。此外，在初始设置的用于施加公共驱动信号Vcom的公共电极43与新设置的传感器检测电极44之间形成电容，并通过该电容的由使用者手指的触摸引起的变化进行触摸检测。因此，显示装置1适于应用在使用者的电位经常不确定的移动装置中。
此外，传感器检测电极44被分割为多个电极图案，并以分时的方式驱动各个电极图案。因此，还能够检测触摸位置。
2).缓冲电路的操作
以下将在与比较例进行比较的同时说明上述COM缓冲器43D4等中的缓冲电路。
2)-1.比较例
图13示出了比较例的缓冲电路(缓冲电路104)的布置结构的示例(布局结构示例：X-Y平面结构示例)。
与本实施例的缓冲电路相同的是，在比较例的缓冲电路104中，单元电路46由两条电源线Lv1和Lv2、两条控制信号线CTL和xCTL、一条输出信号线Vcom和四个晶体管Tn1、Tn2、Tp1和Tp2形成。此外，沿Y轴方向设置有多个单元电路46。
然而，与本实施例的缓冲电路不同的是，在缓冲电路104中，电源线Lv1和Lv2分别由单个布线形成(该布线没有分支成主布线部31和分歧布线部32)。此外，控制信号线CTL和xCTL各自仅沿着X轴方向延伸(仅包括主干布线部35)，而不包括在Y轴方向上延伸的布线(对应于分支布线部36的布线)。基于上述原因，与本实施例的缓冲电路不同的是，在缓冲电路104中，各个晶体管Tn1、Tn2、Tp1和Tp2沿X轴方向布置(各个栅极沿X轴方向延伸)。此外，各个晶体管Tn1、Tn2、Tp1和Tp2仅设置有由控制信号线CTL或xCTL形成的一个栅极。因此，与本实施例不同的是，各个晶体管Tn1、Tn2、Tp1和Tp2未以分割的方式形成。
当要确保(保持)缓冲电路104的电路特性(操作特性)时，电源线Lv1和Lv2的布线宽度W101和W102需要设置得稍微大一些。然而，最近有一种趋势，期望显示装置具有更窄的框架(减小框架区域10B的面积)。当相应地减小电源线Lv1和Lv2的布线宽度时，不能确保上述电路特性(电路特性劣化)。由此，显示图像质量下降(例如，出现闪烁现象)。另一方面，当要确保电路特性时，由于布线负载随着显示部的像素的尺寸和数目的增加而增加，因此需要增加电源线Lv1和Lv2的布线宽度W101和W102和各晶体管Tn1、Tn2、Tp1和Tp2的栅极宽度W103和W104。即，缓冲电路104的布置结构(布局结构)导致电路面积的增加，从而难于设置更窄的框架。因此，难于在防止比较例的缓冲电路104中特性劣化的同时节省空间(节省面积)。
2)-2.本实施例
另一方面，本实施例的缓冲电路如图10和图11布置。具体地，沿Y轴方向延伸的电源线Lv1和Lv2包括主布线部31和分歧布线部32，且各晶体管Tn1、Tn2、Tp1和Tp2的源极区域S形成在电源线Lv1和Lv2的主布线部31和分歧布线部32中各者内。由此，在电源线Lv1和Lv2中，晶体管的源极区域S沿Y轴方向线性地彼此连接。
此外，控制信号线CTL和xCTL包括沿X轴方向延伸的主干布线部35和沿Y轴方向延伸的多个分支布线部36。各晶体管Tn1、Tn2、Tp1和Tp2的漏极区域D形成在多个分支布线部36之间。
此外，沿X轴方向延伸的输出信号线Vcom通过接触部CT2与各个晶体管Tn1、Tn2、Tp1和Tp2的漏极区域D电连接。
各个晶体管Tn1、Tn2、Tp1和Tp2沿X轴方向被分割形成为多个部分(此例中为偶数个部分)，多个分支布线部36各自用作以上述方式分割的各晶体管Tn1、Tn2、Tp1和Tp2的栅极。
因此，在本实施例中，栅极沿Y轴方向延伸(沿Y轴方向布置)的各晶体管Tn1、Tn2、Tp1和Tp2沿X轴方向被分割形成为多个部分(此例中为偶数个部分)。此外，布置成彼此分离的主布线部31和分歧布线部32分别包括晶体管Tn1、Tn2、Tp1和Tp2的源极区域。因此，提高了缓冲电路沿X轴方向的整体布置的效率(减小了沿X轴方向的布置宽度)，同时确保了上述电源线Lv1和Lv2的布线宽度W1和W2(二者均是主布线部31和分歧布线部32的布线宽度的总大小)等于比较例中的布线宽度(W1＝W101及W2＝W102)。
因此，在本实施例中，由于电源线Lv1和Lv2、控制信号线CTL和xCTL、输出信号线Vcom和晶体管Tn1、Tn2、Tp1和Tp2以上述方式布置，因此能够在确保电源线Lv1和Lv2的布线宽度W1和W2的同时提高缓冲电路在X轴方向上的整体布置的效率。从而能够在抑制特性劣化(例如，显示图像质量的劣化)的同时节省空间(节省面积)。即，能够同时获得更窄的框架和更高的图像质量。另外，由于增加了有效显示区域10A中的显示像素20的数目(显示像素20的间距减小)，因此能够产生更好的效果(更有益的效果)。
此外，当缓冲电路中的各个晶体管Tn1、Tn2、Tp1和Tp2和数据驱动器25D中的各个晶体管均沿Y轴方向布置时，还能获得以下效果。当上述各个晶体管包括多晶半导体层时，能够容易对非晶半导体层进行激光退火处理。具体地，由于各个驱动电路中的晶体管布置在相同方向(同一方向)上，因此在单一退火方向(激光照射方向)上进行激光退火就足够了，从而简化了激光退火处理。此外，由于相同的退火方向，所以能够使各晶体管中的多晶半导体层保持均质(homogeneous)。因此，还可以从上述角度提高图像质量。
3.第二实施例(晶体管被分割形成为奇数个部分的示例)
将说明本发明的第二实施例。另外，使用相同的附图标记来表示与前述第一实施例相同的部分，并适当地省略其说明。
图14示出了本实施例的缓冲电路(COM缓冲电路43D4等中的缓冲电路)的布置结构的示例(布局结构示例：X-Y平面结构示例)。在本实施例中，不同于第一实施例，各晶体管Tn1、Tn2、Tp1和Tp2被分割形成为奇数个部分。
具体地，如同第一实施例，在本实施例的缓冲电路中，各晶体管Tn1、Tn2、Tp1和Tp2也沿Y轴方向(各晶体管的栅极沿Y轴方向延伸)布置。此外，各晶体管Tn1、Tn2、Tp1和Tp2具有由分支布线部36形成的多个栅极。由此，各晶体管Tn1、Tn2、Tp1和Tp2沿X轴方向被分割形成为多个部分。
然而，不同于第一实施例，在本实施例中，各晶体管Tn1、Tn2、Tp1和Tp2沿X轴方向被分割形成为奇数个部分(此例中为三个部分)。令N为各晶体管Tn1、Tn2、Tp1和Tp2的分割数目，令W1为电源线Lv1的主布线部31和分歧布线部32的总布线宽度，令W2为电源线Lv2的主布线部31和分歧布线部32的总布线宽度，则下列公式(3)和(4)成立。另外，在这些公式中，N'＝{(N-1)/2}(省略小数部分)
W11+(W12×N')＝W1…(3)
W21+(W22×N')＝W2…(4)
本实施例的由上述构造形成的缓冲电路也能够通过与第一实施例类似的作用产生类似的效果。即，例如，能够在抑制特性劣化的同时节省空间。
此外，在本实施例中，特别地，如图14中的附图标记P11所示，可以由电源线Lv1和Lv2之间的公共漏极区域(可以彼此重叠)形成晶体管Tn1和Tp2的漏极区域D，并可以由电源线Lv1和Lv2之间的公共漏极区域(可以彼此重叠)形成晶体管Tp1和Tn2的漏极区域D。因此，与第一实施例(晶体管被分割形成为偶数个部分的情况)不同的是，本实施例能够进一步沿X轴方向减小电路面积，且能够实现更窄的框架。
4.第一和第二实施例的变形例
以下将说明前述第一和第二实施例的变形例(第一变形例和第二变形例)。另外，使用相同的附图标记来表示与上述实施例相同的部分，并适当地省略其说明。
第一变形例(在电源线的部分布线中设置通孔的示例)
图15和图16均示出了第一变形例的缓冲电路(COM缓冲器43D4等中的缓冲电路)的布置结构的示例(布局结构示例：X-Y平面结构)。具体地，图15对应于第一实施例的第一变形例，图16对应于第二实施例的第一变形例。
如图15和图16所示，本变形例具有设置在一部分输出信号线Vcom中的通孔(开口)37。具体地，多个矩形形状的通孔37至少形成在电源线Lv1和Lv2与输出信号线Vcom的部分交叠区域(重叠区域)中(在该情况下，该区域不包括接触部CT1的形成区域)。
本变形例能够产生前述第一和第二实施例之外的下述效果。首先，在电源线Lv1和Lv2与输出信号线Vcom的交叠区域中形成电容，且当缓冲电路运行时该电容引起功耗增加。因此，在输出信号线Vcom的交叠区域中设置有通孔37，使得能够抑制由上述电容导致的功耗的增加。另外，尽管通孔37的设置带来了输出信号线Vcom的电阻值增加的缺点，但通过设置通孔37所获得的电容值减小(功率减小)的优点更大。
第二变形例(用反相器电路替代缓冲电路的示例)
图17和图18均示出了第二变形例的反相器电路(COM缓冲电路43D4等中的反相器电路)的布置结构的示例(布局结构示例：X-Y平面结构示例)。具体地，图17对应于第一实施例的第二变形例，图18对应于第二实施例的第二变形例。另外，该反相器电路对应于本发明实施例中“垂直驱动电路”和“半导体装置(半导体电路)”的具体示例。
如图17和图18所示，本变形例是用反相器电路(逻辑非电路)替代上述缓冲电路的示例。具体地，反相器电路的单元电路46由一条电源线Lv1、两条控制线CTL和xCTL、一条输出信号线Vcom、两个晶体管Tn1和Tp1形成。多个单元电路46沿Y轴方向设置。
本变形例的由上述结构形成的反相器电路也能够通过与第一或第二实施例类似的作用产生类似的效果。即，例如，能够在抑制特性劣化的同时节省空间。
5.应用示例(显示装置在电子设备中的应用示例)
接着，将参照图19至图23G说明将前述实施例和变形例所述的显示装置1(设置有触摸传感器的显示装置)的应用示例。前述实施例等的显示装置1适用于诸如电视机、数码相机、笔记本电脑、手机等便携式终端设备或摄像机等所有领域的电子设备。换句话说，前述实施例等的显示设备1适用于所有领域的如下电子设备，该电子设备将输入自外部或在电子设备中产生的视频信号显示为图像或视频。
第一应用示例
图19示出了应用有前述实施例等的显示装置1的电视机的外观。例如，该电视机具有包括前面板511和滤色玻璃512的视频显示屏部510。视频显示屏部510由前述实施例等的显示设备1形成。
第二应用示例
图20A和20B示出了应用有前述实施例等的显示设备1的数码相机的外观。例如，该数码相机具有闪光用的发光部521、显示部522、菜单开关523和快门按钮524。显示部522由前述实施例等的显示设备1形成。
第三应用示例
图21示出了应用有前述实施例等的显示装置1的笔记本电脑的外观。例如，该笔记本电脑具有主部件531、用于输入字符等操作的键盘532和用于显示图像的显示部533。显示部533由前述实施例等的显示设备1形成。
第四应用示例
图22示出了应用有前述实施例等的显示装置1的摄像机的外观。例如，该摄像机具有主部件541、设置在主部件541的前端面上用于拍摄物体的透镜542、拍摄图片时的启动/停止开关543和显示部544。显示部544由前述实施例等的显示设备1形成。
第五应用示例
图23A至图23G示出了应用有前述实施例等的显示装置1的手机的外观。例如，该手机通过耦合部(铰链部)730将上壳体710和下壳体720耦合而形成。例如，该手机具有显示器740、子显示器750、图片灯760和相机770。显示器740或子显示器750由前述实施例等的显示设备1形成。
6.其他变形例
通过上述实施例、变形例和应用示例说明了本发明。然而，本发明不限于这些实施例等，还可以进行各种变形。
例如，在前述实施例等中，通过缓冲电路和反相器电路的具体布置结构(布局结构)进行了说明。然而，本发明不限于这些结构，还可以采用其他布置结构。例如，各晶体管的分割数目可以是2以外的偶数或3以外的奇数。此外，在前述实施例等中，说明的是“第一方向(Y轴方向)”和“第二方向(X轴方向)”彼此基本垂直的情况。然而，第一方向和第二方向不需要彼此垂直。此外，在前述实施例等中，例如，说明的是各晶体管具有图11所示的所谓底栅型结构的情况。然而，本发明不限于此。各晶体管也可以具有顶栅型结构。
此外，在前述实施例等中，说明的是缓冲电路和反相器电路作为“垂直驱动电路(半导体装置)”的示例。然而，本发明不限于这些电路，还可以采用其他电路。
此外，在前述实施例等中，说明的是采用具有触摸传感器的显示设备(具有触摸传感器功能的显示设备)作为显示设备的示例。然而，本发明不限于此，还可以应用于不具有触摸传感器功能的普通显示装置。
此外，在前述实施例等中，说明的是液晶元件作为显示元件的显示装置(液晶显示装置)。然而，本发明不限于此，还可以应用于采用其他显示元件的显示装置，例如有机(电致发光)EL元件(有机EL显示装置)。
此外，在前述实施例等中，说明的是设置有“垂直驱动电路(半导体装置)”的装置作为显示装置的示例。然而，本发明不限于此。本发明实施例的“垂直驱动电路(半导体装置)”还可以应用于显示装置以外的其他装置。
另外，本发明还可以采用以下构成。
(1)一种半导体装置，其包括：
一条或多条第一布线，其在基板上沿第一方向延伸，并具有主布线部和分歧布线部，所述主布线部和所述分歧布线部布置成彼此分离；
一条或多条第二布线，其具有主干布线部和多个分支布线部，所述主干布线部在所述基板上沿不同于所述第一方向的第二方向延伸，所述多个分支布线部在所述主布线部与所述分歧布线部之间的间隙区域内沿所述第一方向延伸；
一个或多个晶体管，各个所述晶体管沿所述第二方向被分割形成为多个部分，所述多个分支布线部各自用作所述一个或多个晶体管的栅极，所述一个或多个晶体管具有形成在所述主布线部内和所述分支布线部内的源极区域以及具有形成在所述多个分支布线部之间的漏极区域；及
一条或多条第三布线，其沿所述第二方向延伸，并与所述一个或多个晶体管的所述漏极区域电连接。
(2)如上述(1)所述的半导体装置，其中，所述一个或多个晶体管均被分割形成为偶数个部分。
(3)如上述(1)所述的半导体装置，其中，所述一个或多个晶体管均被分割形成为奇数个部分。
(4)如上述(1)至(3)所述的半导体装置，其中，两条所述第一布线、两条所述第二布线、四个所述晶体管和一条第三布线形成一个作为单元电路的缓冲电路。
(5)如上述(1)至(3)所述的半导体装置，其中，一条所述第一布线、两条所述第二布线、两个所述晶体管和一条所述第三布线形成一个作为单元电路的反相器电路。
(6)如上述(4)或(5)所述的半导体装置，其中，
所述第一布线是电源线，所述第二布线是控制信号线，所述第三布线是输出信号线，且
所述第一布线、所述第二布线和所述第三布线分别形成在彼此不同的层中。
(7)如上述(6)所述的半导体装置，其中，所述多个单元电路沿所述第一方向布置。
(8)如上述(7)所述的半导体装置，其中，所述多个单元电路根据提供自所述控制信号线的控制信号沿所述第一方向顺序运行。
(9)如上述(1)至(8)所述的半导体装置，其中，所述第三布线至少在所述第一布线与所述第三布线的部分交叠区域中具有通孔。
(10)如上述(1)至(9)所述的半导体装置，其中，所述第一布线在所述间隙区域内具有连接部，所述连接部用于将所述主布线部与所述分歧布线部彼此电连接。
(11)如上述(1)至(10)所述的半导体装置，其中，所述第一方向和所述第二方向彼此基本垂直。
(12)一种显示装置，其包括：
显示部；及
用于驱动所述显示部的驱动部，其包括上述(1)至(11)所述的半导体装置。
(13)如上述(12)所述的显示装置，其中，
所述显示部布置在有效显示区域中，且
所述驱动部布置在位于所述有效显示区域的外缘处的框架区域中。
(14)如上述(13)所述的显示装置，其中，
所述显示部具有多个像素，且
所述半导体装置是用于沿所述第一方向顺序驱动所述多个像素的垂直驱动电路。
(15)如上述(14)所述的显示装置，其中，
所述驱动部具有包括多个晶体管的水平驱动电路，且
所述垂直驱动电路和所述水平驱动电路中的各个晶体管的栅极布置成沿所述第一方向延伸。
(16)如上述(15)所述的显示装置，其中，所述垂直驱动电路和所述水平驱动电路中的各个所述晶体管包括多晶半导体层。
(17)如上述(16)所述的显示装置，其中，所述多晶半导体层是通过沿预定方向对非晶半导体层进行激光退火处理形成的。
(18)如上述(12)至(17)所述的显示装置，其中，所述显示装置具有触摸传感器功能。
(19)如上述(12)至(18)所述的显示装置，其中，所述显示部是通过使用液晶元件或有机电致发光元件形成的。
(20)一种电子设备，其包括上述(12)至(19)所述的显示装置。

Claims (11)

1.一种半导体装置，其包括：
一条或多条第一布线，其在基板上沿第一方向延伸且具有主布线部；
一条或多条第二布线，其沿不同于所述第一方向的第二方向延伸；
一个或多个晶体管，各个所述晶体管沿所述第二方向被分割形成为多个部分，所述一个或多个晶体管具有：栅极，所述栅极电连接到所述第二布线；源极区域，所述源极区域电连接到所述主布线部；以及漏极区域，所述源极区域、所述栅极以及所述漏极区域沿所述第二方向顺序地布置；及
一条或多条第三布线，其沿所述第二方向延伸，并且与所述一个或多个晶体管的所述漏极区域电连接，
其中，所述一条或多条第二布线、所述一条或多条第一布线和所述一条或多条第三布线在正交于所述第一方向和所述第二方向的第三方向上在各自不同的层中依次层叠在所述基板上。
2.如权利要求1所述的半导体装置，其中，所述一条或多条第一布线还具有分歧布线部，所述分歧布线部布置成与所述主布线部分离。
3.如权利要求2所述的半导体装置，其中，
作为单元电路的一个缓冲电路包括至少一个第一布线区域，所述至少一个第一布线区域的每一者具有：
一条所述第一布线，以及
布置在所述第一方向上的至少一对晶体管。
4.如权利要求3所述的半导体装置，其中，在所述第一布线区域中，
所述栅极在所述第二方向上设置在所述主布线部和所述分歧布线部之间，
所述源极区域形成在所述主布线部内且在所述分歧布线部内，并且
所述源极区域形成在所述栅极和相邻第一布线区域的栅极之间。
5.如权利要求3所述的半导体装置，其中，在所述第一布线区域中，
所述一条或多条第二布线具有：
在所述第二方向上延伸的主干布线部；以及
多个分支布线部，其在所述主布线部与所述分歧布线部之间的间隙区域内沿所述第一方向延伸，
所述漏极区域形成在所述多个分支布线部之间，所述多个分支布线部分别用作所述栅极，并且
所述漏极区域设置在一对所述栅极之间。
6.如权利要求3-5中任一项所述的半导体装置，其中，在所述第一方向上的所述一对晶体管是N型晶体管和P型晶体管。
7.如权利要求3-5中任一项所述的半导体装置，其中，所述一个缓冲电路包括：
N型左晶体管；
P型右晶体管，其在所述第二方向上与所述N型左晶体管对齐；
P型左晶体管；以及
N型右晶体管，其在所述第二方向上与所述P型左晶体管对齐。
8.如权利要求1-5中任一项所述的半导体装置，
其中，所述源极区域和所述漏极区域中的每一者具有布置在所述第一方向上的接触部。
9.如权利要求1-5中任一项所述的半导体装置，其中，
所述第一布线是电源线，
所述第二布线是控制信号线，
所述第三布线是输出信号线，且
一个或多个触摸检测电极布置在所述第二方向上。
10.一种显示装置，其包括：
显示部；及
用于驱动所述显示部的驱动部，其包括权利要求1-9中任一项所述的半导体装置。
11.如权利要求10所述的显示装置，其中，
所述显示部布置在有效显示区域中，且
所述驱动部布置在框架区域中，所述框架区域位于所述有效显示区域的外缘处。
CN201610213496.XA 2011-04-27 2012-04-16 半导体装置和显示装置 Expired - Fee Related CN105720037B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-099345 2011-04-27
JP2011099345A JP5581261B2 (ja) 2011-04-27 2011-04-27 半導体装置、表示装置および電子機器
CN201210111837.4A CN102760718B (zh) 2011-04-27 2012-04-16 半导体装置、显示装置和电子设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210111837.4A Division CN102760718B (zh) 2011-04-27 2012-04-16 半导体装置、显示装置和电子设备

Publications (2)

Publication Number Publication Date
CN105720037A CN105720037A (zh) 2016-06-29
CN105720037B true CN105720037B (zh) 2018-08-07

Family

ID=47055113

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610213496.XA Expired - Fee Related CN105720037B (zh) 2011-04-27 2012-04-16 半导体装置和显示装置
CN201210111837.4A Expired - Fee Related CN102760718B (zh) 2011-04-27 2012-04-16 半导体装置、显示装置和电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210111837.4A Expired - Fee Related CN102760718B (zh) 2011-04-27 2012-04-16 半导体装置、显示装置和电子设备

Country Status (5)

Country Link
US (5) US8884919B2 (zh)
JP (1) JP5581261B2 (zh)
KR (1) KR101919155B1 (zh)
CN (2) CN105720037B (zh)
TW (1) TWI470306B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5581261B2 (ja) 2011-04-27 2014-08-27 株式会社ジャパンディスプレイ 半導体装置、表示装置および電子機器
JP6032975B2 (ja) * 2012-07-02 2016-11-30 株式会社ジャパンディスプレイ 液晶表示装置
CN104662503A (zh) * 2012-09-24 2015-05-27 松下知识产权经营株式会社 输入装置
US9746706B2 (en) 2012-10-26 2017-08-29 Japan Display Inc. Display device and electronic apparatus
CN103034365B (zh) * 2012-12-13 2016-03-09 北京京东方光电科技有限公司 触控显示电路结构及其驱动方法、阵列基板和显示装置
US9639193B2 (en) 2013-04-25 2017-05-02 Beijing Boe Optoelectronics Technology Co., Ltd. Touch-control pixel driving circuit, touch-control pixel driving method, array substrate and liquid crystal display (LCD) device
KR101487700B1 (ko) * 2013-06-28 2015-01-29 엘지디스플레이 주식회사 표시장치 및 그 구동방법
US9395072B2 (en) * 2013-11-13 2016-07-19 Industrial Technology Research Institute Illumination device
JP6162585B2 (ja) 2013-11-22 2017-07-12 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置
JP6205261B2 (ja) * 2013-12-13 2017-09-27 ルネサスエレクトロニクス株式会社 半導体装置
JP6302741B2 (ja) * 2013-12-19 2018-03-28 株式会社ジャパンディスプレイ 表示装置
JP2016122122A (ja) * 2014-12-25 2016-07-07 株式会社ジャパンディスプレイ 表示装置
CN104505014B (zh) * 2014-12-31 2017-02-22 厦门天马微电子有限公司 一种驱动电路、阵列基板和触控显示装置及其驱动方法
KR102326120B1 (ko) * 2015-06-29 2021-11-15 삼성전자주식회사 배선 구조물 및 그 형성 방법, 및 상기 배선 구조물을 갖는 반도체 장치
JP2017122770A (ja) * 2016-01-05 2017-07-13 株式会社ジャパンディスプレイ 液晶表示装置
JP6710531B2 (ja) * 2016-02-03 2020-06-17 株式会社ジャパンディスプレイ センサ付き表示装置及びセンサ装置
CN105677126B (zh) * 2016-02-04 2020-03-27 上海天马微电子有限公司 一种显示面板和显示装置
JP6705687B2 (ja) 2016-04-04 2020-06-03 株式会社ジャパンディスプレイ 表示装置
KR101998831B1 (ko) * 2016-07-29 2019-07-11 삼성디스플레이 주식회사 표시 장치
WO2018073690A1 (en) * 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, display device, display module, and electronic device
CN106338867B (zh) * 2016-10-31 2019-04-05 昆山龙腾光电有限公司 Vcom走线结构、显示面板及vcom走线结构制作方法
CN107527925B (zh) * 2017-08-25 2019-11-05 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板、显示装置
CN117111780A (zh) * 2017-10-03 2023-11-24 株式会社和冠 用于检测笔发送出的笔信号的传感器面板
US20200219455A1 (en) * 2019-01-03 2020-07-09 Innolux Corporation Display device
US11543911B2 (en) 2019-04-30 2023-01-03 Beijing Boe Display Technology Co., Ltd. Driving method, driving circuit and touch-display apparatus
JP2021096430A (ja) * 2019-12-19 2021-06-24 株式会社ジャパンディスプレイ 表示装置
CN115699142A (zh) 2021-05-21 2023-02-03 京东方科技集团股份有限公司 显示基板以及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256110B2 (ja) * 1995-09-28 2002-02-12 シャープ株式会社 液晶表示装置
JPH11214700A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
JPH11338439A (ja) * 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
JP2000310964A (ja) * 1999-02-23 2000-11-07 Seiko Epson Corp 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP3654292B2 (ja) * 1999-02-23 2005-06-02 セイコーエプソン株式会社 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2000310963A (ja) * 1999-02-23 2000-11-07 Seiko Epson Corp 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP4662647B2 (ja) * 2001-03-30 2011-03-30 シャープ株式会社 表示装置及びその製造方法
JP4785271B2 (ja) * 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
KR100763171B1 (ko) * 2001-11-07 2007-10-08 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
KR100642491B1 (ko) * 2003-12-26 2006-11-02 엘지.필립스 엘시디 주식회사 유기전계발광 소자
JP4538003B2 (ja) * 2004-09-29 2010-09-08 ローム株式会社 Ｄ／ａ変換回路、表示パネル駆動回路および表示装置
JP4671187B2 (ja) * 2005-06-02 2011-04-13 シャープ株式会社 アクティブマトリクス基板およびそれを用いた表示装置
JP4241781B2 (ja) * 2006-08-10 2009-03-18 エプソンイメージングデバイス株式会社 電気光学装置、駆動回路および電子機器
JP4254824B2 (ja) * 2006-09-01 2009-04-15 エプソンイメージングデバイス株式会社 電気光学装置、駆動回路および電子機器
JP2009169043A (ja) 2008-01-16 2009-07-30 Seiko Epson Corp バッファ回路、電気光学装置、および電子機器
JP5183584B2 (ja) * 2009-06-29 2013-04-17 株式会社ジャパンディスプレイウェスト タッチセンサ、表示装置および電子機器
TWI413441B (zh) * 2009-12-29 2013-10-21 Au Optronics Corp 畫素結構及電致發光裝置
JP5581261B2 (ja) * 2011-04-27 2014-08-27 株式会社ジャパンディスプレイ 半導体装置、表示装置および電子機器
JP6129735B2 (ja) 2011-06-09 2017-05-17 コーデンシ株式会社 ロータリーエンコーダ用スケール及びその射出成型方法、それを用いたロータリーエンコーダ

Also Published As

Publication number Publication date
CN102760718B (zh) 2016-05-04
US10714505B2 (en) 2020-07-14
US20120274612A1 (en) 2012-11-01
KR101919155B1 (ko) 2018-11-15
US8884919B2 (en) 2014-11-11
TW201303425A (zh) 2013-01-16
US10998347B2 (en) 2021-05-04
US20170294452A1 (en) 2017-10-12
JP2012230301A (ja) 2012-11-22
US20200295049A1 (en) 2020-09-17
JP5581261B2 (ja) 2014-08-27
US9721975B2 (en) 2017-08-01
CN102760718A (zh) 2012-10-31
US20150311228A1 (en) 2015-10-29
US20150028339A1 (en) 2015-01-29
CN105720037A (zh) 2016-06-29
TWI470306B (zh) 2015-01-21
US9111808B2 (en) 2015-08-18
KR20120121835A (ko) 2012-11-06

Similar Documents

Publication Publication Date Title
CN105720037B (zh) 半导体装置和显示装置
CN106200064B (zh) In-cell触摸液晶显示装置及其制造方法
CN104166489B (zh) 显示面板、显示装置及显示驱动方法
US9760200B2 (en) Integrated touch screen
CN101937293B (zh) 信息输入装置和显示装置
TWI581164B (zh) Liquid crystal display device
US7995041B2 (en) Integrated touch screen
WO2015158097A1 (zh) 显示面板及其驱动方法、显示装置
CN103488009B (zh) 一种阵列基板及控制方法、液晶显示装置
CN103500044A (zh) 触摸显示面板和触摸显示装置
CN106708325A (zh) 触控显示面板和触控显示装置
CN105739768A (zh) 一种触控显示面板和一种触控显示设备
CN107004386B (zh) 显示装置
TWI539353B (zh) Touch display device with auxiliary capacitance
CN203455825U (zh) 触摸显示面板和触摸显示装置
CN205581823U (zh) 一种触控显示面板和一种触控显示设备
CN205542778U (zh) 一种基板及显示装置
TWM486815U (zh) 具輔助電容之觸控顯示裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180807

Termination date: 20210416