KR101919155B1 - 반도체 장치, 표시 장치 및 전자 기기 - Google Patents

반도체 장치, 표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR101919155B1
KR101919155B1 KR1020120040042A KR20120040042A KR101919155B1 KR 101919155 B1 KR101919155 B1 KR 101919155B1 KR 1020120040042 A KR1020120040042 A KR 1020120040042A KR 20120040042 A KR20120040042 A KR 20120040042A KR 101919155 B1 KR101919155 B1 KR 101919155B1
Authority
KR
South Korea
Prior art keywords
wiring
branch wiring
transistors
branch
wiring portion
Prior art date
Application number
KR1020120040042A
Other languages
English (en)
Other versions
KR20120121835A (ko
Inventor
미츠후미 소가베
마사키 무라세
히로시 미즈하시
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20120121835A publication Critical patent/KR20120121835A/ko
Application granted granted Critical
Publication of KR101919155B1 publication Critical patent/KR101919155B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판상의 제 1의 방향을 따라서 연재되고, 서로 이격 배치된 주배선부 및 분기배선부를 갖는 하나 또는 복수의 제 1의 배선과; 상기 기판상의 상기 제 1의 방향과는 다른 제 2의 방향을 따라서 연재되는 줄기배선부와, 상기 주배선부와 상기 분기배선부와의 간극 영역 내에서 상기 제 1의 방향을 따라서 연재되는 복수의 가지배선부를 갖는 하나 또는 복수의 제 2의 배선과; 상기 복수의 가지배선부가 개별적으로 게이트 전극으로서 기능함과 함께, 상기 주배선부 내 및 상기 분기배선부 내에 형성된 소스 영역과, 상기 복수의 가지배선부 사이에 형성된 드레인 영역을 가지며, 각각이 상기 제 2의 방향을 따라서 복수개로 분할 형성되어 이루어지는 하나 또는 복수의 트랜지스터와; 상기 제 2의 방향을 따라서 연재되고, 상기 트랜지스터의 드레인 영역과 전기적으로 접속된 하나 또는 복수의 제 3의 배선을 구비하는 하는 반도체 장치가 개시된다.

Description

반도체 장치, 표시 장치 및 전자 기기{SEMICONDUCTOR DEVICE, DISPLAY DEVICE, AND ELECTRONIC DEVICE}
본 발명은, 트랜지스터를 포함하는 소정의 회로를 갖는 반도체 장치, 및 그와 같은 반도체 장치를 구비한 표시 장치 및 전자 기기에 관한 것이다.
종래, 예를 들면 액정 소자나 유기 EL(Electro Luminescence) 소자의 다양한 타입의 표시 소자를 이용한 표시 장치가 개발되어 있다. 이와 같은 표시 장치에서는 일반적으로, 복수의 화소를 갖는 표시 영역(유효 표시 영역)의 외연(외주)에 위치하는 프레임 영역(비표시 영역)에, 주변 회로가 배설되어 있다.
이 주변 회로는, 복수의 화소를 구동하는 구동 회로(반도체 장치) 등으로 이루어지고, 예를 들면, 복수의 화소를 순차적으로 구동하는 주사선 구동 회로(수직 구동 회로)나, 구동 대상의 화소에 대해 영상 신호를 공급하는 신호선 구동 회로(수평 구동 회로) 등을 들 수 있다. 여기서, 수직 구동 회로는 일반적으로, 복수의 버퍼 회로 등을 이용하여 구성되어 있다(예를 들면, 일본 특개2009-169043호 공보 참조).
그런데, 요즘의 표시 장치에서는, 프레임 협소화(프레임 영역 면적의 삭감)가 요구되는 경향에 있다. 단, 주변 회로(반도체 장치) 내의 배선 폭 등을 단순하게 좁힌 경우, 주변 회로에서의 회로 특성(동작 특성) 등이 열화되고, 그 결과, 표시 화질의 저하(예를 들면 플리커 현상의 발생 등)가 생겨 버리게 된다. 따라서 특성의 열화를 억제하면서 스페이스 절약화(면적 절약화)를 실현하는 수법의 제안이 요망된다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 특성의 열화를 억제하면서 스페이스 절약화를 도모하는 것이 가능한 반도체 장치, 표시 장치 및 전자 기기를 제공하는 것에 있다.
본 발명의 반도체 장치는, 기판상의 제 1의 방향을 따라서 연재되고, 서로 이격 배치된 주(主)배선부 및 분기(分岐)배선부를 갖는 하나 또는 복수의 제 1의 배선과, 기판상의 제 1의 방향과는 다른 제 2의 방향을 따라서 연재되는 줄기(幹)배선부와, 주배선부와 분기배선부와의 간극 영역 내에서 제 1의 방향을 따라서 연재되는 복수의 가지(枝)배선부를 갖는 하나 또는 복수의 제 2의 배선과, 복수의 가지배선부가 개별적으로 게이트 전극으로서 기능함과 함께, 주배선부 내 및 분기배선부 내에 형성된 소스 영역과, 복수의 가지배선부 사이에 형성된 드레인 영역을 가지며, 각각이 제 2의 방향을 따라서 복수개로 분할 형성되어 이루어지는 하나 또는 복수의 트랜지스터와, 제 2의 방향을 따라서 연재되고, 트랜지스터의 드레인 영역과 전기적으로 접속된 하나 또는 복수의 제 3의 배선을 구비한다.
본 발명의 표시 장치는, 표시부와, 상기 본 발명의 반도체 장치를 포함하는 구동부를 구비한다.
본 발명의 전자 기기는, 상기 본 발명의 표시 장치를 구비한다.
본 발명의 반도체 장치, 표시 장치 및 전자 기기에서는, 제 1의 방향을 따라서 연재되는 제 1의 배선이, 상기 주배선부 및 분기배선부를 포함하여 구성되고, 이들의 주배선부 내 및 분기배선부 내에 트랜지스터의 소스 영역이 형성되어 있다. 또한, 제 2의 배선이, 제 2의 방향을 따라서 연재되는 줄기배선부와 제 1의 방향을 따라서 연재되는 복수의 가지배선부를 포함하여 구성되고, 이들 복수의 가지배선부 사이에 트랜지스터의 드레인 영역이 형성되어 있다. 또한, 제 2의 방향을 따라서 연재되는 제 3의 배선이, 이 트랜지스터의 드레인 영역과 전기적으로 접속되어 있다. 그리고, 이 트랜지스터는 제 2의 방향을 따라서 복수개로 분할 형성되어 이루어지고, 상기 복수의 가지배선부가, 이 분할 형성된 트랜지스터에서의 각 게이트 전극으로서 개별적으로 기능하고 있다. 이와 같이, 게이트 전극이 제 1의 방향을 따라서 연재되는(제 1의 방향을 따라서 배치된) 트랜지스터가, 이 제 1의 방향과는 다른 제 2의 방향을 따라서 복수개로 분할 형성되어 이루어짐과 함께, 서로 이격 배치된 주배선부 및 분기배선부가, 이 트랜지스터의 소스 영역을 포함하고 있다. 이에 의해, 제 1의 배선의 배선폭(주배선부 및 분기배선부의 제 2의 방향을 따른 배선 폭)이 확보되면서, 반도체 장치 전체로서의 제 2의 방향으로의 배치 효율이 향상한다(제 2의 방향을 따른 배치폭이 억제된다).
본 발명의 반도체 장치, 표시 장치 및 전자 기기에 의하면, 상기 제 1 내지 제 3의 배선과 상기 트랜지스터를 마련하도록 하였기 때문에, 제 1의 배선에서의 상기 제 2의 방향을 따른 배선폭을 확보하면서, 반도체 장치 전체로서의 제 2의 방향으로의 배치 효율을 향상시킬 수 있다. 따라서, 특성의 열화(예를 들면 표시 화질의 저하 등)를 억제하면서, 스페이스 절약화를 도모하는 것이 가능해진다.
도 1의 A 및 B는 터치 센서 부착 표시 장치의 동작 원리를 설명하기 위한 도면으로서, 손가락 비접촉시의 상태를 도시하는 도면.
도 2의 A 및 B는 터치 센서 부착 표시 장치의 동작 원리를 설명하기 위한 도면으로서, 손가락 접촉시의 상태를 도시하는 도면.
도 3의 A 및 B는 터치 센서 부착 표시 장치의 동작 원리를 설명하기 위한 도면으로서, 터치 센서의 구동 신호 및 검출 신호의 파형의 한 예를 도시하는 도면.
도 4는 본 발명의 제 1의 실시의 형태에 관한 반도체 장치를 구비한 표시 장치(터치 센서 부착 표시 장치)의 개략 단면 구조를 도시하는 단면도.
도 5는 도 4에 도시한 표시 장치의 주요부(공통 전극 및 센서용 검출 전극)의 한 구성예를 도시하는 사시도.
도 6은 도 4에 도시한 표시 장치에서의 화소 구조 및 드라이버의 상세 구성의 한 예를 도시하는 블록도.
도 7은 도 4에 도시한 표시 장치에서의 화소 구조 및 드라이버의 상세 구성의 다른 예를 도시하는 블록도.
도 8은 도 6 또는 도 7에 도시한 버퍼 회로(반도체 장치)의 한 예를 도시하는 회로도.
도 9는 도 8에 도시한 버퍼 회로에 의해 생성되는 공통 구동 신호의 한 예를 도시하는 타이밍 파형도.
도 10은 제 1의 실시의 형태에 관한 버퍼 회로의 배치 구성예를 도시하는 모식 평면도.
도 11은 도 10에 도시한 Ⅱ-Ⅱ선에 따른 화살로 본 단면 구성예를 도시하는 모식도.
도 12는 도 4에 도시한 표시 장치에서의 검출 회로의 한 예를 도시하는 회로도.
도 13은 비교예에 관한 버퍼 회로의 배치 구성예를 도시하는 모식 평면도.
도 14는 제 2의 실시의 형태에 관한 버퍼 회로의 배치 구성예를 도시하는 모식 평면도.
도 15는 변형예 1에 관한 버퍼 회로의 배치 구성예를 도시하는 모식 평면도.
도 16은 변형예 1의 형태에 관한 버퍼 회로의 다른 배치 구성예를 도시하는 모식 평면도.
도 17은 변형예 2에 관한 인버터 회로(반도체 장치)의 배치 구성예를 도시하는 모식 평면도.
도 18은 변형예 2에 관한 인버터 회로의 다른 배치 구성예를 도시하는 모식 평면도.
도 19는 상기 각 실시의 형태 등의 표시 장치의 적용예 1에서의 표측에서 본 외관을 도시하는 사시도.
도 20의 A는 적용예 2의 표측에서 본 외관을 도시하는 사시도, 도 20의 B는 이측에서 본 외관을 도시하는 사시도.
도 21은 적용예 3의 외관을 도시하는 사시도.
도 22는 적용예 4의 외관을 도시하는 사시도.
도 23의 A는 적용예 5의 연 상태의 정면도, B는 그 측면도, C는 닫은 상태의 정면도, D는 좌측면도, E는 우측면도, F는 상면도, G는 하면도.
이하, 본 발명의 실시의 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 터치 센서 부착 표시 장치에서의 터치 검출 방식의 기본 원리
2. 제 1의 실시의 형태(트랜지스터를 짝수개로 분할 형성한 예)
3. 제 2의 실시의 형태(트랜지스터를 홀수개로 분할 형성한 예)
4. 제 1, 제 2의 실시의 형태에 공통의 변형예
변형예 1(전원선의 배선에 부분적으로 관통구멍을 마련한 예)
변형예 2(버퍼 회로 대신에 인버터 회로에 적용한 예)
5. 적용예(표시 장치의 전자 기기에의 적용예)
6. 그 밖의 변형예
<1. 터치 검출 방식의 기본 원리>
최초에 도 1 내지 도 3을 참조하여, 이하의 실시의 형태 등에 관한 표시 장치(터치 센서 부착 표시 장치)에서의, 터치 검출 방식의 기본 원리에 관해 설명한다. 이 터치 검출 방식은, 정전용량형 터치 센서로서 구현화되는 것이고, 예를 들면 도 1의 A에 도시한 바와 같이, 유전체(Di)를 끼우고 서로 대향 배치된 한 쌍의 전극(구동 전극(E1) 및 검출 전극(E2))을 이용하여, 용량 소자를 구성한다. 이 구조는, 도 1의 B에 도시한 등가 회로로서 도시된다. 구동 전극(E1), 검출 전극(E2) 및 유전체(Di)에 의해, 용량 소자(C1)가 구성된다. 용량 소자(C1)는, 그 일단이 교류 신호원(구동 신호원)(Sac)에 접속되고, 타단(P)은 저항기(R)를 통하여 접지됨과 함께, 전압 검출기(검출 회로)(DET)에 접속된다. 교류 신호원(Sac)으로부터 구동 전극(E1)(용량 소자(C1)의 일단)에 소정의 주파수(예를 들면 수kHz 내지 10수kHz 정도)의 교류 구형파(Sg)(도 3의 B)를 인가하면, 검출 전극(E2)(용량 소자(C1)의 타단(P))에, 도 3의 A에 도시한 바와 같은 출력 파형(검출 신호(Vdet))이 나타난다. 그리고, 이 교류 구형파(Sg)는, 후술하는 공통 구동 신호(Vcom)에 상당하는 것이다.
손가락이 접촉(또는 근접)하지 않은 상태에서는, 도 1에 도시한 바와 같이, 용량 소자(C1)에 대한 충방전에 수반하여, 용량 소자(C1)의 용량치에 응한 전류(I0)가 흐른다. 이 때의 용량 소자(C1)의 타단(P)의 전위 파형은, 예를 들면 도 3의 A의 파형(V0)과 같이 되고, 이것이 전압 검출기(DET)에 의해 검출된다.
한편, 손가락이 접촉(또는 근접)한 상태에서는, 도 2에 도시한 바와 같이, 손가락에 의해 형성되는 용량 소자(C2)가 용량 소자(C1)에 직렬로 추가된 형태가 된다. 이 상태에서는, 용량 소자(C1, C2)에 대한 충방전에 수반하여, 각각 전류(I1, I2)가 흐른다. 이 때의 용량 소자(C1)의 타단(P)의 전위 파형은, 예를 들면 도 3의 A의 파형(V1)과 같이 되고, 이것이 전압 검출기(DET)에 의해 검출된다. 이 때, 점(P)의 전위는, 용량 소자(C1, C2)를 흐르는 전류(I1, I2)의 값에 의해 정해지는 분압 전위가 된다. 이 때문에, 파형(V1)은, 비접촉 상태에서의 파형(V0)보다도 작은 값이 된다. 전압 검출기(DET)는, 후술하는 바와 같이, 검출한 전압을 소정의 임계치 전압(Vth)과 비교하고, 이 임계치 전압 이상이면 비접촉 상태라고 판단하는 한편, 임계치 전압 미만이면 접촉 상태라고 판단한다. 이와 같이 하여, 터치 검출이 가능해진다.
<2. 제 1의 실시의 형태(트랜지스터를 짝수개로 분할 형성한 예)>
[표시 장치(1)의 구성]
도 4는, 본 발명의 제 1의 실시의 형태에 관한 반도체 장치를 구비한 표시 장치(터치 센서 부착 표시 장치(1))의 주요부 단면 구조를 도시하는 것이다. 이 표시 장치(1)는, 표시 소자로서 액정 소자를 이용함과 함께, 이 액정 소자에 원래 구비되어 있는 전극의 일부(후술하는 공통 전극(43)) 및 표시용 구동 신호(후술하는 공통 구동 신호(Vcom))를 겸용하여 정전용량형 터치 센서를 구성한 것이다. 즉, 표시 장치(1)는, 표시 기능 및 터치 센서 기능을 갖고 있다.
도 4에 도시한 바와 같이, 이 표시 장치(1)는, 화소 기판(2)과, 이 화소 기판(2)에 대향하여 배치된 대향 기판(4)과, 화소 기판(2)과 대향 기판(4)의 사이에 삽입된 액정층(6)을 구비하고 있다.
화소 기판(2)은, 회로 기판으로서의 TFT 기판(21)과, 이 TFT 기판(21)상에 형성된 공통 전극/센서 구동용 전극(43)과, 이 공통 전극/센서 구동용 전극(43)상에서 절연층(23)을 통하여 매트릭스 형상으로 배설된 복수의 화소 전극(22)을 갖는다. TFT 기판(21)에는, 각 화소 전극(22)을 구동하기 위한 도시하지 않은 표시 드라이버(후술하는 구동부)나 TFT(박막 트랜지스터) 외에, 각 화소 전극(22)에 화상 신호를 공급하는 신호선(후술하는 데이터선(25))이나, 각 TFT를 구동하는 게이트선(후술하는 게이트선(26)) 등의 배선이 형성되어 있다. TFT 기판(21)에는 또한, 후술하는 터치 검출 동작을 행하는 검출 회로가 형성되어 있어도 좋다.
공통 전극/센서용 구동 전극(43)(이하, 단지 「공통 전극(43)」이라고 칭한다)은, 각 표시 화소에 공통의 공통 전극임과 함께, 터치 검출 동작을 행하는 터치 센서의 일부를 구성하는 센서용 구동 전극으로서도 겸용되는 것이고, 도 1에서의 구동 전극(E1)에 상당한다. 즉, 이 공통 전극(43)에는, 교류 구형파형의 공통 구동 신호(Vcom)가 인가되도록 되어 있다. 이 공통 구동 신호(Vcom)는, 화소 전극(22)에 인가되는 화소 전압과 함께 각 표시 화소의 표시 전압을 구획하는 것이지만, 터치 센서의 구동 신호로서도 겸용되는 것이고, 도 1의 구동 신호선(Sac)으로부터 공급된 교류 구형파(Sg)에 상당한다. 즉, 이 공통 구동 신호(Vcom)는, 소정의 주기마다 극성 반전하는 것으로 되어 있다.
대향 기판(4)은, 유리 기판(41)과, 이 유리 기판(41)의 한쪽의 면에 형성된 컬러 필터(42)와, 이 컬러 필터(42)의 위에 형성된 센서용 검출 전극(터치 검출 전극)(44)을 갖는다. 또한, 유리 기판(41)의 다른쪽의 면에는, 편광판(45)이 배설되어 있다.
컬러 필터(42)는, 예를 들면 적(R), 녹(G), 청(B)의 3색의 컬러 필터층을 주기적으로 배열하여 구성한 것이고, 표시 화소(화소 전극(22))마다 R, G, B의 3색이 1조로서 대응되어 있다. 센서용 검출 전극(44)은, 터치 센서의 일부를 구성하는 것이고, 도 1에서의 검출 전극(E2)에 상당한다.
액정층(6)은, 전계의 상태에 응하여 그곳을 통과하는 광을 변조하는 것이고, 예를 들면, TN(트위스트네마틱), VA(수직 배향), ECB(전계 제어 복굴절) 등의 각종 모드의 액정이 사용된다. 또는, FFS(프린지 필드 스위칭) 모드나, IPS(인 플레인 스위칭) 모드 등의 횡전계 모드의 액정을 사용하도록 하여도 좋다.
또한, 액정층(6)과 화소 기판(2)과의 사이, 및 액정층(6)과 대향 기판(4)과의 사이에는, 각각 배향막이 마련되고, 또한, 화소 기판(2)의 하면측에는 입사측 편광판이 배치되지만, 여기서는 도시를 생략하고 있다.
(공통 전극(43) 및 센서용 검출 전극(44)의 상세 구성예)
도 5는, 대향 기판(4)에서의 공통 전극(43) 및 센서용 검출 전극(44)의 한 구성예를 사시 상태로 도시한 것이다. 이 예에서는, 공통 전극(43)은, 도면의 좌우 방향으로 연재되는 복수의 스트라이프 형상의 전극 패턴(여기서는, 한 예로서 n개(n : 2 이상의 정수)의 공통 전극(431 내지 43n)으로 이루어지는)으로 분할되어 있다. 각 전극 패턴에는, 공통 전극 드라이버(43D)에 의해 공통 구동 신호(Vcom)가 순차적으로 공급되고, 후술하는 바와 같이 시분할적으로 선순차 주사 구동이 행하여지도록 되어 있다. 한편, 센서용 검출 전극(44)은, 공통 전극(43)의 전극 패턴의 연재 방향과 직교하는 방향으로 늘어나는 복수의 스트라이프 형상의 전극 패턴으로 구성되어 있다. 센서용 검출 전극(44)의 각 전극 패턴으로부터는, 각각, 검출 신호(Vdet)가 출력되고, 후술하는 검출 회로(8)에 입력되도록 되어 있다.
(화소 구조 및 드라이버의 구성예)
도 6 및 도 7은, 표시 장치(1)에서의 화소 구조 및 각종 드라이버의 구성예를 도시한 것이다. 표시 장치(1)에서는, 유효 표시 영역(10A) 내에, TFT 소자(Tr)와 액정 소자(LC)를 갖는 복수의 표시 화소(20)(화소)가 매트릭스 형상으로 배치되어 있다. 즉, 복수의 표시 화소(20)를 갖는 표시부가, 유효 표시 영역(10A)에 마련되어 있다. 또한, 이 유효 표시 영역(10A)의 외연(외주)에 위치하는 프레임 영역(비표시 영역)(10B) 내에는, 후술하는 반도체 장치를 포함하는 표시 드라이버(구동부)와, 검출 회로(8)(DET)가 마련되어 있다. 그리고, 도 6 및 도 7에서, X축 방향이 수평 라인 방향(H방향, 제 2의 방향)에 대응함과 함께, Y축 방향이 수직 라인 방향(V방향, 제 1의 방향)에 대응하고, 이후의 다른 도면에서도 마찬가지이다.
구체적으로는, 도 6에 도시한 예에서는, 프레임 영역(10B) 내에는, 표시 드라이버로서의 게이트 드라이버(26D)(주사선 구동 회로), 공통 전극 드라이버(43D) 및 데이터 드라이버(25D)(신호선 구동 회로)와, 검출 회로(8)가 배설되어 있다. 게이트 드라이버(26D)는, 복수의 표시 화소(20)를 수직 라인 방향(Y축 방향, 제 1의 방향)을 따라서 순차적으로 구동하는 회로이다. 데이터 드라이버(25D)는, 구동 대상의 표시 화소(20)에 대해 영상 신호를 공급하는 회로이다. 여기서, 게이트 드라이버(26D), 공통 전극 드라이버(43D) 및 데이터 드라이버(25D)가, 본 발명에서의 「구동부」의 한 구체예에 대응하고, 데이터 드라이버(25D)가 본 발명에서의 「수평 구동 회로」의 한 구체예에 대응한다.
표시 화소(20)에는, 게이트 드라이버(26D)에 접속된 게이트선(26)과, 데이터 드라이버(25D)에 접속된 신호선(데이터선)(25)과, 공통 전극 드라이버(43D)에 접속된 공통 전극(431 내지 43n)이 접속되어 있다. 공통 전극 드라이버(43D)는, 전술한 바와 같이, 공통 전극(431 내지 43n)에 대해 공통 구동 신호(Vcom)(Vcom(1) 내지 Vcom(n))를 순차적으로 공급하는 것이다. 이 공통 전극 드라이버(43D)는, 예를 들면, 시프트 레지스터(43D1)와, COM 실렉트부(43D2)와, 레벨 시프터(43D3)와, COM 버퍼(43D4)를 갖고 있다.
시프트 레지스터(43D1)는, 입력 펄스를 순차적으로 전송하기 위한 로직 회로이다. 구체적으로는, 이 시프트 레지스터(43D1)에 대해 전송 트리거 펄스(스타트 펄스)를 입력함에 의해, 클록 전송을 시작하도록 되어 있다. 또한, 1프레임 기간 내에 복수 회의 스타트 펄스를 입력하도록 한 경우에는, 그때마다 전송을 반복할 수 있도록 되어 있다. 또한, 시프트 레지스터(43D1)로서는, 복수개의 공통 전극(431 내지 43n)을 각각 제어하기 위해, 각각 독립한 전송 로직 회로로 하여도 좋다. 단, 그 경우에는 제어 회로 규모가 커지기 때문에, 후술하는 도 7에 도시한 바와 같이, 전송 로직 회로는, 게이트 드라이버와 공통 전극 드라이버에서 공용하도록 하는 것이 바람직하고, 나아가서는, 공통 전극(43)의 개수에 관계없이 단일한 것이 바람직하다.
COM 실렉트부(43D2)는, 공통 구동 신호(Vcom)를, 유효 표시 영역(10A) 내의 각 표시 화소(20)에 대해 출력하는지의 여부를 제어하는 로직 회로이다. 즉, 공통 구동 신호(Vcom)의 출력을, 유효 표시 영역(10A) 내의 위치 등에 응하여 제어하고 있다. 또한, 상세는 후술하지만, 이 COM 실렉트부(43D2)에 대해 입력하는 제어 펄스를 가변으로 함에 의해, 예를 들면 1수평 라인마다 공통 구동 신호(Vcom)의 출력 위치를 임의로 이동시키거나, 복수의 수평 기간 후에 출력 위치를 이동시키거나 하는 것이 가능하게 되어 있다.
레벨 시프터(43D3)는, COM 실렉트부(43D2)로부터 공급되는 제어 신호를, 공통 구동 신호(Vcom)를 제어하는데 충분한 전위 레벨까지 시프트시키기 위한 회로이다.
COM 버퍼(43D4)는, 공통 구동 신호(Vcom)(Vcom(1) 내지 Vcom(n))를 순차적으로 공급하기 위한 최종 출력 로직 회로이고, 후술하는 버퍼 회로(도 8)를 포함하여 구성되어 있다. 또한, 이 COM 버퍼(43D4)에는, 공통 구동 신호(Vcom)를 생성할 때에 사용된 소정의 COM 전압(예를 들면, 후술하는 전원선(Lv1, Lv2)의 전위)이 공급되도록 되어 있다.
한편, 도 7에 도시한 예에서는, 프레임 영역(10B) 내에는, 표시 드라이버로서의 T/G·DC/DC 컨버터(20D), 게이트·공통 전극 드라이버(40D) 및 데이터 드라이버(25D)와, 검출 회로(8)가 마련되어 있다. T/G·DC/DC 컨버터(20D)는, T/G(타이밍·제너레이터) 및 DC/DC 컨버터로서의 역할을 다하는 것이다. 게이트·공통 전극 드라이버(40D)는, 게이트선(26)을 통하여 각 표시 화소(20)에 대해 게이트 구동 신호를 공급함과 함께, 공통 전극(431 내지 43n)에 대해 공통 구동 신호(Vcom)(Vcom(1) 내지 Vcom(n))를 순차적으로 공급하는 것이다. 여기서, 게이트·공통 전극 드라이버(40D) 및 데이터 드라이버(25D)가, 본 발명에서의 「구동부」의 한 구체예에 대응한다.
표시 화소(20)에는, 게이트·공통 전극 드라이버(40D)에 접속된 게이트선(26) 및 공통 전극(431 내지 43n)과, 데이터 드라이버(25D)에 접속된 데이터선(25)이 접속되어 있다. 게이트·공통 전극 드라이버(40D)는, 예를 들면, 시프트 레지스터(40D1)와, 이네이블·컨트롤부(40D2)와, 게이트/COM 실렉트부(40D3)와, 레벨 시프터(40D4)와, 게이트/COM 버퍼(40D5)를 갖고 있다.
시프트 레지스터(40D1)는, 게이트 드라이버와 공통 전극 드라이버에서 공용되고 있는 것 이외는, 전술한 시프트 레지스터(43D1)와 같은 기능을 갖고 있다.
이네이블·컨트롤부(40D2)는, 시프트 레지스터(40D1)로부터 전송된 클록 펄스를 이용하여 이네이블 펄스를 받아들이는 것에 의해, 게이트선(26)을 제어하기 위한 펄스를 생성하는 것이다.
게이트/COM 실렉트부(40D3)는, 공통 구동 신호(Vcom) 및 게이트 신호(VG)를 각각, 유효 표시 영역(10A) 내의 각 표시 화소(20)에 대해 출력하는지의 여부를 제어하는 로직 회로이다. 즉, 공통 구동 신호(Vcom) 및 게이트 신호(VG)의 출력을 각각, 유효 표시 영역(10A) 내의 위치 등에 응하여 제어하고 있다.
레벨 시프터(40D4)는, 게이트/COM 실렉트부(40D3)로부터 공급되는 제어 신호를, 게이트 신호(VG) 및 공통 구동 신호(Vcom)를 각각 제어하는데 충분한 전위 레벨까지 시프트시키기 위한 회로이다.
게이트/COM 버퍼(40D5)는, 공통 구동 신호(Vcom)(Vcom(1) 내지 Vcom(n)) 및 게이트 신호(VG)(VG(1) 내지 VG(n))를 각각 순차적으로 공급하기 위한 최종 출력 로직 회로이고, 후술하는 버퍼 회로(도 8)를 포함하여 구성되어 있다. 또한, 이 게이트/COM 버퍼(40D5)에는, 공통 구동 신호(Vcom) 및 게이트 전압(VG)을 생성할 때에 사용되는 소정의 COM/게이트 전압(예를 들면, 후술하는 전원선(Lv1, Lv2)의 전위)이 공급되도록 되어 있다.
(버퍼 회로의 회로 구성예)
도 8은, 도 6, 도 7에 도시한 버퍼 회로(COM 버퍼(43D4), 게이트/COM 버퍼(40D5), 또는 게이트 드라이버(26D) 내의 도시하지 않은 버퍼 회로)의 회로 구성예를 도시한 것이다. 여기서, 이 버퍼 회로가, 본 발명에서의 「수직 구동 회로」 및 「반도체 장치(반도체 회로)」의 한 구체예에 대응한다. 단, 이하에서는 설명의 편의상, COM 버퍼(43D4)에서의 버퍼 회로의 회로 구성예로서 설명한다.
이 COM 버퍼(43D4)는, 수직 라인 방향(Y축 방향)에 따라서, 복수의 단위 회로(46)를 갖고 있다. 각 단위 회로(46)에는, 한 쌍의 제어 신호선(CTL, xCTL)과, 하나의 공통 구동 신호(출력 신호선)(Vcom)와, 한 쌍의 전원선(Lv1, Lv2)이 접속되어 있다. 구체적으로는, 도 8 중의 가장 위에 배치된 단위 회로(46)에는, 제어 신호선(CTL(1), xCTL(1)), 출력 신호선(Vcom(1)) 및 전원선(Lv1, Lv2)이 접속되어 있다. 마찬가지로, 도 8 중의 한가운데에 배치된 단위 회로(46)에는, 제어 신호선(CTL(2), xCTL(2)), 출력 신호선(Vcom(2)) 및 전원선(Lv1, Lv2)이 접속되어 있다. 도 8 중의 가장 아래에 배치된 단위 회로(46)에는, 제어 신호선(CTL(3), xCTL(3)), 출력 신호선(Vcom(3)) 및 전원선(Lv1, Lv2)이 접속되어 있다. 그이고, 제어 신호선(xCTL)은, 제어 신호선(CTL)에 공급되는 제어 신호에 대한 논리 반전 신호가 공급되는 신호선을 의미하고 있다.
또한, 각 단위 회로(46)는, 2개의 N형의 트랜지스터(Tn1, Tn2)와, 2개의 P형의 트랜지스터(Tp1, Tp2)로 이루어지는 버퍼 회로를 갖고 있다. 구체적으로는, 트랜지스터(Tn1, Tp1)로 이루어지는 입력측(제어 신호선(CTL)측)의 1단째의 인버터 회로와, 트랜지스터(Tn2, Tp2)로 이루어지는 출력측(출력 신호선(Vcom)측)의 2단째의 인버터 회로에 의해, 버퍼 회로가 형성되어 있다. 상세하게는, 트랜지스터(Tn1)의 게이트에는 제어 신호선(CTL(1))이 접속되고, 트랜지스터(Tp1)의 게이트에는 제어 신호선(xCTL(1))이 접속되어 있다. 그리고, 트랜지스터(Tn1, Tp1)의 소스에는 각각 전원선(Lv1)이 접속되고, 드레인에는 각각 출력 신호선(Vcom(1))이 접속되어 있다. 이에 의해, 상기한 1단째의 인버터 회로가 형성되어 있다. 또한, 트랜지스터(Tp2)의 게이트에는 제어 신호선(CTL(1))이 접속되고, 트랜지스터(Tn2)의 게이트에는 제어 신호선(xCTL(1))이 접속되어 있다. 그리고, 트랜지스터(Tn2, Tp2)의 소스에는 각각 전원선(Lv2)이 접속되고, 드레인에는 각각 출력 신호선(Vcom(1))이 접속되어 있다. 이에 의해, 상기한 2단째의 인버터 회로가 형성되어 있다. 그리고, 도 8 중에 나타낸 「S」, 「D」는 각각, 각 트랜지스터에서의 소스(소스 영역), 드레인(드레인 영역)을 나타내고 있고, 이후의 다른 도면에서도 마찬가지이다.
여기서, 전원선(Lv1, Lv2)에는, 공통 구동 신호(Vcom)를 생성할 때에 사용되는 소정의 COM 전압(직류 전압 또는 교류 전압)이 유지되어 있다. 이에 의해 예를 들면 도 9에 도시한 바와 같이, 버퍼 회로로부터 출력되는 공통 구동 신호(Vcom)가, 전원선(Lv1, Lv2)의 전위가 되는 펄스 파형을 나타낸다. 이와 같이 하여, 이 버퍼 회로는, 제어 신호선(CTL, xCTL)으로부터 각각 공급되는 제어 신호에 의해, 복수의 단위 회로(46)가 Y축 방향(수직 라인 방향, 제 1의 방향)을 따라서 순차적으로 동작하도록 되어 있다.
(버퍼 회로의 배치 구성예)
도 10은, 도 8에 도시한 COM 버퍼(43D4) 등에서의 버퍼 회로의 배치 구성예(레이아웃 구성예 : X-Y 평면 구성예)를 도시한 것이고, 도 11은, 도 10에서의 Ⅱ-Ⅱ선에 따른 화살로 본 단면 구성예(Y-Z 단면 구성예)를 모식적으로 도시한 것이다.
본 실시의 형태의 버퍼 회로에서는, 도 10에 도시한 바와 같이, 2개의 전원선(Lv1, Lv2)(제 1의 배선)과, 2개의 제어 신호선(CTL, xCTL)(제 2의 배선)과, 하나의 출력 신호선(Vcom)(제 3의 배선)과, 4개의 트랜지스터(Tn1, Tn2, Tp1, Tp2)에 의해, 단위 회로(46)가 형성되어 있다. 이 단위 회로(46)는, Y축 방향(수직 라인 방향, 제 1의 방향)을 따라서 복수 배설되어 있다. 또한, 이들의 전원선(Lv1, Lv2), 제어 신호선(CTL, xCTL) 및 출력 신호선(Vcom)은, 서로 다른 층에 형성되어 있다(후술하는 도 11 참조). 구체적으로는, 여기서는 후술하는 기판(301)측부터 Z축의 정방향을 따라서, 제어 신호선(CTL, xCTL), 전원선(Lv1, Lv2) 및 출력 신호선(Vcom)의 순서로, 다른 층에 형성되어 있다.
전원선(Lv1, Lv2)은 각각, Y축 방향(수직 라인 방향, 제 1의 방향)을 따라서 연재되어 있다. 또한, 이들의 전원선(Lv1, Lv2)은 각각, 서로 이격 배치된 주배선부(31) 및 분기배선부(32)를 갖고 있다. 주배선부(31)는, 상대적으로 배선폭이 굵은 배선이고, 전원선(Lv1)의 주배선부(31)에서는 배선 폭(W11), 전원선(Lv2)의 주배선부(31)에서는 배선 폭(W21)으로 되어 있다. 분기배선부(32)는, 상대적으로 배선폭이 가는 배선이고, 전원선(Lv1)의 분기배선부(32)는 배선 폭(W12)(≤W11)을 가지며, 전원선(Lv2)의 분기배선부(32)는 배선 폭(W22)(≤W21)을 갖는다. 여기서는 X축의 정방향을 따라서(유효 표시 영역(10A)측을 향하여), 전원선(Lv1)의 주배선부(31) 및 분기배선부(32), 전원선(Lv2)의 분기배선부(32) 및 주배선부(31)의 순서로, 각 배선이 나열하여 배치되어 있다. 또한, 전원선(Lv1)에서는, 주배선부(31)와 보조 배선부(32)의 간극 영역 내에, 이들의 주배선부(31)와 보조 배선부(32)를 전기적으로 접속하는 접속부(331)가 마련되어 있다. 마찬가지로, 전원선(Lv2)에서는, 주배선부(31)와 보조 배선부(32)의 간극 영역 내에, 이들의 주배선부(31)와 보조 배선부(32)를 전기적으로 접속하는 접속부(332)가 마련되어 있다. 또한, 이들의 접속부(331, 332)는, 여기서는 각 단위 회로(46)의 간극에 대응하는 영역에 마련되어 있지만(단위 회로(46)마다 마련되어 있다), 이것으로 한정되지는 않고, 복수의 단위 회로(46)에 대해 하나의 접속부(331, 332)의 비율로 마련되어 있도록 하여도 좋다.
제어 신호선(CTL, xCTL)은 각각, 줄기배선부(35) 및 가지배선부(36)를 갖고 있다. 줄기배선부(35)는, X축 방향(수평 라인 방향, 제 2의 방향)을 따라서 연재되는 배선이다. 가지배선부(36)는, 상기한 주배선부(31)와 분기배선부(32)의 간극 영역 내에서, Y축 방향(수직 라인 방향, 제 1의 방향)을 따라서, 줄기배선부(35)로부터 분기되어 연재되어 있다. 즉, 줄기배선부(35) 및 가지배선부(36)끼리는, 전기적으로 접속되어 있다. 이 가지배선부(36)는, 전원선(Lv1)에서의 주배선부(31)와 분기배선부(32)의 간극 영역 내에서, 서로 이격 배치되면서 복수 마련됨과 함께, 전원선(Lv2)에서의 주배선부(31)와 분기배선부(32)의 간극 영역 내에서, 서로 이격 배치되면서 복수 마련되어 있다. 구체적으로는, 전원선(Lv1)에서의 주배선부(31)와 분기배선부(32)의 간극 영역 내에, 서로 이격 배치된 짝수개(여기서는 2개)의 가지배선부(36)가 마련되어 있다. 마찬가지로, 전원선(Lv2)에서의 주배선부(31)와 분기배선부(32)의 간극 영역 내에, 서로 이격 배치된 짝수개(여기서는 2개)의 가지배선부(36)가 마련되어 있다.
각 단위 회로(46)에서, 트랜지스터(Tn1, Tp1)는 각각, 전원선(Lv1)측에 형성되고, 트랜지스터(Tn2, Tp2)는 각각, 전원선(Lv2)측에 형성되어 있다. 또한, 트랜지스터(Tn1, Tp2)는 각각, 제어 신호선(CTL)측에 형성되고, 트랜지스터(Tp1, Tn2)는 각각, 제어 신호선(xCTL)측에 형성되어 있다. 이들의 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)에서는, 상기한 복수의 가지배선부(36)가 개별적으로 게이트 전극으로서 기능하고 있다. 구체적으로는, 트랜지스터(Tn1)에서는, 제어 신호선(CTL)에서의 전원선(Lv1)측의 2개의 가지배선부(36)가 각각 게이트 전극으로서 기능하고, 트랜지스터(Tp1)에서는, 제어 신호선(xCTL)에서의 전원선(Lv1)측의 2개의 가지배선부(36)가 각각 게이트 전극으로서 기능하고 있다. 마찬가지로, 트랜지스터(Tp2)에서는, 제어 신호선(CTL)에서의 전원선(Lv2)측의 2개의 가지배선부(36)가 각각 게이트 전극으로서 기능하고, 트랜지스터(Tn2)에서는, 제어 신호선(xCTL)에서의 전원선(Lv2)측의 2개의 가지배선부(36)가 각각 게이트 전극으로서 기능하고 있다. 또한, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)에서는, 주배선부(31) 내 및 분기배선부(32) 내에 소스 영역(S)이 형성되고, 복수의 가지배선부(36) 사이에 드레인 영역(D)이 형성되어 있다. 구체적으로는, 트랜지스터(Tn1)에서는, 전원선(Lv1)의 주배선부(31) 내 및 분기배선부(32) 내에 각각 소스 영역(S)이 형성되고, 제어 신호선(CTL)에서의 전원선(Lv1)측의 2개의 가지배선부(36)의 사이에 드레인 영역(D)이 형성되어 있다. 마찬가지로, 트랜지스터(Tp1)에서는, 전원선(Lv1)의 주배선부(31) 내 및 분기배선부(32) 내에 각각 소스 영역(S)이 형성되고, 제어 신호선(xCTL)에서의 전원선(Lv1)측의 2개의 가지배선부(36)의 사이에 드레인 영역(D)이 형성되어 있다. 트랜지스터(Tp2)에서는, 전원선(Lv2)의 주배선부(31) 내 및 분기배선부(32) 내에 각각 소스 영역(S)이 형성되고, 제어 신호선(CTL)에서의 전원선(Lv2)측의 2개의 가지배선부(36)의 사이에 드레인 영역(D)이 형성되어 있다. 트랜지스터(Tn2)에서는, 전원선(Lv2)의 주배선부(31) 내 및 분기배선부(32) 내에 각각 소스 영역(S)이 형성되고, 제어 신호선(xCTL)에서의 전원선(Lv2)측의 2개의 가지배선부(36)의 사이에 드레인 영역(D)이 형성되어 있다. 그리고, 도 10 중에서 사선으로 도시한 영역은, 반도체층에 있어서 활성 영역(34)를 나타내고 있고, 이후의 다른 도면에서도 마찬가지이다. 또한, 각 활성 영역(34)에는, 콘택트(CT1)가 형성되어 있다.
이와 같은 구성에 의해, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)는, Y축 방향(수직 라인 방향, 제 1의 방향)을 따라서 배치되도록(각각의 게이트 전극이 Y축 방향을 따라서 연재되도록) 되어 있다. 또한, 상기한 바와 같이, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)에서는, 가지배선부(36)에 의해 구성된 게이트 전극이 복수개 마련되고, 이에 의해 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)는, X축 방향(수평 라인 방향, 제 2의 방향)을 따라서 복수개로 분할 형성되어 있다. 구체적으로는, 본 실시의 형태에서는, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)는, X축 방향을 따라서 짝수개(여기서는 2개)로 분할 형성되어 있다. 여기서, 이 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)에서의 분할수를 M, 전원선(Lv1)에서의 주배선부(31)와 분기배선부(32)와의 합계의 배선폭을 W1, 전원선(Lv2)에서의 주배선부(31)와 분기배선부(32)와의 합계의 배선폭을 W2라고 하면, 이하의 (1)식 및 (2)식이 성립된다. 그리고, 이들의 식 중에서, M'=(M/2)(소수점 이하 잘라 버림)이다.
W11+(W12×M')=W1 …… (1)
W21+(W22×M')=W2 …… (2)
또한, 본 실시의 형태에서는, 이 버퍼 회로(수직 구동 회로)에서의 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)와, 데이터 드라이버(25D)(수평 구동 회로)에서의 각 트랜지스터(도시 생략)가, 모두 Y축 방향(수직 라인 방향, 제 1의 방향)을 따라서 배치되어 있다. 환언하면, 이들의 각 트랜지스터에서의 게이트 전극이, 모두 Y축 방향을 따라서 연재되도록 배치되어 있다. 이에 의해 상세는 후술하지만, 이들의 각 트랜지스터가 다결정 반도체층(예를 들면, 다결정 실리콘(p-Si)층)을 포함하여 구성되어 있는 경우에 있어서, 비정질 반도체층(예를 들면, 비정질 실리콘(a-Si)층)에 대한 레이저 어닐 처리가 용이한 것으로 된다.
출력 신호선(Vcom)은, X축 방향(수평 라인 방향, 제 2의 방향)을 따라서 연재되어 있고, 콘택트(CT2)를 통하여 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)에서의 드레인 영역(D)과 전기적으로 접속되어 있다(도 11 참조). 이 도 11에 도시한 단면 구성예에서는, 기판(301) 상에, 게이트 전극으로서의 제어 신호선(CTL(1), xCTL(1)), 게이트 절연막(302), 반도체층(303), 층간 절연막(304), 드레인 전극(305), 콘택트(CT2), 평탄화막(306) 및 출력 신호선(Vcom(1))의 배선층이, 이 순서로 적층하도록 형성되어 있다.
(검출 회로(8)의 회로 구성예)
도 12는, 도 6 및 도 7에 도시한, 터치 검출 동작을 행하는 검출 회로(8)의 회로 구성예를 도시한 것이다. 이 검출 회로(8)(전압 검출기(DET))는, 증폭부(81), A/D(아날로그/디지털) 변환부(83), 신호 처리부(84), 좌표 추출부(85) 및 전술한 저항기(R)를 갖고 있다.
증폭부(81)는, 입력 단자(Tin)로부터 입력되는 검출 신호(Vdet)를 증폭하는 부분이고, 신호 증폭용의 오피앰프(811)와, 2개의 저항기(812R, 813R)와, 2개의 커패시터(812C, 813C)를 갖고 있다. 오피앰프(811)의 정입력단(+)은, 입력 단자(Tin)에 접속되고, 출력단은 후술하는 A/D 변환부(83)의 입력단에 접속되어 있다. 저항기(812R) 및 커패시터(812C)의 일단은, 모두 오피앰프(811)의 출력단에 접속되고, 저항기(812R) 및 커패시터(812C)의 타단은, 모두 오피앰프(811)의 부입력단(-)에 접속되어 있다. 또한, 저항기(813R)의 일단은, 저항기(812R) 및 커패시터(812C)의 타단에 접속되고, 저항기(813R)의 타단은, 커패시터(813R)를 통하여 접지에 접속되어 있다. 이에 의해, 저항기(812R) 및 커패시터(812C)가, 고역을 컷트하고 저역을 통과시키는 로우패스 필터(LPF)로서 기능함과 함께, 저항기(813R) 및 커패시터(813C)가, 고역을 통과시키는 하이패스 필터(HPF)로서 기능한다.
저항기(R)는, 오피앰프(811)의 정입력단(+)측의 접속점(P)과, 접지와의 사이에 배치되어 있다. 이 저항기(R)는, 센서용 검출 전극(44)이 플로팅 상태가 되어 버리는 것을 회피하여 안정 상태를 유지하기 위한 것이다. 이에 의해, 검출 회로(8)에서, 검출 신호(Vdet)의 신호치가 흔들려서 변동하여 버리는 것이 회피됨과 함께, 이 저항기(R)를 통하여 정전기를 접지로 방출할 수 있다는 이점도 있다.
A/D 변환부(83)는, 증폭부(81)에서 증폭된 아날로그의 검출 신호(Vdet)를, 디지털의 검출 신호로 변환하는 부분이고, 도시하지 않은 비교기를 포함하여 구성되어 있다. 이 비교기는, 입력된 검출 신호와 소정의 임계치 전압(Vth)(도 3 참조)과의 전위를 비교하는 것이다.
신호 처리부(84)는, A/D 변환부(83)로부터 출력되는 디지털의 검출 신호에 대해, 소정의 신호 처리(예를 들면, 디지털적인 노이즈 제거 처리나, 주파수 정보를 위치 정보에 변환하는 처리 등의 신호 처리)를 시행하는 것이다.
좌표 추출부(85)는, 신호 처리부(84)로부터 출력되는 검출 신호에 의거하여 검출 결과를 구하고, 출력 단자(Tout)로부터 출력하는 것이다. 이 검출 결과란, 터치되었는지의 여부, 및 터치된 경우에는 그 부분의 위치 좌표를 포함하는 것이다.
[표시 장치(1)의 작용·효과]
(1. 기본 동작)
이 표시 장치(1)에서는, 화소 기판(2)의 표시 드라이버(공통 전극 드라이버(43D) 등)가, 공통 전극(43)의 각 전극 패턴(공통 전극(431 내지 43n))에 대해 공통 구동 신호(Vcom)를 선순차로 공급한다. 이 표시 드라이버는 또한, 신호선(25)을 통하여 화소 전극(22)에 화소 신호(화상 신호)를 공급함과 함께, 이에 동기하여, 게이트선(26)을 통하여 각 화소 전극의 TFT(TFT 소자(Tr))의 스위칭을 선순차로 제어한다. 이에 의해, 액정층(6)에는, 표시 화소(20)마다, 공통 구동 신호(Vcom)와 각 화상 신호에 의해 정해지는 종방향(기판에 수직한 방향)의 전계가 인가되어, 액정 상태의 변조가 행하여진다.
한편, 대향 기판(4)의 측에서는, 공통 전극(43)의 각 전극 패턴과, 센서용 검출 전극(44)의 각 전극 패턴과의 교차 부분에 각각, 용량 소자(C1)가 형성된다. 여기서, 예를 들면 도 5중의 화살표(스캔 방향)로 도시한 바와 같이, 공통 전극(43)의 각 전극 패턴에, 공통 구동 신호(Vcom)를 시분할적으로 순차적으로 인가하여 가면, 이하와 같이 된다. 즉, 인가된 공통 전극(43)의 전극 패턴과 센서용 검출 전극(44)의 각 전극 패턴과의 교차 부분에 형성되어 있는 1열분의 용량 소자(C1)의 각각에 대해, 충방전이 행하여진다. 그 결과, 용량 소자(C1)의 용량치에 응한 크기의 검출 신호(Vdet)가, 센서용 검출 전극(44)의 각 전극 패턴으로부터 각각 출력된다. 대향 기판(4)의 표면에 유저의 손가락이 닿지 않은 상태에서는, 이 검출 신호(Vdet)의 크기는 거의 일정하게 된다. 공통 구동 신호(Vcom)의 스캔에 수반하여, 충방전의 대상이 되는 용량 소자(C1)의 열(列)이 선순차적(線順次的)으로 이동하여 간다.
여기서, 대향 기판(4)의 표면의 어느 하나의 장소에 유저의 손가락이 닿으면, 그 터치 개소에 원래 형성되어 있는 용량 소자(C1)에, 손가락에 의한 용량 소자(C2)가 부가된다. 그 결과, 그 터치 부분이 스캔된 시점(즉, 공통 전극(43)의 전극 패턴 중, 그 터치 부분에 대응하는 전극 패턴에 공통 구동 신호(Vcom)가 인가된 때)의 검출 신호(Vdet)의 값이, 다른 개소보다도 작아진다. 검출 회로(8)는, 이 검출 신호(Vdet)를 임계치 전압(Vth)과 비교하여, 임계치 전압(Vth) 미만인 경우에, 그 개소를 터치 개소로서 판정한다. 이 터치 개소는, 공통 구동 신호(Vcom)의 인가 타이밍과, 임계치 전압(Vth) 미만의 검출 신호(Vdet)의 검출 타이밍으로부터 산출해 낼 수 있다.
이와 같이 하여, 터치 센서 부착 표시 장치(1)에서는, 액정 표시 소자에 원래 구비되어 있는 공통 전극(43)이, 구동 전극과 검출 전극으로 이루어지는 한 쌍의 터치 센서용 전극 중의 한쪽으로서 겸용되고 있다. 또한, 표시용 구동 신호로서의 공통 구동 신호(Vcom)가, 터치 센서용 구동 신호로서 공용되고 있다. 이에 의해, 정전용량형의 터치 센서에서, 새롭게 마련하는 전극은 센서용 검출 전극(44)만이면 좋고, 또한, 터치 센서용 구동 신호를 새롭게 준비할 필요가 없다. 따라서 구성이 간단하다.
또한, 종래의 터치 센서 부착 표시 장치에서는, 센서에 흐르는 전류의 크기를 정확하게 측정하고, 그 측정치에 의거하여 터치 위치를 아날로그 연산에 의해 구하도록 하고 있다. 이에 대해, 본 실시의 형태의 표시 장치(1)에서는, 터치의 유무에 따른 전류의 상대 변화(전위 변화)의 유무를 디지털적으로 검지할뿐이면 좋기 때문에, 간단한 검출 회로 구성으로 검출 정밀도를 높일 수 있다. 또한, 공통 구동 신호(Vcom)의 인가용으로 원래 마련되어 있는 공통 전극(43)과, 새롭게 마련한 센서용 검출 전극(44)의 사이에 정전용량을 형성하고, 이 정전용량이 이용자의 손가락의 접촉에 의해 변화하는 것을 이용하여 터치 검출을 행하도록 하고 있다. 이 때문에, 이용자의 전위가 부정(否定)한 일이 많은 모바일 기기 용도에도 적합 가능하다.
또한, 센서용 검출 전극(44)이 복수의 전극 패턴으로 분할됨과 함께, 각 전극 패턴이 개별적으로 시분할적으로 구동되기 때문에, 터치 위치의 검출도 가능해진다.
(2. 버퍼 회로의 작용)
다음에, 전술한 COM 버퍼(43D4) 등에서의 버퍼 회로의 작용에 관해, 비교예와 비교하면서 상세히 설명한다.
(2-1. 비교예)
도 13은, 비교예에 관한 버퍼 회로(버퍼 회로(104))의 배치 구성예(레이아웃 구성예 : X-Y 평면 구성예)를 도시한 것이다.
이 비교예의 버퍼 회로(104)에서는, 본 실시의 형태의 버퍼 회로와 마찬가지로, 2개의 전원선(Lv1, Lv2)과, 2개의 제어 신호선(CTL, xCTL)과, 하나의 출력 신호선(Vcom)과, 4개의 트랜지스터(Tn1, Tn2, Tp1, Tp2)에 의해, 단위 회로(46)가 형성되어 있다. 또한, 단위 회로(46)는, Y축 방향을 따라서 복수 마련되어 있다.
단, 이 버퍼 회로(104)에서는 본 실시의 형태의 버퍼 회로와는 달리, 전원선(Lv1, Lv2)이 각각, 단일한 배선으로 이루어진다(주배선부(31) 및 분기배선부(32)로 배선 분기되어 있지 않다). 또한, 제어 신호선(CTL, xCTL)이 각각, X축 방향을 따라서만 연재되어 있고(줄기배선부(35)만이 마련되어 있고), Y축 방향으로 연재되는 배선(가지배선부(36)에 상당하는 배선)이 마련되어 있지 않다. 그렇기 때문에, 버퍼 회로(104)에서는, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)가, 본 실시의 형태의 버퍼 회로와는 달리, X축 방향을 따라서 배치되어 있다(각각의 게이트 전극이 X축 방향을 따라서 연재되어 있다). 또한, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)에서는, 제어 신호선(CTL, xCTL)에 의해 구성된 게이트 전극이 1개만 마련되어 있기 때문에, 본 실시의 형태와는 달리, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)는, 분할 형성되어 있지 않다.
여기서, 버퍼 회로(104)에서의 회로 특성(동작 특성)을 확보(유지)하려고 하는 경우, 전원선(Lv1, Lv2)의 배선 폭(W101, W102)을 어느 정도 굵게 설정할 필요가 있다. 그런데, 요즘의 표시 장치에서는, 프레임 협소화(프레임 영역(10B)의 면적의 삭감)가 요구되는 경향에 있다. 그래서, 전원선(Lv1, Lv2)의 배선폭을 좁게 하려고 하면, 상기한 바와 같이 회로 특성을 확보할 수가 없고(회로 특성이 열화되어 버리고), 그 결과, 표시 화질의 저하(예를 들면 플리커 현상의 발생 등)가 생겨 버리게 된다. 다른 한편, 회로 특성을 확보하려고 하면, 표시부의 사이즈나 화소수의 증가에 수반하여 배선 부하도 증대하는 것 등 때문에, 전원선(Lv1, Lv2)의 배선 폭(W101, W102) 및 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)의 게이트 폭(W103, W104)을 크게 할 필요가 생긴다. 즉, 버퍼 회로(104)의 배치 구성(레이아웃 구성)에 기인하여 회로 면적의 증대를 초래하고, 프레임 협소화에 대응할 수가 없게 된다. 이와 같이, 비교예의 버퍼 회로(104)에서는, 특성의 열화를 억제하면서 스페이스 절약화(면적 절약화)에 대응하는 것이 곤란하다.
(2-2. 본 실시의 형태)
이에 대해 본 실시의 형태의 버퍼 회로에서는, 도 10 및 도 11에 도시한 바와 같이 하여 배치되어 있다. 즉, Y축 방향을 따라서 연재되는 전원선(Lv1, Lv2)이, 주배선부(31) 및 분기배선부(32)를 포함하여 구성되고, 이들의 주배선부(31) 내 및 분기배선부(32) 내에 각각, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)의 소스 영역(S)이 형성되어 있다. 이에 의해, 전원선(Lv1, Lv2)에서, 트랜지스터의 소스 영역(S)이, Y축 방향을 따라서 직선적으로 연결되도록 되어 있다.
또한, 제어 신호선(CTL, xCTL)이, X축 방향을 따라서 연재되는 줄기배선부(35)와 Y축 방향을 따라서 연재되는 복수의 가지배선부(36)를 포함하여 구성되고, 이들 복수의 가지배선부(36) 사이에 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)의 드레인 영역(D)이 형성되어 있다.
또한, X축 방향을 따라서 연재되는 출력 신호선(Vcom)이, 콘택트(CT2)를 통하여, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)의 드레인 영역(D)과 전기적으로 접속되어 있다.
그리고, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)는, X축 방향을 따라서 복수개(여기서는 짝수개)로 분할 형성되어 이루어지고, 복수의 가지배선부(36)가, 이 분할 형성된 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)에서의 게이트 전극으로서 개별적으로 기능하고 있다.
이와 같이 본 실시의 형태에서는, 게이트 전극이 Y축 방향을 따라서 연재되는(Y축 방향을 따라서 배치된) 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)가, X축 방향을 따라서 복수개(여기서는 짝수개)로 분할 형성되어 이루어진다. 또한, 서로 이격 배치된 주배선부(31) 및 분기배선부(32)가 각각, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)의 소스 영역을 포함하고 있다. 이에 의해, 전술한 전원선(Lv1, Lv2)의 배선 폭(W1, W2)(주배선부(31) 및 분기배선부(32)의 배선폭의 합계치)이, 상기 비교예와 동등하게 확보되면서(W1=W101, W2=W102), 버퍼 회로 전체로서의 X축 방향에서의 배치 효율이 향상한다(X축 방향을 따른 배치폭이 억제된다).
이상과 같이 본 실시의 형태에서는, 상기한 바와 같이 하여 전원선(Lv1, Lv2), 제어 신호선(CTL, xCTL), 출력 신호선(Vcom) 및 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)를 배치하도록 하였기 때문에, 전원선(Lv1, Lv2)의 배선 폭(W1, W2)을 확보하면서, 버퍼 회로 전체로서의 X축 방향에서의 배치 효율을 향상시킬 수 있다. 따라서, 특성의 열화(예를 들면 표시 화질의 저하 등)를 억제하면서, 스페이스 절약화(면적 절약화)를 도모하는 것이 가능해진다(프레임 협소화와 고화질화를 양립시키는 것이 가능해지다). 또한, 이것은, 유효 표시 영역(10A) 내에서의 표시 화소(20)의 수가 증가할수록(표시 화소(20)의 협피치화가 도모될수록), 효과가 발휘된다(이점이 크다)고 말할 수 있다.
또한, 버퍼 회로에서의 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)와, 데이터 드라이버(25D)에서의 각 트랜지스터가, 모두 Y축 방향을 따라서 배치되어 있는 경우에는, 이하의 효과도 얻을 수 있다. 즉, 이들의 각 트랜지스터가 다결정 반도체층을 포함하여 구성되어 있는 경우에 있어서, 비정질 반도체층에 대한 레이저 어닐 처리를 용이한 것으로 할 수 있고, 제조 공정을 간소화하는 것이 가능해진다. 구체적으로는, 각 구동 회로에서의 트랜지스터의 배치 방향이 동일하게 되기(공통화되기) 때문에, 레이저 어닐할 때의 어닐 방향(레이저광의 조사 방향)도 단일 방향으로 끝나게 되어, 레이저 어닐 처리가 간단하게 되는 것이다. 또한, 어닐 방향이 동일 방향으로 되기 때문에, 각 트랜지스터에서의 다결정 반도체층의 균질화를 도모하는 것도 가능하고, 이 점에서도 표시 화질의 향상을 도모하는 것이 가능해진다.
<3. 제 2의 실시의 형태(트랜지스터를 홀수개로 분할 형성한 예)>
다음에, 본 발명의 제 2의 실시의 형태에 관해 설명한다. 또한, 상기 제 1의 실시의 형태와 동일 부분에는 동일한 부호를 붙이고, 적절히 설명을 생략한다.
도 14는, 본 실시의 형태에 관한 버퍼 회로(COM 버퍼(43D4) 등에서의 버퍼 회로)의 배치 구성예(레이아웃 구성예 : X-Y 평면 구성예)를 도시한 것이다.
본 실시의 형태에서는, 제 1의 실시의 형태와는 달리, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)가 홀수개로 분할 형성되어 있다.
구체적으로는, 본 실시의 형태의 버퍼 회로에서도 제 1의 실시의 형태와 마찬가지로, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)는, Y축 방향을 따라서 배치되게(각각의 게이트 전극이 Y축 방향을 따라서 연재되게) 되어 있다. 또한, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)에서는, 가지배선부(36)에 의해 구성되는 게이트 전극이 복수개 마련되고, 이에 의해 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)는, X축 방향을 따라서 복수개로 분할 형성되어 있다.
단, 본 실시의 형태에서는 제 1의 실시의 형태와는 달리, 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)가, X축 방향을 따라서 홀수개(여기서는 3개)로 분할 형성되어 있다. 여기서, 이 각 트랜지스터(Tn1, Tn2, Tp1, Tp2)에서의 분할수를 N, 전원선(Lv1)에서의 주배선부(31)와 분기배선부(32)와의 합계의 배선폭을 W1, 전원선(Lv2)에서의 주배선부(31)와 분기배선부(32)와의 합계의 배선폭을 W2라고 하면, 이하의 (3)식 및 (4)식이 성립된다. 그리고, 이들의 식 중에서, N'={(N-1)/2}(소수점 이하 잘라 버림)이다.
W11+(W12×N')=W1 …… (3)
W21+(W22×N')=W2 …… (4)
이와 같은 구성으로 이루어지는 본 실시의 형태의 버퍼 회로에서도, 제 1의 실시의 형태와 같은 작용에 의해 같은 효과를 얻는 것이 가능하다. 즉, 특성의 열화를 억제하면서, 스페이스 절약화를 도모하는 것 등이 가능하게 된다.
또한, 본 실시의 형태에서는 특히, 도면 중의 부호 P11로 나타낸 바와 같이, 전원선(Lv1, Lv2) 사이에서, 트랜지스터(Tn1, Tp2)에서의 드레인 영역(D) 사이 및 트랜지스터(Tp1, Tn2)에서의 드레인 영역(D)끼리를 공통화하는(겹치는) 것을 할 수 있다. 이 때문에, 제 1의 실시의 형태(트랜지스터를 짝수개로 분할 형성한 경우)에 비하여, X축 방향을 따른 회로 면적을 더욱 삭감할 수 있고, 더 한층의 프레임 협소화를 도모하는 것이 가능해진다.
<4. 제 1 및 제 2의 실시의 형태에 공통의 변형예>
다음에, 상기한 제 1 및 제 2의 실시의 형태에 공통의 변형예(변형예 1, 2)에 관해 설명한다. 그리고, 이들의 실시의 형태와 동일 부분에는 동일한 부호를 붙이고, 적절히 설명을 생략한다.
[변형예 1(전원선의 배선에 부분적으로 관통구멍을 마련한 예)]
도 15 및 도 16은 각각, 변형예 1에 관한 버퍼 회로(COM 버퍼(43D4) 등에서의 버퍼 회로)의 배치 구성예(레이아웃 구성예 : X-Y 평면 구성예)를 도시한 것이다. 구체적으로는, 도 15는, 제 1의 실시의 형태의 변형예 1에 대응하고, 도 16은, 제 2의 실시의 형태의 변형예 1에 대응한다.
도 15 및 도 16에 도시한 바와 같이, 본 변형예에서는, 출력 신호선(Vcom)의 일부분에 관통구멍(개구부)(37)이 마련되어 있다. 구체적으로는, 전원선(Lv1, Lv2)과 출력 신호선(Vcom)과의 중첩 영역(오버랩 영역)의 적어도 일부(여기서는, 콘택트(CT1)의 형성 영역을 제외한 영역)에, 사각형 형상으로 이루어지는 복수의 관통구멍(37)이 형성되어 있다.
이에 의해 본 변형예에서는, 상기 제 1 및 제 2의 실시의 형태에서의 효과에 더하여, 이하의 효과를 얻을 수 있다. 즉, 우선, 전원선(Lv1, Lv2)과 출력 신호선(Vcom)과의 중첩 영역에는 정전용량이 형성되는데, 이 정전용량은, 버퍼 회로를 동작시킨 때에 소비 전력의 증가를 야기시켜 버린다. 그래서, 출력 신호선(Vcom)에서의 이 중첩 영역 내에 관통구멍(37)을 마련함에 의해, 그와 같은 정전용량에 기인한 소비 전력의 증가를 억제하는 것이 가능해진다. 또한, 이와 같은 관통구멍(37)을 마련하면, 출력 신호선(Vcom)에서의 저항치 증가라는 결점이 생기는 것이지만, 관통구멍(37)을 마련함에 의한 정전용량치 저감(소비 전력 저감)의 메리트쪽이 크다고 말할 수 있다.
[변형예 2(버퍼 회로 대신에 인버터 회로에 적용한 예)]
도 17 및 도 18은 각각, 변형예 2에 관한 인버터 회로(COM 버퍼(43D4) 등에서의 인버터 회로)의 배치 구성예(레이아웃 구성예 : X-Y 평면 구성예)를 도시한 것이다. 구체적으로는, 도 17은, 제 1의 실시의 형태의 변형예 2에 대응하고, 도 18은, 제 2의 실시의 형태의 변형예 2에 대응한다. 또한, 이 인버터 회로는, 본 발명에서의 「수직 구동 회로」 및 「반도체 장치(반도체 회로)」의 한 구체예에 대응한다.
도 17 및 도 18에 도시한 바와 같이, 본 변형예는, 지금까지 설명한 버퍼 회로 대신에, 인버터 회로(논리 부정 회로)에의 적용예로 되어 있다. 구체적으로는, 하나의 전원선(Lv1)과, 2개의 제어 신호선(CTL, xCTL)과, 하나의 출력 신호선(Vcom)과, 2개의 트랜지스터(Tn1, Tp1)에 의해, 인버터 회로의 단위 회로(46)가 형성되어 있다. 이 단위 회로(46)는, Y축 방향을 따라서 복수 마련되어 있다.
이와 같은 구성으로 이루어지는 본 변형예의 인버터 회로에서도, 제 1 또는 제 2의 실시의 형태와 같은 작용에 의해 같은 효과를 얻는 것이 가능하다. 즉, 특성의 열화를 억제하면서, 스페이스 절약화를 도모하는 것 등이 가능하게 된다.
<5. 적용예(표시 장치의 전자 기기에의 적용예)>
다음에, 도 19 내지 도 23을 참조하여, 상기 각 실시의 형태 및 각 변형예에서 설명한 표시 장치(1)(터치 센서 부착 표시 장치)의 적용예에 관해 설명한다. 상기 실시의 형태 등의 표시 장치(1)는, 텔레비전 장치, 디지털 카메라, 노트형 퍼스널 컴퓨터, 휴대 전화 등의 휴대 단말 장치 또는 비디오 카메라 등의 모든 분야의 전자 기기에 적용하는 것이 가능하다. 환언하면, 상기 실시의 형태 등의 표시 장치(1)는, 외부로부터 입력된 영상 신호 또는 내부에서 생성한 영상 신호를, 화상 또는 영상으로서 표시하는 모든 분야의 전자 기기에 적용하는 것이 가능하다.
(적용예 1)
도 19는, 상기 실시의 형태 등의 표시 장치(1)가 적용되는 텔레비전 장치의 외관을 도시한 것이다. 이 텔레비전 장치는, 예를 들면, 프런트 패널(511) 및 필터 유리(512)를 포함하는 영상 표시 화면부(510)를 갖고 있고, 이 영상 표시 화면부(510)는, 상기 실시의 형태 등에 관한 표시 장치(1)에 의해 구성되어 있다.
(적용예 2)
도 20은, 상기 실시의 형태 등의 표시 장치(1)가 적용되는 디지털 카메라의 외관을 도시한 것이다. 이 디지털 카메라는, 예를 들면, 플래시용의 발광부(521), 표시부(522), 메뉴 스위치(523) 및 셔터 버튼(524)을 갖고 있고, 그 표시부(522)는, 상기 실시의 형태 등에 관한 표시 장치(1)에 의해 구성되어 있다.
(적용예 3)
도 21은, 상기 실시의 형태 등의 표시 장치(1)가 적용되는 노트형 퍼스널 컴퓨터의 외관을 도시한 것이다. 이 노트형 퍼스널 컴퓨터는, 예를 들면, 본체(531), 문자 등의 입력 조작을 위한 키보드(532) 및 화상을 표시하는 표시부(533)를 갖고 있고, 그 표시부(533)는, 상기 실시의 형태 등에 관한 표시 장치(1)에 의해 구성되어 있다.
(적용예 4)
도 22는, 상기 실시의 형태 등의 표시 장치(1)가 적용되는 비디오 카메라의 외관을 도시한 것이다. 이 비디오 카메라는, 예를 들면, 본체부(541), 이 본체부(541)의 전방 측면에 마련된 피사체 촬영용의 렌즈(542), 촬영시의 스타트/스톱 스위치(543) 및 표시부(544)를 갖고 있다. 그리고, 그 표시부(544)는, 상기 실시의 형태 등에 관한 표시 장치(1)에 의해 구성되어 있다.
(적용예 5)
도 23은, 상기 실시의 형태 등의 표시 장치(1)가 적용되는 휴대 전화기의 외관을 도시한 것이다. 이 휴대 전화기는, 예를 들면, 상측 몸체(710)와 하측 몸체(720)를 연결부(힌지부)(730)로 연결한 것이고, 디스플레이(740), 서브 디스플레이(750), 픽처 라이트(760) 및 카메라(770)를 갖고 있다. 그 디스플레이(740) 또는 서브 디스플레이(750)는, 상기 실시의 형태 등에 관한 표시 장치(1)에 의해 구성되어 있다.
<6. 그 밖의 변형예>
이상, 실시의 형태, 변형예 및 적용 예를 들어서 본 기술을 설명하였지만, 본 기술은 이들의 실시의 형태 등으로 한정되지 않고, 여러가지의 변형이 가능하다.
예를 들면, 상기 실시의 형태 등에서는, 버퍼 회로나 인버터 회로의 배치 구성(레이아웃 구성)을 구체적으로 들어서 설명하였지만, 이들의 구성으로는 한정되지 않고, 다른 배치 구성으로 하여도 좋다. 예를 들면, 각 트랜지스터에서의 분할 수를, 2 이외의 짝수나 3 이외의 홀수로 하여도 좋다. 또한, 상기 실시의 형태 등에서는, 「제 1의 방향(Y축 방향)」과 「제 2의 방향(X축 방향)」이 서로 개략 직교(여기서는 직교)하고 있는 경우에 관해 설명하였지만, 반드시 개략 직교하지 않아도 좋다. 또한, 상기 실시의 형태 등에서는, 예를 들면 도 11에 도시한 바와 같이, 각 트랜지스터가 이른바 보텀 게이트형의 구조로 되어 있는 경우에 관해 설명하였지만, 이것으로 한정되지는 않고, 각 트랜지스터가 톱 게이트형의 구조로 되어 있어도 좋다.
또한, 상기 실시의 형태 등에서는, 「수직 구동 회로(반도체 장치)」의 한 예로서, 버퍼 회로 및 인버터 회로를 예로 들어서 설명하였지만, 이들로는 한정되지 않고, 본 기술은 다른 회로에 대해서도 적용하는 것이 가능하다.
또한, 상기 실시의 형태 등에서는, 표시 장치의 한 예로서, 터치 센서 부착 표시 장치(터치 센서 기능을 갖는 표시 장치)에 관해 설명하였지만, 이것으로 한정되지는 않고, 본 기술은, 그와 같은 터치 센서 기능을 갖지 않는 일반적인 표시 장치에 대해서도 적용하는 것이 가능하다.
또한, 상기 실시의 형태 등에서는, 표시 소자로서 액정 소자를 이용한 표시 장치(액정 표시 장치)에 관해 설명하였지만, 본 기술은, 그 이외의 표시 소자, 예를 들면 유기 EL 소자를 이용한 표시 장치(유기 EL 표시 장치)에도 적용하는 것이 가능하다.
또한, 상기 실시의 형태 등에서는, 「수직 구동 회로(반도체 장치)」를 구비한 장치의 한 예로서 표시 장치를 들어서 설명하였지만, 이것으로 한정되지는 않고, 본 발명의 「수직 구동 회로(반도체 장치)」는, 표시 장치 이외의 장치에도 적용하는 것이 가능하다.
또한, 본 기술은 이하와 같은 구성을 취하는 것도 가능하다.
(1)
기판상의 제 1의 방향을 따라서 연재되고, 서로 이격 배치된 주배선부 및 분기배선부를 갖는 하나 또는 복수의 제 1의 배선과,
상기 기판상의 상기 제 1의 방향과는 다른 제 2의 방향을 따라서 연재되는 줄기배선부와, 상기 주배선부와 상기 분기배선부와의 간극 영역 내에서 상기 제 1의 방향을 따라서 연재되는 복수의 가지배선부를 갖는 하나 또는 복수의 제 2의 배선과,
상기 복수의 가지배선부가 개별적으로 게이트 전극으로서 기능함과 함께, 상기 주배선부 내 및 상기 분기배선부 내에 형성된 소스 영역과, 상기 복수의 가지배선부 사이에 형성된 드레인 영역을 가지며, 각각이 상기 제 2의 방향을 따라서 복수개로 분할 형성되어 이루어지는 하나 또는 복수의 트랜지스터와,
상기 제 2의 방향을 따라서 연재되고, 상기 트랜지스터의 드레인 영역과 전기적으로 접속된 하나 또는 복수의 제 3의 배선을 구비한 반도체 장치.
(2)
상기 트랜지스터가, 짝수개로 분할 형성되어 이루어지는
상기 (1)에 기재된 반도체 장치.
(3)
상기 트랜지스터가, 홀수개로 분할 형성되어 이루어지는
상기 (1)에 기재된 반도체 장치.
(4)
2개의 상기 제 1의 배선과, 2개의 상기 제 2의 배선과, 4개의 상기 트랜지스터와, 하나의 상기 제 3의 배선에 의해, 단위 회로로서의 하나의 버퍼 회로가 형성되어 있는
상기 (1) 내지 (3) 중 어느 하나에 기재된 반도체 장치.
(5)
하나의 상기 제 1의 배선과, 2개의 상기 제 2의 배선과, 2개의 상기 트랜지스터와, 하나의 상기 제 3의 배선에 의해, 단위 회로로서의 하나의 인버터 회로가 형성되어 있는
상기 (1) 내지 (3) 중 어느 하나에 기재된 반도체 장치.
(6)
상기 제 1의 배선이 전원선이고, 상기 제 2의 배선이 제어 신호선이고, 상기 제 3의 배선이 출력 신호선임과 함께,
상기 제 1 내지 제 3의 배선이, 서로 다른 층에 형성되어 있는
상기 (4) 또는 (5)에 기재된 반도체 장치.
(7)
상기 단위 회로가, 상기 제 1의 방향을 따라서 복수 마련되어 있는
상기 (6)에 기재된 반도체 장치.
(8)
상기 제어 신호선으로부터 공급되는 제어 신호에 의해, 복수의 상기 단위 회로가 상기 제 1의 방향을 따라서 순차적으로 동작하는
상기 (7)에 기재된 반도체 장치.
(9)
상기 제 3의 배선은, 상기 제 1의 배선과 상기 제 3의 배선과의 중첩 영역의 적어도 일부에, 관통구멍을 갖는
상기 (1) 내지 (8) 중 어느 하나에 기재된 반도체 장치.
(10)
상기 제 1의 배선은, 상기 간극 영역 내에, 상기 주배선부와 상기 분기배선부를 전기적으로 접속하는 접속부를 갖는
상기 (1) 내지 (9) 중 어느 하나에 기재된 반도체 장치.
(11)
상기 제 1의 방향과 상기 제 2의 방향이, 서로 거의 직교하고 있는
상기 (1) 내지 (10) 중 어느 하나에 기재된 반도체 장치.
(12)
표시부와, 반도체 장치를 포함하는 구동부를 구비하고,
상기 반도체 장치는,
기판상의 제 1의 방향을 따라서 연재되고, 서로 이격 배치된 주배선부 및 분기배선부를 갖는 하나 또는 복수의 제 1의 배선과,
상기 기판상의 상기 제 1의 방향과는 다른 제 2의 방향을 따라서 연재되는 줄기배선부와, 상기 주배선부와 상기 분기배선부와의 간극 영역 내에서 상기 제 1의 방향을 따라서 연재되는 복수의 가지배선부를 갖는 하나 또는 복수의 제 2의 배선과,
상기 복수의 가지배선부가 개별적으로 게이트 전극으로서 기능함과 함께, 상기 주배선부 내 및 상기 분기배선부 내에 형성된 소스 영역과, 상기 복수의 가지배선부 사이에 형성된 드레인 영역을 가지며, 각각이 상기 제 2의 방향을 따라서 복수개로 분할 형성되어 이루어지는 하나 또는 복수의 트랜지스터와,
상기 제 2의 방향을 따라서 연재되고, 상기 트랜지스터의 드레인 영역과 전기적으로 접속된 하나 또는 복수의 제 3의 배선을 구비한 표시 장치.
(13)
상기 표시부는, 유효 표시 영역에 마련되고,
상기 구동부는, 상기 유효 표시 영역의 외연에 위치하는 프레임 영역 내에 마련되어 있는
상기 (12)에 기재된 표시 장치.
(14)
상기 표시부는 복수의 화소를 가지며,
상기 반도체 장치가, 상기 복수의 화소를 상기 제 1의 방향을 따라서 순차적으로 구동하는 수직 구동 회로인
상기 (13)에 기재된 표시 장치.
(15)
상기 구동부는, 복수의 트랜지스터를 포함하는 수평 구동 회로를 가지며,
상기 수직 구동 회로 및 상기 수평 구동 회로에서의 트랜지스터의 게이트 전극이 각각, 상기 제 1의 방향을 따라서 연재되도록 배치되어 있는
상기 (14)에 기재된 표시 장치.
(16)
상기 수직 구동 회로 및 상기 수평 구동 회로에서의 트랜지스터가 각각, 다결정 반도체층을 포함하는
상기 (15)에 기재된 표시 장치.
(17)
상기 다결정 반도체층이, 비정질 반도체층에 대해 소정 방향을 따른 레이저 어닐 처리를 시행함에 의해 형성되는 것인
상기 (16)에 기재된 표시 장치.
(18)
터치 센서 기능을 갖는
상기 (12) 내지 (17) 중 어느 하나에 기재된 표시 장치.
(19)
상기 표시부가, 액정 소자 또는 유기 EL 소자를 이용하여 구성되어 있는
상기 (12) 내지 (18) 중 어느 하나에 기재된 표시 장치.
(20)
표시부와, 반도체 장치를 포함하는 구동부를 갖는 표시 장치를 구비하고,
상기 반도체 장치는,
기판상의 제 1의 방향을 따라서 연재되고, 서로 이격 배치된 주배선부 및 분기배선부를 갖는 하나 또는 복수의 제 1의 배선과,
상기 기판상의 상기 제 1의 방향과는 다른 제 2의 방향을 따라서 연재되는 줄기배선부와, 상기 주배선부와 상기 분기배선부와의 간극 영역 내에서 상기 제 1의 방향을 따라서 연재되는 복수의 가지배선부를 갖는 하나 또는 복수의 제 2의 배선과,
상기 복수의 가지배선부가 개별적으로 게이트 전극으로서 기능함과 함께, 상기 주배선부 내 및 상기 분기배선부 내에 형성된 소스 영역과, 상기 복수의 가지배선부 사이에 형성된 드레인 영역을 가지며, 각각이 상기 제 2의 방향을 따라서 복수개로 분할 형성되어 이루어지는 하나 또는 복수의 트랜지스터와,
상기 제 2의 방향을 따라서 연재되고, 상기 트랜지스터의 드레인 영역과 전기적으로 접속된 하나 또는 복수의 제 3의 배선을 구비한 전자 기기.
본 발명은 2011년 4월 27일자로 일본특허청에 특허출원된 일본특허원 제2011-099345호를 우선권으로 주장한다.
1 : 표시 장치 10A : 유효 표시 영역
10B : 프레임 영역 2 : 화소 기판
20 : 표시 화소(화소) 20D : T/G·DC/DC 컨버터
21 : TFT 기판(회로 기판) 22 : 화소 전극
25 : 신호선(데이터선) 25D : 데이터 드라이버
26 : 게이트선 26D : 게이트 드라이버
301 : 기판 302 : 게이트 절연막
303 : 반도체층 304 : 층간 절연막
305 : 드레인 전극 306 : 평탄화막
31 : 주배선부 32 : 분기배선부
331, 332 : 접속부 34 : 활성 영역
35 : 줄기배선부 36 : 가지배선부
37 : 관통구멍(개구부) 4 : 대향 기판
40D : 게이트·공통 전극 드라이버 40D5 : 게이트/COM 버퍼
41 : 유리 기판 42 : 컬러 필터
43, 431 내지 43n : 공통 전극(겸 센서용 구동 전극)
43D : 공통 전극 드라이버 43D4 : COM 버퍼
44 : 센서용 검출 전극(터치 검출 전극)
45 : 편광판 46 : 단위 회로
6 : 액정층 7 : 콘택트 도전기둥
8 : 검출 회로 81 : 증폭부
83 : A/D 변환부 84 : 신호 처리부
85 : 좌표 추출부 C1, C2 : 용량 소자
Sg : 교류 구형파 E1 : 구동 전극
E2 : 검출 전극 Sac : 교류 신호원(구동 신호원)
Vcom, Vcom(1) 내지 Vcom(n) : 공통 구동 신호(출력 신호선)
DET : 전압 검출기(검출 회로) Vdet : 검출 신호
Vth : 임계치 전압 Tr : TFT 소자
LC : 액정 소자 Tin : 입력 단자
Tout : 출력 단자 R : 저항기
CTL(1) 내지 CTL(3), xCTL(1) 내지 xCTL(3) : 제어 신호선
Lv1, Lv2 : 전원선
Tp1, Tp2, Tn1, Tn2 : 트랜지스터
CT1, CT2 : 콘택트
W11, W12, W21, W22 : 배선 폭

Claims (20)

  1. 기판상의 제 1의 방향을 따라서 연재되고, 서로 이격 배치된 주배선부 및 분기배선부를 갖는 하나 또는 복수의 제 1의 배선과;
    상기 기판상의 상기 제 1의 방향과는 다른 제 2의 방향을 따라서 연재되는 줄기배선부와, 상기 주배선부와 상기 분기배선부와의 간극 영역 내에서 상기 제 1의 방향을 따라서 연재되는 복수의 가지배선부를 갖는 하나 또는 복수의 제 2의 배선과;
    상기 복수의 가지배선부가 개별적으로 게이트 전극으로서 기능함과 함께, 상기 주배선부 내 및 상기 분기배선부 내에 각각 형성된 소스 영역과, 상기 복수의 가지배선부 사이에 형성된 드레인 영역을 가지며, 각각이 상기 제 2의 방향을 따라서 복수개로 분할 형성되어 이루어지는 하나 또는 복수의 트랜지스터; 및
    상기 제 2의 방향을 따라서 연재되고, 상기 트랜지스터의 드레인 영역과 전기적으로 접속된 하나 또는 복수의 제 3의 배선을 구비하고,
    상기 제 1의 배선은, 상기 간극 영역 내에, 상기 주배선부와 상기 분기배선부를 전기적으로 접속하는 접속부를 가지며,
    상기 제 1의 방향과 상기 제 2의 방향이, 서로 직교하고 있는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 하나 또는 복수개의 트랜지스터가, 짝수개로 분할 형성되어 이루어지는 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서,
    상기 하나 또는 복수개의 트랜지스터가, 홀수개로 분할 형성되어 이루어지는 것을 특징으로 하는 반도체 장치.
  4. 제 1항에 있어서,
    2개의 상기 제 1의 배선과, 2개의 상기 제 2의 배선과, 4개의 상기 트랜지스터와, 하나의 상기 제 3의 배선에 의해, 단위 회로로서의 하나의 버퍼 회로가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 4항에 있어서,
    상기 제 1의 배선이 전원선이고, 상기 제 2의 배선이 제어 신호선이고, 상기 제 3의 배선이 출력 신호선임과 함께,
    상기 제 1 내지 제 3의 배선이, 서로 다른 층에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 5항에 있어서,
    상기 복수의 단위 회로가, 상기 제 1의 방향을 따라서 복수 마련되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제 6항에 있어서,
    상기 제어 신호선으로부터 공급되는 제어 신호에 의해, 상기 복수의 단위 회로가 상기 제 1의 방향을 따라서 순차적으로 동작하는 것을 특징으로 하는 반도체 장치.
  8. 제 1항에 있어서,
    하나의 상기 제 1의 배선과, 2개의 상기 제 2의 배선과, 2개의 상기 트랜지스터와, 하나의 상기 제 3의 배선에 의해, 단위 회로로서의 하나의 인버터 회로가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제 1항에 있어서,
    상기 제 3의 배선은, 상기 제 1의 배선과 상기 제 3의 배선과의 중첩 영역의 적어도 일부에, 관통구멍을 갖는 것을 특징으로 하는 반도체 장치.
  10. 표시부; 및
    반도체 장치를 포함하는 구동부를 구비하고,
    상기 반도체 장치는,
    기판상의 제 1의 방향을 따라서 연재되고, 서로 이격 배치된 주배선부 및 분기배선부를 갖는 하나 또는 복수의 제 1의 배선과,
    상기 기판상의 상기 제 1의 방향과는 다른 제 2의 방향을 따라서 연재되는 줄기배선부와, 상기 주배선부와 상기 분기배선부와의 간극 영역 내에서 상기 제 1의 방향을 따라서 연재되는 복수의 가지배선부를 갖는 하나 또는 복수의 제 2의 배선과,
    상기 복수의 가지배선부가 개별적으로 게이트 전극으로서 기능함과 함께, 상기 주배선부 내 및 상기 분기배선부 내에 각각 형성된 소스 영역과, 상기 복수의 가지배선부 사이에 형성된 드레인 영역을 가지며, 각각이 상기 제 2의 방향을 따라서 복수개로 분할 형성되어 이루어지는 하나 또는 복수의 트랜지스터와,
    상기 제 2의 방향을 따라서 연재되고, 상기 트랜지스터의 드레인 영역과 전기적으로 접속된 하나 또는 복수의 제 3의 배선을 구비하고,
    상기 제 1의 배선은, 상기 간극 영역 내에, 상기 주배선부와 상기 분기배선부를 전기적으로 접속하는 접속부를 가지며,
    상기 제 1의 방향과 상기 제 2의 방향이, 서로 직교하고 있는 것을 특징으로 하는 표시 장치.
  11. 제 10항에 있어서,
    상기 표시부는, 유효 표시 영역에 마련되고,
    상기 구동부는, 상기 유효 표시 영역의 외연에 위치하는 프레임 영역 내에 마련되어 있는 것을 특징으로 하는 표시 장치.
  12. 제 11항에 있어서,
    상기 표시부는 복수의 화소를 가지며,
    상기 반도체 장치가, 상기 복수의 화소를 상기 제 1의 방향을 따라서 순차적으로 구동하는 수직 구동 회로인 것을 특징으로 하는 표시 장치.
  13. 제 12항에 있어서,
    상기 구동부는, 복수의 트랜지스터를 포함하는 수평 구동 회로를 가지며,
    상기 수직 구동 회로 및 상기 수평 구동 회로에서의 트랜지스터의 게이트 전극이 각각, 상기 제 1의 방향을 따라서 연재되도록 배치되어 있는 것을 특징으로 하는 표시 장치.
  14. 제 13항에 있어서,
    상기 수직 구동 회로 및 상기 수평 구동 회로에서의 트랜지스터가 각각, 다결정 반도체층을 포함하는 것을 특징으로 하는 표시 장치.
  15. 제 14항에 있어서,
    상기 다결정 반도체층은, 비정질 반도체층에 대해 소정 방향을 따른 레이저 어닐 처리를 시행함에 의해 형성되는 것을 특징으로 하는 표시 장치.
  16. 제 10항에 있어서,
    검출 구동 신호에 응답하여 검출 전위가 발생하고, 당해 검출 전위가 피검출물의 근접에 따라 변화하는 복수의 검출 전극과,
    상기 복수의 검출 전극과의 사이에 정전 용량을 형성하는 복수의 구동 전극을 구비한 터치 센서를 가지며,
    상기 제 3의 배선은, 복수이며,
    상기 구동 전극은, 상기 제 3의 배선을 통하여 상기 트랜지스터의 드레인 영역과 전기적으로 접속되며,
    상기 접속부는, 복수의 상기 제3의 배선의 사이에 마련되는 것을 특징으로 하는 표시 장치.
  17. 제 10항에 있어서,
    상기 표시부는, 액정 소자 또는 유기 EL 소자를 이용하여 구성되어 있는 것을 특징으로 하는 표시 장치.
  18. 표시부와, 반도체 장치를 포함하는 구동부를 갖는 표시 장치를 구비하고,
    상기 반도체 장치는,
    기판상의 제 1의 방향을 따라서 연재되고, 서로 이격 배치된 주배선부 및 분기배선부를 갖는 하나 또는 복수의 제 1의 배선과,
    상기 기판상의 상기 제 1의 방향과는 다른 제 2의 방향을 따라서 연재되는 줄기배선부와, 상기 주배선부와 상기 분기배선부와의 간극 영역 내에서 상기 제 1의 방향을 따라서 연재되는 복수의 가지배선부를 갖는 하나 또는 복수의 제 2의 배선과,
    상기 복수의 가지배선부가 개별적으로 게이트 전극으로서 기능함과 함께, 상기 주배선부 내 및 상기 분기배선부 내에 각각 형성된 소스 영역과, 상기 복수의 가지배선부 사이에 형성된 드레인 영역을 가지며, 각각이 상기 제 2의 방향을 따라서 복수개로 분할 형성되어 이루어지는 하나 또는 복수의 트랜지스터와,
    상기 제 2의 방향을 따라서 연재되고, 상기 트랜지스터의 드레인 영역과 전기적으로 접속된 하나 또는 복수의 제 3의 배선을 구비하고,
    상기 제 1의 배선은, 상기 간극 영역 내에, 상기 주배선부와 상기 분기배선부를 전기적으로 접속하는 접속부를 가지며,
    상기 제 1의 방향과 상기 제 2의 방향이, 서로 직교하고 있는 것을 특징으로 하는 전자 기기.
  19. 삭제
  20. 삭제
KR1020120040042A 2011-04-27 2012-04-18 반도체 장치, 표시 장치 및 전자 기기 KR101919155B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-099345 2011-04-27
JP2011099345A JP5581261B2 (ja) 2011-04-27 2011-04-27 半導体装置、表示装置および電子機器

Publications (2)

Publication Number Publication Date
KR20120121835A KR20120121835A (ko) 2012-11-06
KR101919155B1 true KR101919155B1 (ko) 2018-11-15

Family

ID=47055113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120040042A KR101919155B1 (ko) 2011-04-27 2012-04-18 반도체 장치, 표시 장치 및 전자 기기

Country Status (5)

Country Link
US (5) US8884919B2 (ko)
JP (1) JP5581261B2 (ko)
KR (1) KR101919155B1 (ko)
CN (2) CN102760718B (ko)
TW (1) TWI470306B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5581261B2 (ja) * 2011-04-27 2014-08-27 株式会社ジャパンディスプレイ 半導体装置、表示装置および電子機器
JP6032975B2 (ja) * 2012-07-02 2016-11-30 株式会社ジャパンディスプレイ 液晶表示装置
WO2014045603A1 (ja) * 2012-09-24 2014-03-27 パナソニック株式会社 入力装置
JP6141748B2 (ja) 2012-10-26 2017-06-07 株式会社ジャパンディスプレイ 表示装置
CN103034365B (zh) * 2012-12-13 2016-03-09 北京京东方光电科技有限公司 触控显示电路结构及其驱动方法、阵列基板和显示装置
US9639193B2 (en) 2013-04-25 2017-05-02 Beijing Boe Optoelectronics Technology Co., Ltd. Touch-control pixel driving circuit, touch-control pixel driving method, array substrate and liquid crystal display (LCD) device
KR101487700B1 (ko) * 2013-06-28 2015-01-29 엘지디스플레이 주식회사 표시장치 및 그 구동방법
US9395072B2 (en) * 2013-11-13 2016-07-19 Industrial Technology Research Institute Illumination device
JP6162585B2 (ja) * 2013-11-22 2017-07-12 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置
JP6205261B2 (ja) * 2013-12-13 2017-09-27 ルネサスエレクトロニクス株式会社 半導体装置
JP6302741B2 (ja) * 2013-12-19 2018-03-28 株式会社ジャパンディスプレイ 表示装置
JP2016122122A (ja) * 2014-12-25 2016-07-07 株式会社ジャパンディスプレイ 表示装置
CN104505014B (zh) * 2014-12-31 2017-02-22 厦门天马微电子有限公司 一种驱动电路、阵列基板和触控显示装置及其驱动方法
KR102326120B1 (ko) * 2015-06-29 2021-11-15 삼성전자주식회사 배선 구조물 및 그 형성 방법, 및 상기 배선 구조물을 갖는 반도체 장치
JP2017122770A (ja) * 2016-01-05 2017-07-13 株式会社ジャパンディスプレイ 液晶表示装置
JP6710531B2 (ja) * 2016-02-03 2020-06-17 株式会社ジャパンディスプレイ センサ付き表示装置及びセンサ装置
CN105677126B (zh) * 2016-02-04 2020-03-27 上海天马微电子有限公司 一种显示面板和显示装置
JP6705687B2 (ja) 2016-04-04 2020-06-03 株式会社ジャパンディスプレイ 表示装置
KR101998831B1 (ko) * 2016-07-29 2019-07-11 삼성디스플레이 주식회사 표시 장치
WO2018073690A1 (en) * 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, display device, display module, and electronic device
CN106338867B (zh) * 2016-10-31 2019-04-05 昆山龙腾光电有限公司 Vcom走线结构、显示面板及vcom走线结构制作方法
CN107527925B (zh) * 2017-08-25 2019-11-05 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板、显示装置
WO2019069696A1 (ja) 2017-10-03 2019-04-11 株式会社ワコム ペンが送信したペン信号を検出するためのセンサパネル
US20200219455A1 (en) * 2019-01-03 2020-07-09 Innolux Corporation Display device
US11543911B2 (en) 2019-04-30 2023-01-03 Beijing Boe Display Technology Co., Ltd. Driving method, driving circuit and touch-display apparatus
JP7516039B2 (ja) * 2019-12-19 2024-07-16 株式会社ジャパンディスプレイ 表示装置
CN115699142A (zh) 2021-05-21 2023-02-03 京东方科技集团股份有限公司 显示基板以及显示装置
JP7148008B2 (ja) 2021-11-26 2022-10-05 セイコーエプソン株式会社 電気光学装置、電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256110B2 (ja) * 1995-09-28 2002-02-12 シャープ株式会社 液晶表示装置
JPH11214700A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
JPH11338439A (ja) * 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
JP2000310964A (ja) * 1999-02-23 2000-11-07 Seiko Epson Corp 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2000310963A (ja) 1999-02-23 2000-11-07 Seiko Epson Corp 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP3654292B2 (ja) * 1999-02-23 2005-06-02 セイコーエプソン株式会社 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP4662647B2 (ja) * 2001-03-30 2011-03-30 シャープ株式会社 表示装置及びその製造方法
JP4785271B2 (ja) * 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
KR100763171B1 (ko) * 2001-11-07 2007-10-08 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
KR100642491B1 (ko) * 2003-12-26 2006-11-02 엘지.필립스 엘시디 주식회사 유기전계발광 소자
CN101027841A (zh) * 2004-09-29 2007-08-29 罗姆股份有限公司 D/a转换电路、显示面板驱动电路以及显示装置
JP4671187B2 (ja) * 2005-06-02 2011-04-13 シャープ株式会社 アクティブマトリクス基板およびそれを用いた表示装置
JP4241781B2 (ja) * 2006-08-10 2009-03-18 エプソンイメージングデバイス株式会社 電気光学装置、駆動回路および電子機器
JP4254824B2 (ja) * 2006-09-01 2009-04-15 エプソンイメージングデバイス株式会社 電気光学装置、駆動回路および電子機器
JP2009169043A (ja) 2008-01-16 2009-07-30 Seiko Epson Corp バッファ回路、電気光学装置、および電子機器
JP5183584B2 (ja) * 2009-06-29 2013-04-17 株式会社ジャパンディスプレイウェスト タッチセンサ、表示装置および電子機器
TWI413441B (zh) * 2009-12-29 2013-10-21 Au Optronics Corp 畫素結構及電致發光裝置
JP5581261B2 (ja) * 2011-04-27 2014-08-27 株式会社ジャパンディスプレイ 半導体装置、表示装置および電子機器
CN103620349B (zh) 2011-06-09 2017-05-24 Kodenshi株式会社 旋转编码器用标尺及其注射成型方法、旋转编码器

Also Published As

Publication number Publication date
US20200295049A1 (en) 2020-09-17
CN105720037B (zh) 2018-08-07
JP5581261B2 (ja) 2014-08-27
TWI470306B (zh) 2015-01-21
CN105720037A (zh) 2016-06-29
US8884919B2 (en) 2014-11-11
TW201303425A (zh) 2013-01-16
US20120274612A1 (en) 2012-11-01
US9721975B2 (en) 2017-08-01
CN102760718A (zh) 2012-10-31
US20170294452A1 (en) 2017-10-12
US10714505B2 (en) 2020-07-14
US20150028339A1 (en) 2015-01-29
US9111808B2 (en) 2015-08-18
JP2012230301A (ja) 2012-11-22
US10998347B2 (en) 2021-05-04
US20150311228A1 (en) 2015-10-29
KR20120121835A (ko) 2012-11-06
CN102760718B (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
KR101919155B1 (ko) 반도체 장치, 표시 장치 및 전자 기기
US9851832B2 (en) Display panel, driving method thereof and display device
US10185170B2 (en) Display device
US20190220140A1 (en) Display device with touch detection function and electronic apparatus
US10241606B2 (en) Display device
KR101747436B1 (ko) 터치 검출 기능을 포함하는 표시 장치, 구동 방법 및 전자 기기
JP5710449B2 (ja) 表示装置、駆動回路、駆動方法、および電子機器
US10073556B2 (en) Liquid crystal display device with touch panel
US9965063B2 (en) Display circuitry with reduced pixel parasitic capacitor coupling
US20160109987A1 (en) Display device and electronic apparatus
US10372251B2 (en) Display device
JP5788766B2 (ja) タッチ検出機能付き表示パネルおよびその駆動方法、駆動回路、ならびに電子機器
JP6538534B2 (ja) トランジスタ基板及び表示装置
JP5687757B2 (ja) タッチ検出機能付き表示装置、駆動方法、および電子機器

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right