JP6538534B2 - トランジスタ基板及び表示装置 - Google Patents

Description

本発明はトランジスタ基板及び表示装置に関し、例えば、複数のトランジスタを有するトランジスタ基板及び表示装置に適用して有効な技術に関する。

表示領域に設けられた複数の画素に、複数の走査線を介して走査信号を供給し、複数の信号線を介して画素信号を供給し、画像を表示させる表示装置がある。このような表示装置では、表示装置を小型化し、かつ、表示領域を大きくするために、表示領域の外側の額縁領域の幅を縮小することが求められる。

複数の画素は、複数の走査線と複数の信号線とが交差することによって形成されている。各画素は、トランジスタと、画素電極と、を有する。また、複数の画素は、共通電極とも称される駆動電極を共有する。駆動電極は、例えば走査線に沿った方向に延在し、例えば信号線に沿った方向に複数個配列されている。画素電極及び駆動電極は、例えばトランジスタが形成されたトランジスタ基板に形成されている。

このような表示装置においては、駆動電極には、画像を表示するための表示用の信号が、電源配線から入力される。また、表示装置がタッチ検出機能を有する場合には、駆動電極に、表示用の信号と、タッチ検出用の信号とが切り替えて入力される。

特開２０１４−３２２８２号公報（特許文献１）には、表示装置において、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置され、画素電極と対向する対向電極とを備える技術が記載されている。

特開平１１−８４４２８号公報（特許文献２）には、表示装置において、第１薄膜トランジスタのソース電極及びドレイン電極の一方に電気的に接続される第１画素電極と、第２薄膜トランジスタのソース電極及びドレイン電極の一方に電気的に接続される第２画素電極と、第１及び第２画素電極と対向する共通電極とを有する技術が記載されている。

特開２０１４−３２２８２号公報 特開平１１−８４４２８号公報

このような表示装置は、電源配線と、複数の切り替え部を有する。複数の切り替え部は、駆動電極ドライバからの駆動信号に基づいて、電源配線からの表示用又はタッチ検出用の信号を、複数の駆動電極の各々に切り替えて供給する。

駆動電極に信号が入力される際の時定数は、複数の駆動電極の各々と電源配線との間に接続された切り替え部のオン状態における抵抗と、電源配線のうち、その切り替え部と制御回路との間の部分の抵抗と、の和に比例する。そのため、時定数は、制御回路から遠い駆動電極ほど大きく、制御回路に近い駆動電極ほど小さい。

ここで、複数の駆動電極のうち最も大きい時定数を有する駆動電極がタッチ検出特性又は表示特性に及ぼす影響が、最も大きくなる。そのため、制御回路に近い駆動電極がタッチ検出特性又は表示特性に及ぼす影響は小さいが、制御回路から遠い駆動電極がタッチ検出特性又は表示特性に及ぼす影響は大きい。したがって、制御回路から遠い駆動電極について、切り替え部のオン状態における抵抗と、電源配線のうち、その切り替え部と制御回路との間の部分の抵抗との和が大きいことにより、表示装置のタッチ検出特性又は表示特性が低下するおそれがある。

本発明は、上述のような従来技術の問題点を解決すべくなされたものであって、制御回路から遠い駆動電極に信号が入力される際の時定数を低減することができるトランジスタ基板及び表示装置を提供することを目的とする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明の一態様としてのトランジスタ基板は、画素が形成された表示領域と、表示領域の外側に位置する周辺領域と、を備えたトランジスタ基板である。当該トランジスタ基板は、周辺領域に形成された共通配線と、共通配線の一端に接続された制御回路と、共通配線から離れて形成された第１導電性配線及び第２導電性配線と、共通配線と第１導電性配線との間に形成された複数の第１トランジスタと、共通配線と第２導電性配線との間に形成された複数の第２トランジスタと、を備えている。複数の第１トランジスタの各々は、第１ゲート電極と、第１ゲート電極を挟んで両側に形成された第１Ａ電極及び第１Ｂ電極と、第１ゲート電極と対向する第１チャネルと、を有する。複数の第２トランジスタの各々は、第２ゲート電極と、第２ゲート電極を挟んで両側に形成された第２Ａ電極及び第２Ｂ電極と、第２ゲート電極と対向する第２チャネルと、を有する。複数の第１トランジスタの各々において、第１Ａ電極は第１導電性配線に接続され、第１Ｂ電極は共通配線に接続され、複数の第２トランジスタの各々において、第２Ａ電極は第２導電性配線に接続され、第２Ｂ電極は共通配線に接続されている。共通配線のうち、複数の第２トランジスタと制御回路との間の部分の長さは、共通配線のうち、複数の第１トランジスタと制御回路との間の部分の長さよりも長く、複数の第２トランジスタに含まれる第２チャネルのチャネル幅の総和は、複数の第１トランジスタに含まれる第１チャネルのチャネル幅の総和よりも広い。

また、他の一態様として、共通配線の延在方向に交差する方向を幅方向とした場合に、共通配線のうち、幅方向において、複数の第２トランジスタが形成された領域と対向する部分の面積は、共通配線のうち、幅方向において、複数の第１トランジスタが形成された領域と対向する部分の面積よりも小さくてもよい。

また、他の一態様として、当該トランジスタ基板は、共通配線から離れて形成された第３導電性配線と、共通配線と第３導電性配線との間に形成された複数の第３トランジスタと、を備えていてもよい。複数の第３トランジスタの各々は、第３ゲート電極と、第３ゲート電極を挟んで両側に形成された第３Ａ電極及び第３Ｂ電極と、第３ゲート電極と対向する第３チャネルと、を有してもよい。複数の第３トランジスタの各々において、第３Ａ電極は第３導電性配線に接続され、第３Ｂ電極は共通配線に接続されていてもよい。共通配線のうち、複数の第３トランジスタと制御回路との間の部分の長さは、共通配線のうち、複数の第２トランジスタと制御回路との間の部分の長さよりも長く、複数の第３トランジスタに含まれる第３チャネルのチャネル幅の総和は、複数の第２トランジスタに含まれる第２チャネルのチャネル幅の総和よりも広くてもよい。

また、他の一態様として、共通配線の延在方向に交差する方向を幅方向とした場合に、共通配線のうち、幅方向において、複数の第２トランジスタが形成された領域と対向する部分の面積は、共通配線のうち、幅方向において、複数の第１トランジスタが形成された領域と対向する部分の面積よりも小さくてもよい。共通配線のうち、幅方向において、複数の第３トランジスタが形成された領域と対向する部分の面積は、共通配線のうち、幅方向において、複数の第２トランジスタが形成された領域と対向する部分の面積よりも小さくてもよい。

また、他の一態様として、共通配線の延在方向に交差する方向を幅方向とした場合に、複数の第２トランジスタは、延在方向及び幅方向に配列されていてもよい。

また、他の一態様として、複数の第１トランジスタは、延在方向及び幅方向に配列されていてもよい。

また、他の一態様として、当該トランジスタ基板は、共通配線と第１導電性配線との間に形成され、かつ、互いに並列に接続された複数の第１トランジスタ群と、共通配線と第２導電性配線との間に形成され、かつ、互いに並列に接続された複数の第２トランジスタ群と、を備えていてもよい。共通配線の延在方向に交差する方向を幅方向とした場合に、複数の第１トランジスタ群は、延在方向に配列され、複数の第２トランジスタ群は、延在方向に配列されていてもよい。複数の第１トランジスタ群の各々は、幅方向に配列された複数の第１トランジスタを有し、複数の第２トランジスタ群の各々は、幅方向に配列された複数の第２トランジスタを有してもよい。共通配線のうち、複数の第２トランジスタ群と制御回路との間の部分の長さは、共通配線のうち、複数の第１トランジスタ群と制御回路との間の部分の長さよりも長くてもよい。

また、他の一態様として、当該トランジスタ基板は、共通配線から離れて形成された第４導電性配線と、共通配線と第４導電性配線との間に形成され、かつ、互いに並列に接続された複数の第３トランジスタ群及び複数の第４トランジスタ群を備えていてもよい。複数の第３トランジスタ群及び複数の第４トランジスタ群は、延在方向に配列され、複数の第１トランジスタ群の各々は、幅方向に配列された２以上の第１個数の第１トランジスタを有し、複数の第２トランジスタ群の各々は、幅方向に配列された、第１個数よりも多い第２個数の第２トランジスタを有してもよい。複数の第３トランジスタ群の各々は、幅方向に配列された第１個数の第４トランジスタを有し、複数の第４トランジスタ群の各々は、幅方向に配列された第２個数の第４トランジスタを有してもよい。第４トランジスタは、第４ゲート電極と、第４ゲート電極を挟んで両側に形成された第４Ａ電極及び第４Ｂ電極と、第４ゲート電極と対向する第４チャネルと、を有してもよい。第４トランジスタは、第４Ａ電極は第４導電性配線に接続され、第４Ｂ電極は共通配線に接続されていてもよい。共通配線のうち、複数の第３トランジスタ群及び複数の第４トランジスタ群と制御回路との間の部分の長さは、共通配線のうち、第１トランジスタ群と制御回路との間の部分の長さよりも長くてもよい。共通配線のうち、複数の第３トランジスタ群及び複数の第４トランジスタ群と制御回路との間の部分の長さは、共通配線のうち、第２トランジスタ群と制御回路との間の部分の長さよりも短くてもよい。

また、他の一態様として、当該トランジスタ基板は、表示領域に形成された第１共通電極及び第２共通電極を備えていてもよい。第１共通電極は、物体の近接又は接触を検出する第１検出電極を兼ね、第２共通電極は、物体の近接又は接触を検出する第２検出電極を兼ね、第１共通電極は、第１導電性配線に電気的に接続され、第２共通電極は、第２導電性配線に電気的に接続されていてもよい。

また、他の一態様として、当該トランジスタ基板を備えた表示装置であってもよい。

タッチ検出デバイスに指が接触又は近接した状態を表す説明図である。 タッチ検出デバイスに指が接触又は近接した状態の等価回路の例を示す説明図である。 実施の形態の表示装置を実装したモジュールの一例を示す平面図である。 実施の形態の表示装置を示す断面図である。 実施の形態の表示装置を示す回路ブロック図である。 実施の形態の表示装置を示す回路図である。 比較例の表示装置における電源配線及び切り替え部の平面図である。 比較例の表示装置における電源配線及び切り替え部の平面図である。 実施の形態の表示装置における電源配線及び切り替え部の平面図である。 実施の形態の表示装置における電源配線及び切り替え部の平面図である。 実施の形態の表示装置における切り替え部の平面図である。 実施の形態の表示装置における切り替え部の平面図である。 切り替え部の抵抗と電源配線の抵抗との和の駆動電極の位置依存性を模式的に示すグラフである。 実施の形態の表示装置における電源配線及び切り替え部の断面図である。 実施の形態の表示装置の変形例における電源配線及び切り替え部の構成を模式的に示す図である。 実施の形態の表示装置の変形例における電源配線及び切り替え部の構成を模式的に示す図である。

以下に、本発明の実施の形態について、図面を参照しつつ説明する。

なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実施の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。

また本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

さらに、実施の形態で用いる図面においては、構造物を区別するために付したハッチング（網掛け）を図面に応じて省略する場合もある。

（実施の形態）
以下に、実施の形態として、表示装置を、タッチ検出機能付き液晶表示装置に適用した例について説明する。ここで、タッチ検出機能付き液晶表示装置とは、表示装置に含まれるアレイ基板及び対向基板のいずれか一方にタッチ検出用の検出電極が設けられた液晶表示装置である。また、実施の形態においては、さらに、駆動電極が、タッチパネルの駆動電極として動作するように設けられている、という特徴を持つインセルタイプのタッチ検出機能付き液晶表示装置について述べる。

＜静電容量型タッチ検出の原理＞
初めに、図１及び図２を参照し、本実施の形態の表示装置におけるタッチ検出の原理について説明する。図１は、タッチ検出デバイスに指が接触又は近接した状態を表す説明図である。図２は、タッチ検出デバイスに指が接触又は近接した状態の等価回路の例を示す説明図である。

図１に示すように、静電容量型タッチ検出においては、タッチパネルあるいはタッチセンサと呼ばれる入力装置は、誘電体Ｄを挟んで互いに対向配置された駆動電極Ｅ１及び検出電極Ｅ２を有する。これらの駆動電極Ｅ１及び検出電極Ｅ２により容量素子Ｃ１が形成されている。図２に示すように、容量素子Ｃ１の一端は、駆動信号源である交流信号源Ｓに接続され、容量素子Ｃ１の他端は、タッチ検出部である電圧検出器ＤＥＴに接続される。電圧検出器ＤＥＴは、例えば積分回路からなる。

交流信号源Ｓから容量素子Ｃ１の一端、すなわち駆動電極Ｅ１に、例えば数ｋＨｚ〜数百ｋＨｚ程度の周波数を有する交流矩形波Ｓｇが印加されると、容量素子Ｃ１の他端、すなわち検出電極Ｅ２側に接続された電圧検出器ＤＥＴを介して、出力波形である検出信号Ｖｄｅｔが発生する。

指が接触及び近接していない状態、すなわち非接触状態では、図２に示すように、容量素子Ｃ１に対する充放電に伴って、容量素子Ｃ１の容量値に応じた電流Ｉ１が流れる。電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流Ｉ１の変動を、電圧の変動に変換する。

一方、指が接触又は近接した状態、すなわち接触状態では、指によって形成される静電容量Ｃ２の影響を受け、駆動電極Ｅ１及び検出電極Ｅ２により形成される容量素子Ｃ１の容量値が小さくなる。そのため、図２に示す容量素子Ｃ１に流れる電流Ｉ１が変動する。電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流Ｉ１の変動を電圧の変動に変換する。

タッチ検出の際には、タッチ検出部である電圧検出器ＤＥＴにより検出した指による差分の電圧を所定のしきい値電圧と比較し、このしきい値電圧以上であれば、外部から近接する外部近接物体の接触状態と判断し、しきい値電圧未満であれば、外部近接物体の非接触状態と判断する。

なお、上述に記載した静電容量方式は、駆動電極Ｅ１及び検出電極Ｅ２の間に形成される容量の変動を検出する相互容量方式である。一方で、駆動電極Ｅ１とグランド電極の間に形成される容量の変動を検出する自己容量方式であっても良い。

＜モジュール＞
図３は、実施の形態の表示装置を実装したモジュールの一例を示す平面図である。

図３に示すように、表示装置１は、基材２１を含むトランジスタ基板としてのアレイ基板２と、基材３１を含む対向基板３と、フレキシブルプリント基板Ｔと、を有する。

基材２１は、表示領域ＤＰＡと、額縁領域ＦＬＡと、を含む。表示領域ＤＰＡは、基材２１の主面としての上面２１ａ（後述する図４参照）側の領域であって、複数の副画素Ｓｘ（後述する図５参照）が設けられている領域である。すなわち表示領域ＤＰＡは、画像を表示する領域である。額縁領域ＦＬＡは、基材２１の主面としての上面２１ａ（後述する図４参照）側の領域であって、表示領域ＤＰＡよりも基材２１の外周側の領域である。額縁領域ＦＬＡは、画像を表示しない領域である。

ここで、基材２１の主面としての上面２１ａ内で、互いに交差、好適には直交する２つの方向を、Ｘ軸方向及びＹ軸方向とする。図３に示す例では、基材２１は、平面視において、Ｘ軸方向にそれぞれ延在する２つの辺と、Ｙ軸方向にそれぞれ延在する２つの辺とを備え、矩形形状を有する。そのため、図３に示す例では、額縁領域ＦＬＡは、表示領域ＤＰＡの周囲の枠状の領域である。

なお、本願明細書では、「平面視において」とは、基材２１の主面としての上面２１ａ（後述する図４参照）に垂直な方向から視た場合を意味する。また、以下では、基材２１の主面としての上面２１ａ上を、単に基材２１上と称することがある。

また、本願明細書における「Ｘ軸方向における正側」とは、図中のＸ軸方向を示す矢印が延びる側を示し、「Ｘ軸方向における負側」とは上記「正側」とは反対側を示す。Ｙ軸方向における正側、負側も同様である。

さらに、本願明細書において、特に断りがない限り、画素電極が形成される基材２１に対して絶縁膜ＩＦやトランジスタＴｒを積層する方向を「上」とし、上とは反対側の方向を「下」とする。

基材２１上には、制御回路としてのＣＯＧ（Chip On Glass）１９が搭載されている。ＣＯＧ１９は、基材２１に実装されたＩＣ（Integrated Circuit）チップであり、表示動作に必要な各回路を内蔵した制御装置である。

基材２１上には、ソースドライバ１３が設けられている。ソースドライバ１３は、ＣＯＧ１９に内蔵されていてもよい。

基材２１上には、ゲートドライバ１２としてのゲートドライバ１２Ａ及び１２Ｂが設けられている。また、基材２１上には、駆動電極ドライバ１４としての駆動電極ドライバ１４Ａ及び１４Ｂが設けられている。ゲートドライバ１２Ａ及び１２Ｂは、額縁領域ＦＬＡに設けられている。

ここで、額縁領域ＦＬＡのうち、表示領域ＤＰＡに対して、Ｙ軸方向における負側に配置された領域を、額縁領域ＦＬＡ１とし、額縁領域ＦＬＡのうち、表示領域ＤＰＡに対して、Ｘ軸方向における負側に配置された領域を、額縁領域ＦＬＡ２とする。また、額縁領域ＦＬＡのうち、表示領域ＤＰＡに対して、Ｙ軸方向における正側に配置された領域を、額縁領域ＦＬＡ３とし、額縁領域ＦＬＡのうち、表示領域ＤＰＡに対して、Ｘ軸方向における正側に配置された領域を、額縁領域ＦＬＡ４とする。このとき、ゲートドライバ１２Ａ及び駆動電極ドライバ１４Ａは、額縁領域ＦＬＡ２に設けられ、ゲートドライバ１２Ｂ及び駆動電極ドライバ１４Ｂは、額縁領域ＦＬＡ４に設けられている。

図３に示すように、表示装置１は、複数の駆動電極ＣＭと、複数の検出電極ＴＤとを有する。複数の駆動電極ＣＭと、複数の検出電極ＴＤとは、タッチ検出用の電極であり、複数の駆動電極ＣＭの各々と、複数の検出電極ＴＤの各々との間の静電容量に基づいて、入力位置が検出される。複数の駆動電極ＣＭは、表示領域ＤＰＡで、平面視において、Ｘ軸方向にそれぞれ延在し、かつ、Ｙ軸方向に配列されている。また、複数の検出電極ＴＤは、平面視において、Ｙ軸方向にそれぞれ延在し、かつ、Ｘ軸方向に配列されている。

タッチ検出動作を行う際は、複数の駆動電極ＣＭの各々には、駆動電極ドライバ１４によって、タッチ検出用の駆動信号としての検出用駆動信号ＶｃｏｍＡＣが順次供給される。複数の検出電極ＴＤの各々は、フレキシブルプリント基板Ｔを介して、フレキシブルプリント基板Ｔに実装されたタッチ検出部４０と接続されている。フレキシブルプリント基板Ｔは、端子であればよく、フレキシブルプリント基板に限られず、この場合、モジュールの外部にタッチ検出部４０が設けられる。

図６を用いて後述するように、表示領域ＤＰＡには、複数の副画素Ｓｘからなる画素Ｐｘが、マトリクス状（行列状）に多数配置されている。また、前述したように、ゲートドライバ１２Ａは、額縁領域ＦＬＡ２に設けられ、ゲートドライバ１２Ｂは、額縁領域ＦＬＡ４に設けられている。ゲートドライバ１２Ａ及び１２Ｂは、後述する副画素Ｓｘ（画素）がマトリクス状に配置された領域である表示領域ＤＰＡを挟むように設けられ、副画素Ｓｘを両側から駆動する。

駆動電極ドライバ１４Ａ及び１４Ｂは、Ｙ軸方向に配列された複数の駆動電極ＣＭの各々の、Ｘ軸方向における正側及び負側の両側に接続されている。駆動電極ドライバ１４Ａ及び１４Ｂからの駆動信号に基づいて、例えばＣＯＧ１９に含まれる駆動信号生成回路ＶＴから、共通配線としての電源配線ＰＳ１を介して、表示用の駆動信号としての表示用駆動信号ＶｃｏｍＤＣが、複数の駆動電極ＣＭの各々に切り替えて供給される。また、駆動電極ドライバ１４Ａ及び１４Ｂからの駆動信号に基づいて、駆動信号生成回路ＶＴから、共通配線としての電源配線ＰＳ２を介して、タッチ検出用の駆動信号としての検出用駆動信号ＶｃｏｍＡＣが、複数の駆動電極ＣＭの各々に切り替えて供給される。

すなわち、電源配線ＰＳ１には、制御回路としての駆動信号生成回路ＶＴから表示用駆動信号ＶｃｏｍＤＣが供給され、電源配線ＰＳ２には、駆動信号生成回路ＶＴから検出用駆動信号ＶｃｏｍＡＣが供給される。電源配線ＰＳ１は、額縁領域ＦＬＡ２及びＦＬＡ４に形成され、平面視において、Ｙ軸方向に延在する。駆動信号生成回路ＶＴは、電源配線ＰＳ１の一端に接続されている。電源配線ＰＳ２は、額縁領域ＦＬＡ２及びＦＬＡ４に設けられ、平面視において、Ｙ軸方向に延在する。駆動信号生成回路ＶＴは、電源配線ＰＳ２の一端に接続されている。

なお、図３では図示を省略するが、後述する図９を用いて説明するように、電源配線ＰＳ２と複数の駆動電極ＣＭの各々との間には、複数の切り替え部ＳＷが形成されている。また、複数の切り替え部ＳＷは、電源配線ＰＳ１と複数の駆動電極ＣＭの各々との間に形成されていてもよい。

＜表示装置＞
次に、図３及び図４〜図６を参照し、本実施の形態の表示装置の構成例を詳細に説明する。図４は、実施の形態の表示装置を示す断面図である。図５は、実施の形態の表示装置を示す回路ブロック図である。図６は、実施の形態の表示装置を示す回路図である。

図４に示すように、表示装置１（図３参照）は、アレイ基板２と、対向基板３と、液晶層６と、を有する。対向基板３は、アレイ基板２の上面と、対向基板３の下面とが対向するように、アレイ基板２と対向配置されている。液晶層６は、アレイ基板２と対向基板３との間に設けられている。

アレイ基板２は、絶縁性の基材２１を有する。また、対向基板３は、絶縁性の基材３１を有する。基材３１は、上面と、上面と反対側の下面と、を有し、基材２１の上面と基材３１の下面とが対向するように基材２１と対向した位置に配置されている。また、液晶層６は、基材２１の上面と基材３１の下面との間に挟まれている。なお、前述したように、基材２１の上面を、上面２１ａと称する。また、基材３１の下面を、下面３１ａと称する。

また、図５に示すように、アレイ基板２は、基材２１上に、表示領域ＤＰＡと、ＣＯＧ１９と、ゲートドライバ１２Ａ及び１２Ｂと、ソースドライバ１３と、を有する。

図５及び図６に示すように、表示領域ＤＰＡでは、副画素Ｓｘが、マトリクス状（行列状）に配列されている。また、図６に示すように、複数の異なる色の副画素Ｓｘにより１個の画素Ｐｘが形成されている。

なお、本願明細書において、行とは、Ｘ軸方向に配列された複数個の副画素Ｓｘを有する画素行を意味する。また、列とは、行が配列される方向と交差、好適には直交するＹ軸方向に配列された複数個の副画素Ｓｘを有する画素列を意味する。

図５に示すように、複数の走査線ＧＬは、表示領域ＤＰＡで、Ｘ軸方向にそれぞれ延在し、かつ、Ｙ軸方向に配列されている。複数の信号線ＳＬは、表示領域ＤＰＡで、Ｙ軸方向にそれぞれ延在し、かつ、Ｘ軸方向に配列されている。したがって、複数の信号線ＳＬの各々は、平面視において、複数の走査線ＧＬと交差する。このように、平面視において、互いに交差する複数の走査線ＧＬと複数の信号線ＳＬとの交点に、副画素Ｓｘが配置されている。

ＣＯＧ１９には、アレイ基板２の外部から、マスタークロック、水平同期信号及び垂直同期信号が入力される。ＣＯＧ１９は、ＣＯＧ１９に入力されたマスタークロック、水平同期信号及び垂直同期信号に基づいて、垂直スタートパルスＶＳＴ及び垂直クロックパルスＶＣＫを生成して、ゲートドライバ１２Ａ及び１２Ｂに供給する。

ゲートドライバ１２Ａ及び１２Ｂは、入力された垂直スタートパルスＶＳＴ及び垂直クロックパルスＶＣＫに基づく走査信号を順次出力して走査線ＧＬに供給することによって、副画素Ｓｘを行単位で順次選択する。

ソースドライバ１３には、例えば赤、緑及び青の画像信号Ｖｓｉｇが与えられる。ソースドライバ１３は、ゲートドライバ１２Ａ及び１２Ｂによって選択された行の各副画素Ｓｘに対して、１画素毎又は複数画素毎に、信号線ＳＬを介して画素信号を供給する。

図６に示すように、平面視において、複数の走査線ＧＬの各々と複数の信号線ＳＬの各々とが交差する交差部には、電界効果トランジスタとしての薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）からなるトランジスタＴｒが形成されている。したがって、表示領域ＤＰＡで、基材２１上には、複数のトランジスタＴｒが形成されており、これらの複数のトランジスタＴｒは、Ｘ軸方向及びＹ軸方向にマトリクス状に配列されている。すなわち、複数の副画素Ｓｘの各々には、トランジスタＴｒが設けられている。また、複数の副画素Ｓｘの各々には、トランジスタＴｒに加え、画素電極２２が設けられている。

トランジスタＴｒは、例えばｎチャネル型のＭＯＳ（Metal Oxide Semiconductor）としての薄膜トランジスタからなる。トランジスタＴｒのゲート電極は、走査線ＧＬに接続されている。トランジスタＴｒのソース電極又はドレイン電極の一方は、信号線ＳＬに接続されているか、又は、信号線ＳＬである。トランジスタＴｒのソース電極又はドレイン電極の他方は、画素電極２２に接続されている。

図４に示すように、アレイ基板２は、基材２１と、共通電極としての駆動電極ＣＭと、絶縁膜ＩＦと、複数の画素電極２２と、を有する。駆動電極ＣＭは、平面視において、表示領域ＤＰＡの内部で、基材２１の上面２１ａに、設けられている。駆動電極ＣＭの表面を含めて基材２１の上面２１ａ上には、絶縁膜ＩＦが形成されている。表示領域ＤＰＡで、絶縁膜ＩＦ上には、複数の画素電極２２が形成されている。したがって、絶縁膜ＩＦは、駆動電極ＣＭと画素電極２２とを、電気的に絶縁する。

なお、アレイ基板２は、副画素Ｓｘが形成された表示領域ＤＰＡと、表示領域ＤＰＡの外側に位置する周辺領域としての額縁領域ＦＬＡと、を備えたトランジスタ基板である。

図６に示すように、複数の画素電極２２は、平面視において、表示領域ＤＰＡの内部で、Ｘ軸方向及びＹ軸方向にマトリクス状に配列された複数の副画素Ｓｘの各々の内部にそれぞれ形成されている。したがって、複数の画素電極２２は、Ｘ軸方向及びＹ軸方向にマトリクス状に配列されている。

図４に示す例では、駆動電極ＣＭは、基材２１と画素電極２２との間に形成されている。また、駆動電極ＣＭは、平面視において、複数の画素電極２２の各々と重なるように設けられており、走査線ＧＬ（図６参照）と重畳する。そして、複数の画素電極２２の各々と駆動電極ＣＭとの間に電圧が印加され、複数の画素電極２２の各々と駆動電極ＣＭとの間、すなわち複数の副画素Ｓｘの各々に電界が形成される。これによって液晶層６中の液晶が配向して表示領域ＤＰＡに画像が表示される。この際に駆動電極ＣＭと画素電極２２との間には容量Ｃａｐが形成され、容量Ｃａｐは保持容量として機能する。

なお、駆動電極ＣＭは、画素電極２２よりも液晶層６側に形成されていてもよい。さらに、駆動電極ＣＭは、基材３１に形成されていてもよい。また、図４に示す例では、駆動電極ＣＭと画素電極２２との配置が、駆動電極ＣＭと画素電極２２とが平面視で重なる、横電界モードとしてのＦＦＳ（Fringe Field Switching）モードにおける配置となっている。しかし、駆動電極ＣＭと画素電極２２との配置は、駆動電極ＣＭと画素電極２２とが平面視で重ならない、横電界モードとしてのＩＰＳ（In Plane Switching）モードにおける配置でもよい。あるいは、駆動電極ＣＭと画素電極２２との配置は、縦電界モードとしてのＴＮ（Twisted Nematic）モード又はＶＡ（Vertical Alignment）モード等における配置でもよい。

液晶層６は、電界の状態に応じてそこを通過する光を変調するものであり、例えば、前述のＦＦＳモード、又は、ＩＰＳモード等の横電界モードに対応した液晶層が用いられる。なお、図４に示す液晶層６とアレイ基板２との間、及び、液晶層６と対向基板３との間には、それぞれ配向膜が設けられていてもよい。

ゲートドライバ１２Ａ及び１２Ｂは、走査線ＧＬを介して、副画素ＳｘのトランジスタＴｒのゲートに走査信号を供給することにより、表示領域ＤＰＡにマトリクス状に配置されている副画素Ｓｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。ソースドライバ１３は、信号線ＳＬを介して、ゲートドライバ１２Ａ及び１２Ｂにより順次選択された１水平ラインに含まれる各副画素Ｓｘに、画素信号を供給する。そして、これらの副画素Ｓｘでは、供給される画素信号に応じて、１水平ラインの表示動作が行われる。この表示動作を行う際、駆動電極ドライバ１４としての駆動電極ドライバ１４Ａ及び１４Ｂは、駆動電極ＣＭに、表示用駆動信号ＶｃｏｍＤＣを供給して駆動する。

本実施の形態の表示装置１における駆動電極ＣＭは、液晶表示デバイスの駆動電極として動作し、かつ、タッチ検出デバイスの駆動電極として動作する。

図３及び図４に示すように、本実施の形態の表示装置は、アレイ基板２に設けられた複数の駆動電極ＣＭと、対向基板３に設けられた複数の検出電極ＴＤとを有する。複数の検出電極ＴＤは、平面視において、複数の駆動電極ＣＭの各々が延在する方向と交差する方向にそれぞれ延在する。

複数の検出電極ＴＤの各々は、タッチ検出部４０にそれぞれ接続されている。複数の駆動電極ＣＭの各々と複数の検出電極ＴＤの各々との平面視における交差部には、静電容量が発生する。複数の駆動電極ＣＭの各々と複数の検出電極ＴＤの各々との間の静電容量に基づいて、入力位置が検出される。

タッチ検出部４０がタッチ検出動作を行う際、駆動電極ドライバ１４により、スキャン方向（Ｙ軸方向）に沿って、例えば１個又は複数個の駆動電極ＣＭが順次選択される。そして、選択された１個又は複数個の駆動電極ＣＭに対して、検出用駆動信号ＶｃｏｍＡＣが供給されて入力され、検出電極ＴＤから、入力位置を検出するための検出信号Ｖｄｅｔが発生して出力される。１個の駆動範囲に含まれる１個又は複数個の駆動電極ＣＭは、前述したタッチ検出の原理における駆動電極Ｅ１に対応し、検出電極ＴＤは、検出電極Ｅ２に対応している。

平面視において、互いに交差した複数の駆動電極ＣＭと複数の検出電極ＴＤは、マトリクス状に配列された静電容量式タッチセンサを形成する。よって、タッチ検出面全体を走査することにより、指などが接触又は近接した位置を検出することが可能である。

図４に示すように、対向基板３は、基材３１と、カラーフィルタ３２と、を有する。カラーフィルタ３２は、基材３１の下面３１ａに形成されている。

カラーフィルタ３２として、例えばＲ（赤）、Ｇ（緑）及びＢ（青）の３色に着色されたカラーフィルタがＸ軸方向に配列される。これにより、図６に示すように、赤、緑及び青の３色の色領域３２Ｒ、３２Ｇ及び３２Ｂの各々にそれぞれ対応した複数の副画素Ｓｘが形成され、１組の色領域３２Ｒ、３２Ｇ及び３２Ｂの各々にそれぞれ対応した複数の副画素Ｓｘにより１個の画素Ｐｘが形成される。赤、緑及び青の各色の副画素Ｓｘは、赤、緑及び青の各色を表示する。

カラーフィルタ３２の色の組み合わせとして、赤、緑及び青以外の他の色を含む複数の色の組み合わせでもよい。また、１個の画素Ｐｘが、カラーフィルタ３２が設けられていない副画素Ｓｘ、すなわち白色を表示するＷ（白）の副画素Ｓｘを含んでもよい。あるいは、ＣＯＡ（Color filter On Array）技術により、カラーフィルタがアレイ基板２に設けられていてもよい。

なお、アレイ基板２よりも下方には、偏光板（図示は省略）が設けられていてもよく、対向基板３よりも上方には、偏光板（図示は省略）が設けられていてもよい。

＜電源配線及び切り替え部の構成＞
次に、実施の形態と比較例とを比較しながら、電源配線及び切り替え部の構成を説明する。図７及び図８は、比較例の表示装置における電源配線及び切り替え部の平面図である。図９及び図１０は、実施の形態の表示装置における電源配線及び切り替え部の平面図である。図１１及び図１２は、実施の形態の表示装置における切り替え部の平面図である。図１３は、切り替え部の抵抗と電源配線の抵抗との和の駆動電極の位置依存性を模式的に示すグラフである。

図８は、図７において、走査線ＧＬ、導電性配線ＷＲ、駆動電極ＣＭ、電極ＥＡ及びＥＢ、並びに、開口部ＯＡ、ＯＢ及びＯＣの図示を省略して見易くしたものである。図１０は、図９において、走査線ＧＬ、導電性配線ＷＲ、駆動電極ＣＭ、電極ＥＡ及びＥＢ、並びに、開口部ＯＡ、ＯＢ及びＯＣの図示を省略して見易くしたものである。図１１は、図９のうち切り替え部ＳＷ２の付近を拡大して示している。また、図１２は、図１０のうち切り替え部ＳＷ２付近を拡大して示している。なお、図１１における切り替え部ＳＷ２は、図７のうち切り替え部ＳＷ２付近を拡大して示した図における切り替え部ＳＷ２と同様である。また、図１２は、図８のうち切り替え部ＳＷ２の付近を拡大して示した図と同様である。

まず、比較例の表示装置のうち、実施の形態の表示装置と同様の部分について説明する。言い換えれば、実施の形態の表示装置のうち、比較例の表示装置と同様の部分について説明する。

図７〜図１０に示すように、比較例及び実施の形態のいずれにおいても、表示装置は、複数の切り替え部ＳＷと、複数の導電性配線ＷＲと、を有する。また、図１１及び図１２は、切り替え部ＳＷとしての切り替え部ＳＷ２を拡大して示している。

複数の切り替え部ＳＷは、例えば基材２１（図３参照）に形成されている。複数の切り替え部ＳＷの各々は、複数の駆動電極ＣＭの各々に対応して形成されている。複数の切り替え部ＳＷは、駆動電極ドライバ１４からの駆動信号に基づいて、電源配線ＰＳ２からの検出用駆動信号ＶｃｏｍＡＣ（図３参照）を、複数の駆動電極ＣＭの各々に切り替えて供給する回路である。駆動電極ドライバ１４は、例えばシフトレジスタ回路を有する。

なお、以下では説明を省略するが、複数の切り替え部ＳＷは、駆動電極ドライバ１４からの駆動信号に基づいて、表示用駆動信号ＶｃｏｍＤＣ（図３参照）を、複数の駆動電極ＣＭの各々に切り替えて供給する回路であってもよい。さらに、複数の切り替え部ＳＷは、駆動電極ドライバ１４からの駆動信号に基づいて、表示用駆動信号ＶｃｏｍＤＣと検出用駆動信号ＶｃｏｍＡＣとを、複数の駆動電極ＣＭの各々に、選択的に切り替えて供給する回路であってもよい。

切り替え部ＳＷと駆動電極ＣＭとの組において、複数の導電性配線ＷＲの各々は、切り替え部ＳＷと駆動電極ＣＭとの間に形成されている。そのため、切り替え部ＳＷは、額縁領域ＦＬＡ２で、電源配線ＰＳ２と導電性配線ＷＲとの間に配置されている。また、複数の導電性配線ＷＲの各々は、電源配線ＰＳ２から離れて形成されている。

複数の切り替え部ＳＷの各々は、電源配線ＰＳ２を、複数の導電性配線ＷＲの各々に切り替えて接続する。また、複数の導電性配線ＷＲの各々は、複数の駆動電極ＣＭの各々と電気的に接続されている。したがって、複数の切り替え部ＳＷの各々は、電源配線ＰＳ２を、複数の駆動電極ＣＭの各々に切り替えて接続する。そして、複数の切り替え部ＳＷにより、複数の駆動電極ＣＭの各々に検出用駆動信号ＶｃｏｍＡＣ（図３参照）が切り替えて供給される際に、入力位置が検出される。

なお、複数の切り替え部ＳＷにより、複数の駆動電極ＣＭの各々に表示用駆動信号ＶｃｏｍＤＣ（図３参照）が切り替えて供給される場合には、その際に、複数の副画素Ｓｘ（図６参照）で画像が表示される。

さらに、複数の切り替え部ＳＷが、駆動電極ドライバ１４からの駆動信号に基づいて、表示用駆動信号ＶｃｏｍＤＣと検出用駆動信号ＶｃｏｍＡＣとを、複数の駆動電極ＣＭの各々に、選択的に切り替えて供給する場合、共通電極としての駆動電極ＣＭは、表示用の駆動電極と、物体の近接又は接触を検出する検出電極と、を兼ねる。

複数の切り替え部ＳＷは、平面視において、Ｙ軸方向に配列されている。複数の切り替え部ＳＷの各々は、複数の駆動電極ＣＭの各々と１対１に対応して設けられている。複数の切り替え部ＳＷの各々は、切り替え素子としてのトランジスタＴｔを複数個含む。好適には、複数のトランジスタＴｔの各々は、ｎチャネル型の電界効果トランジスタであってもよく、ｐチャネル型の電界効果トランジスタであってもよい。また、複数のトランジスタＴｔは、薄膜トランジスタであってもよい。

切り替え部ＳＷと駆動電極ＣＭとの組において、複数のトランジスタＴｔは、電源配線ＰＳ２と、駆動電極ＣＭとの間に、互いに並列に接続されている。

複数の切り替え部ＳＷを、切り替え部ＳＷ１、ＳＷ２及びＳＷ３とし、複数の駆動電極ＣＭを、駆動電極ＣＭ１、ＣＭ２及びＣＭ３とする。このとき、切り替え部ＳＷ１は、電源配線ＰＳ２と駆動電極（第１共通電極）ＣＭ１との間に設けられ、切り替え部ＳＷ２は、電源配線ＰＳ２と駆動電極（第２共通電極）ＣＭ２との間に設けられ、切り替え部ＳＷ３は、電源配線ＰＳ２と駆動電極（第３共通電極）ＣＭ３との間に設けられている。そして、駆動電極ＣＭ１は、物体の近接又は接触を検出する第１検出電極を兼ね、駆動電極ＣＭ２は、物体の近接又は接触を検出する第２検出電極を兼ね、駆動電極ＣＭ３は、物体の近接又は接触を検出する第３検出電極を兼ねる。

切り替え部ＳＷ１は、トランジスタＴｔとしてのトランジスタ（第１トランジスタ）Ｔｔ１を複数個含む。複数のトランジスタＴｔ１は、電源配線ＰＳ２と駆動電極ＣＭ１との間に互いに並列に接続されている。切り替え部ＳＷ２は、トランジスタＴｔとしてのトランジスタ（第２トランジスタ）Ｔｔ２を複数個含む。複数のトランジスタＴｔ２は、電源配線ＰＳ２と駆動電極ＣＭ２との間に互いに並列に接続されている。切り替え部ＳＷ３は、トランジスタＴｔとしてのトランジスタ（第３トランジスタ）Ｔｔ３を複数個含む。複数のトランジスタＴｔ３は、電源配線ＰＳ２と駆動電極ＣＭ３との間に互いに並列に接続されている。

なお、複数のトランジスタＴｔの各々の詳細な構造については、後述する。

図７〜図１０に示すように、電源配線ＰＳ２のうち、複数のトランジスタＴｔ２と駆動信号生成回路ＶＴとの間の部分ＰＴ２の長さＬＰ２は、電源配線ＰＳ２のうち、複数のトランジスタＴｔ１と駆動信号生成回路ＶＴとの間の部分ＰＴ１の長さＬＰ１よりも長い。また、電源配線ＰＳ２のうち、複数のトランジスタＴｔ３と駆動信号生成回路ＶＴとの間の部分ＰＴ３の長さＬＰ３は、電源配線ＰＳ２のうち、複数のトランジスタＴｔ２と駆動信号生成回路ＶＴとの間の部分ＰＴ２の長さＬＰ２よりも長い。

次に、比較例の表示装置のうち、実施の形態の表示装置と異なる部分、及び、比較例の表示装置における問題点について説明する。

図７及び図８に示すように、比較例の表示装置では、切り替え部ＳＷ２に含まれる複数のトランジスタＴｔ２の個数は、切り替え部ＳＷ１に含まれる複数のトランジスタＴｔ１の個数と等しい。また、切り替え部ＳＷ３に含まれる複数のトランジスタＴｔ３の個数は、切り替え部ＳＷ２に含まれる複数のトランジスタＴｔ２の個数と等しい。図７及び図８では、切り替え部ＳＷ１、ＳＷ２及びＳＷ３のいずれにも６個のトランジスタＴｔが含まれる例を示している。なお、本願発明におけるトランジスタの個数は、チャネルの個数を基準としている。

すなわち、切り替え部ＳＷ２において複数のトランジスタＴｔ２に含まれるチャネルＣＨ２のチャネル幅Ｗｔ２の総和は、切り替え部ＳＷ１において複数のトランジスタＴｔ１に含まれるチャネルＣＨ１のチャネル幅Ｗｔ１の総和と等しい。また、切り替え部ＳＷ３において複数のトランジスタＴｔ３に含まれるチャネルＣＨ３のチャネル幅Ｗｔ３の総和は、切り替え部ＳＷ２において複数のトランジスタＴｔ２に含まれるチャネルＣＨ２のチャネル幅Ｗｔ２の総和と等しい。なお、チャネルＣＨは、半導体層ＳＣ（後述する図１４参照）のうち、ゲート電極ＧＥと対向する部分である。

電源配線ＰＳ２の延在方向すなわちＹ軸方向に交差する方向が、電源配線ＰＳ２の幅方向すなわちＸ軸方向である。このような場合、比較例の表示装置においては、電源配線ＰＳ２のうち、Ｘ軸方向において、複数のトランジスタＴｔ２が形成された領域ＲＧ２と対向する部分ＰＯ２（図８参照）の面積ＳＰ２は、電源配線ＰＳ２のうち、Ｘ軸方向において、複数のトランジスタＴｔ１が形成された領域ＲＧ１と対向する部分ＰＯ１（図８参照）の面積ＳＰ１と等しい。また、電源配線ＰＳ２のうち、Ｘ軸方向において、複数のトランジスタＴｔ３が形成された領域ＲＧ３と対向する部分ＰＯ３（図８参照）の面積ＳＰ３は、部分ＰＯ２（図８参照）の面積ＳＰ２と等しい。なお、図８において、部分ＰＯ１、ＰＯ２及びＰＯ３の各々にハッチングを付して示している。

ここで、駆動電極ＣＭに例えば矩形形状を有する信号が入力される際の時定数τは、以下に記載の２つの抵抗Ｒ１とＲ２の和に比例する。抵抗Ｒ１とは、複数の駆動電極ＣＭの各々と、電源配線ＰＳ２と、の間に接続された切り替え部ＳＷのオン状態における抵抗である。一方で抵抗Ｒ２とは、電源配線ＰＳ２のうち、その切り替え部ＳＷと駆動信号生成回路ＶＴとの間の部分ＰＴの抵抗である。

比較例の表示装置では、抵抗Ｒ１は、複数の駆動電極ＣＭの間で等しい。一方、抵抗Ｒ２は、駆動信号生成回路ＶＴから遠い駆動電極ＣＭほど大きい。そのため、図１３に示すように、比較例の表示装置では、抵抗Ｒ１と抵抗Ｒ２との和は、駆動信号生成回路ＶＴから遠い駆動電極ＣＭほど大きく、駆動信号生成回路ＶＴに近い駆動電極ＣＭほど小さい。そして、駆動電極ＣＭに例えば矩形形状を有する信号が入力される際の時定数τは、抵抗Ｒ１と抵抗Ｒ２との和に比例するため、駆動信号生成回路ＶＴから遠い駆動電極ＣＭほど大きく、駆動信号生成回路ＶＴに近い駆動電極ＣＭほど小さい。

複数の駆動電極ＣＭのうち最も大きい時定数τを有する駆動電極ＣＭがタッチ検出特性に及ぼす影響が、最も大きくなる。そのため、比較例の表示装置では、駆動信号生成回路ＶＴに近い駆動電極ＣＭがタッチ検出特性に及ぼす影響は小さいが、駆動信号生成回路ＶＴから遠い駆動電極ＣＭがタッチ検出特性に及ぼす影響は大きい。すなわち、比較例の表示装置では、駆動信号生成回路ＶＴから遠い駆動電極ＣＭについて、抵抗Ｒ１と抵抗Ｒ２との和が大きいことにより、表示装置のタッチ検出特性が低下するおそれがある。

なお、複数の駆動電極ＣＭの各々が表示用の共通電極として用いられる場合には、駆動信号生成回路ＶＴから遠い駆動電極ＣＭについて、抵抗Ｒ１と抵抗Ｒ２との和が大きいことにより、表示装置の表示特性が低下するおそれがある。

本実施の形態の表示装置における技術的思想は、このような比較例の表示装置の問題点を解決するためのものであり、制御回路としての駆動信号生成回路ＶＴから遠い駆動電極ＣＭに信号が入力される際の時定数τを低減するためのものである。次に、本実施の形態の表示装置における電源配線及び切り替え部の構成について説明する。実施の形態の表示装置のうち、比較例の表示装置と同様の部分については、既に説明したため、以下では、実施の形態の表示装置のうち、比較例の表示装置と異なる部分を中心として説明する。

図９及び図１０に示すように、複数のトランジスタＴｔ１の各々は、第１ゲート電極としてのゲート電極ＧＥ１と、第１Ａ電極としての電極ＥＡ１と、第１Ｂ電極としての電極ＥＢ１と、第１チャネルとしてのチャネルＣＨ１と、ソース領域又はドレイン領域としての領域ＳＡ１及びＳＢ１と、を有する。電極ＥＡ１及びＥＢ１は、ゲート電極ＧＥ１を挟んで両側に形成されている。チャネルＣＨ１は、半導体層ＳＣ１のうち、ゲート電極ＧＥ１と対向する部分であり、領域ＳＡ１及びＳＢ１は、半導体層ＳＣ１のうち、ゲート電極ＧＥ１を挟んで両側に形成された部分である。電極ＥＡ１は、領域ＳＡ１と電気的に接続され、電極ＥＢ１は、領域ＳＢ１と電気的に接続されている。なお、隣り合う２つのトランジスタＴｔ１は、電極ＥＡ１又は電極ＥＢ１を共有してもよい。

図９〜図１２に示すように、複数のトランジスタＴｔ２の各々は、第２ゲート電極としてのゲート電極ＧＥ２と、第２Ａ電極としての電極ＥＡ２と、第２Ｂ電極としての電極ＥＢ２と、第２チャネルとしてのチャネルＣＨ２と、ソース領域又はドレイン領域としての領域ＳＡ２及びＳＢ２と、を有する。電極ＥＡ２及びＥＢ２は、ゲート電極ＧＥ２を挟んで両側に形成されている。チャネルＣＨ２は、半導体層ＳＣ２のうち、ゲート電極ＧＥ２と対向する部分であり、領域ＳＡ２及びＳＢ２は、半導体層ＳＣ２のうち、ゲート電極ＧＥ２を挟んで両側に形成された部分である。電極ＥＡ２は、領域ＳＡ２と電気的に接続され、電極ＥＢ２は、領域ＳＢ２と電気的に接続されている。なお、隣り合う２つのトランジスタＴｔ２は、電極ＥＡ２又は電極ＥＢ２を共有してもよい。

図９及び図１０に示すように、複数のトランジスタＴｔ３の各々は、第３ゲート電極としてのゲート電極ＧＥ３と、第３Ａ電極としての電極ＥＡ３と、第３Ｂ電極としての電極ＥＢ３と、第３チャネルとしてのチャネルＣＨ３と、ソース領域又はドレイン領域としての領域ＳＡ３及びＳＢ３と、を有する。電極ＥＡ３及びＥＢ３は、ゲート電極ＧＥ３を挟んで両側に形成されている。チャネルＣＨ３は、半導体層ＳＣ３のうち、ゲート電極ＧＥ３と対向する部分であり、領域ＳＡ３及びＳＢ３は、半導体層ＳＣ３のうち、ゲート電極ＧＥ３を挟んで両側に形成された部分である。電極ＥＡ３は、領域ＳＡ３と電気的に接続され、電極ＥＢ３は、領域ＳＢ３と電気的に接続されている。なお、隣り合う２つのトランジスタＴｔ３は、電極ＥＡ３又は電極ＥＢ３を共有してもよい。

複数のトランジスタＴｔ１の各々において、電極ＥＡ１は導電性配線（第１導電性配線）ＷＲ１に接続され、電極ＥＢ１は電源配線ＰＳ２に接続されている。複数のトランジスタＴｔ１は、電源配線ＰＳ２と導電性配線ＷＲ１との間に形成されている。複数のトランジスタＴｔ２の各々において、電極ＥＡ２は導電性配線（第２導電性配線）ＷＲ２に接続され、電極ＥＢ２は電源配線ＰＳ２に接続されている。複数のトランジスタＴｔ２は、電源配線ＰＳ２と導電性配線ＷＲ２との間に形成されている。複数のトランジスタＴｔ３の各々において、電極ＥＡ３は導電性配線（第３導電性配線）ＷＲ３に接続され、電極ＥＢ３は電源配線ＰＳ２に接続されている。複数のトランジスタＴｔ３は、電源配線ＰＳ２と導電性配線ＷＲ３との間に形成されている。

なお、導電性配線ＷＲ１は、駆動電極ＣＭ１に電気的に接続され、導電性配線ＷＲ２は、駆動電極ＣＭ２に電気的に接続され、導電性配線ＷＲ３は、駆動電極ＣＭ３に電気的に接続されている。

ここで、トランジスタＴｔ周辺の断面構造を説明する。図１４は、実施の形態の表示装置における電源配線及び切り替え部の断面図である。図１４は、図９及び図１１のＡ−Ａ線に沿った断面を示す。

図１４に示すように、基材２１上にゲート電極ＧＥとしてのゲート電極ＧＥ２が形成されている。ゲート電極ＧＥは、例えばクロム（Ｃｒ）又はモリブデン（Ｍｏ）等の金属又はそれらの合金からなる。すなわち、好適には、ゲート電極ＧＥは、金属膜又は合金膜などの遮光性を有する導電膜からなる。

基材２１上には、ゲート電極ＧＥを覆うように、ゲート絶縁膜としての絶縁膜ＩＦ１が形成されている。絶縁膜ＩＦ１は、例えば窒化シリコン又は酸化シリコン等からなる透明な絶縁膜である。

絶縁膜ＩＦ１上には、半導体層ＳＣとしての半導体層ＳＣ２が形成されている。前述したように、半導体層ＳＣのうち、ゲート電極ＧＥと対向する部分が、チャネルＣＨであり、半導体層ＳＣのうち、ゲート電極ＧＥを挟んで両側に形成された部分が、領域ＳＡ及びＳＢである。半導体層ＳＣは、例えば非晶質シリコン又は多結晶シリコン等からなる。

なお、図１４に示す例では、トランジスタＴｔは、ゲート電極ＧＥが半導体層ＳＣの下方に配置されたボトムゲート構造を有する。しかし、トランジスタＴｔは、ゲート電極ＧＥが半導体層ＳＣの上方に配置されたトップゲート構造を有してもよい。

絶縁膜ＩＦ１上には、半導体層ＳＣを覆うように絶縁膜ＩＦ２が形成されている。絶縁膜ＩＦ２は、例えば窒化シリコン又は酸化シリコン等からなる透明な絶縁膜である。

絶縁膜ＩＦ２には、絶縁膜ＩＦ２を貫通して領域ＳＡに達する開口部ＯＡが形成され、絶縁膜ＩＦ２を貫通して領域ＳＢに達する開口部ＯＢが形成されている。開口部ＯＡの底部に露出した領域ＳＡ上、開口部ＯＡの側面、及び、開口部ＯＡの外部の絶縁膜ＩＦ２上には、電極ＥＡとしての電極ＥＡ２が形成され、開口部ＯＢの底部に露出した領域ＳＢ上、開口部ＯＢの側面、及び、開口部ＯＢの外部の絶縁膜ＩＦ２上には、電極ＥＢとしての電極ＥＢ２が形成されている。電極ＥＡ及びＥＢの各々は、例えばアルミニウム（Ａｌ）をモリブデン（Ｍｏ）等で挟んだ多層構造の金属膜からなる。すなわち、好適には、電極ＥＡ及びＥＢの各々は、金属膜などの遮光性を有する導電膜からなる。

絶縁膜ＩＦ２上には、電源配線ＰＳ２が形成されている。電源配線ＰＳ２は、電極ＥＢと同層に形成され、電極ＥＢと同一の材料からなる。そして、電極ＥＢは、電源配線ＰＳ２と接続されている。

絶縁膜ＩＦ２上には、電極ＥＡ及びＥＢを覆うように、層間樹脂膜ＩＬが形成されている。層間樹脂膜ＩＬは、例えばアクリル系の感光性樹脂からなる。

層間樹脂膜ＩＬには、層間樹脂膜ＩＬを貫通して電極ＥＡに達する開口部ＯＣが形成されている。開口部ＯＣの底部に露出した電極ＥＡ上、開口部ＯＣの側面、及び、開口部ＯＣの外部の層間樹脂膜ＩＬ上には、導電性配線ＷＲとしての導電性配線ＷＲ２が形成されている。導電性配線ＷＲは、例えばＩＴＯ（Indium Tin Oxide）又はＩＺＯ（Indium Zinc Oxide）等の透明導電性材料からなる。

層間樹脂膜ＩＬ上には、導電性配線ＷＲを覆うように絶縁膜ＩＦが形成されている。絶縁膜ＩＦは、例えば窒化シリコン又は酸化シリコン等からなる透明な絶縁膜である。

図９〜図１２に示すように、本実施の形態の表示装置では、切り替え部ＳＷ２に含まれる複数のトランジスタＴｔ２の個数は、切り替え部ＳＷ１に含まれる複数のトランジスタＴｔ１の個数よりも多い。また、切り替え部ＳＷ３に含まれる複数のトランジスタＴｔ３の個数は、切り替え部ＳＷ２に含まれる複数のトランジスタＴｔ２の個数よりも多い。図９〜図１２では、切り替え部ＳＷ１には２個のトランジスタＴｔ１が含まれ、切り替え部ＳＷ２には６個のトランジスタＴｔ３が含まれ、切り替え部ＳＷ３には１０個のトランジスタＴｔ３が含まれる例を示している。

すなわち、切り替え部ＳＷ２において複数のトランジスタＴｔ２に含まれるチャネルＣＨ２のチャネル幅Ｗｔ２の総和は、切り替え部ＳＷ１において複数のトランジスタＴｔ１に含まれるチャネルＣＨ１のチャネル幅Ｗｔ１の総和よりも大きい。また、切り替え部ＳＷ３において複数のトランジスタＴｔ３に含まれるチャネルＣＨ３のチャネル幅Ｗｔ３の総和は、切り替え部ＳＷ２において複数のトランジスタＴｔ２に含まれるチャネルＣＨ２のチャネル幅Ｗｔ２の総和よりも大きい。

前述したように、駆動電極ＣＭに信号が入力される際の時定数τは、以下に記載の２つの抵抗Ｒ１とＲ２の和に比例する。抵抗Ｒ１とは、複数の駆動電極ＣＭの各々と、電源配線ＰＳ２と、の間に接続された切り替え部ＳＷのオン状態における抵抗である。一方で抵抗Ｒ２とは、電源配線ＰＳ２のうち、その切り替え部ＳＷと駆動信号生成回路ＶＴとの間の部分ＰＴの抵抗である。

本実施の形態の表示装置では、抵抗Ｒ１は、駆動信号生成回路ＶＴから遠い駆動電極ＣＭほど小さくなる。一方、抵抗Ｒ２は、駆動信号生成回路ＶＴから遠い駆動電極ＣＭほど大きい。そのため、図１３に示すように、本実施の形態の表示装置では、抵抗Ｒ１と抵抗Ｒ２との和は、駆動信号生成回路ＶＴからの距離に関わらず、いずれの駆動電極ＣＭでもほぼ等しい。そして、本実施の形態の表示装置では、駆動信号生成回路ＶＴに近い駆動電極ＣＭについては、抵抗Ｒ１と抵抗Ｒ２との和は、比較例の表示装置に比べて大きいが、駆動信号生成回路ＶＴから遠い駆動電極ＣＭについては、抵抗Ｒ１と抵抗Ｒ２との和は、比較例の表示装置に比べて小さい。

前述したように、複数の駆動電極ＣＭのうち最も大きい時定数τを有する駆動電極ＣＭがタッチ検出特性に及ぼす影響が、最も大きくなる。そのため、本実施の形態の表示装置では、駆動信号生成回路ＶＴに近い駆動電極ＣＭがタッチ検出特性に及ぼす影響は比較例の表示装置に比べて大きいが、駆動信号生成回路ＶＴから遠い駆動電極ＣＭがタッチ検出特性に及ぼす影響は比較例の表示装置に比べて小さい。すなわち、本実施の形態の表示装置では、比較例の表示装置に比べ、駆動信号生成回路ＶＴから遠い駆動電極ＣＭについて、抵抗Ｒ１と抵抗Ｒ２との和を小さくすることができ、表示装置のタッチ検出特性を向上させることができる。

なお、複数の駆動電極ＣＭの各々が表示用の共通電極として用いられる場合には、駆動信号生成回路ＶＴから遠い駆動電極ＣＭについて、抵抗Ｒ１と抵抗Ｒ２との和を小さくすることができ、表示装置の表示特性を向上させることができる。

ただし、駆動電極ＣＭの各々がタッチ検出用の駆動電極として用いられる場合には、駆動電極ＣＭと検出電極ＴＤとの間に充電される電荷量を測定することになるため、駆動電極ＣＭと検出電極ＴＤとに一定期間に電荷が全て到達しないと、位置検出に誤りが発生しやすくなる。そのため、複数の駆動電極ＣＭの各々がタッチ検出用の駆動電極として用いられる場合、例えば複数の駆動電極ＣＭの各々が表示用の共通電極として用いられる場合に比べ、駆動電極ＣＭに入力される信号の波形が急峻に変化することが必要であり、時定数τが短いことが必要である。

好適には、本実施の形態の表示装置においては、電源配線ＰＳ２のうち、Ｘ軸方向において、複数のトランジスタＴｔ２が形成された領域ＲＧ２と対向する部分ＰＯ２（図１０参照）の面積ＳＰ２は、電源配線ＰＳ２のうち、Ｘ軸方向において、複数のトランジスタＴｔ１が形成された領域ＲＧ１と対向する部分ＰＯ１（図１０参照）の面積ＳＰ１よりも小さい。また、電源配線ＰＳ２のうち、Ｘ軸方向において、複数のトランジスタＴｔ３が形成された領域ＲＧ３と対向する部分ＰＯ３（図１０参照）の面積ＳＰ３は、部分ＰＯ２（図１０参照）の面積ＳＰ２よりも小さい。なお、図１０において、部分ＰＯ１、ＰＯ２及びＰＯ３の各々にハッチングを付して示している。

これにより、駆動信号生成回路ＶＴから遠い駆動電極ＣＭについて、電源配線ＰＳ２のうち、複数のトランジスタＴｔが形成された領域ＲＧと対向する部分ＰＯのＸ軸方向の幅を狭くすることができる。そのため、電源配線ＰＳ２及び複数の切り替え部ＳＷが形成される領域のＸ軸方向の幅を狭くすることができ、額縁領域ＦＬＡの幅を狭くすることができる。

すなわち、駆動信号生成回路ＶＴから遠い駆動電極ＣＭほど、電源配線ＰＳ２のＸ軸方向の幅を減少させ、複数のトランジスタＴｔを含む切り替え部ＳＷが形成された領域ＲＧの面積を増加させる。これにより、額縁領域ＦＬＡの面積を増加させることなく、駆動信号生成回路ＶＴから遠い駆動電極ＣＭに信号が入力される際の時定数τを減少させることができる。

なお、部分ＰＯのＸ軸方向の幅を、駆動信号生成回路ＶＴから遠い駆動電極ＣＭほど狭くした場合、抵抗Ｒ２が、駆動信号生成回路ＶＴから遠い駆動電極ＣＭほど大きくなる傾向がより顕著になる。しかし、抵抗Ｒ２は、抵抗Ｒ１よりも小さいため、抵抗Ｒ１と抵抗Ｒ２との和に対する抵抗Ｒ２の増加の影響は、抵抗Ｒ１と抵抗Ｒ２との和に対する抵抗Ｒ１の減少の影響に比べて小さい。したがって、抵抗Ｒ１と抵抗Ｒ２との和を、駆動信号生成回路ＶＴからの距離に関わらず、いずれの駆動電極ＣＭでもほぼ等しくすることができる。

複数のトランジスタＴｔ１は、Ｘ軸方向及びＹ軸方向に配列されてもよく、複数のトランジスタＴｔ２は、Ｘ軸方向及びＹ軸方向に配列されてもよく、複数のトランジスタＴｔ３は、Ｘ軸方向及びＹ軸方向に配列されてもよい。このような場合、互いに並列に接続された複数のトランジスタＴｔを配置する際の自由度を向上させることができ、額縁領域ＦＬＡの幅を狭くすることができる。

なお、図９及び図１０に示す例では、２個のトランジスタＴｔ１、６個のトランジスタＴｔ２、及び、１０個のトランジスタＴｔ３が設けられた例を示すが、６個のトランジスタＴｔ１、１０個のトランジスタＴｔ２、及び、１４個のトランジスタＴｔ３が設けられてもよい。このような場合に、上記したように、６個すなわち複数のトランジスタＴｔ１が、Ｘ軸方向及びＹ軸方向に配列されることになる。

あるいは、複数の切り替え部ＳＷの各々は、トランジスタ群ＴＧを複数個有していてもよい。そして、切り替え部ＳＷと駆動電極ＣＭとの組において、トランジスタ群ＴＧは、電源配線ＰＳ２と導電性配線ＷＲとの間に形成され、かつ、互いに並列接続されていてもよい。

このとき、切り替え部ＳＷ１は、トランジスタ群ＴＧとしてのトランジスタ群（第１トランジスタ群）ＴＧ１を複数個含む。複数のトランジスタ群ＴＧ１の各々は、Ｘ軸方向に配列された複数のトランジスタＴｔ１を有する。そして、これらの複数のトランジスタ群ＴＧ１は、Ｙ軸方向に配列されている。トランジスタ群ＴＧ１内の複数のトランジスタＴｔ１は、電源配線ＰＳ２と導電性配線ＷＲ１との間に形成され、かつ、互いに並列に接続されている。

切り替え部ＳＷ２は、トランジスタ群ＴＧとしてのトランジスタ群（第２トランジスタ群）ＴＧ２を複数個含む。複数のトランジスタ群ＴＧ２の各々は、Ｘ軸方向に配列された複数のトランジスタＴｔ２を有する。そして、これらの複数のトランジスタ群ＴＧ２は、Ｙ軸方向に配列されている。トランジスタ群ＴＧ２内の複数のトランジスタＴｔ２は、電源配線ＰＳ２と導電性配線ＷＲ２との間に形成され、かつ、互いに並列に接続されている。

切り替え部ＳＷ３は、トランジスタ群ＴＧとしてのトランジスタ群ＴＧ３を複数個含む。複数のトランジスタ群ＴＧ３の各々は、Ｘ軸方向に配列された複数のトランジスタＴｔ３を有する。そして、これらの複数のトランジスタ群ＴＧ３は、Ｙ軸方向に配列されている。トランジスタ群ＴＧ３内の複数のトランジスタＴｔ３は、電源配線ＰＳ２と導電性配線ＷＲ３との間に形成され、かつ、互いに並列に接続されている。

なお、図９及び図１０に示すように、隣り合う２つのトランジスタ群ＴＧ１の各々にそれぞれ含まれる２つのゲート電極ＧＥ１は、電極ＥＣとしての電極ＥＣ１を介して電気的に接続されている。電極ＥＣ１は、例えば絶縁膜ＩＦ２及びＩＦ１（図１４参照）を貫通してゲート電極ＧＥ１に達する開口部ＯＤ（図１１及び図１２参照）を介してゲート電極ＧＥ１と電気的に接続されている。

また、図９〜図１２に示すように、隣り合う２つのトランジスタ群ＴＧ２の各々にそれぞれ含まれる２つのゲート電極ＧＥ２は、電極ＥＣとしての電極ＥＣ２を介して電気的に接続されている。電極ＥＣ２は、例えば絶縁膜ＩＦ２及びＩＦ１（図１４参照）を貫通してゲート電極ＧＥ２に達する開口部ＯＤ（図１１及び図１２参照）を介してゲート電極ＧＥ２と電気的に接続されている。

また、図９及び図１０に示すように、隣り合う２つのトランジスタ群ＴＧ３の各々にそれぞれ含まれる２つのゲート電極ＧＥ３は、電極ＥＣとしての電極ＥＣ３を介して電気的に接続されている。電極ＥＣ３は、例えば絶縁膜ＩＦ２及びＩＦ１（図１４参照）を貫通してゲート電極ＧＥ３に達する開口部ＯＤ（図１１及び図１２参照）を介してゲート電極ＧＥ３と電気的に接続されている。

電源配線ＰＳ２のうち、複数トランジスタ群ＴＧ２と駆動信号生成回路ＶＴとの間の部分ＰＴ２の長さＬＰ２は、電源配線ＰＳ２のうち、複数トランジスタ群ＴＧ１と駆動信号生成回路ＶＴとの間の部分ＰＴ１の長さＬＰ１よりも長い。また、電源配線ＰＳ２のうち、複数トランジスタ群ＴＧ３と駆動信号生成回路ＶＴとの間の部分ＰＴ３の長さＬＰ３は、電源配線ＰＳ２のうち、複数トランジスタ群ＴＧ２と駆動信号生成回路ＶＴとの間の部分ＰＴ２の長さＬＰ２よりも長い。

なお、前述したように、６個のトランジスタＴｔ１、１０個のトランジスタＴｔ２、及び、１４個のトランジスタＴｔ３が設けられた場合に、それぞれ３個のトランジスタＴｔ１からなる２個のトランジスタ群ＴＧ１が、Ｙ軸方向に配列されることになる。

また、前述したように、複数の切り替え部ＳＷが、駆動電極ドライバ１４からの駆動信号に基づいて、表示用駆動信号ＶｃｏｍＤＣ（図３参照）を、複数の駆動電極ＣＭの各々に切り替えて供給する場合、駆動電極ＣＭは、タッチ検出用の駆動電極でなくてもよい。このとき、表示装置は、タッチ検出機能を有していなくてもよい。

本実施の形態では、駆動信号生成回路ＶＴから遠い駆動電極ＣＭについて、互いに並列に接続されるトランジスタＴｔの個数を増加させることにより、チャネル幅の総和を増加させた。しかし、駆動信号生成回路ＶＴから遠い駆動電極ＣＭについて、互いに並列に接続されるトランジスタＴｔの個数は等しくし、１個のトランジスタＴｔのチャネル幅を増加させることにより、チャネル幅の総和を増加させてもよい。

また、本実施の形態では、各トランジスタＴｔ内で、ゲート電極ＧＥは、Ｙ軸方向に延在していた。しかし、ゲート電極ＧＥは、Ｘ軸方向に延在してもよい。

あるいは、導電性配線ＷＲが、駆動電極ＣＭに代え、走査線ＧＬに接続された導電性配線であってもよい。このとき、切り替え部ＳＷが、各走査線ＧＬを駆動する周辺回路内のバッファトランジスタであってもよく、電源配線ＰＳ２が、各走査線ＧＬに信号を供給する電源配線であってもよい。

＜実施の形態の表示装置の変形例＞
次に、本実施の形態の変形例について説明する。図１５及び図１６は、実施の形態の表示装置の変形例における電源配線及び切り替え部の構成を模式的に示す図である。図１５は、駆動電極ＣＭが３個設けられている例を示し、図１６は、駆動電極ＣＭが１行目（ＬＮ＝１）から６２行目（ＬＮ＝６２）まで６２個設けられている例を示す。なお、図１５では、トランジスタＴｔの内部の詳細な構造の図示を省略している。また、図１６では、駆動電極ＣＭと切り替え部ＳＷとの組において、切り替え部ＳＷが形成された領域ＲＧのＸ軸方向の幅ＷＳと、電源配線ＰＳ２のうち、Ｘ軸方向において、領域ＲＧと対向する部分ＰＯのＸ軸方向の幅ＷＰと、の駆動電極ＣＭの位置依存性を模式的に示す。

図１５に示すように、本変形例の表示装置は、切り替え部ＳＷ１と切り替え部ＳＷ２との間に、切り替え部ＳＷ４を有する。切り替え部ＳＷ４は、トランジスタ群ＴＧとしてのトランジスタ群（第３トランジスタ群）ＴＧ４を複数個有し、かつ、トランジスタ群ＴＧとしてのトランジスタ群（第４トランジスタ群）ＴＧ５を複数個有する。複数のトランジスタ群ＴＧ４及び複数のトランジスタ群ＴＧ５は、Ｙ軸方向に配列され、電源配線ＰＳ２と導電性配線ＷＲとの間に形成され、かつ、互いに並列に接続されている。

複数のトランジスタ群ＴＧ１の各々は、Ｘ軸方向に配列された２以上のＮ１個（第１個数）のトランジスタＴｔ１を有する。複数のトランジスタ群ＴＧ２の各々は、Ｘ軸方向に配列された、Ｎ１個よりも多いＮ２個（第２個数）のトランジスタＴｔ２を有する。複数のトランジスタ群ＴＧ４の各々は、Ｘ軸方向に配列された、Ｎ１個のトランジスタ（第４トランジスタ）Ｔｔ２を有する。複数のトランジスタ群ＴＧ５の各々は、Ｘ軸方向に配列された、Ｎ２個のトランジスタ（第４トランジスタ）Ｔｔ２を有する。

トランジスタ群ＴＧ４に含まれるＮ１個のトランジスタＴｔ２の各々は、第４ゲート電極としてのゲート電極ＧＥ２（図１４参照）と、第４Ａ電極としての電極ＥＡ２（図１４参照）と、第４Ｂ電極としての電極ＥＢ２（図１４参照）と、第４チャネルとしてのチャネルＣＨ２（図１４参照）と、を有する。また、トランジスタ群ＴＧ５に含まれるＮ２個のトランジスタＴｔ２の各々は、第４ゲート電極としてのゲート電極ＧＥ２（図１４参照）と、第４Ａ電極としての電極ＥＡ２（図１４参照）と、第４Ｂ電極としての電極ＥＢ２（図１４参照）と、第４チャネルとしてのチャネルＣＨ２（図１４参照）と、を有する。電極ＥＡ２は、導電性配線ＷＲ２に接続され、電極ＥＢ２は、電源配線ＰＳ２に接続されている。また、図１５に示すように、トランジスタ群ＴＧ４及びＴＧ５の各々に接続された導電性配線ＷＲ２は、駆動電極ＣＭ４に接続されている。

電源配線ＰＳ２のうち、複数のトランジスタ群ＴＧ４及び複数のトランジスタ群ＴＧ５と駆動信号生成回路ＶＴとの間の部分ＰＴ４の長さＬＰ４は、電源配線ＰＳ２のうち、複数のトランジスタ群ＴＧ１と駆動信号生成回路ＶＴとの間の部分ＰＴ１の長さＬＰ１よりも長い。また、電源配線ＰＳ２のうち、複数のトランジスタ群ＴＧ４及び複数のトランジスタ群ＴＧ５と駆動信号生成回路ＶＴとの間の部分ＰＴ４の長さＬＰ４は、電源配線ＰＳ２のうち、複数のトランジスタ群ＴＧ２と駆動信号生成回路ＶＴとの間の部分ＰＴ２の長さＬＰ２よりも短い。

図１５に示す例では、切り替え部ＳＷ１で複数のトランジスタ群ＴＧ１の各々に含まれるトランジスタＴｔ１の個数（Ｎ１個）を３個とし、切り替え部ＳＷ２で複数のトランジスタ群ＴＧ２の各々に含まれるトランジスタＴｔ２の個数（Ｎ２個）を５個とする。こののとき、切り替え部ＳＷ４で複数のトランジスタ群ＴＧ４及び複数のトランジスタ群ＴＧ５の各々に含まれるトランジスタＴｔ２の平均個数を４個とすることができる。そのため、各トランジスタ群ＴＧ（図１５参照）に含まれるトランジスタＴｔ（図１５参照）の個数を細かく変化させずに、図１６に示すように、切り替え部ＳＷが形成された領域ＲＧのＸ軸方向の幅ＷＳを細かく変化させることができる。すなわち、図１６に示すように、切り替え部ＳＷが形成された領域ＲＧのＸ軸方向の幅ＷＳと、電源配線ＰＳ２のうち、Ｘ軸方向において、領域ＲＧと対向する部分ＰＯのＸ軸方向の幅ＷＰとを、１行目の駆動電極ＣＭから６２行目の駆動電極ＣＭまで滑らかに変化させることができる。

言い換えれば、切り替え部ＳＷが形成された領域ＲＧのＸ軸方向の幅ＷＳを細かく変化させる場合でも、各トランジスタ群ＴＧに含まれるトランジスタＴｔの個数を細かく変化させる必要がないので、マスク設計を容易にすることができ、表示装置の製造コストを低減することができる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

また、前記実施の形態においては、開示例として液晶表示装置の場合を例示したが、その他の適用例として、有機ＥＬ表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能であることはいうまでもない。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本発明は、トランジスタ基板及び表示装置に適用して有効である。

１ 表示装置
２ アレイ基板
３ 対向基板
６ 液晶層
１２、１２Ａ、１２Ｂ ゲートドライバ
１３ ソースドライバ
１４、１４Ａ、１４Ｂ 駆動電極ドライバ
１９ ＣＯＧ
２１ 基材
２１ａ 上面
２２ 画素電極
３１ 基材
３１ａ 下面
３２ カラーフィルタ
３２Ｂ、３２Ｇ、３２Ｒ 色領域
４０ タッチ検出部
Ｃ１ 容量素子
Ｃ２ 静電容量
Ｃａｐ 容量
ＣＨ、ＣＨ１〜ＣＨ３ チャネル
ＣＭ、ＣＭ１〜ＣＭ４ 駆動電極
Ｄ 誘電体
ＤＥＴ 電圧検出器
ＤＰＡ 表示領域
Ｅ１ 駆動電極
Ｅ２ 検出電極
ＥＡ、ＥＡ１〜ＥＡ３、ＥＢ、ＥＢ１〜ＥＢ３、ＥＣ、ＥＣ１〜ＥＣ３ 電極
ＦＬＡ、ＦＬＡ１〜ＦＬＡ４ 額縁領域
ＧＥ、ＧＥ１〜ＧＥ３ ゲート電極
ＧＬ 走査線
Ｉ１ 電流
ＩＦ、ＩＦ１、ＩＦ２ 絶縁膜
ＩＬ 層間樹脂膜
ＬＰ１〜ＬＰ４ 長さ
ＯＡ、ＯＢ、ＯＣ、ＯＤ 開口部
ＰＯ、ＰＯ１〜ＰＯ３ 部分
ＰＳ１、ＰＳ２ 電源配線
ＰＴ、ＰＴ１〜ＰＴ４ 部分
Ｐｘ 画素
ＲＧ、ＲＧ１〜ＲＧ３、ＳＡ、ＳＡ１〜ＳＡ３、ＳＢ、ＳＢ１〜ＳＢ３ 領域
Ｓ 交流信号源
ＳＣ、ＳＣ１〜ＳＣ３ 半導体層
Ｓｇ 交流矩形波
ＳＬ 信号線
ＳＰ１〜ＳＰ３ 面積
ＳＷ、ＳＷ１〜ＳＷ４ 切り替え部
Ｓｘ 副画素
Ｔ フレキシブルプリント基板
ＴＤ 検出電極
ＴＧ、ＴＧ１〜ＴＧ５ トランジスタ群
Ｔｒ、Ｔｔ、Ｔｔ１〜Ｔｔ３ トランジスタ
ＶＣＫ 垂直クロックパルス
Ｖｄｅｔ 検出信号
Ｖｓｉｇ 画像信号
ＶＳＴ 垂直スタートパルス
ＶＴ 駆動信号生成回路
ＷＰ、ＷＳ 幅
ＷＲ、ＷＲ１〜ＷＲ３ 導電性配線
Ｗｔ１〜Ｗｔ３ チャネル幅

Claims (10)

1. 画素が形成された表示領域と、前記表示領域の外側に位置する周辺領域と、を備えたトランジスタ基板であって、
   前記周辺領域に形成された共通配線と、
   前記共通配線の一端に接続された制御回路と、
   前記共通配線から離れて形成された第１導電性配線及び第２導電性配線と、
   前記共通配線と前記第１導電性配線との間に形成された複数の第１トランジスタと、
   前記共通配線と前記第２導電性配線との間に形成された複数の第２トランジスタと、
   を備え、
   前記複数の第１トランジスタの各々は、
   第１ゲート電極と、
   前記第１ゲート電極を挟んで両側に形成された第１Ａ電極及び第１Ｂ電極と、
   前記第１ゲート電極と対向する第１チャネルと、
   を有し、
   前記複数の第２トランジスタの各々は、
   第２ゲート電極と、
   前記第２ゲート電極を挟んで両側に形成された第２Ａ電極及び第２Ｂ電極と、
   前記第２ゲート電極と対向する第２チャネルと、
   を有し、
   前記複数の第１トランジスタの各々において、前記第１Ａ電極は前記第１導電性配線に接続され、前記第１Ｂ電極は前記共通配線に接続され、
   前記複数の第２トランジスタの各々において、前記第２Ａ電極は前記第２導電性配線に接続され、前記第２Ｂ電極は前記共通配線に接続され、
   前記共通配線のうち、前記複数の第２トランジスタと前記制御回路との間の部分の長さは、前記共通配線のうち、前記複数の第１トランジスタと前記制御回路との間の部分の長さよりも長く、
   前記複数の第２トランジスタに含まれる前記第２チャネルのチャネル幅の総和は、前記複数の第１トランジスタに含まれる前記第１チャネルのチャネル幅の総和よりも広い、トランジスタ基板。
2. 請求項１に記載のトランジスタ基板において、
   前記共通配線の延在方向に交差する方向を幅方向とした場合に、
   前記共通配線のうち、前記幅方向において、前記複数の第２トランジスタが形成された領域と対向する部分の面積は、前記共通配線のうち、前記幅方向において、前記複数の第１トランジスタが形成された領域と対向する部分の面積よりも小さい、トランジスタ基板。
3. 請求項１又は２に記載のトランジスタ基板において、
   前記共通配線から離れて形成された第３導電性配線と、
   前記共通配線と前記第３導電性配線との間に形成された複数の第３トランジスタと、
   を備え、
   前記複数の第３トランジスタの各々は、
   第３ゲート電極と、
   前記第３ゲート電極を挟んで両側に形成された第３Ａ電極及び第３Ｂ電極と、
   前記第３ゲート電極と対向する第３チャネルと、
   を有し、
   前記複数の第３トランジスタの各々において、前記第３Ａ電極は前記第３導電性配線に接続され、前記第３Ｂ電極は前記共通配線に接続され、
   前記共通配線のうち、前記複数の第３トランジスタと前記制御回路との間の部分の長さは、前記共通配線のうち、前記複数の第２トランジスタと前記制御回路との間の部分の長さよりも長く、
   前記複数の第３トランジスタに含まれる前記第３チャネルのチャネル幅の総和は、前記複数の第２トランジスタに含まれる前記第２チャネルのチャネル幅の総和よりも広い、トランジスタ基板。
4. 請求項３に記載のトランジスタ基板において、
   前記共通配線の延在方向に交差する方向を幅方向とした場合に、
   前記共通配線のうち、前記幅方向において、前記複数の第２トランジスタが形成された領域と対向する部分の面積は、前記共通配線のうち、前記幅方向において、前記複数の第１トランジスタが形成された領域と対向する部分の面積よりも小さく、
   前記共通配線のうち、前記幅方向において、前記複数の第３トランジスタが形成された領域と対向する部分の面積は、前記共通配線のうち、前記幅方向において、前記複数の第２トランジスタが形成された領域と対向する部分の面積よりも小さい、トランジスタ基板。
5. 請求項１乃至４のいずれか一項に記載のトランジスタ基板において、
   前記共通配線の延在方向に交差する方向を幅方向とした場合に、
   前記複数の第２トランジスタは、前記延在方向及び前記幅方向に配列されている、トランジスタ基板。
6. 請求項５に記載のトランジスタ基板において、
   前記複数の第１トランジスタは、前記延在方向及び前記幅方向に配列されている、トランジスタ基板。
7. 請求項１乃至６のいずれか一項に記載のトランジスタ基板において、
   前記共通配線と前記第１導電性配線との間に形成され、かつ、互いに並列に接続された複数の第１トランジスタ群と、
   前記共通配線と前記第２導電性配線との間に形成され、かつ、互いに並列に接続された複数の第２トランジスタ群と、を備え、
   前記共通配線の延在方向に交差する方向を幅方向とした場合に、
   前記複数の第１トランジスタ群は、前記延在方向に配列され、
   前記複数の第２トランジスタ群は、前記延在方向に配列され、
   前記複数の第１トランジスタ群の各々は、前記幅方向に配列された前記複数の第１トランジスタを有し、
   前記複数の第２トランジスタ群の各々は、前記幅方向に配列された前記複数の第２トランジスタを有し、
   前記共通配線のうち、前記複数の第２トランジスタ群と前記制御回路との間の部分の長さは、前記共通配線のうち、前記複数の第１トランジスタ群と前記制御回路との間の部分の長さよりも長い、トランジスタ基板。
8. 請求項７に記載のトランジスタ基板において、
   前記共通配線から離れて形成された第４導電性配線と、
   前記共通配線と前記第４導電性配線との間に形成され、かつ、互いに並列に接続された複数の第３トランジスタ群及び複数の第４トランジスタ群を備え、
   前記複数の第３トランジスタ群及び複数の第４トランジスタ群は、前記延在方向に配列され、
   前記複数の第１トランジスタ群の各々は、前記幅方向に配列された２以上の第１個数の前記第１トランジスタを有し、
   前記複数の第２トランジスタ群の各々は、前記幅方向に配列された、前記第１個数よりも多い第２個数の前記第２トランジスタを有し、
   前記複数の第３トランジスタ群の各々は、前記幅方向に配列された前記第１個数の第４トランジスタを有し、
   前記複数の第４トランジスタ群の各々は、前記幅方向に配列された前記第２個数の前記第４トランジスタを有し、
   前記第４トランジスタは、
   第４ゲート電極と、
   前記第４ゲート電極を挟んで両側に形成された第４Ａ電極及び第４Ｂ電極と、
   前記第４ゲート電極と対向する第４チャネルと、
   を有し、
   前記第４トランジスタは、前記第４Ａ電極は前記第４導電性配線に接続され、前記第４Ｂ電極は前記共通配線に接続され、
   前記共通配線のうち、前記複数の第３トランジスタ群及び複数の第４トランジスタ群と前記制御回路との間の部分の長さは、前記共通配線のうち、前記第１トランジスタ群と前記制御回路との間の部分の長さよりも長く、
   前記共通配線のうち、前記複数の第３トランジスタ群及び複数の第４トランジスタ群と前記制御回路との間の部分の長さは、前記共通配線のうち、前記第２トランジスタ群と前記制御回路との間の部分の長さよりも短い、トランジスタ基板。
9. 請求項１乃至８のいずれか一項に記載のトランジスタ基板において、
   前記表示領域に形成された第１共通電極及び第２共通電極を備え、
   前記第１共通電極は、物体の近接又は接触を検出する第１検出電極を兼ね、
   前記第２共通電極は、物体の近接又は接触を検出する第２検出電極を兼ね、
   前記第１共通電極は、前記第１導電性配線に電気的に接続され、
   前記第２共通電極は、前記第２導電性配線に電気的に接続されている、トランジスタ基板。
10. 請求項１乃至９のいずれか一項に記載のトランジスタ基板を備えた、表示装置。

Images