KR20060045678A - 디스플레이 장치, 디스플레이 드라이버 및 데이터 전송방법 - Google Patents

Abstract

디스플레이 장치는 디스플레이 유닛 및 다수의 디스플레이 드라이버를 구비한다. 각각의 디스플레이 드라이버는 디지털 동작 유닛 및 드라이브 유닛을 구비한다. 각각의 디스플레이 드라이버의 디지털 동작 유닛은 입력 신호에 포함된 ID 신호에 기초하여 입력 신호의 대상이 현재 입력 신호를 수신하고 있는 디스플레이 드라이버인지 여부를 판별하는 신호 판별 유닛을 구비한다. 신호 판별 유닛이 입력 신호의 대상이 해당 디스플레이 드라이버라고 판별한 경우, 디스플레이 드라이버는 입력 신호에 포함된 디스플레이 데이터 신호를 인출한다.

디스플레이, PDP, 고압 동작부, 저압 동작부, 신호 판별 유닛

Description

디스플레이 장치, 디스플레이 드라이버 및 데이터 전송방법{DISPLAY DEVICE, DISPLAY DRIVER, AND DATA TRANSFER METHOD}

도 1 은 본 발명에 따른 제 1 실시형태의 데이터 전송방법으로 동작하는 플라즈마 디스플레이 모듈을 나타내는 구성도.

도 2a 는 제 1 실시형태에 이용되는 비디오 신호 데이터의 포맷을 나타내는 도면.

도 2b 는 비디오 신호 데이터의 또 다른 포맷을 나타내는 도면.

도 3 은 본 발명의 제 1 실시형태의 디스플레이 장치를 나타내는 블록도.

도 4a 는 제 2 실시형태에 이용되는 비디오 신호 데이터의 포맷을 나타내는 도면.

도 4b 는 비디오 신호 데이터의 또 다른 포맷을 나타내는 도면.

도 5 는 본 발명의 제 4 실시형태의 데이터 전송방법으로 동작하는 TFT 액정 디스플레이 모듈을 나타내는 구성도.

도 6 은 본 발명의 제 5 실시형태의 데이터 전송방법으로 동작하는 TFT 유기 EL 디스플레이 모듈을 나타내는 구성도.

도 7 은 종래의 플라즈마 디스플레이 모듈을 나타내는 블록도.

* 도면의 주요부분에 대한 부호의 설명 *

6 : 디지털 신호 프로세싱 보드 9 : PDP 모듈

50 : PDP 71: 저압 동작부

72 : 전압 변환기 73: 고압 동작부

본 발명은, 디스플레이 장치, 디스플레이 드라이버 및 데이터 전송방법에 관한 것이다.

평면 디스플레이 산업분야에서, 데이터 드라이버 IC 가 이용된다. 초고집적회로를 이용하여 처리된 비디오 신호가 이 데이터 드라이버 IC 로 제공된다. 데이터 드라이버 IC 는 입력 비디오 신호를 디스플레이 패널 구동용 신호로 변환하도록 구성된다.

컬러 PDP 모듈에 이용되는 컬러 플라즈마 디스플레이 패널 (PDP) 용 데이터 드라이버의 일예가 "MOS 집적회로 μPD16373, 256/192 비트 스위칭, AC-PDP 드라이버, NEC 코포레이션, 2001년 3월" 이라는 제목의 문헌에 기술되어 있다.

첨부한 도면의 도 7 을 참조하여, 전술한 "MOS 집적회로 μPD16373, 256/192 비트 스위칭, AC-PDP 드라이버, NEC 코포레이션, 2001년 3월" 이라는 제목의 문헌에 기술된 데이터 드라이버를 이용하는 종래의 wide XGA (W-XGA: 1365 × 768 화소) 컬러 PDP 모듈 (4) 을 설명한다. 이 데이터 드라이버는 256 비트 출력 및 4 위상 입력을 가진다.

도 7 에 도시한 바와 같이, 종래의 컬러 PDP 모듈 (4) 은 외부로부터 입력 비디오 신호 (5) 를 수신하고, 디지털 신호 프로세싱 보드 (1) 상의 초고집적회로 내의 3.3 V 이하의 저압 신호를 이용하여 입력 비디오 신호 (5) 에 대해 비디오 신호 프로세싱 동작을 제공한다. 그 후, PDP (50) 를 구동시키기 위하여 신호는 디지털 신호 프로세싱 보드 (1) 의 출력단계에서 신호전압이 5 V 로 승압된 후 데이터 드라이버 (2) 로 전송된다.

데이터 드라이버 (2) 는 하나의 라인 (1365 화소) 의 데이터를 플라즈마 디스플레이 패널로 동시에 출력한다. 이런 목적으로, W-XGA 디스플레이 패널은 16 개 (1365 × 3 [각각의 RGB 당 1 화소]/256 =< 16) 의 256-비트 출력 데이터 드라이버 (2) 를 필요로 한다.

각각의 데이터 드라이버 (2) 는, 6 개의 신호 라인을 가지는데, 4 개의 라인은 비디오 입력 신호 (데이터) 용이고, 하나의 라인은 클럭 입력 신호 (CLK) 용이며, 하나의 라인은 랫치 활성 입력 신호 (LE) 용이다. 따라서, 디지털 신호 프로세싱 보드 (1) 로부터 데이터 드라이버 (2) 로 출력되는 신호 라인 (3) 의 개수는 96 (6 × 16 = 96) 개가 된다.

데이터 드라이버 (2) 는 레지스터, 전압 변환 (증폭) 용 레벨 변환 회로 및 고압 출력 버퍼를 구비한다.

전송 클럭 신호와 동조된, 디지털 신호 프로세싱 보드 (1) 로부터 전송된 비디오 데이터 신호가 데이터 드라이버 (2) 로 도입된다. 비디오 데이터 신호는 데이터 드라이버 (2) 의 레지스터에 저장되고, 랫치 활성 신호의 입력과 동조된 레 벨 변환 회로로 전송된다.

데이터 드라이버 (2) 로 제공되는 모든 신호는 5 V 의 진폭을 가진다. 데이터 드라이버 (2) 에서, 레벨 변환회로로 입력되기까지의 (레지스터를 포함한) 부분은 저압 동작 유닛 (21) 이다. 저압 동작 유닛 (21) 에서, 프로세싱은 5 V 의 진폭에서 수행된다. 레벨 변환회로는 전압 변환 유닛 (22) 이고, 진폭 5 V 를 가지는 신호는 진폭 70 V 로 증폭된다. 데이터 드라이버 (2) 에서 (고압 출력 버퍼를 포함하는) 다음의 레벨 변환 회로는 고압 동작 유닛 (23) 이다. 레벨 변환 회로에서 생성된 고압 신호는 고압 출력 버퍼를 통해 PDP 로 제공된다.

전술한 데이터 전송방법과 관련하여 다음과 같은 문제점이 있다.

첫번째 문제점은 총 96 개의 비디오 데이터 신호, 클럭 신호 및 랫치 활성 신호간의 위상차가 저장될 수 없다는 것이다.

예컨대, 비디오 데이터 신호의 위상이 클럭 신호의 위상과 다르다면, 데이터 드라이버 (2) 의 레지스터 내의 비디오 신호 세트는 의도한 신호 전 또는 후의 하나의 신호가 된다. 이 경우에, 화소의 디스플레이 위치는 쉬프트되고 비정상적인 화상이 디스플레이된다. 이런 문제점은 다수의 고속 신호를 장거리에 걸쳐 전송해야 하는 필요성에 의해 발생된다.

이 문제점을 설명하기 위해, 1 μs (마이크로초) 의 스캐닝 주기를 가지는 컬러 PDP 를 이하 기술한다.

컬러 PDP 의 스캐닝 주기가 1 μs 라는 사실은, 데이터 드라이버가 하나의 라인의 비디오 신호를 플라즈마 디스플레이 패널로 출력하는 시간의 간격이 1 μs 임을 의미한다. 제 1 라인의 비디오 데이터가 플라즈마 디스플레이 패널로 전송되고, 1 μs 후에 제 2 라인의 비디오 데이터가 플라즈마 디스플레이 패널로 전송되며, 1 μs 후에 제 3 라인의 비디오 데이터가 플라즈마 디스플레이 패널로 전송된다. 데이터 드라이버는 데이터를 매 1 μs 마다 갱신한다. 예컨대, 256 비트, 4 레이어 입력 데이터 드라이버는 (256/4=64 이므로) 하나의 라인의 데이터를 인출하기 위해 64 개의 전송 클럭을 필요로 한다. 간격 1 μs 내에 64 클럭의 데이터를 인출하기 위해 하나의 클럭 간격은 15.6 ns (나노초) 이하여야 하고 클럭 주파수는 64 MHz 여야 한다.

플라즈마 디스플레이 패널은 넓은 표면 영역을 가지는 평면 패널이고, 50 인치 디스플레이 패널은 약 1 m 20 cm 의 폭과 약 70cm 의 높이를 가진다. 따라서, 96 개의 고속 신호가 나노초 정도의 위상차를 가지고 약 1 m 의 배선 길이차를 가지는 데이터 드라이버로 전송되어야 한다. 이것은 현재의 반도체 기술로 구현하기에는 매우 어렵다.

또한, 디지털 보드와 데이터 드라이버 사이의 인터페이스가 고비용 및 낮은 신뢰성 마진 (margin) 의 주된 원인이다.

따라서, 디지털 신호 프로세싱 보드 (1) 상의 신호 프로세싱 LSI 의 다수의 핀, 디지털 신호 프로세싱 보드 (1) 상의 다수의 신호 출력 버퍼 및 디지털 신호 프로세싱 보드 (1) 로부터 데이터 드라이버 (2) 로의 다수의 배선 (W-XGA 에 대한 89 개의 배선) 이 요구되며 비용이 높아진다. 시스템이 넓은 표면 영역, 높은 전력소비 및 광범위한 동작온도 범위를 가지므로, 전원 및 접지를 통해 고압 동작 유닛으로부터 잡음 혼입이 발생하고, 다중핀 구성으로 인해 데이터 신호들간 및 데이터 신호와 클럭 신호간 스큐 (skew) 가 발생한다. 결과적으로, 데이터 드라이버 입력 유닛의 셋업/유지와 만족할만한 동작 신뢰성 마진을 보장하는 것이 원칙적으로 곤란하다.

두번째 문제점은 신호가 정확하게 저압 입력 유닛으로 도입되지 않는다는 것이다. 첫번째 문제점처럼, 의도하지 않은 신호가 데이터 드라이버 (2) 로 제공되고, 그로 인해 디스플레이 비디오 비정상을 야기한다. 이 문제점은 많은 전류가 고압 동작 유닛에 흐를 때 전원 전위와 접지 전위에서의 도약 (bounce) 발생에 기인하여 생성된다. 고압 동작 유닛의 동작 전압은 70 V 이고, 저압 동작 유닛의 동작전압은 5 V 이다. 하나의 컬러 PDP 모듈에는 단지 하나의 접지 전위가 존재한다. 고압 동작 유닛이 동작할 때 접지 전위가 약 2 V 로 도약한다면, 저압 동작 유닛의 입력 임계치는 2 V 를 통과하면서 동요하고 논리적 임계치 (2.5 V) 에 근접하게 된다. 그 결과로, 단지 5 V 의 신호 진폭과 고전위 대 저전위 비 (H/L)를 가지는 입력 신호가 레지스터로 적절하게 인출되지 않는다.

본 발명의 목적은 높은 신뢰도 및 저비용으로 신호를 입력할 수 있는 디스플레이 장치를 제공하는데 있다.

본 발명의 다른 목적은 높은 신뢰도 및 저비용으로 신호를 입력할 수 있는 디스플레이 드라이버를 제공하는데 있다.

본 발명의 또 다른 목적은 높은 신뢰도 및 저비용으로 신호를 입력할 수 있 는 데이터 전송 방법을 제공하는데 있다.

본 발명의 일 양태에 따르면, 디스플레이 유닛 및 복수의 디스플레이 드라이버를 구비하는 디스플레이 장치가 제공된다. 각각의 디스플레이 드라이버는 디지털 동작 유닛 및 드라이브 유닛을 가진다. 각각의 디지털 동작 유닛은 입력 신호에 포함되는 판별 신호에 기초하여 입력 신호의 대상이 해당 디지털 동작 유닛을 가지는 디스플레이 드라이버인지 여부를 판별하기 위한 신호 판별 유닛을 가진다.

각각의 디지털 동작 유닛은 입력 신호에 포함되는 판별 신호 또는 클럭 신호와 동조시키기 위한 동조 유닛을 더 포함할 수도 있다.

바람직하게는, 입력 신호는 디스플레이 데이터 신호를 포함한다. 바람직하게는, 신호 판별 유닛이, 입력 신호의 대상이 현재 입력 신호를 수신하는 디스플레이 드라이버임을 판별한 경우, 해당 디스플레이 드라이버가 그 입력 신호에 포함된 디스플레이 데이터 신호를 인출한다.

디스플레이 데이터 신호는 부호화된 데이터 신호이고 각각의 디지털 동작 유닛은 그 디스플레이 데이터 신호를 복호화하기 위한 복호화 유닛을 더 가지는 것이 바람직하다.

신호 판별 유닛이 입력 신호의 대상이 해당 디스플레이 드라이버라고 판별했다면 디스플레이 드라이버는 입력 신호를 인출할 수도 있다.

입력 신호에 포함된 초기화 신호가 검출되었을 때, 디지털 동작 유닛은 디스 플레이 유닛의 초기화 설정을 수행하기 위한 초기화 설정 유닛을 포함할 수도 있다.

본 발명의 제 2 양태에 따르면, 디스플레이 유닛 및 다수의 디스플레이 드라이버를 포함하는 또 다른 디스플레이 장치가 제공된다. 각각의 디스플레이 드라이버는 디지털 동작 유닛 및 드라이브 유닛을 가진다. 각각의 디지털 동작 유닛은 입력 신호에 포함된 제어 신호를 분석하고, 제어 신호의 분석 결과에 따라 해당 드라이브 유닛을 제어한다.

제어신호는 판별 신호를 포함하고, 판별 신호의 분석 결과에 따라 디지털 동작 유닛은 판별 신호를 운반하는 입력 신호의 대상 (입력 목적) 이 해당 디지털 동작 유닛을 가지는 디스플레이 드라이버인지 여부를 판별하는 것이 바람직하다.

바람직하게는, 제어 신호는 동조 신호를 포함하고, 디지털 동작 유닛은 동조 신호를 분석하고 동조 신호에 따라 동조를 수행한다.

제어신호는 부호화된 디스플레이 데이터 신호를 포함할 수도 있고, 디지털 동작 유닛은 디스플레이 데이터 신호의 분석결과에 따라 해당 드라이브 유닛을 제어할 수도 있다.

제어 신호는 초기화 신호를 포함할 수도 있고, 디지털 동작 유닛은 초기화 신호의 분석 결과에 따라 디스플레이 유닛의 초기화 설정을 수행할 수도 있다.

디스플레이 드라이버는 서로 직렬로 연결되고 입력 신호는 선행 디스플레이 드라이버로부터 직렬로 전송되는 것이 바람직하다.

다른 방법으로는, 디스플레이 드라이버는 서로 병렬로 연결될 수도 있고, 입 력 신호가 각각의 디스플레이 드라이버로 도입될 수도 있다.

입력 신호는 상보형 (complementary) 신호일 수도 있다.

본 발명의 제 3 양태에 따라, 디지털 동작 유닛 및 드라이브 유닛을 포함하는 디스플레이 드라이버가 제공되며, 입력 신호에 따라 드라이브 유닛으로 디스플레이 패널을 구동시킨다. 디지털 동작 유닛은 입력 신호에 포함된 판별신호에 기초하여 입력 신호의 대상이 해당 디스플레이 드라이버인지 여부를 판별하기 위한 신호 판별 유닛을 포함한다.

본 발명의 제 4 양태에 따르면, 반도체 장치로 데이터를 전송하는 데이터 전송방법이 제공된다. 반도체 장치는 디지털 동작 유닛 및 드라이브 유닛을 포함한다. 데이터 전송방법은 입력 신호의 대상이 해당 반도체 장치인지 여부를 결정하는데 이용되는 판별신호를 운반하는 입력 신호를 디지털 동작 유닛에 제공하는 단계 및 디지털 동작 유닛에서 생성된 신호를 해당 드라이브 유닛에 제공하는 단계를 포함한다.

본 발명의 제 5 양태에 따르면, 반도체 장치에 데이터를 전송하는 또 다른 데이터 전송방법이 제공된다. 반도체 장치는 디지털 동작 유닛 및 드라이브 유닛을 가지며 입력 신호에 따라 드라이브 유닛으로 디스플레이 패널을 구동시킨다. 데이터 전송 방법은 입력 신호의 대상이 해당 반도체 장치인지 여부를 판별하는데 이용되는 판별 신호를 포함하는 입력 신호를 디지털 동작 유닛으로 공급하는 단계를 포함한다. 또한, 데이터 전송방법은 디스플레이 패널상에 디스플레이되는 디스플레이 데이터를 디지털 동작 유닛으로 제공하는 단계를 포함한다.

데이터 전송방법은 인출 타이밍 신호를 디지털 동작 유닛으로 제공하는 단계를 더 포함할 수도 있으며, 인출 타이밍 신호는 디지털 동작 유닛이 디스플레이 데이터를 인출하는 타이밍을 지정한다.

디지털 동작 유닛으로 도입되는 입력 신호는 바람직하게는 상보형 신호이다.

다수의 반도체 장치가 직렬로 연결될 수도 있고, 입력 신호는 선행 반도체 장치로부터 모든 반도체 장치들을 통해 직렬로 전송될 수도 있다.

본 발명에서, 디지털 동작 유닛은, 입력 신호에 포함되는 판별신호에 기초하여 입력 신호의 대상이 해당 디지털 동작 유닛을 가지는 디스플레이 드라이버인지 여부를 판별하기 위한 신호 판별 유닛을 가진다. 따라서, 신호들 사이의 위상차가 오동작에 대한 원인이 됨에 따른 메커니즘이 원칙적으로 제거될 수 있다. 그 결과로, 비디오 데이터와 클럭 신호의 위상차에 의해 야기된 비디오 비정상 발생 문제점은 원칙적으로 방지될 수 있다.

또한, 디지털 동작 유닛으로의 입력 신호가 상보형 신호이므로, 접지 전위 도약의 영향이 제거될 수 있다. 드라이브 유닛의 동작에 의해 야기된 접지전위의 도약은 하나의 반도체 장치 (예컨대, 디스플레이 드라이버) 의 모든 신호와 동일한 타이밍으로 생성된 동위상 잡음이다. 따라서, 입력 신호가 디지털 동작 유닛으로 제공될 때, 상보형 신호의 사용은 동위상 잡음의 영향을 원칙적으로 제거하는 것을 가능하게 한다.

따라서, 오동작이 감소되고 데이터 전송의 신뢰도가 증가한다.

따라서, 데이터 전송의 품질 향상 및 비용 감소가 디지털 동작 유닛 및 드라 이브 유닛을 가지는 하나의 시스템 (예컨대, 하나의 컬러 PDP 모듈) 에서 구현될 수 있다.

또한, 본 발명에서, 디지털 동작 유닛은 입력 신호에 포함된 제어신호를 분석하고, 제어신호의 분석결과에 기초하여 해당 드라이브 유닛을 제어한다. 따라서, 신뢰도가 높고 비용이 적은 데이터 전송이 구현될 수 있다.

본 발명의 이러한 목적 및 다른 목적들, 양태 및 이점들은 첨부한 도면과 결부하여 청구항 및 다음의 상세한 설명으로부터 이를 탐독하고 이해한 당업자에게 자명할 것이다.

본 발명의 실시형태를 첨부한 도면의 도 1 내지 도 6 을 참조하여 이하 기술한다.

제 1 실시형태

본 발명의 제 1 실시형태를 도 1 내지 도 3 을 참조하여 기술할 것이다. 하나의 W-XGA 컬러 PDP 모듈을 일예로서 이하 기술한다.

도 1 을 참조하면, PDP 모듈 (W-XGA 의 PDP 모듈) 의 전체 구성 (9) 이 도시된다. PDP 모듈 (9) 은 본 발명의 제 1 실시형태의 데이터 전송방법을 이용한다.

도 1 에 도시한 바와 같이, PDP 모듈 (9) 은 디지털 신호 프로세싱 보드 (6), 다수의 (예컨대, 16) 데이터 드라이버 (디스플레이 드라이버, 반도체 장치) (7) 및 PDP (디스플레이 유닛) (50) 를 구비한다.

PDP 모듈 (9) 에서, PDP 모듈 (9) 에 필요한 부속필드 부호화와 같은 신호 프로세싱이 외부 유닛 (TV 세트 또는 모니터) 으로부터 제공된 비디오 신호 (5) 에 대해 디지털 신호 프로세싱 보드 (6) 내에서 구현되고, 그 후 이 비디오 신호 (5) 가 데이터 드라이버 연결 신호 라인 (8) 을 통해 데이터 드라이버 (예컨대, 256 비트 데이터 드라이버) (7) 로 제공된다. 이 비디오 신호는 변환된 비디오 신호이고, 데이터 드라이버 인터페이스로 제공되는 신호이기도 하다.

따라서, 전송 클럭 신호와 동조되어 디지털 신호 프로세싱 보드 (6) 로부터 전송된 비디오 데이터 신호 (입력 신호) 는 데이터 드라이버 (7) 로 도입된다.

아래에 기술되는 데이터 드라이버 (7) 는, 비교적 낮은 동작전압을 가지는 논리 회로의 저압 동작 유닛 (디지털 동작 유닛) (71), 저압 신호를 고압 신호로 변환하기 위한 전압 변환 유닛 (72) 및 PDP를 구동시키기 위해 비교적 높은 동작전압을 가지는 고압 동작 유닛 (드라이브 유닛) (73) 을 구비한다.

데이터 드라이버 (7) 는 레지스터, 전압을 변환 (증폭) 시키기 위한 레벨 변환 회로 및 고압 출력 버퍼를 구비한다. 데이터 드라이버 (7) 로 도입된 비디오 데이터 신호는 데이터 드라이버 (7) 의 레지스터 내에서 보관되었다가 랫치 활성 신호와 동조되어 레벨 변환 회로로 전송된다. 데이터 드라이버 (7) 로 전송되는 모든 신호는 예컨대 5 V 의 진폭을 가진다. 데이터 드라이버 (7) 에서 레벨 변환 회로의 입력단계까지의 (레지스터를 포함한) 부분은 저압 동작 유닛 (71) 이고 저압 동작 유닛 (71) 내의 프로세싱은 5 V 의 진폭에서 수행된다.

레벨 변환 회로는 5 V 진폭의 신호를 70 V 진폭의 신호로 증폭시키는 전압 변환 유닛 (72) 으로서 기능한다.

데이터 드라이버 (7) 에서, (고압 출력 버퍼를 포함하는) 레벨 변환 회로를 포함하고 그 다음에 오는 부분은 고압 동작 유닛 (73) 이다. 레벨 변환 회로로부터 생성된 고압 신호는 고압 출력 버퍼를 통해 PDP (50) 로 도입된다.

데이터 드라이버 (7) 는 직렬로 서로 연결된다. 도 1 에 도시한 바와 같이, 디지털 신호 프로세싱 보드 (6) 로부터의 비디오 신호는 16 개의 데이터 드라이버 (7) 중에서 최좌단의 (디스플레이 드라이버 및 반도체 장치에 앞선) 데이터 드라이버 (7) 에 도입되고, 최우단의 데이터 드라이버 (7) 에 이를때까지 나머지 데이터 드라이버 (7) 로 연속적으로 전송된다. 이와 같이 전송함으로, 각각의 서브필드에 대해 하나의 라인의 데이터가 데이터 드라이버 (7) 의 저압 동작 유닛 (71) 으로 전송된다.

데이터 드라이버 (7) 는 "MOS 집적회로 μPD16373, 256/192 비트 스위칭, AC-PDP 드라이버, NEC 코포레이션, 2001년 3월" 이라는 제목의 문헌에 기술된 것과 유사한 인터페이스를 가지고 고압 동작 유닛 (73) 으로부터의 신호가 랫치 활성 신호 (LE) 의 입력 타이밍에서 PDP (50) 의 데이터 단자로 제공된다.

도 2a 는 데이터 신호 프로세싱 보드 (6) 로부터 출력되어 데이터 드라이버 연결 신호 라인 (8) 을 통해 데이터 드라이버 (7) 로 도입되는 비디오 신호 데이터의 포맷을 도시한다.

본 실시형태에서, 예컨대, 도 2a 에 도시한 바와같이 기본 데이터 포맷은 순차적으로 "초기화 신호, ID 신호, 클럭 신호 및 디스플레이 데이터 신호" 를 가지며, 그 후에는 "ID 신호, 클럭 신호 및 디스플레이 데이터 신호" 를 반복적으로 가 진다.

초기화 신호는 PDP 모듈 (9) 이 비활성 상태로부터 전력이 공급될 때에만 이용된다.

PDP 모듈 (9) 은 일반적으로 하나의 프레임 당 한 번 이상 프라이밍 방전을 수행하는 기능을 가진다. 일본 공개 특허 (출원 공개) 제 2000-20021 호에 개시된 바와 같이, PDP 모듈 (9) 에 전력을 인가하자마자, 일반적인 프라이밍 방전을 수행하는 프라이밍 펄스보다 더 긴 펄스폭을 가지는 펄스 또는 더 높은 전압을 가지는 펄스를 통해 소정 수의 프레임에 대해 프라이밍 방전을 수행함으로써 초기화 설정이 이루어진다.

초기화 설정을 수행하기 위하여, 저압 동작 유닛 (71) 은 PDP (50) 의 초기화 설정을 실행하기 위한 초기화 설정 유닛을 가지고, 입력 신호에 포함된 초기화 신호가 검출되었을 때, 이 초기화 설정 유닛에 의해 전술한 방식으로 초기화 설정이 실행된다.

도 2b 에 도시한 바와 같이, 초기화 신호는 ID 신호에 포함될 수도 있다. 이 경우에, 초기화 신호를 운반하는 ID 신호가 수신되면 저압 동작 유닛 (71) 은 전술한 동일 방식으로 초기화 설정을 수행한다.

ID 신호는 비디오 신호 데이터가 데이터 드라이버들 (7) 중 어느 것을 향하고 있는지를 지시하는 정보 (즉, 비디오 신호 데이터의 대상) 를 포함하고 있다.

데이터 드라이버 (7) 의 저압 동작 유닛 (71) 은 입력 신호에 포함된 ID 신호를 검출하고, 검출된 ID 신호에 기초하여 입력 신호의 대상이 해당 저압 동작 유 닛 (71) 을 가지는 데이터 드라이버 (7) 인지 여부를 결정하기 위한 신호 판별 유닛을 가진다.

저압 동작 유닛 (71) 의 신호 판별 유닛이 입력 신호의 대상이 이 저압 동작 유닛을 가지는 데이터 드라이버 (7) 라고 판별한 경우, 저압 동작 유닛 (71) 은 입력 신호에 포함된 소정 수의 디스플레이 데이터를 인출한다.

저압 동작 유닛 (71) 은 인출된 디스플레이 데이터를 전압 변환 유닛 (72) 을 통해 고압 동작 유닛 (73) 으로 전송하여, 입력 신호에 따라 고압 동작 유닛 (73) 을 구동하고 PDP (50) 상에서 디스플레이 동작을 수행한다.

반면에, 입력 신호의 대상이 해당 저압 동작 유닛을 가지는 데이터 드라이버 (7) 가 아닌경우, 저압 동작 유닛 (71) 은 단지 입력 신호를 다음 단계의 디스플레이 드라이버 (7) 의 저압 동작 유닛 (71) 으로 통과시킨다.

입력 신호를 단지 통과시키는 것은 전력소비 절감을 가능하게 한다. 전압 변환 유닛 (72) 및 고압 동작 유닛 (73) 은 동작하지 않으므로 이에 따라 에너지 소비가 절감될 수 있다.

예컨대, 반(半) 클럭 쉬프트가 발생하는 것처럼 위상차가 있다면 동조가 쉬프트될 수도 있으므로, 클럭 신호는 소정의 정확도로 동조를 조정하는데 이용된다. 또한, 저압 동작 유닛 (71) 은 입력 신호에 포함된 클럭 신호를 검출하고 이 클럭 신호를 통해 동조를 수행하는 동조 유닛도 포함한다.

ID 신호는 클럭 신호보다는 열등한 동조 정확도를 가지는 신호이지만, 동조를 획득하기에 충분하다. 따라서, 클럭 신호의 대체신호로서 기능하는 동조 신 호 (인출 타이밍 신호) 는 ID 신호에 포함될 수도 있다. 동조 유닛은 동조 신호를 검출하고 검출된 동조 신호를 통해 동조를 수행한다.

예컨대, (하나의 데이터 드라이버 (7) 에 의해 처리되는 데이터 용량인) 256 비트의 디스플레이 데이터 신호가 하나의 데이터 전송 유닛으로서 인출된다.

하나의 라인이 예컨대 4096 도트 (dot) 를 차지하면, 하나의 라인 데이터는 "ID 신호 + 클럭 신호 + 디스플레이 데이터 신호" 를 16 번 전송시킴으로써 전송된다.

데이터 드라이버 연결 신호 라인 (8) 을 통해 데이터 드라이버 (해당 저압 회로부) (7) 로 도입된 모든 신호는 논리적 YES 신호 (D) 및 논리적 NOT 신호 (DB) 로 이루어진 상보형 신호이다. 그 전송 프로토콜이 정의되고 그 신호는 제어 신호 및 디스플레이 데이터 신호를 포함한다.

디스플레이 데이터 신호는 부호화된 신호일 수도 있다. 이 경우에, 저압 동작 유닛 (71) 은 디스플레이 데이터 신호를 복호화하기 위한 복호화 유닛을 가진다. 복호화 유닛은 디스플레이 데이터 신호를 복호화하고 이를 전압 변환 유닛 (72) 을 통해 고압 동작 유닛 (73) 으로 전송한다. 디스플레이 신호를 부호화 및 전송하는 것은 저압 동작 유닛 (71) 의 동작 시간을 단축하고 전력소비를 더욱 절감시키는 것을 가능하게 한다.

도 1 및 도 2a 에서 도시한 예에서, 초기에, 디지털 신호 프로세싱 보드 (6) 는 초기화 신호를, 컬러 PDP 모듈이 디스플레이를 시작하는 처음에, 각각의 데이터 드라이버 (7) 로 전송하고, 이로써 각각의 데이터 드라이버 (7) 를 활성 모드로 설 정 (초기화 설정) 한다.

활성 모드가 설정되면, 초기화 프라이밍 펄스 (예컨대, 일반적인 프라이밍 펄스보다 더 높은 전압을 가지는 펄스) 가 소정 수의 후속 필드를 위한 프라이밍 펄스로서 사용된다. 소정 수의 필드가 경과한 후에 자동적으로 일반 모드가 된다.

그 후, 클럭 신호 및 디스플레이 데이터 신호가 데이터 드라이버 (7) 의 ID 신호 (16 개의 데이터 드라이버 (7) 중 비디오 신호가 향하는 데이터 드라이버를 지정하는 신호) 와 함께 전송된다.

데이터 드라이버 (7) 가 미리 할당된 고유 ID 번호에 해당하는 ID 신호를 수신하였을 때, 그 다음에 도착하는 클럭 신호의 주기에 따라 디스플레이 데이터 신호 (비디오 신호) 를 인출한다. 256 비트의 디스플레이 데이터 신호를 인출할 때 데이터 드라이버 (7) (예컨대, (최좌단의) 선행 데이터 드라이버 (7)) 는 비디오 신호의 인출을 완료한다.

디지털 신호 프로세싱 보드 (6) 는 다음으로 비디오 이미지를 수신해야 하는 데이터 드라이버 (7) 의 ID 번호를 또 다른 데이터 드라이버 (7) 로 전송한다. 그 후, 디지털 신호 프로세싱 보드 (6) 는 클럭 신호 및 디스플레이 데이터 신호를 이 데이터 드라이버 (7) 로 전송한다. 그 결과로, 그 다음의 데이터 드라이버 (7) (예컨대, 좌측으로부터 두번째 데이터 드라이버 (7)) 에 의한 디스플레이 데이터 신호의 인출이 시작된다.

비디오 신호가 모든 데이터 드라이버들 (7) 로 전송될 때까지 이 동작이 반 복적으로 수행된다. 비디오 신호가 모든 데이터 드라이버들 (7) 로 전송되었을 때, 즉, 16 번째 데이터 드라이버 (7) 내에서 비디오 신호의 인출이 완료되었을 때, 특수한 ID 신호가 전송되어 랫치 활성 동작이 모든 데이터 드라이버 (7) 에서 실행되고 하나의 라인의 비디오 신호들이 데이터 드라이버 (7) 로부터 PDP (50) 로 제공된다. 최후의 데이터 드라이버 (7) 가 미리 알려진다면 특수한 ID 신호 대신에 보통의 ID 신호가 사용될 수도 있다.

그 후, 디지털 신호 프로세싱 보드 (6) 는 초기화 신호의 전송 이외의 전술한 프로세싱과 동일한 프로세싱을 수행함으로써 유사한 방식으로 연속하여 제 2 라인, 제 3 라인,... 및 최후의 라인 (즉, 768 번째 라인) 의 비디오 신호를 데이터 드라이버 (7) 로 전송하여 하나의 부속필드의 디스플레이 동작을 수행한다.

다음의 부속필드 및 그 다음의 부속필드를 위한 디스플레이 동작도 초기화 설정을 제외하고는 전술한 프로세싱과 동일한 프로세싱을 수행함으로써 연속적으로 수행된다.

전술한 바와 같이, 데이터 드라이버 (7) 에 도입되는 입력 신호에 제어신호를 부가하고 이 제어신호를 처리하는 기능을 가지는 데이터 드라이버 (7) 를 제공함으로써, 낮은 전력소비로 고속의 정확한 데이터 전송을 구현할 수 있다. 즉, ID 신호, 동조 신호 및 초기화 신호를 제어신호로서 입력 신호 (비디오 신호) 에 포함시킴으로써 전술한 이점이 획득될 수 있다.

도 3 은 본 실시형태의 플라즈마 디스플레이 장치 (평면 디스플레이 장치) 의 블록도이다.

도 3 에 도시한 바와 같이, 플라즈마 디스플레이 장치 (10) 는 모듈식 구조를 가지도록 설계된다. 보다 상세하게는, 플라즈마 디스플레이 장치 (10) 는 아날로그 인터페이스 (20) 및 플라즈마 디스플레이 패널 모듈 (30) 을 구비한다.

아날로그 인터페이스 (20) 는 크로마 복호기를 가지는 Y/C 분리회로 (21), A/D 변환회로 (22), PLL 회로를 가지는 동조 신호 제어회로 (23), 화상 포맷 변환회로 (24), 역(逆)

(감마) 변환회로 (25) 및 시스템 제어회로 (26) 를 구비한다.

요약하자면, 아날로그 인터페이스 (20) 는 수신 아날로그 비디오 신호를 디지털 비디오 신호로 변환하고, 그 후 디지털 비디오 신호를 플라즈마 디스플레이 패널 모듈 (30) 로 제공한다.

예컨대, TV 튜너에 의해 생성된 아날로그 비디오 신호는 Y/C 분리회로 (21) 내의 RGB 컬러의 휘도 신호로 재구성되고, 그 후 A/D 변환회로 (22) 내에서 디지털 신호로 변환된다.

플라즈마 디스플레이 패널 모듈 (30) 의 화소 구성이 비디오 신호의 화소 구성과 다를 때, 필요한 화상 포맷 변환이 화상 포맷 변환회로 (24) 내에서 수행된다.

디스플레이 휘도의 특성은 플라즈마 디스플레이 패널의 입력 신호에 선형적으로 비례하지만, 통상의 비디오 신호는 미리 CRT 특성에 따라 보정 (γ 변환) 되어 있다. 따라서, 비디오 신호의 A/D 변환이 A/D 변환회로 (22) 내에서 수행되고, 그 후 역

변환이 역

변환회로 (25) 내의 비디오 신호에 따라 구현되어 선형 특성을 가지도록 재저장된 디지털 비디오 신호가 생성된다. 이 디지털 비디오 신호가 RGB 비디오 신호로서 플라즈마 디스플레이 패널 모듈 (30) 로 제공된다.

아날로그 비디오 신호는 A/D 변환을 위한 샘플링 클럭 신호 및 데이터 클럭 신호를 포함하지 않으므로, 동조 신호 제어회로 (23) 는 아날로그 비디오 신호와 함께 동시에 제공되는 수평 동조 신호에 기초하여 샘플링 클럭 및 데이터 클럭 신호를 생성하고, 이를 플라즈마 디스플레이 패널 모듈 (30) 로 출력한다.

시스템 제어회로 (26) 는 각각의 형태의 제어신호를 플라즈마 디스플레이 패널 모듈 (30) 로 제공한다.

플라즈마 디스플레이 패널 모듈 (30) 은 디지털 신호 프로세싱 및 제어회로 (31) 와 패널 유닛 (32) 을 포함한다.

디지털 신호 프로세싱 및 제어회로 (31) 는 입력 인터페이스 신호 프로세싱 회로 (34), 프레임 메모리 (35), 메모리 제어회로 (36) 및 드라이버 제어회로 (37) 를 포함한다.

입력 인터페이스 신호 프로세싱 회로 (34) 는 시스템 제어회로 (26) 로부터 생성된 다양한 유형의 제어신호, 역

변환회로 (25) 로부터 생성된 RGB 비디오 신호, 동조 신호 제어회로 (23) 로부터 생성된 동조 신호 및 PLL 회로로부터 생성된 데이터 클럭 신호를 수신한다.

디지털 신호 프로세싱 및 제어 회로 (31) 는 그 신호가 입력 인터페이스 신호 프로세싱 회로 (34) 내에서 처리된 후에 제어신호를 패널 유닛 (32) 으로 전송 한다. 이와 동시에, 메모리 제어회로 (36) 및 드라이버 제어회로 (37) 는 메모리 제어신호 및 드라이버 제어신호를 패널 유닛 (32) 으로 전송한다.

패널 유닛 (32) 은 PDP (50), 스캐닝 전극을 구동하기 위한 스캐닝 드라이버 (38), 데이터 전극을 구동시키기 위한 데이터 드라이버 (데이터 드라이버 (39) 는 다수의 데이터 드라이버들 (7) 을 포함하는 일반용어임) (39) 및 펄스 전압을 PDP (50) 와 스캐닝 드라이버 (38) 로 공급하기 위한 고압 펄스 회로 (40) 를 구비한다.

PDP (50) 는 1365 × 768 매트릭스와 같이 배열된 화소를 가지도록 설계된다. PDP (50) 에서, 스캐닝 드라이버 (38) 는 스캐닝 전극을 제어하고 데이터 드라이버 (39) 는 데이터 전극을 제어하며, 이로써 원하는 디스플레이를 수행하는 화소를 켜고 끌 수 있다.

제 1 실시형태에서, 데이터 드라이버 (7) 로의 입력 신호 (비디오 신호) 로서 이용되는 신호는 다수의 데이터 드라이버 (7) 중 어느 데이터 드라이버가 입력 신호의 대상인지를 지시하는 ID 신호를 포함한다. 현재 입력 신호를 수신하고 있는 데이터 드라이버 (7) 가 입력 신호의 대상이라고 판별되면, 이 데이터 드라이버 (7) 는 ID 신호에 포함된 동조 신호 또는 ID 신호에 후속하는 클럭 신호와 조정되어 동조된다. 따라서, 신호들 사이의 위상차가 오동작에 대한 원인이 됨에 따른 메커니즘이 원칙적으로 제거될 수 있다. 그 결과로, 비디오 데이터 신호와 클럭 신호 사이의 위상차에 의해 야기된 비디오의 비정상 문제 발생이 원칙적으로 방지될 수 있다.

또한, 데이터 드라이버 (7) 의 저압 동작 유닛 (71) 으로의 입력 신호는 상보형 신호이므로, 접지전위 도약의 영향은 제거될 수 있다. 고압 동작부 (73) 의 동작에 의해 생성된 접지전위의 도약은 하나의 데이터 드라이버 (7) 내의 모든 신호와 동일한 타이밍에서 생성된 동위상 잡음이다. 따라서, 데이터 드라이버 (7) 로의 입력 신호로서 상보형 신호를 사용하는 것은 동위상의 잡음의 영향을 원칙적으로 제거하는 것을 가능하게 한다.

그 결과로, 오동작이 감소하고 데이터 전송의 신뢰도가 증가한다.

따라서, 데이터 전송에 대한 품질 향상 및 비용절감이 컬러 PDP 모듈 내에서 실현될 수 있다.

반도체 기술에서의 최근의 현저한 발전은 0.13 ㎛ CMOS 프로세스에서 데이터 전송 중간주파수 (IF) 가 2 GHz 이상이 되는 것을 가능하도록 한다. 이러한 기술을 이용하고, 전술한 실시형태와 같이 데이터 드라이버 (7) 의 캐스케이드 (cascade) 연결을 가지는 구성을 사용함으로써 다음의 이점이 획득된다.

(1) 디지털 비디오 신호 프로세싱 보드 (6) 와 데이터 드라이버 (7) 사이의 연결 신호 라인의 개수가 감소될 수 있다.

(2) 고속 직렬 프로토콜 및 상보형 신호 구성의 데이터 전송을 이용하는 것은 비디오 데이터, 클럭, LE 신호들 사이의 스큐 및 고압 신호 잡음에 대한 저항성을 매우 증가시킨다.

제 2 실시형태

제 2 실시형태는 제 1 실시형태를 변형한 것이다. 도 1 이 제 2 실시형 태를 위해 또한 사용된다.

도 4a 는 제 2 실시형태에서 사용되는 비디오 신호 데이터의 포맷을 도시한다. 비디오 신호 데이터는 도 1 에 도시한 데이터 드라이버 연결 신호 라인 (8) 을 통해 흐른다.

도 4a 에 도시된 신호는 도 2a 에 도시된 데이터 포맷으로부터 클럭 신호를 제거함으로써 획득된다. 도 4b 는 도 2b 에 도시한 데이터 포맷으로부터 클럭 신호를 제거함으로써 획득되는 신호를 도시한다.

제 1 실시형태에서, 클럭 신호의 주기는 위상 동기 루프 (PLL) 또는 지연 동기 루프 (DLL) 회로를 이용하여 결정될 수 있다. 제 2 실시형태에서, 클럭 신호의 주기는 통상의 회로에 의해 고정된 생성 주기를 가지는 프리 러닝 (free-running) DLL 또는 프리 러닝 PLL 을 이용하여 결정될 수 있다.

제 2 실시형태를 통해, 클럭 신호 주기를 미리 데이터 드라이버 (7) 로 설정하고, 이에 따라 설정된 클럭 주파수에서 각각의 데이터 드라이버 (7) 내의 입력 신호를 인출함으로써 클럭 신호 전송이 생략될 수 있다.

동조는 디스플레이 데이터 신호 또는 ID 신호의 극성 반전 지점에서 조정될 수 있다.

제 3 실시형태

제 3 실시형태도 제 1 실시형태를 변형한 것이다.

제 3 실시형태에서, 하나의 데이터 드라이버 (7) 에 대한 디스플레이 데이터가 완전히 흑색 또는 완전히 백색일 때, 디지털 신호 프로세싱 보드 (6) 로부터 데 이터 드라이버 (7) 로 디스플레이 데이터 대신에 완전히 흑색 또는 완전히 백색으로 부호화된 신호가 전송된다.

이 실시형태에서, 저압 동작 유닛 (71) 은 부호화된 신호를 복호화하고 이를 디스플레이 데이터로 변환시키는 복호화 유닛을 가진다.

제 3 실시형태를 통해, 특정 데이터 드라이버 (7) 에 대한 디스플레이 데이터가 완전히 흑색 또는 완전히 백색일 때, 완전히 흑색 또는 완전히 백색으로 부호화된 신호가 디스플레이 데이터 대신 전송된다. 따라서, 전체 256 비트의 데이터가 수신되는 경우에 비해 저압 동작 유닛 (71) 의 동작시간이 단축될 수 있다. 따라서, 제 3 실시형태는 전력소비를 감소시킬 수 있다.

복호화된 디스플레이 데이터가 완전히 흑색인 경우, 그 데이터가 완전히 흑색임을 지시하는 신호가 저압 동작 유닛 (71) 으로부터 고압 동작 유닛 (73) 으로전송된다. 반면에, 복호화된 디스플레이 데이터가 완전히 백색인 경우, 그 데이터가 완전히 백색임을 지시하는 신호가 저압 동작 유닛 (71) 으로부터 고압 동작 유닛 (73) 으로 전송된다. 따라서, 전압 변환 유닛 (72) 의 소비전력도 억제될 수 있다.

전술한 3 개의 실시형태에서, 데이터 드라이버 (7) 는 직렬로 연결되고 입력 신호는 데이터 드라이버 (7) 를 통해 직렬로 전송되지만, 본 발명이 이러한 구성으로 한정되지는 않는다. 예컨대, 도 7 에 도시한 바와 같이 데이터 드라이버 (7) 는 병렬로 연결될 수도 있고, 입력 신호 (도 2a, 2b, 4a 또는 4b) 가 각각의 데이터 드라이버 (7) 에 공급될 수도 있다.

제 4 실시형태

도 5 를 참조하여, 본 발명의 제 4 실시형태는 액정 디스플레이 모듈의 일예로서 기술될 것이다. W-XGA 액정 디스플레이 모듈이 여기에 기술된다.

도 5 에 도시된 바와 같이, 제 4 실시형태의 액정 디스플레이 모듈 (109) 은 디지털 신호 프로세싱 보드 (106), 다수의 데이터 드라이버 (디스플레이 드라이버, 반도체 장치) (107) 및 액정 패널 (디스플레이 유닛) (150) 을 포함한다.

비디오 신호 (105) 는 외부로부터 디지털 신호 프로세싱 보드 (106) 로 도입된다.

비디오 신호 (105) 에서, 하나의 화소 신호는 R, G, B 신호로 구성되고, 각각의 R, G, B 비디오 신호는 병렬로 디지털 신호 프로세싱 보드 (106) 에 공급된다.

디지털 신호 프로세싱 보드 (106) 에서, 입력 비디오 신호는 다음의 화소 시퀀스의 순서로 재배열되는데, 제 1 R 화소, 제 1 G 화소, 제 1 B 화소, 제 2 R 화소, 제 2 G 화소, 제 2 B 화소 ... 순이다.

PDP 와는 달리, 액정 디스플레이는 멀티 그레이스케일 (multi-grayscale) 디스플레이 용으로 부속필드 방법을 사용하지 않는다.

액정 디스플레이는 액정에 인가된 전압을 변경함으로써 멀티 그레이스케일 (계조) 디스플레이를 구현한다. 256-계조 디스플레이를 획득하기 위해 하나의 화소는 8 비트의 R 데이터, 8 비트의 G 데이터 및 8 비트의 B 데이터에 의해 디스플레이된다.

따라서, 변환된 비디오 신호가 제 1 R 화소의 8 비트 비디오 신호, 제 1 G 화소의 8 비트 비디오 신호, 제 1 B 화소의 8 비트 비디오 신호, 제 2 R 화소의 8 비트 비디오 신호,... 와 같은 화소 시퀀스로 데이터 드라이버 인터페이스에 도입될 때, 디지털 신호 프로세싱 보드 (106) 로부터 생성된 비디오 데이터 신호는 데이터 드라이버 연결 신호 라인 (108) 을 통해 데이터 드라이버 (107) 로 도입된다.

따라서 전송 클럭 신호와 동조되어 디지털 신호 프로세싱 보드 (106) 로부터 전송된 비디오 데이터 신호 (입력 신호) 가 데이터 드라이버 (107) 로 도입된다.

아래에 기술할 바와 같이, 데이터 드라이버 (107) 는 상대적으로 낮은 동작 전압을 가지는 논리회로의 디지털 동작 유닛 (171), 디지털 신호를 아날로그 신호로 변환하는 D/A 변환 유닛 (172) 및 TFT 액정 패널 (150) 을 구동시키는 드라이버 유닛 (173) 을 포함한다.

데이터 드라이버 (107) 로 공급되는 비디오 데이터 신호는 데이터 드라이버 (107) 의 레지스터에 저장되고, 랫치 활성 신호의 입력과 동조되어 D/A 변환 유닛으로 전송된다. 제 1 실시형태와 같이, 데이터 드라이버 (107) 로 도입된 모든 신호는 예컨대 5 V 의 진폭을 가진다. 데이터 드라이버 (107) 에 있어서 D/A 변환 유닛의 입력까지의 부분은 저압으로 동작하는 디지털 동작 유닛 (171) 이다. 이 디지털 동작 유닛 (171) 에서, 프로세싱은 5 V 의 진폭에서 수행된다.

D/A 변환 유닛 (172) 은 5 V 진폭을 가지는 256 계조의 8 비트 디지털 신호를 예컨대 0 V 내지 12 V 의 아날로그 신호로 변환시킨다. D/A 변환 유닛 (172) 으로부터 생성된 아날로그 신호는 드라이브 유닛 (173) 을 통해 TFT 액정 패 널 (150) 로 공급된다. 드라이브 유닛 (173) 은 버퍼 회로 및 출력 제어기 양자의 기능을 한다. 액정의 투과율은 드라이브 유닛 (173) 에 의해 생성된 신호의 전압에 의해 제어되고 입력 비디오 신호에 충실한 디스플레이가 구현된다.

데이터 드라이버 (107) 는 제 1 실시형태와 동일한 방식에 의해 직렬로 연결된다.

디지털 동작 유닛 (171) 의 구성은 제 1 실시형태의 저압 동작부 (71) (도 1) 와 유사하고, 따라서 디지털 동작 유닛 (171) 의 구조에 대한 기술이 생략되었다. 디지털 동작 유닛 (171) 의 동작도 제 2 실시형태의 도 2a 를 참조하여 기술된 것과 유사하여, 디지털 동작 유닛 (171) 의 동작에 대한 기술이 생략되었다. 그러나, TFT 액정 패널은 PDP 와는 달리 초기화 설정을 요하지 않는다. 따라서, 도 2a 에 도시된 초기화 신호는 생략될 수 있다.

제 1 실시형태와 유사하게, 비디오 신호가 향하는, 다수의 데이터 드라이버 (107) 중 타겟 (대상) 데이터 드라이버 (107) 를 지시하는 정보를 포함한다. 데이터 드라이버 (107) 의 디지털 동작 유닛 (171) 은 입력 신호에 포함된 ID 신호를 검출하고, 검출된 ID 신호에 기초하여 입력 신호의 대상이 디지털 동작 유닛 (171) 을 포함하는 데이터 드라이버 (107) 인지 여부를 판별한다.

입력 신호의 대상이 사용중인 데이터 드라이버 (107) 임이 판별된 경우, 이러한 데이터 드라이버 (107) 의 디지털 동작 유닛 (171) 은 입력 신호에 포함된 소정 수의 디스플레이 데이터를 인출한다.

그 후, 디지털 동작 유닛 (171) 은 인출된 디스플레이 데이터를 D/A 변환 유 닛 (172) 을 통하여 드라이버 유닛 (173) 으로 전송하고, 입력 신호에 따라 TFT 액정 패널 (150) 로 아날로그 전압을 인가하며, TFT 액정 패널 (150) 이 디스플레이 동작을 실행하도록 한다.

반면에, 입력 신호의 대상이 이러한 디지털 동작 유닛 (171) 을 가지는 데이터 드라이버 (107) 가 아닌 경우, 디지털 동작 유닛 (171) 은 입력 신호를 다음 단계의 디스플레이 드라이버 (107) 의 저압 동작 유닛 (171) 으로 전달한다.

저압 동작 유닛 (171) 은 입력 신호에 포함된 클럭 신호를 검출하고 클럭 신호와의 동조를 실행하기 위한 동조 유닛도 포함한다.

제 1 실시형태와는 달리, 디스플레이 데이터 신호는 계조 (멀티 그레이스케일) 데이터가 된다. 특정 컬러의 디스플레이 구성요소 데이터, 즉 임의의 R, G, B 컬러의 하나의 구성요소는 256 계조가 생성되어야 한다면 8 비트 데이터이다. 따라서, 256-구성요소 디스플레이 데이터가 하나의 데이터 전송 유닛이면, 8 × 256 비트 (하나의 데이터 드라이버 (107) 에 의해 분배된 데이터 용량) 가 하나의 데이터 전송 유닛이다.

데이터 드라이버 연결 신호 라인 (108) 을 통해 데이터 드라이버 (107) 로 제공된 모든 신호는 논리적 YES 신호 (D) 와 논리적 NOT 신호 (DB) 로 이루어진 상보형 신호이고, 그 전송 프로토콜이 정의된다. 그 신호는 제어 신호 및 디스플레이 데이터 신호를 포함한다.

전술한 바와 같이, 제 4 실시형태에서, 데이터 드라이버 (107) 로 제공된 입력 신호에 제어 신호를 부가하고 데이터 드라이버 (107) 로 이러한 제어 신호를 처 리하는 기능을 제공함으로써, 낮은 전력소비로 고속의 정확한 데이터 전송을 구현하는 것이 가능하다. 따라서, 전술한 이점들은 비디오 신호 내의 제어 신호와 같은 ID 신호, 동조 신호, 초기화 신호를 포함함시킴으로써 예증될 수 있다.

제 5 실시형태

제 5 실시형태는 도 6 을 참조하여 TFT 유기 전계 발광 (EL) 디스플레이 모듈의 예로써 기술될 것이다. 유기 EL 디스플레이는 전압 구동 또는 전류 구동일 수 있다. 전압 구동의 경우에, 그 구성은 제 4 실시형태의 구성과 유사하게 된다. 따라서, 제 5 실시형태는 전류 구동을 다룬다. 도 1 에 도시한 구성과 유사한 W-XGA 유기 EL 디스플레이 모듈이 이하 설명될 것이다.

도 6 에 도시한 바와 같이, TFT 유기 액정 디스플레이 모듈 (209) 은 비디오 신호 (205) 를 수신하기 위한 디지털 신호 프로세싱 보드 (206), 디지털 신호 프로세싱 보드 (206) 로부터 데이터 드라이버 연결 신호 라인 (208) 을 통해 프로세싱된 비디오 신호를 수신하기 위한 다수의 데이터 드라이버 (207) 및 이러한 데이터 드라이버 (207) 에 의해 구동되는 TFT 유기 EL 패널 (디스플레이 유닛) (250) 을 포함한다.

각각의 데이터 드라이버 (207) 는 디지털 동작 유닛 (272), 전류 변환 유닛 (272) 및 드라이브 유닛 (273) 을 포함한다.

제 5 실시형태는 제 4 실시형태를 변형한 것이다. 특히, 제 5 실시형태 (도 6) 와 제 4 실시형태 (도 5) 간의 유일한 차이점은 도 5 의 D/A 변환 유닛 (172) 이 전류 변환 유닛 (272) 으로 대체되었다는 것이다. 디스플레이 모듈 (209) 의 동작은 디스플레이 모듈 (109) 의 동작과 동일하므로 디스플레이 모듈 (209) 의 설명은 생략한다.

제 5 실시형태에서 획득할 수 있는 이점은 제 1 실시형태 및 제 4 실시형태의 이점과 동일하다.

전술한 바와 같이, 본 발명에 따른 데이터 전송 방법은 플라즈마 디스플레이 장치, 액정 디스플레이 장치 및 유기 전계 발광 디스플레이 장치에 적용될 수 있다. 그러나, 본 발명의 애플리케이션이 전술한 바에 한정되지는 않는다. 예컨대, 본 발명은 2 이상의 다른 동작 전압으로 동작하는 동작 유닛들 (저압 동작 유닛 및 고압 동작 유닛) 이 설치된 반도체 장치를 포함하는 장비의 대규모 물리적 공간을 통한 고속 데이터 전송용 시스템, 또는 고압 동작으로 인해 발생한 전원 및 접지 도약이 그 동작에 불리하게 영향을 미치는 시스템에도 사용될 수 있다.

이상 설명한 바와 같이, 본 발명에 의하면 비디오 신호의 위상차에 의해 야기되는 오류 및 동위상 잡음에 의한 영향을 제거하여 높은 신뢰도 및 저비용으로 비디오 신호를 입력할 수 있다.

Claims (26)

1. 디스플레이 유닛과 다수의 디스플레이 드라이버를 구비하는 디스플레이 장치로서,

   상기 디스플레이 드라이버 각각은 디지털 동작 유닛 및 드라이브 유닛을 구비하고, 상기 디스플레이 드라이버 각각의 상기 디지털 동작 유닛 각각은 입력 신호에 포함된 판별 신호에 기초하여 상기 입력 신호의 대상이 현재 상기 입력 신호를 수신하고 있는 디스플레이 드라이버인지 여부를 판별하는 신호 판별 유닛을 구비하는, 디스플레이 장치.
2. 제 1 항에 있어서,

   상기 디지털 동작 유닛 각각은 상기 입력 신호에 포함된 클럭 신호 또는 상기 판별 신호와의 동조를 수행하는 동조 유닛을 더 구비하는, 디스플레이 장치.
3. 제 1 항에 있어서,

   상기 입력 신호는 디스플레이 데이터 신호를 포함하고,

   상기 판별 유닛이 상기 입력 신호의 대상이 현재 상기 입력 신호를 수신하고 있는 디스플레이 드라이버라고 판별한 경우, 해당 디스플레이 드라이버가 상기 입력 신호에 포함된 상기 디스플레이 데이터 신호를 인출하는, 디스플레이 장치.
4. 제 3 항에 있어서,

   상기 디스플레이 데이터 신호는 부호화된 데이터 신호이고, 상기 디지털 동작 유닛은 상기 디스플레이 데이터 신호를 복호화하는 복호화 유닛을 더 구비하는, 디스플레이 장치.
5. 제 1 항에 있어서,

   상기 판별 유닛이 상기 입력 신호의 대상이 현재 상기 입력 신호를 수신하고 있는 디스플레이 드라이버라고 판별한 경우, 해당 디스플레이 드라이버가 상기 입력 신호를 인출하는, 디스플레이 장치.
6. 제 1 항에 있어서,

   상기 입력 신호에서 초기화 신호가 검출된 경우, 상기 디지털 동작 유닛 각각은 상기 디스플레이 유닛의 초기화 설정을 수행하는 초기화 설정 유닛을 구비하는, 디스플레이 장치.
7. 제 1 항에 있어서,

   상기 다수의 디스플레이 드라이버는 서로 직렬로 연결되고, 상기 입력 신호는 상기 다수의 디스플레이 드라이버를 통해 직렬로 전송되는, 디스플레이 장치.
8. 제 1 항에 있어서,

   상기 다수의 디스플레이 드라이버는 서로 병렬로 연결되고, 상기 입력 신호는 상기 다수의 디스플레이 드라이버 각각에 제공되는, 디스플레이 장치.
9. 제 1 항에 있어서,

   상기 입력 신호는 상보형 신호인, 디스플레이 장치.
10. 디스플레이 유닛과 다수의 디스플레이 드라이버를 구비하는 디스플레이 장치로서,

    상기 디스플레이 드라이버 각각은 디지털 동작 유닛 및 드라이브 유닛을 구비하고, 상기 디지털 동작 유닛 각각은 입력 신호에 포함된 제어 신호를 분석하고 상기 제어 신호의 분석 결과에 따라 해당 디지털 동작 유닛과 관련된 드라이브 유닛을 제어하는, 디스플레이 장치.
11. 제 10 항에 있어서,

    상기 제어 신호는 판별 신호이고, 상기 해당 디지털 동작 유닛은 상기 판별 신호의 분석 결과에 따라 상기 판별 신호를 포함하는 입력 신호의 대상이 상기 해당 디지털 동작 유닛을 가지는 디스플레이 드라이버인지 여부를 판별하는, 디스플레이 장치.
12. 제 10 항에 있어서,

    상기 제어 신호는 동조 신호이고, 상기 디지털 동작 유닛 각각은 상기 동조 신호를 분석하고 상기 동조 신호와의 동조를 수행하는, 디스플레이 장치.
13. 제 10 항에 있어서,

    상기 제어 신호는 부호화된 디스플레이 데이터 신호이고, 상기 디지털 동작 유닛 각각은 상기 디스플레이 데이터 신호의 분석 결과에 따라 관련된 드라이브 유닛을 제어하는, 디스플레이 장치.
14. 제 10 항에 있어서,

    상기 제어 신호는 초기화 신호이고, 상기 디지털 동작 유닛 각각은 상기 초기화 신호의 분석 결과에 따라 상기 디스플레이 유닛의 초기화 설정을 수행하는, 디스플레이 장치.
15. 제 10 항에 있어서,

    상기 다수의 디스플레이 드라이버는 서로 직렬로 연결되고, 상기 입력 신호는 상기 다수의 디스플레이 드라이버를 통해 직렬로 전송되는, 디스플레이 장치.
16. 제 10 항에 있어서,

    상기 다수의 디스플레이 드라이버는 서로 병렬로 연결되고, 상기 입력 신호는 상기 다수의 디스플레이 드라이버 각각에 제공되는, 디스플레이 장치.
17. 제 10 항에 있어서,

    상기 입력 신호는 상보형 신호인, 디스플레이 장치.
18. 디지털 동작 유닛과 입력 신호에 따라 디스플레이 패널을 구동시키는 드라이브 유닛을 구비하는 디스플레이 드라이버로서,

    상기 디지털 동작 유닛은 상기 입력 신호에 포함된 판별 신호에 기초하여 상기 입력 신호의 대상이 상기 디스플레이 드라이버인지 여부를 판별하는 신호 판별 유닛을 구비하는, 디스플레이 드라이버.
19. 디지털 동작 유닛과 입력 신호에 따라 디스플레이 패널을 구동시키는 드라이브 유닛을 구비하는 디스플레이 드라이버로서,

    상기 디지털 동작 유닛은 상기 입력 신호에 포함된 제어 신호를 분석하고 상기 제어 신호의 분석 결과에 기초하여 드라이브 유닛을 제어하는, 디스플레이 드라이버.
20. 디지털 동작 유닛 및 드라이브 유닛을 구비하는 반도체 장치로 데이터를 전송하는 데이터 전송 방법으로서,

    입력 신호의 대상이 상기 반도체 장치인지 여부를 판별하는데 이용되는 판별 신호를 포함하는 상기 입력 신호를 상기 디지털 동작 유닛에 제공하는 단계; 및

    상기 디지털 동작 유닛으로부터 생성된 신호를 상기 드라이브 유닛으로 도입하는 단계를 포함하는, 데이터 전송 방법.
21. 제 20 항에 있어서,

    상기 디지털 동작 유닛에 제공되는 상기 입력 신호는 상보형 신호인, 데이터 전송 방법.
22. 제 20 항에 있어서,

    서로 직렬로 연결된 상기 다수의 반도체 장치가 제공되고, 상기 입력 신호는 상기 다수의 반도체 장치를 통해 직렬로 전송되는, 데이터 전송 방법.
23. 디지털 동작 유닛 및 드라이브 유닛을 구비하고, 상기 드라이브 유닛을 이용하여 디스플레이 패널을 구동시키기 위한 반도체 장치로 입력 신호에 기초하여 데이터를 전송하는 데이터 전송 방법으로서,

    상기 입력 신호의 대상이 상기 반도체 장치인지 여부를 판별하는데 이용되는 판별 신호를 포함하는 상기 입력 신호를 상기 디지털 동작 유닛에 제공하는 단계; 및

    상기 디스플레이 패널상에 디스플레이되는 디스플레이 데이터를 상기 디지털 동작 유닛에 제공하는 단계를 포함하는, 데이터 전송 방법.
24. 제 23 항에 있어서,

    상기 디지털 동작 유닛이 상기 디스플레이 데이터를 인출하는 타이밍을 지정하는 인출 타이밍 신호를 상기 디지털 동작 유닛에 제공하는 단계를 더 포함하는, 데이터 전송 방법.
25. 제 23 항에 있어서,

    상기 디지털 동작 유닛으로 도입되는 상기 입력 신호는 상보형 신호인, 데이터 전송 방법.
26. 제 23 항에 있어서,

    서로 직렬로 연결된 상기 반도체 장치가 다수 제공되고, 상기 입력 신호는 상기 다수의 반도체 장치를 통해 직렬로 전송되는, 데이터 전송 방법.

Images