KR100349347B1 - 엘시디 소스 드라이버 - Google Patents

엘시디 소스 드라이버 Download PDF

Info

Publication number
KR100349347B1
KR100349347B1 KR1020000046166A KR20000046166A KR100349347B1 KR 100349347 B1 KR100349347 B1 KR 100349347B1 KR 1020000046166 A KR1020000046166 A KR 1020000046166A KR 20000046166 A KR20000046166 A KR 20000046166A KR 100349347 B1 KR100349347 B1 KR 100349347B1
Authority
KR
South Korea
Prior art keywords
video signal
digital
analog
multiplexer
signal
Prior art date
Application number
KR1020000046166A
Other languages
English (en)
Other versions
KR20020012903A (ko
Inventor
이충헌
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000046166A priority Critical patent/KR100349347B1/ko
Publication of KR20020012903A publication Critical patent/KR20020012903A/ko
Application granted granted Critical
Publication of KR100349347B1 publication Critical patent/KR100349347B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Abstract

본 발명은 엘시디 소스 드라이버에 관한 것으로, 이웃한 두 개의 구동 채널이 각각 하나씩의 피채널 디지털-아날로그 변환기와 엔채널 디지털-아날로그 변환기를 공유하도록 하는데 그 목적이 있다. 이와 같은 목적의 본 발명에 따른 엘시디 소스 드라이버는 제 1 및 제 2 구동 채널과 더미 구동 채널을 포함하여 이루어진다. 제 1 구동 채널은 제 1 래치와 제 1 디지털-아날로그 변환기, 제 1 멀티플렉서, 제 1 버퍼를 포함한다. 제 1 래치는 제 1 디지털 비디오 신호를 입력받아 저장한다. 제 1 디지털-아날로그 변환기는 제 1 래치로부터 제 1 디지털 비디오 신호를 입력받아 제 1 아날로그 비디오 신호로 변환한다. 제 1 멀티플렉서는 제 1 디지털-아날로그 변환기에서 출력되는 아날로그 비디오 신호를 포함하는 두 개의 서로 다른 극성의 아날로그 비디오 신호를 입력받고 극성 제어 신호의 값에 따라 두 개의 서로 다른 극성의 아날로그 비디오 신호 가운데 하나를 선택적으로 출력한다. 제 1 버퍼는 제 1 멀티플렉서의 출력 신호를 입력받아 제 1 화소 구동 신호로서 출력한다. 제 2 구동 채널은 제 2 멀티플렉서와 제 2 래치, 제 2 디지털-아날로그 변환기, 제 3 멀티플렉서, 제 2 버퍼를 포함한다. 제 2 멀티플렉서는 제 1 디지털 비디오 신호와 제 2 디지털 비디오 신호를 입력받아 극성 제어 신호의 값에 따라 제 1 디지털 비디오 신호와 제 2 디지털 비디오 신호 가운데 하나를 선택적으로 출력한다. 제 2 래치는 제 2 멀티플렉서의 출력 신호를 입력받아 저장한다. 제 2 디지털-아날로그 변환기는 제 2 래치에 저장되어 있는 디지털 비디오 신호를 입력받아 제 2 아날로그 비디오 신호로 변환하여 제 1 멀티플렉서로 출력한다. 제 3 멀티플렉서는 제 2 아날로그 비디오 신호를 포함하는 서로 다른 두 개의 아날로그 비디오 신호를 입력받아 극성 제어 신호의 값에 따라 서로 다른 극성의 두 개의 아날로그 비디오 신호 가운데 하나를 선택적으로 출력한다. 제 2 버퍼는 제 3 멀티플렉서의 출력 신호를 입력받아 제 2 화소 구동 신호로서 출력한다. 더미 구동 채널은 제 3 래치와 제 3 디지털-아날로그 변환기를 포함한다. 제 3 래치는 제 3 디지털 비디오 신호를 입력받아 저장한다. 제 3 디지털-아날로그 변환기는 제 3 래치에 저장되어 있는 디지털 비디오 신호를 입력받아 아날로그 비디오 신호로 변환하여 제 2 멀티플렉서로 출력한다.

Description

엘시디 소스 드라이버{LCD source driver}
본 발명은 반도체 집적 회로에 관한 것으로, 특히 액정 디스플레이(LCD, Liquid Crystal Display) 패널의 컬럼 쪽을 제어하기 위한 엘시디 소스 드라이버(LCDSource Driver)에 관한 것이다.
액정표시장치에 비디오신호를 공급할 때는 하나의 화소(Pixel)에 동일한 극성의 비디오신호를 계속 공급하지 않고 교번 반전시켜서 공급한다. 동일한 극성의 비디오신호가 하나의 화소에 지속적으로 공급되면 해당 화소의 액정이 비디오신호의 극성에 따라 일정한 방향성을 갖게되는데, 이로 인하여 액정의 수명이 단축되기 때문이다.
엘시디 소스 드라이버는 디지털 비디오 신호를 음극 디지털 비디오신호와 양극 디지털 비디오신호로 변환한 다음, 각각을 아날로그 비디오 신호로 변환하여 각각의 화소에 공급한다. 음극 디지털 비디오신호는 공통전압(VCOM)보다 낮은 전압 레벨을 갖고, 양극 디지털 비디오 신호는 공통전압(VCOM)보다 높은 전압 레벨을 갖는다. 일반적으로 공통전압(VCOM)은 5V, 양극비디오신호는 5∼10V, 음극비디오신호는 0∼5V로 설정한다. 엘시디 소스 드라이버를 이용하여 엘시디 패널을 구동하는 방법에는 라인 반전 방법과 컬럼 반전 방법, 도트 반전 방법 등이 있다. 라인 반전 방법은 매트릭스 구조의 엘시디 패널을 열(row) 단위로 교번 반전시키는 것으로, 엘시디 패널의 홀수번 열과 짝수번 열에 공급되는 비디오신호의 극성을 교번 반전시킨다. 컬럼 반전 방법은 엘시디 패널을 컬럼(column) 단위로 반전시키는 것으로, 액정표시장치의 홀수번 컬럼과 짝수번 컬럼에 공급되는 비디오신호의 극성을 교번 반전시킨다. 그러나 이와 같은 라인 반전 방법과 컬럼 반전 방법은 이웃한 두 개의 열 또는 행이 교번 반전되면서 플리커(flicker)가 발생한다. 이 문제를 해결하기 위하여 라인 반전 방법과 컬럼 반전 방법을 혼합한 형태의 도트 반전 방법이 사용된다. 도트 반전 방법은 엘시디 패널의 이웃한 셀에 공급되는 디지털 비디오 신호의 극성을 모두 엇갈리게 하여 플리커의 정도를 크게 낮춘다. 엘시디 패널의 응용 분야가 출력 이미지의 품질이 크게 중요시되는 텔레비전 수상기와 컴퓨터용 모니터 등으로 확대되는 추세이기 때문에 고품질 이미지의 구현을 위하여 도트 반전 방법이 주로 사용된다.
도 1은 종래의 엘시디 소스 드라이버를 나타낸 도면이다. 도 1에 나타낸 바와 같이, 종래의 엘시디 소스 드라이버는 엘시디의 각각의 화소를 구동하기 위한 다수개의 구동 채널(104)을 포함하여 이루어진다. 하나의 구동 채널이 하나의 화소를 구동한다. 도 1에서 구동 채널(104)을 통해 단위 구동 채널의 구조를 살펴보면 다음과 같다. 래치(106)에는 하나의 화소를 구동하는데 필요한 디지털 비디오 신호(DVS1)가 입력된다. 이 래치(106)는 2중 구조로 되어 있는데, 현재 출력하고자 하는 비디오 신호를 처리하는 동안 다음에 출력할 비디오 신호를 미리 입력받아 저장해 둔다. 구동 채널(104)에는 피채널 디지털-아날로그 변환기(108)와 엔채널 디지털-아날로그 변환기(110)의 두 개의 디지털-아날로그 변환기가 구비된다. 피채널 디지털-아날로그 변환기(108)는 상술한 양극 비디오 신호를 발생시키기 위한 것이고, 엔채널 디지털-아날로그 변환기(110)는 음극 비디오 신호를 발생시키기 위한 것이다. 각각의 디지털-아날로그 변환기(108)(110)에서 출력되는 아날로그 비디오 신호는 2입력 멀티플렉서(112)에 입력된다. 멀티플렉서(112)는 입력된 두 개의 아날로그 비디오 신호 가운데 하나를 극성 제어 신호(POL)의 값에 따라 선택적으로출력한다. 멀티플렉서(112)에서 출력되는 버퍼(114)를 통해 엘시디의 해당 화소를 구동한다. 종래의 엘시디 소스 드라이버는 하나의 구동 채널이 하나의 화소를 구동하도록 이루어져 있으므로, 컴퓨터용 모니터 등과 같이 화면이 크고 해상도가 높은 경우에는 많은 수의 구동 채널이 요구된다.
이 경우 각 구동 채널마다 구비되는 두 개의 디지털-아날로그 변환기는 엘시디 소스 드라이버의 칩 사이즈를 크게 증가시키는 원인이 된다. 또 각각의 디지털-아날로그 변환기에서 만들어지는 비디오 신호 가운데 실제로 사용되는 것은 한 가지 뿐이어서, 회로 동작의 비효율성과 이에 따른 불필요한 전력 소비를 초래한다.
본 발명에 따른 엘시디 소스 드라이버는 이웃한 두 개의 구동 채널이 각각 하나씩의 피채널 디지털-아날로그 변환기와 엔채널 디지털-아날로그 변환기를 공유하도록 하는데 그 목적이 있다.
이와 같은 목적의 본 발명에 따른 엘시디 소스 드라이버는 제 1 및 제 2 구동 채널과 더미 구동 채널을 포함하여 이루어진다. 제 1 구동 채널은 제 1 래치와 제 1 디지털-아날로그 변환기, 제 1 멀티플렉서, 제 1 버퍼를 포함한다. 제 1 래치는 제 1 디지털 비디오 신호를 입력받아 저장한다. 제 1 디지털-아날로그 변환기는 제 1 래치로부터 제 1 디지털 비디오 신호를 입력받아 제 1 아날로그 비디오 신호로 변환한다. 제 1 멀티플렉서는 제 1 디지털-아날로그 변환기에서 출력되는 아날로그 비디오 신호를 포함하는 두 개의 서로 다른 극성의 아날로그 비디오 신호를 입력받고 극성 제어 신호의 값에 따라 두 개의 서로 다른 극성의 아날로그 비디오 신호 가운데 하나를 선택적으로 출력한다. 제 1 버퍼는 제 1 멀티플렉서의 출력 신호를 입력받아 제 1 화소 구동 신호로서 출력한다.
제 2 구동 채널은 제 2 멀티플렉서와 제 2 래치, 제 2 디지털-아날로그 변환기, 제 3 멀티플렉서, 제 2 버퍼를 포함한다. 제 2 멀티플렉서는 제 1 디지털 비디오 신호와 제 2 디지털 비디오 신호를 입력받아 극성 제어 신호의 값에 따라 제 1 디지털 비디오 신호와 제 2 디지털 비디오 신호 가운데 하나를 선택적으로 출력한다. 제 2 래치는 제 2 멀티플렉서의 출력 신호를 입력받아 저장한다. 제 2 디지털-아날로그 변환기는 제 2 래치에 저장되어 있는 디지털 비디오 신호를 입력받아 제 2 아날로그 비디오 신호로 변환하여 제 1 멀티플렉서로 출력한다. 제 3 멀티플렉서는 제 2 아날로그 비디오 신호를 포함하는 서로 다른 두 개의 아날로그 비디오 신호를 입력받아 극성 제어 신호의 값에 따라 서로 다른 극성의 두 개의 아날로그 비디오 신호 가운데 하나를 선택적으로 출력한다. 제 2 버퍼는 제 3 멀티플렉서의 출력 신호를 입력받아 제 2 화소 구동 신호로서 출력한다.
더미 구동 채널은 제 3 래치와 제 3 디지털-아날로그 변환기를 포함한다. 제 3 래치는 제 3 디지털 비디오 신호를 입력받아 저장한다. 제 3 디지털-아날로그 변환기는 제 3 래치에 저장되어 있는 디지털 비디오 신호를 입력받아 아날로그 비디오 신호로 변환하여 제 2 멀티플렉서로 출력한다.
도 1은 종래의 엘시디 소스 드라이버를 나타낸 도면.
도 2는 본 발명에 따른 엘시디 소스 드라이버를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
104, 204 : 구동 채널
106, 206 : 래치
108, 208b : 피채널 디지털-아날로그 변환기
110, 208a, 208c : 엔채널 디지털-아날로그 변환기
112, 212, 216 : 멀티플렉서
114, 214 : 버퍼
204c : 더미 구동 채널
POL : 극성 제어 신호
본 발명에 따른 엘시디 소스 드라이버의 바람직한 실시예를 도 2를 참조하여 설명하면 다음과 같다. 도 2는 본 발명에 따른 엘시디 소스 드라이버를 나타낸 도면이다.
도 2에 나타낸 바와 같이, 본 발명에 따른 엘시디 소스 드라이버의 구동 채널은 제 1 구동 채널(204a)과 제 2 구동 채널(204b), 더미 구동 채널(204c)을 갖는다. 제 1 구동 채널(204a)은 제 1 디지털 비디오 신호(DVS1)를 처리한다. 제 2 구동 채널(204b)은 제 1 구동 채널(206a)과 이웃한 구동 채널로서 제 2 디지털 비디오 신호(DVS2)를 처리한다. 더미 구동 채널(204c)은 마지막 구동 채널과의 디지털-아날로그 변환기 공유를 위해 추가한다.
제 1 구동 채널(204a)은 제 1 래치(206a)와 제 1 디지털-아날로그 변환기(208a), 제 1 멀티플렉서(212a), 제 1 버퍼(214a)로 이루어진다. 제 1 래치(206a)는 제 1 디지털 비디오 신호(DVS1)를 입력받아 저장한다. 제 1 래치(206a)는 2중 구조로 되어 있는데, 현재 출력하고자 하는 비디오 신호를 처리하는 동안 다음에 출력할 비디오 신호를 미리 입력받아 저장해 둔다. 제 1 디지털-아날로그 변환기(208a)는 엔채널 디지털-아날로그 변환기로서, 제 1 래치(206a)로부터 현재 출력하고자 하는 제 1 디지털 비디오 신호(DVS1)를 입력받아 제 1 아날로그 비디오 신호로 변환한다. 제 1 엔채널 디지털-아날로그 변환기(208a)는 입력된 디지털 비디오 신호를 음극 아날로그 비디오 신호로 변환한다. 제 1 멀티플렉서(212a)는 제 1 디지털-아날로그 변환기(208a)에서 출력되는 아날로그 비디오 신호와 제 2 구동 채널(206b)의 제 1 피채널 디지털-아날로그 변환기(208b)에서 출력되는 두 개의 서로 다른 극성의 아날로그 비디오 신호를 입력받고, 이 가운데 하나의 비디오 신호를 극성 제어 신호(POL)의 값에 따라 선택적으로 출력한다. 제 1 버퍼(214a)는 제 1멀티플렉서(214a)의 출력 신호를 입력받아 제 1 화소 구동 신호(OUT1)로서 출력한다.
제 2 구동 채널(204b)은 제 2 멀티플렉서(204)와 제 2 래치(206b), 제 2 디지털-아날로그 변환기(208b), 제 3 멀티플렉서(212b), 제 2 버퍼(214b)로 이루어진다. 제 2 멀티플렉서(216)는 제 1 디지털 비디오 신호(DVS1)와 제 2 디지털 비디오 신호(DVS2)를 입력받고, 극성 제어 신호(POL)의 값에 따라 제 1 디지털 비디오 신호(DVS1)와 제 2 디지털 비디오 신호(DVS2) 가운데 하나를 선택적으로 출력한다. 제 2 래치(206b)는 제 2 멀티플렉서(216)의 출력 신호를 입력받아 저장한다. 제 2 래치(206b) 역시 2중 구조로 되어 있으며, 현재 출력하고자 하는 비디오 신호를 처리하는 동안 다음에 출력할 비디오 신호를 미리 입력받아 저장해 둔다. 제 2 디지털-아날로그 변환기(208b)는 피채널 디지털-아날로그 변환기로서, 제 2 래치(206b)에 저장되어 있는 디지털 비디오 신호(DVS2)를 입력받아 제 2 아날로그 비디오 신호로 변환하여 제 1 멀티플렉서(212a)로 출력한다. 제 2 디지털-아날로그 변환기(208b)는 입력된 디지털 비디오 신호를 양극 아날로그 비디오 신호로 변환한다. 제 3 멀티플렉서(212b)는 극성이 서로 다른 제 2 아날로그 비디오 신호와 제 3 아날로그 비디오 신호를 입력받아 극성 제어 신호(POL)의 값에 따라 제 2 및 제 3 아날로그 비디오 신호 가운데 하나를 선택적으로 출력한다. 제 3 아날로그 비디오 신호는 제 2 구동 채널(204b)과 이웃한 제 3 구동 채널에서 발생한 아날로그 비디오 신호이며, 제 2 아날로그 비디오 신호와는 극성이 반대이다. 제 2 버퍼(214b)는 제 3 멀티플렉서(212b)의 출력 신호를 입력받아 제 2 화소 구동 신호(OUT2)로서 출력한다.
더미 구동 채널(204c)은 제 3 래치(206c)와 제 3 디지털-아날로그 변환기(208c)로 이루어진다. 제 3 래치(206c)는 제 3 디지털 비디오 신호(DVS6)를 입력받아 저장한다. 제 3 래치(206c)는 제 1 디지털 비디오 신호(DVS1)를 입력받아 저장한다. 제 1 래치(206c) 역시 2중 구조로 되어 있는데, 현재 출력하고자 하는 비디오 신호를 처리하는 동안 다음에 출력할 비디오 신호를 미리 입력받아 저장해 둔다. 제 3 디지털-아날로그 변환기(208c)는 제 3 래치(206c)에 저장되어 있는 디지털 비디오 신호(DVS3)를 입력받아 아날로그 비디오 신호로 변환하여 제 2 멀티플렉서(212b)로 출력한다.
본 발명에 따른 엘시디 소스 드라이버에서, 구동하고자 하는 엘시디 패널의 화소 수에 따라 많은 수의 제 2 구동 채널(204b)이 구비될 수 있다. 다수 개의 제 2 구동 채널 가운데 제 1 구동 채널(204a)에 이웃한 제 2 구동 채널(204b)을 제외한 나머지 제 2 구동 채널들 역시 이웃한 채널과 각각 하나씩의 피채널 디지털-아날로그 변환기와 엔채널 디지털-아날로그 변환기를 공유한다.
본 발명에 따른 엘시디 소스 드라이버는 이웃한 두 개의 구동 채널이 각각 하나씩의 피채널 디지털-아날로그 변환기와 엔채널 디지털-아날로그 변환기를 공유하도록 하여 칩 사이즈가 감소하도록 하고, 회로 동작의 비효율성과 이에 따른 불필요한 전력 소비를 억제하는 효과를 제공한다.

Claims (6)

  1. 다수개의 구동 채널을 가진 엘시디 소스 드라이버에 있어서 상기 다수개의 구동 채널이,
    제 1 디지털 비디오 신호를 입력받아 저장하는 제 1 래치와, 상기 제 1 래치로부터 상기 제 1 디지털 비디오 신호를 입력받아 제 1 아날로그 비디오 신호로 변환하는 제 1 디지털-아날로그 변환기와, 상기 제 1 디지털-아날로그 변환기에서 출력되는 아날로그 비디오 신호를 포함하는 두 개의 서로 다른 극성의 아날로그 비디오 신호를 입력받고 극성 제어 신호의 값에 따라 상기 두 개의 서로 다른 극성의 아날로그 비디오 신호 가운데 하나를 선택적으로 출력하는 제 1 멀티플렉서와, 상기 제 1 멀티플렉서의 출력 신호를 입력받아 제 1 화소 구동 신호로서 출력하는 제 1 버퍼를 구비하는 제 1 구동 채널과;
    상기 제 1 디지털 비디오 신호와 제 2 디지털 비디오 신호를 입력받아 상기 극성 제어 신호의 값에 따라 상기 제 1 디지털 비디오 신호와 상기 제 2 디지털 비디오 신호 가운데 하나를 선택적으로 출력하는 제 2 멀티플렉서와, 상기 제 2 멀티플렉서의 출력 신호를 입력받아 저장하는 제 2 래치와, 상기 제 2 래치에 저장되어 있는 디지털 비디오 신호를 입력받아 제 2 아날로그 비디오 신호로 변환하여 상기 제 1 멀티플렉서로 출력하는 제 2 디지털-아날로그 변환기와, 상기 제 2 아날로그 비디오 신호를 포함하는 서로 다른 두 개의 아날로그 비디오 신호를 입력받아 상기 극성 제어 신호의 값에 따라 상기 서로 다른 극성의 두 개의 아날로그 비디오 신호가운데 하나를 선택적으로 출력하는 제 3 멀티플렉서와, 상기 제 3 멀티플렉서의 출력 신호를 입력받아 제 2 화소 구동 신호로서 출력하는 제 2 버퍼를 구비하는 제 2 구동 채널과;
    제 3 디지털 비디오 신호를 입력받아 저장하는 제 3 래치와, 상기 제 3 래치에 저장되어 있는 디지털 비디오 신호를 입력받아 아날로그 비디오 신호로 변환하여 상기 제 2 멀티플렉서로 출력하는 제 3 디지털-아날로그 변환기를 구비하는 더미 구동 채널을 포함하여 이루어지는 엘시디 소스 드라이버.
  2. 청구항 1에 있어서, 상기 제어 신호가 상기 디지털 비디오 신호의 극성을 제어하는 극성 제어 신호로 이루어지는 엘시디 소스 드라이버.
  3. 청구항 1에 있어서, 상기 제 1 디지털-아날로그 변환기와 상기 제 2 디지털-아날로그 변환기는 서로 다른 극성의 디지털 비디오 신호를 아날로그 비디오 신호로 변환하도록 이루어지는 엘시디 소스 드라이버.
  4. 청구항 1에 있어서, 상기 제 2 디지털-아날로그 변환기와 상기 제 2 디지털-아날로그 변환기는 서로 다른 극성의 디지털 비디오 신호를 아날로그 비디오 신호로 변환하도록 이루어지는 엘시디 소스 드라이버.
  5. 청구항 1에 있어서, 상기 다수개의 구동 채널이 상기 제 1 구동 채널과 상기 제 3구동 채널을 적어도 하나씩 구비하고, 상기 제 2 구동 채널을 다수 개 구비할 수 있는 엘시디 소스 드라이버.
  6. 청구항 5에 있어서, 상기 제 2 구동 채널이 두 개 이상 구비될 때, 이웃한 상기 두 개의 제 2 구동 채널이 서로 다른 극성의 디지털 비디오 신호를 아날로그 비디오 신호로 변환하도록 이루어지는 엘시디 소스 드라이버.
KR1020000046166A 2000-08-09 2000-08-09 엘시디 소스 드라이버 KR100349347B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000046166A KR100349347B1 (ko) 2000-08-09 2000-08-09 엘시디 소스 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000046166A KR100349347B1 (ko) 2000-08-09 2000-08-09 엘시디 소스 드라이버

Publications (2)

Publication Number Publication Date
KR20020012903A KR20020012903A (ko) 2002-02-20
KR100349347B1 true KR100349347B1 (ko) 2002-08-21

Family

ID=19682484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000046166A KR100349347B1 (ko) 2000-08-09 2000-08-09 엘시디 소스 드라이버

Country Status (1)

Country Link
KR (1) KR100349347B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576546B2 (en) 2008-10-06 2017-02-21 Samsung Display Co., Ltd. Method for driving data, data drive circuit for performing the method, and display apparatus having the data drive circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100894077B1 (ko) * 2001-11-10 2009-04-21 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치
KR100614661B1 (ko) * 2005-06-07 2006-08-22 삼성전자주식회사 액정 표시 장치의 소스 드라이버 출력 회로 및 데이터 라인구동방법
KR100909775B1 (ko) * 2007-12-20 2009-07-29 엘지디스플레이 주식회사 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576546B2 (en) 2008-10-06 2017-02-21 Samsung Display Co., Ltd. Method for driving data, data drive circuit for performing the method, and display apparatus having the data drive circuit

Also Published As

Publication number Publication date
KR20020012903A (ko) 2002-02-20

Similar Documents

Publication Publication Date Title
US7151520B2 (en) Liquid crystal driver circuits
US7605806B2 (en) Data driving system and method for eliminating offset
KR100242443B1 (ko) 도트 반전 구동을 위한 액정 패널 및 이를 이용한 액정 표시 장치
US7961167B2 (en) Display device having first and second vertical drive circuits
USRE40916E1 (en) Liquid crystal driver and liquid crystal display device using the same
KR100614471B1 (ko) Ｌｃｄ패널 구동 회로
JP2994169B2 (ja) アクティブマトリックス型液晶表示装置
EP0466378B1 (en) Liquid crystal display panel for reduced flicker
JP4744851B2 (ja) 駆動回路及び表示装置
EP1952375B1 (en) Apparatus for driving an lcd display with reduced power consumption
JP4501525B2 (ja) 表示装置及びその駆動制御方法
US20100265274A1 (en) Offset compensation gamma buffer and gray scale voltage generation circuit using the same
JP2005258447A (ja) 液晶パネルの駆動装置及びその駆動方法
KR100379535B1 (ko) 액정 표시 장치의 구동 회로
KR100349347B1 (ko) 엘시디 소스 드라이버
JP2747583B2 (ja) 液晶パネルの駆動回路及び液晶装置
JP2008102345A (ja) 半導体集積回路装置
US7528819B2 (en) Source driver and the data switching circuit thereof
US20080122810A1 (en) Flat Display Unit
KR100488082B1 (ko) 액정표시장치의 패널구조 및 구동방법
US20230063249A1 (en) Display driver and display device
JP4147175B2 (ja) 液晶表示装置
JP4163161B2 (ja) 液晶表示装置及びデータライン・ドライバ
JP4080511B2 (ja) 液晶表示装置及びデータライン・ドライバ
JP2008040332A (ja) 表示装置用走査線駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 17