KR20170080328A - Ｅｐｉ 프로토콜을 이용한 표시장치 - Google Patents

Ｅｐｉ 프로토콜을 이용한 표시장치 Download PDF

Info

Publication number
KR20170080328A
KR20170080328A KR1020150191722A KR20150191722A KR20170080328A KR 20170080328 A KR20170080328 A KR 20170080328A KR 1020150191722 A KR1020150191722 A KR 1020150191722A KR 20150191722 A KR20150191722 A KR 20150191722A KR 20170080328 A KR20170080328 A KR 20170080328A
Authority
KR
South Korea
Prior art keywords
data
bit
image data
value
dummy
Prior art date
Application number
KR1020150191722A
Other languages
English (en)
Inventor
정양석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191722A priority Critical patent/KR20170080328A/ko
Publication of KR20170080328A publication Critical patent/KR20170080328A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 목적은, 전단 영상데이터와 후단 영상데이터를 이용하여, 전단 영상데이터와 후단 영상데이터 사이에 클럭 복구를 위한 더미 데이터를 삽입할 수 있는, EPI 프로토콜을 이용한 표시장치를 제공하는 것이다. 이를 위해, 본 발명에 따른 EPI 프로토콜을 이용한 표시장치는, 게이트 라인들과 데이터 라인들이 구비된 패널, 더미 데이터와 영상데이터를 생성하는 제어부 및 제어부로부터 전송된 영상데이터를 데이터 전압으로 변환하여, 데이터 전압을 상기 데이터 라인으로 공급하며, 더미 데이터를 이용하여 클럭을 복구하는 데이터 드라이버를 포함한다. 여기서, 제어부는, 전단 영상데이터와 후단 영상데이터를 이용하여, 전단 영상데이터와 후단 영상데이터 사이에 더미 데이터를 삽입한다.

Description

ＥＰＩ 프로토콜을 이용한 표시장치{DISPLAY DEVICE USING AN EPI PROTOCOL}
본 발명은 표시장치에 관한 것이다.
휴대전화, 테블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(Flat Panel Display)가 이용되고 있다. 평판표시장치(이하, 간단히 '표시장치'라 함)에는, 액정표시장치(Liquid Crystal Display) 및 유기발광표시장치(Organic Light Emitting Display Device) 등이 포함된다.
도 1은 종래의 표시장치에서 데이터가 전송되는 방법을 나타낸 예시도이며, 특히, 임베디드 클럭 포인트-포인트 인터페이스(EPI : Embedded Clock Point-Point Interface)(이하, 간단히 'EPI'라 함) 프로토콜을 이용하여 통신을 수행하고 있는 표시장치에서, 제어부와 데이터 드라이버 사이에 전송되는 데이터들을 나타낸 예시도이다.
EPI 프로토콜을 이용하는 데이터 드라이버에서는, 제어부로부터 전송되어온 데이터들을 이용하여 클럭을 직접 생성하고 있다. 따라서, EPI 프로토콜을 이용하는 제어부와 데이터 드라이버 사이에는 클럭을 전송하기 위한 클럭라인이 없다.
이에 따라, 제어부와 데이터 드라이버가 통신을 수행할 때, 영상데이터 이외에, 클럭 복구(Clock Recovery)를 위한 더미 데이터가 전송되어야 한다.
예를 들어, 도 1에 도시된 바와 같이, 1패킷(1픽셀용 데이터)이 전송된 후, 4개의 더미 비트들('0011')로 구성된 더미 데이터가 제어부로부터 데이터 드라이버로 전송된다.
부연하여 설명하면, 종래의 EPI 프로토콜을 이용한 표시장치는, 클럭 임베디드(Clock Embedded) 방식을 이용하고 있으며, 데이터 드라이버가 클럭을 복구시킬 수 있도록, 4개의 더미 비트들로 구성된 더미 데이터가 데이터 드라이버로 전송된다.
따라서, EPI 프로토콜을 이용한 표시장치는, 영상데이터 이외에, 많은 개수의 더미 비트들을 전송해야 한다. 이에 따라, 영상데이터의 전송 효율이 감소될 수 있다.
특히, 고해상도를 갖는 표시장치는, 10bit 이상의 데이터들이 전송되도록 개발되고 있기 때문에, 데이터 전송량은 지속적으로 증가하고 있다. 따라서, 비록 4개의 더미 비트들을 이용하여 더미 데이터가 전송되고 있으나, 더미 데이터에 의해, 영상데이터의 전송 효율은 크게 감소될 수 있다.
상술한 문제점을 해결하기 위해 제안된 본 발명의 목적은, 전단 영상데이터와 후단 영상데이터를 이용하여, 상기 전단 영상데이터와 상기 후단 영상데이터 사이에 클럭 복구를 위한 더미 데이터를 삽입할 수 있는, EPI 프로토콜을 이용한 표시장치를 제공하는 것이다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 EPI 프로토콜을 이용한 표시장치는, 게이트 라인들과 데이터 라인들이 구비된 패널, 더미 데이터와 영상데이터를 생성하는 제어부 및 상기 제어부로부터 전송된 상기 영상데이터를 데이터 전압으로 변환하여, 상기 데이터 전압을 상기 데이터 라인으로 공급하며, 상기 더미 데이터를 이용하여 클럭을 복구하는 데이터 드라이버를 포함한다. 여기서, 상기 제어부는, 전단 영상데이터와 후단 영상데이터를 이용하여, 상기 전단 영상데이터와 상기 후단 영상데이터 사이에 상기 더미 데이터를 삽입한다.
본 발명에 의하면, 제어부로부터 데이터 드라이버로 전송되는 전용 더미 비트의 량이 최소화될 수 있다.
도 1은 종래의 표시장치에서 데이터가 전송되는 방법을 나타낸 예시도.
도 2는 본 발명에 따른 EPI 프로토콜을 이용한 표시장치의 구성을 나타낸 예시도.
도 3은 본 발명에 따른 EPI 프로토콜을 이용한 표시장치에 적용되는 제어부로부터 데이터 드라이버로 전송되는 데이터들을 나타낸 예시도.
도 4는 본 발명에 따른 EPI 프로토콜을 이용한 표시장치에 적용되는 제어부의 구성을 나타낸 예시도.
도 5는 본 발명에 따른 EPI 프로토콜을 이용한 표시장치에 적용되는 데이터 드라이버의 구성을 나타낸 예시도.
도 6은 본 발명의 제1실시예에 따른 표시장치에 적용되는 더미 데이터의 구성을 나타낸 도표.
도 7은 도 6에 도시된 도표에 대응되는 데이터의 파형을 나타낸 예시도.
도 8은 본 발명의 제2실시예에 따른 표시장치에 적용되는 더미 데이터의 구성을 나타낸 도표.
도 9는 도 8에 도시된 도표에 대응되는 데이터의 파형을 나타낸 예시도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 2는 본 발명에 따른 EPI 프로토콜을 이용한 표시장치의 구성을 나타낸 예시도이며, 도 3은 본 발명에 따른 EPI 프로토콜을 이용한 표시장치에 적용되는 제어부로부터 데이터 드라이버로 전송되는 데이터들을 나타낸 예시도이다. 도 4는 본 발명에 따른 EPI 프로토콜을 이용한 표시장치에 적용되는 제어부의 구성을 나타낸 예시도이며, 도 5는 본 발명에 따른 EPI 프로토콜을 이용한 표시장치에 적용되는 데이터 드라이버의 구성을 나타낸 예시도이다.
본 발명에 따른 EPI(Embedded Clock Point-Point Interface)(이하, 간단히 'EPI'라 함) 프로토콜을 이용한 표시장치는, 도 2에 도시된 바와 같이, 게이트 라인들(GL1 to GLg)과 데이터 라인들(DL1 to DLdx8)이 구비된 패널(100), 더미 데이터(DD)와 영상데이터(Data)를 생성하는 제어부(400), 상기 제어부(400)로부터 전송된 상기 영상데이터(Data)를 데이터 전압으로 변환하여, 상기 데이터 전압을 상기 데이터 라인(DL)으로 공급하며, 상기 더미 데이터(DD)를 이용하여 클럭을 복구하는 데이터 드라이버(300) 및 상기 제어부(400)의 제어에 따라 상기 게이트 라인들(GL1 to GLg)로 게이트 펄스를 순차적으로 출력하는 게이트 드라이버(200)를 포함한다. 특히, 상기 제어부(400)는, 전단 영상데이터(Data1)와 후단 영상데이터(Data2)를 이용하여, 상기 전단 영상데이터(Data1)와 상기 후단 영상데이터(Data2) 사이에 상기 더미 데이터(DD)를 삽입한다. 도 3에서는 8개의 데이터 드라이버들(SDIC#1 to SDIC#8)(300) 및 1개의 게이트 드라이버(200)가 구비되어 있는 표시장치가, 본 발명의 일예로서 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 상기 데이터 드라이버들(300)의 개수 및 상기 게이트 드라이버(200)의 개수는 상기 패널(100)의 형태 및 크기 등에 따라 다양하게 변경될 수 있다.
본 발명에 따른 EPI 프로토콜을 이용한 표시장치(이하, 간단히 '표시장치'라 함)에 대해 간단히 설명하면 다음과 같다.
본 발명에 따른 표시장치에서 상기 제어부(400)와 상기 데이터 드라이버(300)는, EPI 프로토콜을 이용하여 통신을 수행한다.
상기 표시장치로 전원이 공급되면, 우선, 상기 제어부(400)는, 제1데이터 드라이버(SDIC#1)(300)로 락(LOCK)신호를 공급한다. 상기 락신호는 제2 내지 제8데이터 드라이버(SDIC#2 to SDIC#8)로 순차적으로 전송되며, 상기 제8데이터 드라이버는 상기 락신호를 상기 제어부(400)로 전송한다. 상기 락신호가 정상적으로 수신되면, 상기 제어부(400)는 상기 데이터 드라이버(300)들로 영상데이터(Data)를 공급하며, 상기 데이터 드라이버(300)들이 상기 영상데이터(Data)와 대응되는 데이터 전압을 상기 패널(100)로 공급한다. 이에 따라, 상기 패널(100)에서 영상이 출력된다.
이 경우, 상기 영상데이터(Data)는 하나의 픽셀에 대응될 수 있으며, 또는 두 개 이상의 픽셀에 대응될 수 있다. 상기 전단 영상데이터(Data1)는 상기 더미 데이터(DD)보다 먼저 전송되는 영상데이터를 의미하며, 상기 후단 영상데이터(Data2)는 상기 더미 데이터(DD)보다 나중에 전송되는 영상데이터를 의미한다. 예를 들어, 도 3에 도시된 바와 같이, 상기 전단 영상데이터(Data1)가 전송된 후 상기 더미 데이터(DD)가 전송되며, 상기 더미 데이터(DD)가 전송된 후 상기 후단 영상데이터(Data2)가 전송된다.
상기 더미 데이터(DD)가 전송되기 전에 적어도 하나 이상의 영상데이터(Data)들이 전송될 수 있다. 도 3에는 상기 더미 데이터(DD)가 전송되기 전에 두 개의 영상데이터들이 전송되고 있는 예가 도시되어 있다. 이 경우, 상기 더미 데이터(DD)가 전송되기 직전의 영상데이터가 상기 전단 영상데이터(Data1)가 된다. 마찬가지로, 상기 더미 데이터(DD)가 전송된 후에 적어도 하나 이상의 영상데이터(Data)들이 전송될 수 있다. 이 경우, 상기 더미 데이터(DD)가 전송된 직후의 영상데이터가 상기 후단 영상데이터(Data2)가 된다.
첫째, 상기 패널(100)은 영상을 출력하는 기능을 수행한다.
상기 패널(100)은 상기 표시장치의 종류에 따라 달라질 수 있다.
예를 들어, 상기 표시장치가 액정표시장치인 경우, 상기 패널(100)은 두 장의 유리기판 사이에 액정층이 형성되어 있는 액정패널이 될 수 있다.
상기 표시장치가 유기발광패널인 경우, 상기 패널(100)에 형성되는 각각의 픽셀에는, 유기발광다이오드, 상기 데이터 라인들(DL1 to DLdx8)과 상기 게이트 라인(GL1 to GLg)들에 접속되어 상기 유기발광다이오드를 제어하기 위한 트랜지스터들 및 스토리지 커패시터 등이 구비될 수 있다.
둘째, 상기 게이트 드라이버(200)는, 상기 제어부(400)로부터 전송되어온 게이트 제어신호(GCS)들을 이용하여, 순차적으로 상기 게이트 라인들로 게이트 펄스를 공급한다.
여기서, 상기 게이트 펄스는 상기 게이트 라인들에 연결되어 있는 스위칭용 박막트랜지스터를 턴온시킬 수 있는 신호를 의미한다. 상기 스위칭용 박막트랜지스터를 턴오프시킬 수 있는 신호는 게이트 오프 신호라 한다. 상기 게이트 펄스와 상기 게이트 오프 신호를 총칭하여 게이트 신호라 한다.
상기 게이트 드라이버(200)는, 상기 패널(100)과 독립되게 형성되어, 테이프 캐리어 패키지(TCP) 또는 연성인쇄회로기판(FPCB) 등을 통해 상기 패널(100)에 연결될 수 있으나, 게이트 인 패널(Gate In Panel : GIP) 방식을 이용하여, 상기 패널(100) 내에 직접 실장될 수도 있다.
셋째, 상기 제어부(400)는, 외부시스템으로부터 입력되는 타이밍 신호, 즉, 수직동기신호, 수평동기신호 및 데이터 인에이블 신호 등을 이용하여, 상기 게이트 드라이버(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성하며, 상기 데이터 드라이버(300)로 전송될 상기 영상데이터(Data)와 상기 더미 데이터(DD)를 생성한다.
이를 위해, 상기 제어부(400)는, 도 4에 도시된 바와 같이, 상기 외부시스템으로부터 입력영상데이터(Ri, Gi, Bi) 및 타이밍 신호(TS)들을 수신하기 위한 수신부(410), 각종 제어신호들을 생성하기 위한 제어신호 생성부(420) 및 상기 입력영상데이터를 재정렬하여, 재정렬된 영상데이터(Data)와 더미 데이터(DD)를 생성하기 위한 데이터 정렬부(430)를 포함한다.
상기 제어부(400)는, EPI 프로토콜을 이용하여 상기 데이터 드라이버들(SDIC#1 to SDIC#8)과 통신을 수행하고 있기 때문에, 상기 제어부(400)는 상기 데이터 드라이버들(SDIC#1 to SDIC#8)을 초기화하기 위한 락신호를 상기 데이터 드라이버들(SDIC#1 to SDIC#8)(300) 중 제1데이터 드라이버(SDIC#1)로 전송한다. 상기 데이터 드라이버(SDIC#1)들이 정상적으로 구동되는 경우, 상기 락신호는 상기 제1데이터 드라이버(SDIC#1)로부터 제8데이터 드라이버(SDIC#8)를 거쳐 상기 제어부(400)로 재전송된다. 상기 락신호는 상기 제어신호 생성부(420)에서 생성될 수 있다.
상기 락신호가 수신되면, 상기 제어부(400)는 상기 데이터 드라이버(300)들로 상기 영상데이터(Data) 및 상기 더미 데이터(DD)를 전송하며, 상기 데이터 드라이버(300)들은 상기 영상데이터를 데이터 전압으로 변환시킨 후, 상기 데이터 전압을 상기 데이터 라인들(DL1 to DLdx8)을 통해 상기 패널(100)로 전송한다. 상기 데이터 드라이버(300)는 상기 더미 데이터(DD)를 이용하여 클럭을 복원한 후, 상기 클럭을 이용하여, 상기 영상데이터를 상기 데이터 전압으로 변환하거나 상기 데이터 전압을 상기 데이터 라인으로 공급한다.
상기 제어부(400)의 상기 데이터 정렬부(430)는, 도 3에 도시된 바와 같이, 상기 전단 영상데이터(Data1)와 상기 후단 영상데이터(Data2)를 이용하여, 상기 전단 영상데이터(Data1)와 상기 후단 영상데이터(Data2) 사이에 상기 더미 데이터(DD)를 삽입한다.
본 발명의 제1실시예에 따른 표시장치에서, 상기 더미 데이터(DD)는, 두 개의 전용 더미 비트들(C, D), 상기 전단 영상데이터의 마지막 비트(B) 및 상기 후단 영상데이터의 첫 번째 비트(E)를 포함한다. 이 경우, 상기 제어부(400)는, 상기 후단 영상데이터(Data)의 상기 첫 번째 비트(E)의 변환 유무를 지시하는 플래그 비트를 상기 데이터 드라이버(300)로 전송할 수 있다.
상기 플래그 비트는 상기 전단 영상데이터(Data1)에 포함될 수 있으며, 또는 상기 전단 영상데이터(Data1)를 포함하는 패킷에 포함될 수 있다. 후자의 경우, 상기 전단 영상데이터(Data1)는 상기 패킷의 마지막에 전송되며, 따라서, 하나의 패킷이 전송된 후 상기 더미 데이터(DD)가 전송된다.
상기 제어부(400)는, 상기 마지막 비트(B)의 값과 상기 첫 번째 비트(E)의 값이 서로 다르면, 두 개의 상기 전용 더미 비트들(C, D) 중 첫 번째 전용 더미 비트(C)의 값을 상기 마지막 비트의 값으로 설정하고, 두 번째 전용 더미 비트(D)의 값을 상기 첫 번째 비트의 값으로 설정한다.
또한, 상기 제어부(400)는, 상기 마지막 비트의 값과 상기 첫 번째 비트의 값이 서로 같으면, 두 개의 상기 전용 더미 비트들(C, D) 중 첫 번째 전용 더미 비트(C)의 값을 상기 마지막 비트(B)의 값으로 설정하고, 두 번째 전용 더미 비트(D)의 값을 상기 첫 번째 비트(E)의 값의 반대 값으로 설정하며, 상기 첫 번째 비트(E)의 값을 상기 반대 값으로 설정한다.
본 발명의 제2실시예에 따른 표시장치에서, 상기 더미 데이터는, 두 개의 전용 더미 비트들(C, D), 상기 전단 영상데이터(Data1)의 마지막 비트(B) 및 상기 후단 영상데이터의 첫 번째 비트(E)를 포함한다. 이 경우, 상기 제어부(400)는, 상기 전단 영상데이터(Data1)의 상기 마지막 비트(B)의 변환 유무를 지시하는 플래그 비트를 상기 데이터 드라이버로 전송할 수 있다.
상기 플래그 비트는 상기 전단 영상데이터(Data1)에 포함될 수 있으며, 또는 상기 전단 영상데이터(Data1)를 포함하는 패킷에 포함될 수 있다. 후자의 경우, 상기 전단 영상데이터(Data1)는 상기 패킷의 마지막에 전송되며, 따라서, 하나의 패킷이 전송된 후 상기 더미 데이터(DD)가 전송된다.
상기 제어부(400)는, 상기 마지막 비트(B)의 값과 상기 첫 번째 비트(E)의 값이 서로 다르면, 두 개의 상기 전용 더미 비트들(C, D) 중 첫 번째 전용 더미 비트(C)의 값을 상기 마지막 비트(B)의 값으로 설정하고, 두 번째 전용 더미 비트(D)의 값을 상기 첫 번째 비트(E)의 값으로 설정한다.
또한, 상기 제어부(400)는, 상기 마지막 비트(B)의 값과 상기 첫 번째 비트(E)의 값이 서로 같으면, 두 개의 상기 전용 더미 비트들(C, D) 중 첫 번째 전용 더미 비트(C)의 값을 상기 마지막 비트의 값(B)의 반대 값으로 설정하고, 상기 마지막 비트(B)의 값을 상기 반대값으로 설정하며, 두 번째 전용 더미 비트(D)의 값을 상기 첫 번째 비트(E)의 값으로 설정한다.
상기 제1실시예는 도 6 및 도 7을 참조하여 설명되며, 상기 제2실시예는 도 8 및 도 9를 참조하여 설명된다.
넷째, 상기 데이터 드라이버들(SDIC#1 to SDIC#8)(300)은 상기 제어부로부터 수신된 상기 락신호를 순차적으로 전송하며, 마지막 데이터 드라이버, 예를 들어, 상기 제8데이터 드라이버(SDIC#8)는 수신된 상기 락신호(LOCK)를 상기 제어부(400)로 전송한다.
상기 데이터 드라이버들(SDIC#1 to SDIC#8)(300) 각각은 상기 제어부(400)로부터 상기 영상데이터(Data)와 상기 더미 데이터(DD)를 수신한다. 상기 제어부(400)로부터 수신되는 상기 데이터(Data)들 중, 상기 더미 데이터(DD)가 수신되기 전에 수신되는 영상데이터는 상기 전단 영상데이터(Data1)라 하며, 상기 더미 데이터(DD)가 수신된 후에 수신되는 영상데이터는 상기 후단 영상데이터(Data2)라 한다.
상기 데이터 드라이버(300)들 각각은, 도 5에 도시된 바와 같이, 상기 제어부(400)로부터 상기 영상데이터(Data)와 상기 더미 데이터(DD)를 수신하는 데이터 수신부(310) 및 상기 데이터 수신부(310)로부터 수신된 상기 영상데이터와 클럭을 이용하여 1수평라인의 데이터 전압들을 생성한 후 상기 데이터 라인들로 출력하는 데이터 전압 출력부(320)를 포함한다.
상기 데이터 수신부(310)는 도 3에 도시된 바와 같은 형태로 상기 제어부(400)로부터 전송된 데이터를 분리하여, 상기 전단 영상데이터(Data1), 상기 후단 영상데이터(Data2) 및 클럭을 복구한다.
예를 들어, 상기 제어부(400)로부터 전송된 상기 데이터는, 도 3에 도시된 바와 같이, 상기 전단 영상데이터(Data1), 상기 후단 영상데이터(Data2) 및 상기 더미 데이터(DD)를 포함하는 비트들로 구성된다.
상기 데이터 수신부(310)는 연속된 비트들로부터, 상기 전단 영상데이터(Data1), 상기 후단 영상데이터(Data2) 및 클럭을 복구한다.
본 발명에 의하면, 두 개의 상기 전용 더미 미트들(C, D), 상기 전단 영상데이터의 마지막 비트(B) 및 상기 후단 영상데이터의 첫 번째 비트(E)를 포함하는 상기 더미 데이터(DD)에 의해, 상기 전단 영상데이터(Data1)와 상기 후단 영상데이터(Data2) 사이에서, 트랜지션(Transition)이 발생된다.
두 개의 상기 전용 더미 비트들(C, D)의 값을 서로 다르게 하므로써, 상기 전단 영상데이터(Data1)와 상기 후단 영상데이터(Data2) 사이에서 트랜지션이 발생될 수 있다. 그러나, 두 개의 상기 전용 더미 비트들(C, D)에 의해서는 트랜지션의 효과가 크지 않다. 예를 들어, 서로 다른 두 개의 비트들만을 이용해서는, 트랜지션이 발생되었다는 것이 명확하게 판단될 수 없다. 그러나, 도 3에 도시된 바와 같이, 네 개의 비트들(B, C, D, E)에 의해서는 트랜지션의 발생되었는지가 명확하게 판단될 수 있다.
특히, 본 발명은 두 개의 상기 전용 더미 비트들(C, D)만을 추가하여, 도 2에 도시된 바와 같은 종래의 더미 데이터에서의 트랜지션과 동일한 효과를 발생시킬 수 있다. 이를 위해, 본 발명은 두 개의 상기 전용 더미 비트들(C, D) 이외에, 상기 전단 영상데이터(Data1)의 마지막 비트(B) 및 상기 후단 영상데이터(Data2)의 첫 번째 비트(E)를 이용하여 상기 더미 데이터를 구현한다.
상기 데이터 수신부(310)는 수신된 상기 더미 데이터(DD)에 의해 트랜지션이 발생되면, 상기 트랜지션을 이용하여 클럭을 복구할 수 있다.
예를 들어, 상기 데이터 수신부(310)는, 상기 더미 데이터(DD)에 의해 트랜지션이 시작되는 시점, 즉, 도 3에서 상기 전단 영상데이터(Data1)의 마지막 비트(B)가 0이 되는 시점을 클럭의 라이징 타임으로 설정하고, 상기 트랜지션이 종료되는 시점, 즉, 도 3에서 상기 후단 영상데이터(Data2)의 첫 번째 비트(E)가 끝나는 시점을 상기 클럭의 폴링 타임으로 설정할 수 있다. 상기 방법 이외에도, 상기 데이터 수신부(310)는 상기 더미 데이터(DD)를 다양하게 이용하여 클럭을 복구할 수 있다.
또 다른 예로서, 상기 제어부(400)로부터 상기 데이터 수신부(310)로 전송되는 신호들에는 클럭이 없기 때문에, 상기 데이터 수신부(310)에 구비된 위상동기루프(PLL: Phase Locked Loop) 또는 지연동기루프(DLL: Delay Locked Loop) 등이, 상기 신호들에서 주기적인 트랜지션 포인트(Transition Point)를 트래킹(Tracking)하여 클럭을 생성할 수 있다.
상기한 바와 같이, 상기 데이터 수신부(310)는, 현재 일반적으로 이용되고 있는 다양한 방법들을 이용하여, 상기 더미 데이터(DD)로부터 클럭을 복원할 수 있다.
부연하여 설명하면, 상기 데이터 수신부(310)로 전송된 신호들에 트랜지션이 없을 경우, 트래킹할 기준 성분이 없기 때문에, 클럭을 생성하는 것이 불가능하고, 표시장치에서는 데이터의 전송이 없는 블랭크(Blank) 구간이 존재하며, 데이터들이 전송되더라도 트랜지션이 없을 수도 있다. 따라서, 본 발명에서는 클럭의 전송이 없더라도, 상기 데이터 수신부(310)가 클럭을 생성할 수 있도록, 영상데이터들 이외에 상기 더미 데이터(DD)를 전송하고 있으며, 상기 데이터 수신부(310)는 상기 더미 데이터에 의한 트랜지션을 이용하여 클럭을 생성할 수 있다.
상기 데이터 수신부(310)는 상기 더미 데이터(DD)의 전단과 후단에 수신된 데이터를 상기 전단 영상데이터(Data1) 및 상기 후단 영상데이터(Data2)로 인식한다.
상기 데이터 수신부(310)는, 복구된 상기 전단 영상데이터(Data1) 및 상기 후단 영상데이터(Data2)와 상기 클럭을 상기 데이터 전압 출력부(320)로 전송한다.
상기 데이터 전압 출력부(320)는, 감마전압 발생부로부터 공급되는 감마전압들을 이용하여, 상기 전단 영상데이터 또는 상기 후단 영상데이트를 상기 데이터 전압으로 변환시킨 후, 상기 데이터 전압을, 상기 데이터 라인으로 공급다. 이를 위해, 상기 데이터 전압 출력부(320)는, 쉬프트 레지스터부, 래치부, 디지털 아날로그 변환부(DAC) 및 출력버퍼를 포함한다. 상기 데이터 전압 출력부(320)는 상기 데이터 수신부(310)로부터 전송된 상기 클럭을 이용하여 각종 동작을 수행한다.
상기 쉬프트 레지스터부는, 상기 제어부(400)로부터 수신된 데이터 제어신호들을 이용하여 샘플링 신호를 출력한다.
상기 래치부는 상기 데이터 수신부(310)로부터 순차적으로 수신된 상기 디지털 영상데이터(Data)를 래치하고 있다가, 상기 디지털 아날로그 변환부(DAC)로 동시에 출력하는 기능을 수행한다.
상기 디지털 아날로그 변환부는 상기 래치부로부터 전송되어온 상기 영상데이터들을 동시에 상기 데이터 전압으로 변환하여, 출력한다. 즉, 상기 디지털 아날로그 변환부는, 상기 감마전압 발생부로부터 공급되는 감마전압을 이용하여, 상기 영상데이터들을 상기 데이터 전압으로 변환한 후, 상기 데이터 전압을 상기 데이터 라인들로 출력한다.
상기 출력버퍼는 상기 디지털 아날로그 변환부로부터 전송되어온 상기 데이터 전압을, 상기 제어부(400)로부터 전송되어온 소스 출력 인에이블 신호에 따라, 상기 패널의 데이터 라인들(DL1 to DLd)로 출력한다.
도 6은 본 발명의 제1실시예에 따른 표시장치에 적용되는 더미 데이터의 구성을 나타낸 도표이며, 도 7은 도 6에 도시된 도표에 대응되는 데이터의 파형을 나타낸 예시도이다.
우선 도 6에서, A는 상기 플래그 비트를 나타내고, B는 상기 전단 영상데이터(Data1)의 마지막 비트를 나타내고, C는 두 개의 상기 전용 더미 비트들 중 첫 번째 전용 더미 비트를 나타내고, D는 두 개의 상기 전용 더미 비트들 중 두 번째 전용 더미 비트를 나타내며, E는 상기 후단 영상데이터(Data2)의 첫 번째 비트를 나타낸다.
본 발명의 제1실시예에 따른 표시장치에서, 상기 더미 데이터(DD)는, 두 개의 전용 더미 비트들(C, D), 상기 전단 영상데이터의 마지막 비트(B) 및 상기 후단 영상데이터의 첫 번째 비트(E)를 포함한다. 이 경우, 상기 제어부(400)는, 상기 후단 영상데이터(Data)의 상기 첫 번째 비트(E)의 변환 유무를 지시하는 플래그 비트를 상기 데이터 드라이버(300)로 전송할 수 있다. 상기 플래그 비트는 상기 전단 영상데이터(Data1)에 포함될 수 있으며, 또는 상기 전단 영상데이터(Data1)를 포함하는 패킷에 포함될 수 있다.
상기 제어부(400)는, 상기 마지막 비트의 값과 상기 첫 번째 비트의 값이 서로 같으면, 두 개의 상기 전용 더미 비트들(C, D) 중 첫 번째 전용 더미 비트(C)의 값을 상기 마지막 비트(B)의 값으로 설정하고, 두 번째 전용 더미 비트(D)의 값을 상기 첫 번째 비트(E)의 값의 반대 값으로 설정하며, 상기 첫 번째 비트(E)의 값을 상기 반대 값으로 설정한다.
예를 들어, 도 6의 도표에 도시된 케이스1(case1)에 기재된 바와 같이, 상기 마지막 비트(B)의 값이 0이고, 상기 첫 번째 비트(E)의 값이 0이면, 상기 제어부(400)는, 상기 첫 번째 전용 더미 비트(C)의 값을 0으로 설정하고, 두 번째 전용 더미 비트(D)의 값을 1로 설정하며, 상기 첫 번째 비트(E)의 값을 1로 설정한다. 상기 첫 번째 비트(E)의 값이 0에서 1로 변했기 때문에, 상기 첫 번째 비트를 표시하는 도면부호는 E'로 표시된다.
이 경우, 상기 마지막 비트(B)와 상기 첫 번째 전용 더미 비트(C)의 값은 0이며, 상기 두 번째 전용 더미 비트(D)와 상기 첫 번째 비트(E')의 값은 1이다. 따라서, 상기 네 개의 비트들(B, C, D, E')에 의해, '0011'이 표현된다. '0011'은 0에서 1로 변환되는 트랜지션을 표현한다. 상기 트랜지션은, 도 7의 (a)에 도시된 데이터의 파형을 통해 확인될 수 있다.
상기 첫 번째 비트(E)의 값이 0에서 1로 변환되었기 때문에, 상기 제어부는 상기 플래그 비트(A)의 값을 1로 설정한다. 상기 플래그 비트(A)는 상기 전단 영상데이터(Data1)에 포함되어 상기 데이터 수신부(310)로 전송될 수 있다.
상기 데이터 수신부(310)는 상기 플래그 비트(A)가 1인 경우, 상기 후단 영상데이터(Data2)의 첫 번째 비트(E')의 값을 반대 값으로 변환시킨다. 따라서, 상기 첫 번째 비트(E)의 값은 원래의 값인 0으로 변환된다. 이에 따라, 상기 제어부(400)에서 전송된 상기 후단 영상데이터(Data2)와 동일한 영상데이터가 복구될 수 있다.
또 다른 예로서, 도 6의 도표에 도시된 케이스4(case4)에 기재된 바와 같이, 상기 마지막 비트(B)의 값이 1이고, 상기 첫 번째 비트(E)의 값이 1이면, 상기 제어부(400)는, 상기 첫 번째 전용 더미 비트(C)의 값을 1로 설정하고, 두 번째 전용 더미 비트(D)의 값을 0으로 설정하며, 상기 첫 번째 비트(E)의 값을 0으로 설정한다. 상기 첫 번째 비트(E)의 값이 1에서 0으로 변했기 때문에, 상기 첫 번째 비트를 표시하는 도면부호는 E'로 표시된다.
이 경우, 상기 마지막 비트(B)와 상기 첫 번째 전용 더미 비트(C)의 값은 1이며, 상기 두 번째 전용 더미 비트(D)와 상기 첫 번째 비트(E')의 값은 0이다. 따라서, 상기 네 개의 비트들(B, C, D, E')에 의해, '1100'이 표현된다. '1100'은 1에서 0으로 변환되는 트랜지션을 표현한다. 상기 트랜지션은, 도 7의 (d)에 도시된 데이터의 파형을 통해 확인될 수 있다.
상기 첫 번째 비트(E)의 값이 1에서 0으로 변환되었기 때문에, 상기 제어부는 상기 플래그 비트(A)의 값을 1로 설정한다. 상기 플래그 비트(A)는 상기 전단 영상데이터(Data1)에 포함되어 상기 데이터 수신부(310)로 전송될 수 있다.
상기 데이터 수신부(310)는 상기 플래그 비트(A)가 1인 경우, 상기 후단 영상데이터(Data2)의 첫 번째 비트(E')의 값을 반대 값으로 변환시킨다. 따라서, 상기 첫 번째 비트(E)의 값은 원래의 값인 1로 변환된다. 이에 따라, 상기 제어부(400)에서 전송된 상기 후단 영상데이터(Data2)와 동일한 영상데이터가 복구될 수 있다.
상기 제어부(400)는, 상기 마지막 비트(B)의 값과 상기 첫 번째 비트(E)의 값이 서로 다르면, 두 개의 상기 전용 더미 비트들(C, D) 중 첫 번째 전용 더미 비트(C)의 값을 상기 마지막 비트의 값으로 설정하고, 두 번째 전용 더미 비트(D)의 값을 상기 첫 번째 비트의 값으로 설정한다.
예를 들어, 도 6의 도표에 도시된 케이스2(case2)에 기재된 바와 같이, 상기 마지막 비트(B)의 값이 0이고, 상기 첫 번째 비트(E)의 값이 1이면, 상기 제어부(400)는, 상기 첫 번째 전용 더미 비트(C)의 값을 0으로 설정하고, 두 번째 전용 더미 비트(D)의 값을 1로 설정한다.
이 경우, 상기 마지막 비트(B)와 상기 첫 번째 전용 더미 비트(C)의 값은 0이며, 상기 두 번째 전용 더미 비트(D)와 상기 첫 번째 비트(E)의 값은 1이다. 따라서, 상기 네 개의 비트들(B, C, D, E')에 의해, '0011'이 표현된다. '0011'은 0에서 1로 변환되는 트랜지션을 표현한다. 상기 트랜지션은, 도 7의 (b)에 도시된 데이터의 파형을 통해 확인될 수 있다.
상기 첫 번째 비트(E)의 값이 변환되지 않았기 때문에, 상기 제어부(400)는 상기 플래그 비트(A)의 값을 0으로로 설정한다. 상기 플래그 비트(A)는 상기 전단 영상데이터(Data1)에 포함되어 상기 데이터 수신부(310)로 전송될 수 있다.
상기 데이터 수신부(310)는 상기 플래그 비트(A)가 0인 경우, 상기 후단 영상데이터(Data2)의 첫 번째 비트(E)의 값을 변환시키지 않는다. 따라서, 상기 제어부(400)에서 전송된 상기 후단 영상데이터(Data2)와 동일한 영상데이터가 복구될 수 있다.
또 다른 예로서, 도 6의 도표에 도시된 케이스3(case3)에 기재된 바와 같이, 상기 마지막 비트(B)의 값이 1이고, 상기 첫 번째 비트(E)의 값이 0이면, 상기 제어부(400)는, 상기 첫 번째 전용 더미 비트(C)의 값을 1로 설정하고, 두 번째 전용 더미 비트(D)의 값을 0으로 설정한다.
이 경우, 상기 마지막 비트(B)와 상기 첫 번째 전용 더미 비트(C)의 값은 1이며, 상기 두 번째 전용 더미 비트(D)와 상기 첫 번째 비트(E)의 값은 0이다. 따라서, 상기 네 개의 비트들(B, C, D, E)에 의해, '1100'이 표현된다. '1100'은 1에서 0으로 변환되는 트랜지션을 표현한다. 상기 트랜지션은, 도 7의 (c)에 도시된 데이터의 파형을 통해 확인될 수 있다.
상기 첫 번째 비트(E)의 값이 변환되지 않았기 때문에, 상기 제어부(400)는 상기 플래그 비트(A)의 값을 0으로로 설정한다. 상기 플래그 비트(A)는 상기 전단 영상데이터(Data1)에 포함되어 상기 데이터 수신부(310)로 전송될 수 있다.
상기 데이터 수신부(310)는 상기 플래그 비트(A)가 0인 경우, 상기 후단 영상데이터(Data2)의 첫 번째 비트(E)의 값을 변환시키지 않는다. 따라서, 상기 제어부(400)에서 전송된 상기 후단 영상데이터(Data2)와 동일한 영상데이터가 복구될 수 있다.
도 8은 본 발명의 제2실시예에 따른 표시장치에 적용되는 더미 데이터의 구성을 나타낸 도표이며, 도 9는 도 8에 도시된 도표에 대응되는 데이터의 파형을 나타낸 예시도이다.
우선 도 6에서, A는 상기 플래그 비트를 나타내고, B는 상기 전단 영상데이터(Data1)의 마지막 비트를 나타내고, C는 두 개의 상기 전용 더미 비트들 중 첫 번째 전용 더미 비트를 나타내고, D는 두 개의 상기 전용 더미 비트들 중 두 번째 전용 더미 비트를 나타내며, E는 상기 후단 영상데이터(Data2)의 첫 번째 비트를 나타낸다.
본 발명의 제2실시예에 따른 표시장치에서, 상기 더미 데이터는, 두 개의 전용 더미 비트들(C, D), 상기 전단 영상데이터(Data1)의 마지막 비트(B) 및 상기 후단 영상데이터의 첫 번째 비트(E)를 포함한다. 이 경우, 상기 제어부(400)는, 상기 전단 영상데이터(Data1)의 상기 마지막 비트(B)의 변환 유무를 지시하는 플래그 비트를 상기 데이터 드라이버로 전송할 수 있다. 상기 플래그 비트는 상기 전단 영상데이터(Data1)에 포함될 수 있으며, 또는 상기 전단 영상데이터(Data1)를 포함하는 패킷에 포함될 수 있다.
상기 제어부(400)는, 상기 마지막 비트(B)의 값과 상기 첫 번째 비트(E)의 값이 서로 같으면, 두 개의 상기 전용 더미 비트들(C, D) 중 첫 번째 전용 더미 비트(C)의 값을 상기 마지막 비트의 값(B)의 반대 값으로 설정하고, 상기 마지막 비트(B)의 값을 상기 반대값으로 설정하며, 두 번째 전용 더미 비트(D)의 값을 상기 첫 번째 비트(E)의 값으로 설정한다.
예를 들어, 도 8의 도표에 도시된 케이스1(case1)에 기재된 바와 같이, 상기 마지막 비트(B)의 값이 0이고, 상기 첫 번째 비트(E)의 값이 0이면, 상기 제어부(400)는, 상기 첫 번째 전용 더미 비트(C)의 값을 1로 설정하고, 상기 마지막 비트의 값(B)을 1로 설정하며, 상기 두 번째 전용 더미 비트(D)의 값을 0으로 설정한다. 상기 마지막 비트(B)의 값이 0에서 1로 변했기 때문에, 상기 마지막 비트를 표시하는 도면부호는 B'로 표시된다.
이 경우, 상기 마지막 비트(B')와 상기 첫 번째 전용 더미 비트(C)의 값은 1이며, 상기 두 번째 전용 더미 비트(D)와 상기 첫 번째 비트(E)의 값은 0이다. 따라서, 상기 네 개의 비트들(B', C, D, E)에 의해, '1100'이 표현된다. '1100'은 1에서 0으로 변환되는 트랜지션을 표현한다. 상기 트랜지션은, 도 9의 (a)에 도시된 데이터의 파형을 통해 확인될 수 있다.
상기 마지막 비트(B)의 값이 0에서 1로 변환되었기 때문에, 상기 제어부(400)는 상기 플래그 비트(A)의 값을 1로 설정한다. 상기 플래그 비트(A)는 상기 전단 영상데이터(Data1)에 포함되어 상기 데이터 수신부(310)로 전송될 수 있다.
상기 데이터 수신부(310)는 상기 플래그 비트(A)가 1인 경우, 상기 전단 영상데이터(Data1)의 마지막 비트(B')의 값을 반대 값으로 변환시킨다. 따라서, 상기 마지막 비트(B)의 값은 원래의 값인 0으로 변환된다. 이에 따라, 상기 제어부(400)에서 전송된 상기 전단 영상데이터(Data1)와 동일한 영상데이터가 복구될 수 있다.
또 다른 예로서, 도 8의 도표에 도시된 케이스4(case4)에 기재된 바와 같이, 상기 마지막 비트(B)의 값이 1이고, 상기 첫 번째 비트(E)의 값이 1이면, 상기 제어부(400)는, 상기 첫 번째 전용 더미 비트(C)의 값을 0으로 설정하고, 상기 마지막 비트의 값(B)을 0으로 설정하며, 상기 두 번째 전용 더미 비트(D)의 값을 1로 설정한다. 상기 마지막 비트(B)의 값이 1에서 0으로 변했기 때문에, 상기 마지막 비트를 표시하는 도면부호는 B'로 표시된다.
이 경우, 상기 마지막 비트(B')와 상기 첫 번째 전용 더미 비트(C)의 값은 0이며, 상기 두 번째 전용 더미 비트(D)와 상기 첫 번째 비트(E)의 값은 1이다. 따라서, 상기 네 개의 비트들(B', C, D, E)에 의해, '0011'이 표현된다. '0011'은 0에서 1로 변환되는 트랜지션을 표현한다. 상기 트랜지션은, 도 9의 (d)에 도시된 데이터의 파형을 통해 확인될 수 있다.
상기 마지막 비트(B)의 값이 1에서 0으로 변환되었기 때문에, 상기 제어부(400)는 상기 플래그 비트(A)의 값을 1로 설정한다. 상기 플래그 비트(A)는 상기 전단 영상데이터(Data1)에 포함되어 상기 데이터 수신부(310)로 전송될 수 있다.
상기 데이터 수신부(310)는 상기 플래그 비트(A)가 1인 경우, 상기 전단 영상데이터(Data1)의 마지막 비트(B')의 값을 반대 값으로 변환시킨다. 따라서, 상기 마지막 비트(B)의 값은 원래의 값인 1로 변환된다. 이에 따라, 상기 제어부(400)에서 전송된 상기 전단 영상데이터(Data1)와 동일한 영상데이터가 복구될 수 있다.
상기 제어부(400)는, 상기 마지막 비트(B)의 값과 상기 첫 번째 비트(E)의 값이 서로 다르면, 두 개의 상기 전용 더미 비트들(C, D) 중 첫 번째 전용 더미 비트(C)의 값을 상기 마지막 비트(B)의 값으로 설정하고, 두 번째 전용 더미 비트(D)의 값을 상기 첫 번째 비트(E)의 값으로 설정한다.
예를 들어, 도 8의 도표에 도시된 케이스2(case2)에 기재된 바와 같이, 상기 마지막 비트(B)의 값이 0이고, 상기 첫 번째 비트(E)의 값이 1이면, 상기 제어부(400)는, 상기 첫 번째 전용 더미 비트(C)의 값을 0으로 설정하고, 두 번째 전용 더미 비트(D)의 값을 1로 설정한다.
이 경우, 상기 마지막 비트(B)와 상기 첫 번째 전용 더미 비트(C)의 값은 0이며, 상기 두 번째 전용 더미 비트(D)와 상기 첫 번째 비트(E)의 값은 1이다. 따라서, 상기 네 개의 비트들(B, C, D, E')에 의해, '0011'이 표현된다. '0011'은 0에서 1로 변환되는 트랜지션을 표현한다. 상기 트랜지션은, 도 9의 (b)에 도시된 데이터의 파형을 통해 확인될 수 있다.
상기 마지막 비트(B)의 값이 변환되지 않았기 때문에, 상기 제어부(400)는 상기 플래그 비트(A)의 값을 0으로로 설정한다. 상기 플래그 비트(A)는 상기 전단 영상데이터(Data1)에 포함되어 상기 데이터 수신부(310)로 전송될 수 있다.
상기 데이터 수신부(310)는 상기 플래그 비트(A)가 0인 경우, 상기 전단 영상데이터(Data1)의 마지막 비트(B)의 값을 변환시키지 않는다. 따라서, 상기 제어부(400)에서 전송된 상기 전단 영상데이터(Data1)와 동일한 영상데이터가 복구될 수 있다.
또 다른 예로서, 도 8의 도표에 도시된 케이스3(case3)에 기재된 바와 같이, 상기 마지막 비트(B)의 값이 1이고, 상기 첫 번째 비트(E)의 값이 0이면, 상기 제어부(400)는, 상기 첫 번째 전용 더미 비트(C)의 값을 1로 설정하고, 두 번째 전용 더미 비트(D)의 값을 0으로 설정한다.
이 경우, 상기 마지막 비트(B)와 상기 첫 번째 전용 더미 비트(C)의 값은 1이며, 상기 두 번째 전용 더미 비트(D)와 상기 첫 번째 비트(E)의 값은 0이다. 따라서, 상기 네 개의 비트들(B, C, D, E)에 의해, '1100'이 표현된다. '1100'은 1에서 0으로 변환되는 트랜지션을 표현한다. 상기 트랜지션은, 도 9의 (c)에 도시된 데이터의 파형을 통해 확인될 수 있다.
상기 마지막 비트(B)의 값이 변환되지 않았기 때문에, 상기 제어부(400)는 상기 플래그 비트(A)의 값을 0으로로 설정한다. 상기 플래그 비트(A)는 상기 전단 영상데이터(Data1)에 포함되어 상기 데이터 수신부(310)로 전송될 수 있다.
상기 데이터 수신부(310)는 상기 플래그 비트(A)가 0인 경우, 상기 전단 영상데이터(Data1)의 마지막 비트(B)의 값을 변환시키지 않는다. 따라서, 상기 제어부(400)에서 전송된 상기 전단 영상데이터(Data2)와 동일한 영상데이터가 복구될 수 있다.
상기한 바와 같은 본 발명에 의하면, 두 개의 상기 전용 더미 비트들(C, D) 및 하나의 상기 플래그 비트(A)를 이용하여, 종래의 표시장치에서 생성되는 트랜지션 효과와 동일한 효과가 발생될 수 있다. 따라서, 본 발명에 의하면, 하나의 더미 데이터가 전송될 때, 종래와 비교하여, 하나의 비트가 감소될 수 있다.
상기에서 설명된 본 발명을 간단히 정리하면 다음과 같다.
본 발명은 EPI 프로토콜을 이용하는 표시장치에 관한 것이며, 특히, 데이터의 전송 효율을 향상시킬 수 있는 표시장치에 관한 것이다.
본 발명은 클럭 복구를 위한 더미 데이터의 전송량을 최소화함으로써, 데이터 전송 효율을 높일 수 있다.
본 발명에 의하면, 더미 데이터의 비트 수가 4비트로부터 3비트로 감소될 수 있다. 이 경우, 120Hz로 구동되는 UHD 모델의 표시장치에서, 1프레임을 기준으로 할 때, 78만 비트가 저감될 수 있다. 따라서, 25%의 개선 효과가 발생될 수 있다.
예를 들어, EPI 프로토콜을 이용하는 제어부의 1포트를 기준으로 할 때, UHD 모델의 경우, 1수평라인 마다 350 패킷(Packet)이 전송된다.
UHD 모델에서 수직 라인의 개수가 2250이며, 하나의 패킷이 전송될 때마다, 하나의 더미 비트가 감소된다.
따라서, 본 발명에 의하면, 1프레임 마다 787,500(= 350 x 2250)개의 비트 수가 감소될 수 있다.
본 발명은 영상데이터의 앞/뒤 상관 관계를 파악하고, 영상데이터의 일부 비트를 보조 더미 비트로 활용하여, 더미 데이터로 이용되는 전용 더미 비트의 개수를 3개로 줄일 수 있다. 이에 따라, 데이터의 전송 효율이 증가될 수 있다.
부연하여 설명하면, 본 발명은 더미 데이터로 이용되는 전용 더미 비트들의 개수를 최소화함으로써, 데이터의 전송효율을 증대시킬 수 있다.
이를 위해, 본 발명은 전용 더미 비트들의 전단 데이터와 후단 데이터의 일부를 더미 데이터로 이용한다.
예를 들어, 본 발명은 전단 데이터의 마지막 비트와, 후단 데이터의 첫 번째 비트를 이용하고 있으며, 상기 마지막 비트와 첫 번째 비트는 변조될 수 있다.
본 발명은 변조된 비트를 원상태로 복구시키기 위해, 플래그 정보를 포함한 플래그 비트를 전송할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 패널 200 : 게이트 드라이버
300 : 데이터 드라이버 400 : 제어부

Claims (5)

  1. 게이트 라인들과 데이터 라인들이 구비된 패널;
    더미 데이터와 영상데이터를 생성하는 제어부; 및
    상기 제어부로부터 전송된 상기 영상데이터를 데이터 전압으로 변환하여, 상기 데이터 전압을 상기 데이터 라인으로 공급하며, 상기 더미 데이터를 이용하여 클럭을 복구하는 데이터 드라이버를 포함하고,
    상기 제어부는, 전단 영상데이터와 후단 영상데이터를 이용하여, 상기 전단 영상데이터와 상기 후단 영상데이터 사이에 상기 더미 데이터를 삽입하는 EPI 프로토콜을 이용한 표시장치.
  2. 제 1 항에 있어서,
    상기 더미 데이터는, 두 개의 전용 더미 비트들, 상기 전단 영상데이터의 마지막 비트 및 상기 후단 영상데이터의 첫 번째 비트를 포함하며,
    상기 제어부는, 상기 후단 영상데이터의 상기 첫 번째 비트의 변환 유무를 지시하는 플래그 비트를 상기 데이터 드라이버로 전송하는 EPI 프로토콜을 이용한 표시장치.
  3. 제 2 항에 있어서,
    상기 제어부는,
    상기 마지막 비트의 값과 상기 첫 번째 비트의 값이 서로 다르면, 두 개의 상기 전용 더미 비트들 중 첫 번째 전용 더미 비트의 값을 상기 마지막 비트의 값으로 설정하고, 두 번째 전용 더미 비트의 값을 상기 첫 번째 비트의 값으로 설정하는 EPI 프로토콜을 이용한 표시장치.
  4. 제 2 항에 있어서,
    상기 제어부는,
    상기 마지막 비트의 값과 상기 첫 번째 비트의 값이 서로 같으면, 두 개의 상기 전용 더미 비트들 중 첫 번째 전용 더미 비트의 값을 상기 마지막 비트의 값으로 설정하고, 두 번째 전용 더미 비트의 값을 상기 첫 번째 비트의 값의 반대 값으로 설정하며, 상기 첫 번째 비트의 값을 상기 반대 값으로 설정하는 EPI 프로토콜을 이용한 표시장치.
  5. 제 1 항에 있어서,
    상기 더미 데이터는, 두 개의 전용 더미 비트들, 상기 전단 영상데이터의 마지막 비트 및 상기 후단 영상데이터의 첫 번째 비트를 포함하며,
    상기 제어부는, 상기 전단 영상데이터의 상기 마지막 비트의 변환 유무를 지시하는 플래그 비트를 상기 데이터 드라이버로 전송하는 EPI 프로토콜을 이용한 표시장치.
KR1020150191722A 2015-12-31 2015-12-31 Ｅｐｉ 프로토콜을 이용한 표시장치 KR20170080328A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191722A KR20170080328A (ko) 2015-12-31 2015-12-31 Ｅｐｉ 프로토콜을 이용한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191722A KR20170080328A (ko) 2015-12-31 2015-12-31 Ｅｐｉ 프로토콜을 이용한 표시장치

Publications (1)

Publication Number Publication Date
KR20170080328A true KR20170080328A (ko) 2017-07-10

Family

ID=59356159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191722A KR20170080328A (ko) 2015-12-31 2015-12-31 Ｅｐｉ 프로토콜을 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR20170080328A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190007668A (ko) * 2017-07-13 2019-01-23 엘지디스플레이 주식회사 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190007668A (ko) * 2017-07-13 2019-01-23 엘지디스플레이 주식회사 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법

Similar Documents

Publication Publication Date Title
US8947412B2 (en) Display driving system using transmission of single-level embedded with clock signal
EP3188171B1 (en) Display device, source drive integrated circuit, timing controller and driving method thereof
KR101891710B1 (ko) 클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
KR102151949B1 (ko) 표시장치와 그 구동 방법
KR100661828B1 (ko) 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
US9483131B2 (en) Liquid crystal display and method of driving the same
US9934712B2 (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
KR102645150B1 (ko) 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
TWI500009B (zh) 用以在空白週期傳送時脈信號之顯示裝置與方法
US20070285409A1 (en) Electronic device
KR20150125145A (ko) 표시장치
KR102041530B1 (ko) 표시 장치 및 이의 구동 방법
CN107564464B (zh) 有机发光二极管显示装置
KR102270600B1 (ko) 표시장치
US20220198989A1 (en) Data drive circuit, clock recovery method of the same, and display drive device having the same
KR20120135805A (ko) 표시장치와 그 구동 방법
US10593288B2 (en) Apparatus of transmitting and receiving signal, source driver of receiving status information signal, and display device having the source driver
KR102148481B1 (ko) 영상 표시장치 및 그 구동방법
KR20170080328A (ko) Ｅｐｉ 프로토콜을 이용한 표시장치
US8253715B2 (en) Source driver and liquid crystal display device having the same
KR102126540B1 (ko) 평판 표시 장치 및 그의 구동 방법
KR102398505B1 (ko) 표시장치
TW202221692A (zh) 顯示裝置的資料介面裝置和方法
KR20050002429A (ko) 액정표시장치 및 그 구동 방법