KR102098010B1 - 디스플레이 패널을 구동하는 소스 드라이버 집적회로 - Google Patents

디스플레이 패널을 구동하는 소스 드라이버 집적회로 Download PDF

Info

Publication number
KR102098010B1
KR102098010B1 KR1020130104384A KR20130104384A KR102098010B1 KR 102098010 B1 KR102098010 B1 KR 102098010B1 KR 1020130104384 A KR1020130104384 A KR 1020130104384A KR 20130104384 A KR20130104384 A KR 20130104384A KR 102098010 B1 KR102098010 B1 KR 102098010B1
Authority
KR
South Korea
Prior art keywords
clock
signal
data
clock signal
output
Prior art date
Application number
KR1020130104384A
Other languages
English (en)
Other versions
KR20150026057A (ko
Inventor
김연태
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020130104384A priority Critical patent/KR102098010B1/ko
Publication of KR20150026057A publication Critical patent/KR20150026057A/ko
Application granted granted Critical
Publication of KR102098010B1 publication Critical patent/KR102098010B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 디스플레이 장치에 구비되는 디스플레이 패널을 구동하는 소스 드라이버 집적회로에 관한 것이다. 상기 소스 드라이버 집적회로 장치는 클럭-데이터 신호를 수신하고, 입력단에서 상기 클럭-데이터 신호로부터 클럭 신호와 데이터 신호를 분리하여 출력한다. 따라서, 전류 소모가 감소되고, 면적이 감소된다.

Description

디스플레이 패널을 구동하는 소스 드라이버 집적회로{SOURCE DRIVER INTEGRATED CIRCUIT DEVICE FOR DRIVING DISPLAY PANEL}
본 발명은 디스플레이 장치에 관한 것으로서, 특히 디스플레이 패널을 구동하기 위하여 디스플레이 장치에 구비되는 소스 드라이버 집적회로에 관한 것이다.
IT(Information Technology) 기술의 발달로 디스플레이 장치의 보급이 급격하게 늘어나고 있다. 그에 따라, 디스플레이 장치의 저전력화가 요구되고 있다. 이러한 요구를 충족시키기 위하여 디스플레이 장치는 다양한 기술을 이용하여 지속적으로 개발되고 있다. 현재 많이 사용되고 있는 디스플레이 장치로는 LCD (Liquid Crystal Display), LED (Light Emitting Diode) 디스플레이, AMOLED (Active Matrix Organic Light Emitting Diode) 디스플레이 등이 있다.
디스플레이 장치는 영상을 표시하는 디스플레이 패널과, 타이밍 컨트롤러 및 상기 디스플레이 패널을 구동하는 복수개의 드라이버 집적회로 장치들을 구비한다. 상기 복수개의 드라이버 집적회로 장치에 소스 드라이버 집적회로와 게이트 드라이버 집적회로가 포함될 수 있다. 이 중 소스 드라이버 집적회로는 타이밍 컨트롤러에서 전송되는 클럭 신호와 데이터 신호를 수신한다. 클럭 신호와 데이터 신호는 혼합되어서 소스 드라이버 집적회로에 전송될 수 있으며, 소스 드라이버 집적회로는 클럭 신호와 데이터 신호를 복원하고 복원된 클럭 신호와 데이터 신호를 이용하여서 디스플레이 패널에 영상의 표시를 위한 소스 구동 신호를 출력한다.
소스 드라이버 집적회로는 고속의 데이터 신호와 저속의 클럭 신호를 같은 회로를 이용하여 처리한다. 그러므로, 소스 드라이버 집적회로는 고속 기준으로 상기 클럭 신호와 데이터 신호를 처리하므로 신호 처리 과정에서 많은 전력을 소모한다.
또한, 소스 드라이버 집적회로는 데이터를 샘플링하기 위하여 저전압인 차동 신호 형태의 데이터 신호를 고전압인 동작 전압(Vcc) 레벨로 증폭해야 한다. 그러므로, 소스 드라이버 집적회로는 증폭에 부품들을 필요로 하고 결과적으로 부품들의 실장을 위한 넓은 면적을 필요로 한다.
본 발명은 데이터 신호와 클럭 신호를 수신하고 처리하기 위한 전력 소모를 줄일 수 있는 소스 드라이버 집적회로를 제공함을 목적으로 한다.
본 발명은 타이밍 컨트롤러에서 전송된 데이터 신호와 클럭 신호를 처리하는데 필요한 전력 소모를 줄일 수 있는 소스 드라이버 집적회로를 제공함을 다른 목적으로 한다.
또한, 본 발명은 데이터 신호와 클럭 신호를 처리하는데 필요한 부품들을 구현하는데 필요한 레이아웃 면적을 줄일 수 있는 소스 드라이버 집적회로를 제공함을 또다른 목적으로 한다.
상기 과제를 해결하기 위하여 본 발명에 따른 소스 드라이버 집적회로는, 클럭 신호와 데이터 신호를 클럭-데이터 신호로부터 분리하여 제1 클럭 신호와 제1 데이터 신호로 출력하는 클럭 데이터 분리부; 상기 클럭 데이터 분리부로부터 출력되는 상기 제1 클럭 신호를 증폭하여 제2 클럭 신호로 출력하는 클럭 신호 처리부; 상기 제2 클럭 신호를 이용하여 복원된 제3 클럭 신호를 출력하는 클럭 복원부; 및 상기 제3 클럭 신호를 이용하여 상기 클럭 데이터 분리부로부터 출력되는 상기 제1 데이터 신호를 샘플링하여 제2 데이터 신호로 출력하는 데이터 신호 처리부를 구비하는 것을 특징으로 한다.
또한, 본 발명에 따른 소스 드라이버 집적회로는, 혼합되어 전송되는 클럭 신호와 데이터 신호를 분리하여 제1 클럭 신호와 제1 데이터 신호로 출력하는 클럭 데이터 분리부; 상기 제1 클럭 신호의 주파수에 상응하는 저속 동작을 수행하며, 상기 제1 클럭 신호의 입력에 대응하여 상기 제1 클럭 신호의 레벨보다 높은 고전압을 풀 스윙(Full swing)함으로써 제2 클럭 신호를 출력하는 클럭 신호 처리부; 상기 제2 클럭 신호를 이용하여 복원된 제3 클럭 신호를 출력하는 클럭 복원부; 및 상기 제1 데이터 신호의 주파수에 상응하는 고속 동작을 수행하며, 상기 제3 클럭 신호를 이용하여 상기 클럭 데이터 분리부로부터 출력되는 상기 제1 데이터 신호를 샘플링하여 제2 데이터 신호를 출력하는 데이터 신호 처리부를 구비하는 것을 특징으로 한다.
본 발명에 따르면, 소스 드라이버 집적회로는 수신된 클럭 신호와 데이터 신호를 분리하고, 상기 분리된 클럭 신호는 저속으로 처리하고, 상기 분리된 데이터 신호는 고속으로 처리한다. 이와 같이 소스 드라이버 집적회로는 다른 속도의 데이터 신호와 클럭 신호를 분리하고 클럭 신호를 저속으로 처리함으로써 클럭 신호를 저속으로 처리하는 것에 대응하여 전류 소모를 줄일 수 있다.
또한, 본 발명에 따르면 클럭 신호를 저속으로 처리함으로써 클럭 신호를 처리하는 회로가 간단해진다. 그 결과, 소스 드라이버 집적회로의 클럭 신호를 처리하는 회로의 면적도 감소될 수 있다.
도 1은 본 발명이 적용되는 디스플레이 장치의 블록도이다.
도 2는 본 발명에 따른 소스 드라이버 집적회로의 실시예를 나타내는 블록도이다.
도 3은 도 2에 도시된 클럭 신호 처리부의 일 실시예의 블록도이다.
도 4는 도 3에 도시된 이득 증폭기의 일 실시예의 회로도이다.
도 5는 도 3에 도시된 더블 입력-싱글 출력 증폭기의 일 실시예의 회로도이다.
도 6은 도 2에 도시된 클럭 신호 처리부의 다른 실시예의 블록도이다.
도 7은 도 2에 도시된 클럭 신호 처리부에서 소모되는 전류의 그래프이다.
도 8은 도 2에 도시된 클럭 신호 처리부에서 출력되는 클럭 신호의 파형도이다.
도 9는 도 2에 도시된 데이터 신호 처리부의 상세 블록도이다.
이하, 첨부한 도면들을 참고하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명하기로 한다. 각 도면에 제시된 참조부호들 중 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 따른 실시예가 적용되는 디스플레이 장치(101)의 블록도이다. 도 1을 참조하면, 디스플레이 장치(101)는 타이밍 제어부(111), 소스 드라이버 집적회로들(SD1, SD2), 게이트 드라이버 집적회로(GD), 및 디스플레이 패널(141)을 구비한다. 도 1의 실시예는 두 개의 소스 드라이버 집적회로들(SD1, SD2)이 구성되고 하나의 게이트 드라이버 집적회로(GD)가 구성된 것으로 예시하고 있으나, 이에 국한되지 않고 디스플레이 패널(141)의 크기에 따라 다양한 수의 소스 드라이버 집적회로들과 게이트 드라이버 집적회로들이 구성될 수 있다.
타이밍 제어부(111)는 외부 영상 데이터를 수신하며, 데이터 신호(DATA), 클럭 신호(CLK) 및 게이트 제어 신호(GC)를 출력한다. 타이밍 제어부(111)는 데이터 신호(DATA)와 클럭 신호(CLK)를 혼합하여 차동 신호 형태로 전송할 수 있다. 데이터 신호(DATA)와 클럭 신호(CLK)를 혼합하여 전송하는 일 예로 클럭 임베디드 데이터(Clock Embedded Data) 신호가 예시될 수 있다. 클럭 임베디드 데이터 신호는 데이터 신호들 사이에 클럭 신호가 임베디드된 포맷을 가질 수 있다. 이하, 설명의 편의를 위하여 데이터 신호(DATA)와 클럭 신호(CLK)가 혼합된 신호는 클럭-데이터 신호(DATA+CLK)라 기재한다. 이와 같이, 타이밍 제어부(111)는 클럭-데이터 신호(DATA+CLK)를 소스 구동부(121)에 전송한다. 클럭-데이터 신호(DATA+CLK)와 같이 데이터 신호(DATA)와 클럭 신호(CLK)가 혼합되어서 전송됨에 의하여, 타이밍 제어부(111)와 소스 드라이버 집적회로들(SD1, SD2) 사이에 연결되는 신호선들의 개수가 감소되고, 그에 따라 상기 신호선들의 스큐(skew)나 지터(jitter) 등이 감소된다.
소스 드라이버 집적회로들(SD1, SD2)은 타이밍 제어부(111)로부터 출력되는 클럭-데이터 신호(DATA+CLK)를 수신하고, 각각 복수개의 소스 구동 신호(S1, S2)를 출력하여 디스플레이 패널(141)에 구비된 복수개의 소스 라인들(미도시)을 구동한다. 상기 복수개의 소스 구동 신호(S1) 각각은 소스 구동부(121)에 구비된 복수개의 드라이버 집적회로들(SD1, SD2)에서 출력된다.
소스 드라이버 집적회로들(SD1, S2)은 각각, 타이밍 제어부(111)로부터 출력되는 클럭-데이터 신호(DATA+CLK)를 수신하고, 클럭-데이터 신호(DATA+CLK)에 포함된 클럭 신호(CLK))를 분리하여 복원하고, 상기 복원된 클럭 신호(CLK)에 동기되어 상기 데이터 신호(DATA)를 복원한다. 예컨대, 소스 드라이버 집적회로(SD1)는 클럭-데이터 신호(DATA+CLK)에 포함된 클럭 신호(CLK)를 분리하여 복원하며, 상기 복원된 클럭 신호(CLK)에 동기되어 상기 데이터 신호(DATA)를 복원하고, 복원된 데이터 신호(DATA)를 이용하여 소스 구동 신호(S1)를 디스플레이 패널(141)로 전송한다.
구체적으로 도시되지 않았으나, 소스 드라이버 집적회로들(SD1, SD2)은 상기 클럭 신호(CLK)의 복원 상태를 나타내는 락(Lock) 신호를 발생하여 타이밍 제어부(111)에 제공할 수 있다. 예컨대, 소스 드라이버 집적회로들(SD1, SD2)은 상기 복원된 클럭 신호(CLK)가 불안정할 때는 상기 락 신호를 로우 레벨(low level)로 출력하며, 상기 복원된 클럭 신호(CLK)가 안정적으로 동작하게 되면 상기 락 신호를 하이 레벨(high level)로 출력할 수 있다. 타이밍 제어부(111)는 소스 드라이버 집적회로들(SD1, SD2) 중 어느 하나로부터 상기 락 신호를 수신함으로써 상기 클럭 신호(CLK)의 복원 상태를 파악할 수 있다.
게이트 드라이버 집적회로(GD)는 타이밍 제어부(111)로부터 출력되는 게이트 제어 신호(GC)를 수신하고, 복수개의 게이트 구동 신호(G1Gn)를 출력하여 디스플레이 패널(141)에 구비된 복수개의 게이트 라인(미도시)을 구동한다.
디스플레이 패널(141)은 소스 드라이버 집적회로들(SD1, SD2) 및 게이트 드라이버 집적회로(GD)로부터 전송되는 소스 구동 신호들(S1, S2)과 게이트 구동 신호들(G1Gn)을 받아서 영상을 디스플레이한다. 디스플레이 패널(141)로는 액정 디스플레이 (Liquid Crystal Display; LCD), 플라즈마 디스플레이 패널 (Plasma Display Panel; PDP), 유기 발광 다이오드 (Organic Light Emitting Diode; OLED) 디스플레이 패널, 능동형 유기 발광 다이오드 (Active Matrix Organic Light Emitting Diode; AMOLED) 디스플레이 패널 등이 이용될 수 있다.
도 2는 본 발명에 따른 소스 드라이버 집적회로(SD1)의 블록도이다. 도 2에 도시된 소스 드라이버 집적회로(SD1)는 도 1에 도시된 두 개의 소스 드라이버 집적회로(SD1, SD2) 중 소스 드라이버 집적회로(SD1)를 보여준다. 다른 소스 드라이버 집적회로(SD2)도 도 2와 동일한 구성을 가질 수 있다.
도 2를 참조하면, 소스 드라이버 집적회로(SD1)는 클럭 데이터 분리부(211), 클럭 신호 처리부(221), 클럭 복원부(231), 데이터 신호 처리부 및 구동부(251)를 구비한다.
상기한 구성에서, 데이터 신호를 처리하는 데이터 신호 처리부(241)는 데이터 신호의 주파수에 상응하는 고속 동작 회로로 구성될 수 있고, 클럭 신호를 처리하는 클럭 신호 처리부(221)는 클럭 신호의 주파수에 상응하는 저속 동작 회로로 구성될 수 있다. 여기에서, 데이터 신호 처리부(241)는 후술되는 바와 같이 데이터 샘플링을 위한 동작을 수행하는 것으로 구성될 수 있으며, 클럭 신호 처리부(221)는 클럭 신호의 입력에 대응하여 고전압(VCC)을 풀 스윙(Full swing)하는 것으로 구성될 수 있다.
클럭 데이터 분리부(211)는 클럭-데이터 신호(DATA+CLK)를 수신하고, 상기 클럭-데이터 신호(DATA+CLK)에 포함된 클럭 신호(CLK)와 데이터 신호(DATA)를 분리하여 출력한다. 이 때, 상기 분리된 데이터 신호(DATA)는 데이터 신호 처리부(241)로 전송되고, 상기 분리된 클럭 신호(CLKP/CLKN)는 클럭 신호 처리부(221)로 전송된다. 클럭 데이터 분리부(211)는 클럭-데이터 신호(DATA+CLK)에 포함된 클럭 신호(CLK)와 데이터 신호(DATA)를 분리하기 전에 상기 클럭-데이터 신호(DATA+CLK)의 주파수 특성을 향상시키는 이퀄라이저(equalizer)를 더 구비할 수 있다.
클럭 신호 처리부(221)는 클럭 데이터 분리부(211)로부터 출력되는 클럭 신호(CLKP/CLKN)를 수신하고, 상기 클럭 신호(CLKP/CLKN)를 증폭하여 클럭 복원부(231)로 전송한다. 클럭 신호 처리부(221)에서 처리되는 클럭 신호(CLKP/CLKN)는 데이터 신호 처리부(241)에서 처리되는 데이터 신호(DATA)에 비해 저속으로 동작한다. 이와 같이, 클럭 신호 처리부(221)는 클럭 신호(CLKP/CLKN)를 저속으로 처리하기 때문에 고속으로 처리하는 것에 비해 전류 소모가 적어지고, 면적도 감소된다. 클럭 신호 처리부(221)에 대해서는 도 3을 통하여 보다 상세히 설명하기로 한다.
클럭 복원부(231)는 클럭 신호 처리부(221)로부터 출력되는 클럭 신호(CLK1)를 수신하고, 상기 클럭-데이터 신호(DATA+CLK)에 포함된 클럭 신호(CLK)를 복원하여 복원된 클럭 신호(CLK2)를 출력한다. 클럭 복원부(231)는 클럭 신호(CLK)를 복원하는 과정에서 위상이 서로 다른 복수개의 다중 위상 클럭 신호들을 생성할 수도 있다. 클럭 복원부(231)는 상기 복수개의 다중 위상 클럭 신호들을 모두 구동부(251)로 전송할 수도 있고, 이들 중 하나 또는 선택된 임의의 수의 것들을 구동부(251)로 전송할 수도 있다. 클럭 복원부(231)는 상기 복수개의 다중 위상 클럭 신호들을 생성하는 지연 고정 루프(Delay Locked Loop: DLL)를 구비할 수 있다.
데이터 신호 처리부(241)는 클럭 데이터 분리부(211)로부터 출력되는 데이터 신호(DATA)를 수신하고, 클럭 복원부(231)에서 출력되는 클럭 신호(CLK2)에 동기되어 상기 데이터 신호(DATA)를 샘플링(sampling)하며, 샘플링된 데이터 신호(DATA1)를 구동부(251)로 전송한다. 데이터 신호 처리부(241)는 드라이버 집적회로 장치(SD1)에 복수개 구비될 수 있다. 데이터 신호 처리부(241)에 대해서는 도 9를 통하여 보다 상세히 설명하기로 한다.
구동부(251)는 클럭 복원부(231)에서 출력되는 하나 이상의 클럭 신호에 동기되어 데이터 신호 처리부(241)에서 출력되는 데이터 신호(DATA1)를 처리하고, 소스 구동 신호(S1)를 출력하여 디스플레이 패널(도 1의 141)로 전송한다.
상술한 바와 같이, 본 발명에 따른 소스 드라이버 집적회로(SD1)는 클럭 데이터 분리부(211), 클럭 신호 처리부(221) 및 데이터 신호 처리부(241)를 구비하여 클럭-데이터 신호(DATA+CLK)를 데이터 신호(DATA)와 클럭 신호(CLK)로 먼저 분리하고, 상기 분리된 클럭 신호와 데이터 신호를 복원한다. 이 때, 클럭 신호(CLK)는 데이터 신호(DATA)에 비해 낮은 주파수를 갖는다. 그러므로, 클럭 신호(CLK)는 저속 동작에 의하여 처리될 수 있으며, 클럭 신호 처리부(221)는 저속 동작을 위한 부품들로 구성될 수 있다. 따라서, 클럭 신호 처리부(221)의 저속 동작에 의하여 소모되는 전류가 감소하고, 구조가 간단해져서 차지하는 면적도 줄어들 수 있다.
즉, 본 발명에 따른 실시예에 의한 클럭 신호 처리부(221)와 데이터 신호 처리부(241)의 소모되는 전류는 종래의 클럭 신호(CLK)와 데이터 신호(CLK)를 분리하지 않고 클럭-데이터 신호(DATA+CLK)를 처리하는 것에 비해 20% 이상 감소될 수 있다. 보다 상세하게는 종래와 달리 본 발명에 따른 실시예는 고속의 데이터 신호와 저속의 클럭 신호를 분리함으로써 저속의 클럭 신호를 처리하는데 절감되는 양만큼 전류 소모가 감소될 수 있다.
도 3은 도 2에 도시된 클럭 신호 처리부(221)의 일 실시예의 블록도이다. 도 3을 참조하면, 클럭 신호 처리부(221)는 이득 증폭기(311), 더블 입력-싱글 출력 증폭기(321) 및 버퍼(331)를 구비한다.
이득 증폭기(311)는 클럭 데이터 분리부(211)로부터 출력되는 클럭 신호 즉 차동 신호들(CLKP,CLKN)의 전압 레벨을 전원 전압 레벨로 증폭한다. 클럭 데이터 분리부(211)에서 출력되는 차동 신호들(CLKP, CLKN)은 전송 과정에서 노이즈가 유입되거나 손상이 발생할 수가 있고, 그에 따라 상기 차동 신호들(CLKP, CLKN)의 파형에 왜곡이 생길 수가 있다. 따라서, 이득 증폭기(311)는 상기 차동 신호들(CLKP, CLKN)을 전원 전압(도 4의 Vdd) 레벨로 증폭시켜서 상기 파형들의 왜곡을 제거한다.
더블 입력-싱글 출력 증폭기(321)는 이득 증폭기(311)로부터 출력되는 2개의 차동 신호들(CLKP, CLKN)을 결합하여 싱글 신호(CLKO)를 출력한다.
버퍼(331)는 더블 입력-싱글 출력 증폭기(321)로부터 출력되는 신호(CLKO)를 버퍼링(buffering)한다. 즉, 버퍼(331)는 더블 입력-싱글 출력 증폭기(321)로부터 출력되는 신호(CLKO)를 후단에서 사용하기에 적합한 전압 레벨로 변환하여 출력한다. 버퍼(331)는 1개의 인버터로 구성되거나 복수개의 인버터들을 갖는 인버터 체인으로 구성될 수 있다.
상술한 바와 같이, 클럭 신호 처리부(221)는 증폭기들(311,321)을 2개만 구비함으로써, 클럭 신호 처리부(221)에서 소모되는 전류의 양이 감소되고, 클럭 신호 처리부(221)의 면적도 감소된다.
도 4는 도 3에 도시된 이득 증폭기(311)의 회로도이다. 도 4를 참조하면, 이득 증폭기(311)는 전류원(401), 2개의 PMOS 트랜지스터들(411,412) 및 2개의 저항들(421,422)을 구비한다.
전류원(401)은 전원 전압(Vdd)을 받아서 PMOS 트랜지스터들(411, 412)에 일정한 전류를 공급한다.
PMOS 트랜지스터들(411, 412)은 2개의 차동 신호들(CLKP, CLKN)을 수신하며, 전압 레벨이 낮은 차동 신호가 인가되는 PMOS 트랜지스터가 다른 PMOS 트랜지스터에 비해 많은 전류를 흘려준다. 예컨대, 2개의 PMOS 트랜지스터들(411, 412) 중 제1 PMOS 트랜지스터(411)에 인가되는 전압이 제2 PMOS 트랜지스터(412)에 인가되는 전압보다 낮으면 제1 PMOS 트랜지스터(411)로 많은 전류가 흐르게 되고, 그로 인하여 제1 출력 신호(CLKPO)는 전원 전압(Vdd) 레벨로 높아지고, 반대로, 제2 출력 신호(CLKNO)는 접지 전압(GND) 레벨로 낮아진다. 만일, 제1 PMOS 트랜지스터(411)에 인가되는 전압이 제2 PMOS 트랜지스터(412)에 인가되는 전압보다 높으면 제2 PMOS 트랜지스터(412)로 많은 전류가 흐르게 되고, 그로 인하여 제2 출력 신호(CLKNO)는 전원 전압(Vdd) 레벨로 높아지고, 반대로, 제1 출력 신호(CLKPO)는 접지 전압(GND) 레벨로 낮아진다.
이와 같이, 이득 증폭기(311)로부터 출력되는 신호들(CLKPO, CLKNO)의 전압 레벨은 전원 전압(Vdd) 레벨로 증폭된다.
이득 증폭기(311)는 도 4에 도시된 구조에 한정되지 않고 다양한 형태로 구성될 수 있다.
도 5는 도 3에 도시된 더블 입력-싱글 출력 증폭기(321)의 회로도이다. 도 5를 참조하면, 더블 입력-싱글 출력 증폭기(321)는 2개의 PMOS 트랜지스터들(511, 512) 및 2개의 NMOS 트랜지스터들(521, 522)을 구비한다.
2개의 PMOS 트랜지스터들(511, 512)은 2개의 차동 신호들(CLKPO,CLKNO)을 입력하며, 전원 전압(Vdd)을 받아서 동작한다. 2개의 PMOS 트랜지스터들(511, 512) 중 제1 PMOS 트랜지스터(511)에 인가되는 전압이 제2 PMOS 트랜지스터(512)에 인가되는 전압보다 낮으면 제1 PMOS 트랜지스터(511)로 많은 전류가 흐르게 되고, 그로 인하여 2개의 NMOS 트랜지스터들(521, 522)이 턴온(turn-on)되어 더블 입력-싱글 출력 증폭기(321)의 출력 신호(CLKO)는 접지 전압(GND) 레벨로 낮아진다. 만일, 제1 PMOS 트랜지스터(511)에 인가되는 전압이 제2 PMOS 트랜지스터(512)에 인가되는 전압보다 높으면 제2 PMOS 트랜지스터(512)로 많은 전류가 흐르게 되고, 그로 인하여 2개의 NMOS 트랜지스터들(521, 522)이 턴오프(turn-off)된다. 따라서, 더블-입력-싱글-출력 증폭기(321)의 출력 신호(CLKO)는 전원 전압(Vdd) 레벨로 높아진다.
이와 같이, 더블 입력-싱글 출력 증폭기(321)는 2개의 차동 신호들(CLKPO, CLKNO)을 입력하고, 싱글 신호(CLKO)를 출력한다.
더블 입력-싱글 출력 증폭기(321)는 도 5에 도시된 구조에 한정되지 않고 다양한 형태로 구성될 수 있다.
도 6은 도 2에 도시된 클럭 신호 처리부(221)의 다른 실시예의 블록도이다. 도 6을 참조하면, 클럭 신호 처리부(221)는 1개의 차동 증폭기(611)와 버퍼(621)를 구비한다.
차동 증폭기(611)는 클럭 데이터 분리부(211)로부터 출력되는 2개의 차동 신호들(CLKP, CLKN)의 전압 레벨을 전원 전압(도 4 및 도 5의 Vdd) 레벨로 증폭한다. 즉, 클럭 신호 처리부(221)에서 출력되는 차동 신호들(CLKP, CLKN)은 전송 과정에서 노이즈가 유입되거나 손상이 발생할 수가 있고, 그에 따라 상기 차동 신호들(CLKP, CLKN)의 파형에 왜곡이 생길 수가 있다. 이 경우에, 차동 증폭기(611)는 상기 차동 신호들(CLKP, CLKN)을 전원 전압(도 4 및 도 5의 Vdd) 레벨로 증폭시켜서 상기 파형들의 왜곡을 제거한다.
차동 증폭기(611)는 도 5에 도시된 더블 입력-싱글 출력 증폭기(321)와 동일한 구조의 증폭기를 구비할 수 있다.
차동 증폭기(611)는 또한, 클럭 데이터 분리부(211)로부터 출력되는 2개의 차동 신호들(CLKP, CLKN)을 결합하여 싱글 신호(CLK1)를 출력한다.
버퍼(621)는 차동 증폭기(611)로부터 출력되는 신호(CLK1)를 버퍼링한다. 즉, 버퍼(621)는 차동 증폭기(611)로부터 출력되는 신호(CLK1)를 후단에서 사용하기에 적합한 전압 레벨로 변환하여 출력한다.
상술한 바와 같이, 클럭 신호 처리부(221)는 차동 증폭기(611)를 1개만 구비함으로써, 클럭 신호 처리부(221)에서 소모되는 전류의 양이 감소되고, 클럭 신호 처리부(221)의 면적도 감소된다.
도 7은 도 2에 도시된 클럭 신호 처리부(221)에서 소모되는 전류의 그래프이다. 도 7에 도시된 바와 같이, 클럭 신호 처리부(221)에서 소모되는 전류(721)는 종래에 소모되는 전류(711)에 비해 훨씬 적다는 것을 알 수 있다. 즉, 도 2에 도시된 바대로, 드라이버 집적회로 장치(SD1)는 입력단에서 데이터 신호(DAT)와 클럭 신호(CLKP/CLKN)을 분리하여 처리함으로써, 도 7과 같이 드라이버 집적회로 장치(SD1)에서 소모되는 전류가 종래에 비해 20% 이상 감소된다. 그리고, 클럭 신호의 주기가 50nS인 경우, 클럭 신호의 상태가 변화되는 0~25nS 구간과 25nS~50nS 구간에서 전류 소모가 가변될 수 있다.
도 8은 도 2에 도시된 클럭 신호 처리부(221)에서 출력되는 클럭 신호(CLK)의 파형도이다. 클럭 신호 처리부(221)에서 출력되는 클럭 신호(CLK)는 데이터 처리부(241)에서 처리되는 데이터에 비해 동작 속도가 낮다. 그리고, 도 8에 도시된 바와 같이, 클럭 신호(CLK)의 파형이 왜곡되지 않고 구형파로 형성된다. 즉, 클럭 신호 처리부(221)에서 출력되는 클럭 신호(CLK)는 풀 스윙(full swing)된 전압 파형을 갖는다.
도 9는 도 2에 도시된 데이터 신호 처리부(241)의 상세 블록도이다. 도 9를 참조하면, 데이터 신호 처리부(241)는 센스 증폭기(911)와 SR 래치(921)를 구비한다.
센스 증폭기(911)는 클럭 데이터 분리부(도 2의 211)로부터 출력되는 데이터 신호(DATA)를 수신하고, 클럭 복원부(도 2의 231)로부터 출력되는 클럭 신호(CLK2)에 동기되어 데이터 신호(DATA)를 샘플링하여 2개의 차동 신호들(D,DB)을 출력한다. 이 때, 샘플링된 차동 신호들(D,DB)의 활성화된 전압 레벨은 전원 전압 레벨로 증폭된다. 따라서, 클럭 신호 처리부(도 2의 221)에서 출력되는 데이터 신호(DATA)의 파형에 왜곡이 있을 경우, 센스 증폭기(911)는 상기 데이터 신호(DATA)를 전원 전압 레벨로 증폭시켜서 상기 파형들의 왜곡을 제거한다.
SR 래치(921)는 센스 증폭기(911)로부터 출력되는 2개의 차동 신호들(D,DB)에 응답하여 래치 동작을 수행하며 2개의 차동 신호들(D,DB)에 대응한 출력 신호(DATA1)를 출력한다.
본 발명은 도면들에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
101 : 디스플레이 장치
111 : 타이밍 제어부
SD1, SD2 : 소스 드라이버 집적회로
GD : 게이트 드라이버 집적회로

Claims (14)

  1. 클럭 신호와 데이터 신호를 포함하는 클럭-데이터 신호를 수신하는 소스 드라이버 집적회로에 있어서,
    상기 클럭 신호와 상기 데이터 신호를 상기 클럭-데이터 신호로부터 분리하여 제1 클럭 신호와 제1 데이터 신호로 출력하는 클럭 데이터 분리부;
    상기 클럭 데이터 분리부로부터 출력되는 상기 제1 클럭 신호를 증폭하여 파형 왜곡을 제거하여 제2 클럭 신호로 출력하는 클럭 신호 처리부;
    상기 제2 클럭 신호를 이용하여 복원된 제3 클럭 신호를 출력하는 클럭 복원부; 및
    상기 제3 클럭 신호를 이용하여 상기 클럭 데이터 분리부로부터 출력되는 상기 제1 데이터 신호를 샘플링하여 제2 데이터 신호로 출력하는 데이터 신호 처리부를 구비하며,
    상기 클럭 데이터 분리부는 상기 클럭-데이터 신호와 상기 제1 클럭 신호를 차동 신호 형태로 입출력하는 것을 특징으로 하는 소스 드라이버 집적회로.
  2. 제1항에 있어서, 상기 클럭 데이터 분리부는,
    상기 클럭-데이터 신호의 주파수 특성을 향상시키는 이퀄라이저를 구비하는 것을 특징으로 하는 소스 드라이버 집적회로.
  3. 삭제
  4. 제1항에 있어서, 상기 클럭 신호 처리부는,
    상기 클럭 데이터 분리부로부터 차동 신호 형태로 출력되는 상기 제1 클럭 신호의 전압 레벨을 전원 전압 레벨로 증폭하는 이득 증폭기;
    상기 이득 증폭기로부터 출력되는 2개의 차동 신호들을 결합하여 싱글 신호를 출력하는 더블 입력-싱글 출력 증폭기; 및
    상기 더블 입력-싱글 출력 증폭기로부터 출력되는 신호를 버퍼링하여 상기 제2 클럭 신호로 출력하는 버퍼를 구비하는 것을 특징으로 하는 소스 드라이버 집적회로.
  5. 제4항에 있어서,
    상기 이득 증폭기는 상기 제1 클럭 신호에 포함된 차동 신호들을 증폭하는 1개의 차동 증폭기를 구비하는 것을 특징으로 하는 소스 드라이버 집적회로.
  6. 제1항에 있어서, 상기 클럭 신호 처리부는,
    상기 클럭 데이터 분리부로부터 출력되는 상기 제1 클럭 신호에 포함된 2개의 차동 신호들의 전압 레벨을 전원 전압 레벨로 증폭하고, 상기 증폭된 신호를 싱글 신호로써 출력하는 증폭기; 및
    상기 증폭기로부터 출력되는 상기 싱글 신호를 버퍼링하여 상기 제2 클럭 신호로 출력하는 버퍼를 구비하는 것을 특징으로 하는 소스 드라이버 집적회로.
  7. 제1항에 있어서,
    상기 클럭 신호 처리부에서 처리되는 상기 제1 클럭 신호는 상기 데이터 신호 처리부에서 처리되는 상기 제1 데이터 신호보다 저속으로 처리되는 것을 특징으로 하는 소스 드라이버 집적회로.
  8. 제1항에 있어서,
    상기 클럭 복원부는 상기 클럭 신호 처리부로부터 출력되는 상기 제2 클럭 신호를 받아서 복수개의 다중 위상 클럭 신호들을 생성하며, 상기 다중 위상 클럭 신호들을 상기 제3 클럭 신호로 출력하는 다중 위상 지연 동기 루프를 구비하는 것을 특징으로 하는 소스 드라이버 집적회로.
  9. 제1항에 있어서, 상기 데이터 신호 처리부는,
    상기 클럭 데이터 분리부로부터 출력되는 제1 데이터 신호를 상기 제3 클럭 신호를 이용하여 증폭하는 센스 증폭기; 및
    상기 센스 증폭기로부터 출력되는 신호를 래치하여 상기 제2 데이터 신호로 출력하는 래치를 구비하는 것을 특징으로 하는 소스 드라이버 집적회로.
  10. 제1항에 있어서,
    상기 클럭 데이터 분리부, 상기 클럭 신호 처리부, 및 상기 데이터 신호 처리부는 상기 클럭-데이터 신호를 입력하는 입력단에 구비된 것을 특징으로 하는 소스 드라이버 집적 회로.
  11. 혼합되어 전송되는 클럭 신호와 데이터 신호를 분리하여 제1 클럭 신호와 제1 데이터 신호로 출력하는 클럭 데이터 분리부;
    상기 제1 클럭 신호의 주파수에 상응하는 저속 동작을 수행하며, 상기 제1 클럭 신호의 입력에 대응하여 상기 제1 클럭 신호의 레벨보다 높은 고전압을 풀 스윙(Full swing)함으로써 파형 왜곡을 제거하여 제2 클럭 신호를 출력하는 클럭 신호 처리부;
    상기 제2 클럭 신호를 이용하여 복원된 제3 클럭 신호를 출력하는 클럭 복원부; 및
    상기 제1 데이터 신호의 주파수에 상응하는 고속 동작을 수행하며, 상기 제3 클럭 신호를 이용하여 상기 클럭 데이터 분리부로부터 출력되는 상기 제1 데이터 신호를 샘플링하여 제2 데이터 신호를 출력하는 데이터 신호 처리부;를 구비하며,
    상기 클럭 신호 처리부는 상기 제1 클럭 신호에 포함된 2개의 차동 신호들에 대응하여 상기 고전압으로 풀스윙되는 상기 제2 클럭 신호를 출력하는 증폭기를 포함하는 것을 특징으로 하는 소스 드라이버 집적회로.
  12. 삭제
  13. 제11 항에 있어서,
    상기 증폭기는 상기 제2 클럭 신호를 싱글 신호로 출력하는 것을 특징으로 하는 소스 드라이버 집적회로.
  14. 제11항에 있어서, 상기 데이터 신호 처리부는,
    상기 제3 클럭 신호에 동기하여 상기 제1 데이터 신호를 증폭하는 센스 증폭기; 및
    상기 센스 증폭기의 출력을 래치하여 상기 제2 데이터 신호로 출력하는 래치;를 구비하는 것을 특징으로 하는 소스 드라이버 집적회로.
KR1020130104384A 2013-08-30 2013-08-30 디스플레이 패널을 구동하는 소스 드라이버 집적회로 KR102098010B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130104384A KR102098010B1 (ko) 2013-08-30 2013-08-30 디스플레이 패널을 구동하는 소스 드라이버 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130104384A KR102098010B1 (ko) 2013-08-30 2013-08-30 디스플레이 패널을 구동하는 소스 드라이버 집적회로

Publications (2)

Publication Number Publication Date
KR20150026057A KR20150026057A (ko) 2015-03-11
KR102098010B1 true KR102098010B1 (ko) 2020-04-07

Family

ID=53022141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130104384A KR102098010B1 (ko) 2013-08-30 2013-08-30 디스플레이 패널을 구동하는 소스 드라이버 집적회로

Country Status (1)

Country Link
KR (1) KR102098010B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410599B2 (en) 2015-08-13 2019-09-10 Samsung Electronics Co., Ltd. Source driver integrated circuit for ompensating for display fan-out and display system including the same
KR102489589B1 (ko) * 2015-12-16 2023-01-17 엘지디스플레이 주식회사 표시 장치 및 그 구동방법
US10845758B2 (en) 2018-04-23 2020-11-24 Kwangwoon University Industry-Academic Collaboration Foundation Transmissive holographic optical element, method for generating the same, and screen device including transmissive holographic optical element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562860B1 (ko) * 2005-09-23 2006-03-24 주식회사 아나패스 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법
KR100653159B1 (ko) 2006-04-25 2006-12-04 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
JP2011513790A (ja) 2008-10-20 2011-04-28 シリコン・ワークス・カンパニー・リミテッド クロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101174768B1 (ko) * 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR100989736B1 (ko) * 2008-11-05 2010-10-26 주식회사 동부하이텍 소스 구동부 및 이를 구비하는 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562860B1 (ko) * 2005-09-23 2006-03-24 주식회사 아나패스 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법
KR100653159B1 (ko) 2006-04-25 2006-12-04 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
JP2011513790A (ja) 2008-10-20 2011-04-28 シリコン・ワークス・カンパニー・リミテッド クロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム

Also Published As

Publication number Publication date
KR20150026057A (ko) 2015-03-11

Similar Documents

Publication Publication Date Title
KR101692178B1 (ko) 시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치
KR101103375B1 (ko) 시프트 레지스터
WO2017045351A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
WO2017206542A1 (zh) 移位寄存器及其操作方法、栅极驱动电路和显示装置
US7936363B2 (en) Data receiver circuit, data driver, and display device
JP2019537044A (ja) 走査駆動回路および表示装置
US11195443B2 (en) Latch and drive method thereof, source drive circuit and display device
US9792845B2 (en) Scan driving circuit
WO2019007043A1 (zh) 栅极驱动单元电路及其驱动方法、栅极驱动电路和显示装置
US20210118373A1 (en) Shift register, driving method thereof, driving circuit, and display device
EP3608901A1 (en) Shift buffer circuit, gate driving circuit, display panel, display device and driving method
CN104867438A (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
EP3367376A1 (en) Shift register unit, gate drive device, display device, and control method
CN104009751A (zh) 电压电平转换电路和包括该电压电平转换电路的显示设备
US10650768B2 (en) Shift register unit and driving method thereof, gate driving circuit and display panel
US11610525B2 (en) Driving circuit and display panel
KR102098010B1 (ko) 디스플레이 패널을 구동하는 소스 드라이버 집적회로
CN112951176B (zh) 一种数据采样器、驱动电路、显示面板及显示设备
JP2000339985A (ja) シフトレジスタ、および、それを用いた画像表示装置
JP4324106B2 (ja) データ送受信システム
KR101830302B1 (ko) 데이터 구동 증폭기
US20150229300A1 (en) Receiver circuit
KR100835145B1 (ko) 다수의 서브 픽셀을 구동하는 액정표시장치용 소스드라이버 구동회로
US7149128B2 (en) Data latch
JP2002176350A (ja) 半導体集積回路および液晶駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant