JP5974218B1 - 画像通信装置 - Google Patents

画像通信装置 Download PDF

Info

Publication number
JP5974218B1
JP5974218B1 JP2015056919A JP2015056919A JP5974218B1 JP 5974218 B1 JP5974218 B1 JP 5974218B1 JP 2015056919 A JP2015056919 A JP 2015056919A JP 2015056919 A JP2015056919 A JP 2015056919A JP 5974218 B1 JP5974218 B1 JP 5974218B1
Authority
JP
Japan
Prior art keywords
image
data
timing controller
source driver
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015056919A
Other languages
English (en)
Other versions
JP2016177107A (ja
Inventor
眞也 鈴木
眞也 鈴木
三上 浩
浩 三上
健三 小西
健三 小西
清水 信雄
信雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CEREBREX, INC.
Original Assignee
CEREBREX, INC.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CEREBREX, INC. filed Critical CEREBREX, INC.
Priority to JP2015056919A priority Critical patent/JP5974218B1/ja
Application granted granted Critical
Publication of JP5974218B1 publication Critical patent/JP5974218B1/ja
Publication of JP2016177107A publication Critical patent/JP2016177107A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】タイミングコントローラ側でティスプレイの消費電力を低減させる技術を提供する。【解決手段】タイミングコントローラとソースドライバとを備える画像通信装置において、タイミングコントローラは、有効期間とブランキング期間とを含む外部イネーブル信号に応答して映像データを出力し、映像データには、有効期間の間に映像を表示するための表示データとブランキング期間の間に映像の表示を休止するための休止データとが含み、ソースドライバは、映像データを受信してディスプレイパネルの複数のソースラインを駆動し、タイミングコントローラは、複数のソースドライバに映像データを伝送するデータ送信部と、外部イネーブル信号のブランキング期間の間にデータ送信部からソースドライバへの映像データの伝送を停止させるブランキング期間データ制御部と、を有する。【選択図】図5

Description

本発明は、液晶パネルモジュールに画像データを伝送するための画像通信装置に関する。
モバイル機器では、消費電力の低減によるバッテリ駆動時間を長くすることが商品付加価値を大きく向上させる。このため、モバイル機器を製造する各社は、低消費電力化の対策に注力している。また、パネルの解像度向上に伴い、データ処理量及び周波数は増加の一途をたどり、消費電力は大きな課題になっている。そこで、例えばノートパソコンにおいて、GPU(Graphics Processing Unit)にVESA(Video Electronics Standard Association)規定のeDP(embedded DisplayPort)を採用し、PSR(Panel Self Refresh)機能を利用することで、描画データに一定期間変化がない場合は、GPUからタイミングコントローラへの描画データの転送を停止させて、タイミングコントローラ側のフレームメモリからパネルモジュールを駆動する。このように、GPU側において消費電力低減を図る技術は、従来から知られている(例えば、特許文献1)。
特開2007−286807号公報
しかしながら、タイミングコントローラを含むパネルモジュール側に関しては、消費電力低減のための対策がほとんど取られていないのが現状である。
また、中小型ディスプレイパネル用のタイミングコントローラとソースドライバ間のインターフェースでは、これまでmini−LVDSなどが多く採用されてきた。しかし、近年の高解像度ディスプレイパネルでは、基準信号であるクロックと伝送データが分離されていることが原因となって発生する伝送路上のタイミングのずれであるスキューが問題となり、mini−LVDSなどは使えなくなっている。このため、クロックとデータを重畳させたP2P(Point-to-Pont)型の1:1伝送方式が主流となっている。ただし、今後ディスプレイの解像度がますます増加することを考えると、このようなP2P型の伝送においても、特に消費電力の低減は急務であり、新しい解決策が待たれているのが現状である。
そこで、本発明は、タイミングコントローラとソースドライバ間のインターフェースの伝送方法を工夫することで、液晶パネルモジュール等の低消費電力化を図ることのできる画像通信装置を提供することを目的とする。
本発明は、基本的に、タイミングコントローラ(送信装置)をマスターとして、画像入力信号をリアルタイムに把握し、ソースドライバを含めたディスプレイパネル側の伝送システム全体をリアルタイムに制御する。これにより、本発明は、タイミングコントローラからソースドライバへの不要なデータ伝送を削減し、ディスプレイパネルの消費電力を最小化する。
本発明は、画像通信装置に関する。
本発明の画像通信装置は、タイミングコントローラとソースドライバとを備えている。
タイミングコントローラは、有効期間とブランキング期間とを含む外部イネーブル信号に応答して、映像データをソースドライバへと出力するための電子機器である。ここにいう映像データには、イネーブル信号の有効期間の間に映像を表示するための「表示データ」と、イネーブル信号のブランキング期間の間に映像の表示を休止するための「休止データ」とが含まれる。
ソースドライバは、映像データを受信してディスプレイパネルの複数のソースラインを駆動するための電子機器である。
ここで、タイミングコントローラは、データ送信部とブランキング期間データ制御部とを有している。
データ送信部は、複数のソースドライバに映像データを伝送するための要素である。
ブランキング期間データ制御部は、外部イネーブル信号に基づいて、ブランキング期間の間に、データ送信部からドライバへの映像データの伝送を停止させるための要素である。すなわち、ブランキング期間データ制御部は、ブランキング期間の間には、「表示データ」と「休止データ」を含む映像データの伝送を完全に停止させる。
上記構成のように、ブランキング期間の間に映像データ(特に休止データ)の伝送を停止させことで、タイミングコントローラの機能によって、ディスプレイパネルの低消費電力化を実現できる。すなわち、一般的なタイミングコントローラは、外部イネーブル信号のブランキング期間中も、ディスプレイパネルの複数のソースラインを駆動させる複数のソースドライバのタイミングを同期させるために、各ソースドライバに対して休止データを伝送し続けている。しかし、ブランキング期間中はディスプレイパネルのソースラインは画像の表示に関与するものではなく、そのブランキング期間中にまでソースラインにデータを送信していると消費電力に無駄が発生する。そこで、本発明では、ブランキング期間中には、表示データと休止データを含む映像データの伝送を完全に停止させる。これにより、タイミングコントローラ側の構成にて、ディスプレイパネルの消費電力を低減させることができる。
本発明において、タイミングコントローラは、PSR制御部をさらに有することが好ましい。PSR制御部は、タイミングコントローラがセルフリフレッシュ(PSR:Panel Self Refresh)モードであることを検出したときに、データ送信部からソースドライバに伝送する映像データのフレームレートを低下させる。
PSRモードは、タイミングコントローラに映像データを入力するGPUが表示画面に変化がないと判断した場合に、このGPUからタイミングコントローラへの描画データの転送を停止させて、タイミングコントローラ側のフレームメモリからディスプレイパネルを駆動している期間である。このため、PSRモードでは、GPUが内部で描画画面を生成し、タイミングコントローラに送信する際に必要な動作電力が削減できる。ただし、一般的なPSRモードでは、タイミングコントローラによるディスプレイパネルの駆動制御に変化はなく、タイミングコントローラ側の消費電力は低減されていない。そこで、上記構成のように、タイミングコントローラが、PSRモードであることを検出し、その場合にはタイミングコントローラによって映像データのフレームレートを低減させるようにすることで、タイミングコントローラ側の制御でディスプレイパネルの消費電力を低減させることができる。
本発明において、PSR制御部は、フレームレートに対応した最適なVcom設定値を把握しており、フレームレートを低下させた際に、フレームレートに対応した最適なVcom設定値を、データ送信部を介してソースドライバへ送信することが好ましい。
上述のように、映像データのレームレートを下げると、しばしばフリッカノイズがディスプレイパネル上に発生することがある。このフリッカノイズは、ディスプレイパネルのVcom(液晶パネルのコモン電圧)の変動が原因となって発生する。そこで、タイミングコントローラ側でフレームレートに対応した最適なVcom設定値を把握しておき、フレームレートの変化に合わせて、最適なVcom設定値をソースドライバにコマンドとして送信する。これにより、ディスプレイパネルに生じるフリッカノイズを抑制することができる。
本発明において、タイミングコントローラは、ライン間引き制御部をさらに有することが好ましい。ライン間引き制御部は、ある画像フレームにおいて、データ送信部から複数のソースドライバのそれぞれに伝送する複数の画像ラインのうち、少なくとも2以上の画像ラインの伝送を停止させる制御を行う。
上記構成のように、例えばディスプレイパネルの表示画像に変化がない場合に、複数のソースドライバに送信する画像ラインの一部を間引くことで、ディスプレイパネルの消費電力を低減させることができる。
本発明において、タイミングコントローラは、静止画像制御部をさらに有することが好ましい。
静止画像制御部は、データ送信部からソースドライバに伝送する映像データが静止画であることを検出したときに、その映像データに変化があるまでの間、データ送信部からソースドライバへの映像データの伝送を停止させる。
上記構成のように、ディスプレイパネルに静止画が表示されている場合には画面の書き換えを行う必要がないため、その画面が変化するまでの間、データ送信部からドライバへの映像データの伝送を停止させることができる。これにより、ディスプレイパネルの消費電力が低下する。
本発明において、タイミングコントローラは、ライン比較部とデータ伝送制御部とをさらに有することが好ましい。
ライン比較部は、ある画像フレームにおいて、データ送信部から複数のソースドライバのそれぞれに伝送する複数の画像ラインに、同一の画像ラインがあるか否かを判定する。
データ伝送制御部は、ライン比較部によって同一であると判断された複数の画像ラインについては、その一部又は全部を、データ送信部を介してソースドライバへと同時に伝送する。
上記構成のように、同一画像を表示するための複数の画像ラインについては同時にソースドライバへと伝送することで、次の伝送までの期間を長くすることができる。このように、次の伝送までの期間、ソースドライバへの伝送を停止させることで、消費電力を抑えることができる。
本発明において、タイミングコントローラは、フレーム比較部とデータ伝送制御部とをさらに有することが好ましい。
フレーム比較部は、第1の画像フレームとこれに続く第2の画像フレームとにおいて、その一部又は全部に同一の画像となる部分が存在するか否かを判定する。
データ伝送制御部は、フレーム比較部によって同一の画像であると判断された部分については、その画像に変化があるまでの間、データ送信部からソースドライバへの映像データの伝送を停止させる。
上記構成のように、前後の画像フレームの一部又は全部に変化がない場合には、その画像に変化が生じるまでの間、その変化がない部分についてのデータの伝送を停止させることで、消費電力を抑えることができる。
本発明において、タイミングコントローラは、ソースドライバ個別制御部をさらに有することが好ましい。ソースドライバ個別制御部は、複数のソースドライバのそれぞれに映像データを伝送するデータ送信部を、ソースドライバごとに個別に制御する。
上記構成のように、タイミングコントローラによって複数のソースドライバを個別に制御することで、映像データの伝送が不要なソースドライバについては、個別に映像データの伝送を停止させることができる。このため、より細かくデータの伝送の無駄を省くことができる。
本発明において、タイミングコントローラは、ソースドライバの電圧をリアルタイムに制御できるものであることが好ましい。
上記構成のように、タイミングコントローラによってソースドライバの電圧をリアルタイムに制御することで、従来の固定設定に比べて、より細かく消費電力を削減することができる。
本発明は、モバイル機器等のディスプレイモジュールにおいて、タイミングコントローラとソースドライバ間のインターフェースの伝送方法を工夫することで、低消費電力のディスプレイパネルモジュールを提供することができる。
図1は、本発明に係る画像通信装置を備えたディスプレイモジュールの全体構成を示したブロック図である。 図2は、GPU側の低消費電力の技術として知られているPSR(Panel Self Refresh)モードを説明した図である。PSRモードは、描画データに一定期間変化がない場合は、GPUとタイミングコントローラへの描画データの転送を停止させて、タイミングコントローラ側からパネルモジュールを駆動することでGPU側の消費電力低減を行う技術である。 図3は、タイミングコントローラを含むパネルモジュール側において、低消費電力化の対策が取られていない現状を説明するための図である。また、図3は、タイミングコントローラとソースドライバ間のインターフェースの伝送方法を工夫することで低消費電力の液晶パネルモジュールを提供するという、本発明の基本構成を示している。 図4は、タイミングコントローラの内部ブロック図を示している。 図5は、第1の実施形態において、ブランキング期間中にタイミングコントローラからソースドライバへのデータ伝送を停止する制御を示す図である。 図6は、第1の実施形態における、動作フローを示す図である。 図7は、第2の実施形態において、PSR(Panel Self Refresh)モード中にフレームレートを下げる制御を示す図である。 図8は、第2の実施形態における、動作フローを示す図である。 図9は、第2の実施形態において、フレームレートを下げた際に発生するフリッカノイズの対策を示す図である。 図10は、第3の実施形態における制御の概念を示す図である。第3の実施形態では、フレームレートを維持しつつ、表示する画像を間引くことで消費電力低減する制御を行う。 図11は、第3の実施形態における間引き回路の構成例を示す図である。 図12は、図10に示した第3の実施形態において、ゲートドライバの制御信号の例を示す図である。 図13は、第3の実施形態における間引き回路の一例を示している。図13は、奇数ラインのみ出力し、偶数ラインのみ間引く際のゲートドライバのタイミング図である。 図14は、第3の実施形態における間引き回路の他の例を示している。図14は、フレームにより間引くラインを変える場合のゲートドライバのタイミング図である。 図15は、第3の実施形態の応用例を示しており、ライン間引きの方法を工夫することで、トータルの変化量が小さくした制御例を示している。図15は、所定の設定値を予め定めておき、その設定に従ってラインを間引くことで、消費電力を削減することが可能であることを示している。 図16は、第4の実施形態の構成の概要を示している。第4の実施形態は、静止画制御部を利用して、タイミングコントローラ側でディスプレイモジュールを低消費電力モードにする。 図17は、第4の実施形態における静止画制御部の構成例を示した図である。 図18は、第4の実施形態の応用例を示しており、静止画であることを部分的に判定することでフレキシブルな制御が可能であることを示した図である。 図19は、第5の実施形態の制御例を示した図である。第5の実施形態では、1フレーム内で同一画像が続くラインについてはタイミングコントローラからソースドライバへのデータ伝送を停止する。 図20は、第5の実施形態におけるライン間の比較回路の構成例、及びフレーム間の比較回路の構成例を示している。 図21は、第5の実施形態の制御例を示している。第5の実施形態では、同じフレーム内に同一画像が存在すると判断した場合に、タイミングコントローラからゲートドライバへ一括してライトする命令を送り、ゲートドライバから当該領域のラインは一括ライトする。これにより、ライト後残りの時間はパワーセーブにすることで消費電力の低減が可能になる。 図22は、第5の実施形態における動作タイミングを示した図である。 図23は、第6の実施形態の制御例を示した図である。第6の実施形態では、複数あるソースドライバをリアルタイムに個別に制御する。 図24は、第7の実施形態の構成例を示している。第7の実施形態では、タイミングコントローラからソースドライバの電圧制御をリアルタイムに行うことができる。
以下,図面を用いて本発明を実施するための形態について説明する。本発明は,以下に説明する形態に限定されるものではなく,以下の形態から当業者が自明な範囲で適宜変更したものも含む。本発明は、以下に説明する各実施形態を適宜組み合わせることもできるし、各実施形態を単独で利用することもできる。
[画像通信装置の好ましい実施形態]
図1は、本発明に係る画像通信装置1を備えたディスプレイモジュールの全体構成を説明するためのブロック図である。ここでは、図1を参照して、画像通信装置1の基本構成について説明する。
図1に示されるように、本発明の画像通信装置1は、基本的に、タイミングコントローラ11(TCON)と複数のソースドライバ12(SD)と備えている。また、本発明の画像通信装置1には、さらにゲートドライバ13(GD)や、フレキシブルプリンテドケーブル(FPC)が含まれていてもよい。他方で、本発明の画像通信装置1には、映像信号を生成するグラフィックプロセッシングユニット(GPU)や映像を表示する液晶ディスプレイパネル(LCD)などは、基本的には含まれない。
タイミングコントローラ11は、GPUから送信された描画データを液晶パネルのタイミングに合うように各種タイミング信号を生成する集積回路(LSI:large-Scale Integration)である。タイミングコントローラ11は、ソースドライバ12及びゲートドライバ13に接続されており、これらの各ドライバを駆動させる制御を行う。タイミングコントローラ11は、GPUなどの外部装置から提供されるデータイネーブル信号(DE)に応じて、ソースドライバ12に映像データを伝送するための制御信号を生成する。データイネーブル信号には、有効期間とブランキング期間とが含まれ、これらの有効期間とブランキング期間が周期的に繰り返される。
ソースドライバ12は、ディスプレイパネルを駆動するためのドライバICであり、行方向のデータ線を駆動するための要素である。つまり、ソースドライバ12は、ディスプレイパネルを構成する複数のソースラインに接続されている。このため、ソースライン12は、タイミングコントローラ11から映像データと行方向の開始信号を受信して、ディスプレイパネルの複数のソースラインを駆動することができる。
ゲートドライバ13は、ディスプレイパネルを駆動するためのドライバICであり、列方向のデータ線を駆動するための要素である。つまり、ゲートドライバ13は、ディスプレイパネルを構成する複数のゲートラインに接続されている。このため、ゲートドライバ13は、タイミングコントローラ11から列方向の開始信号を受信して、ディスプレイパネルの複数のゲートラインを駆動することができる。
本発明に係る本発明の画像通信装置1の好ましい例は、タイミングコントローラ11(送信装置)がマスターとなり、画像入力信号をリアルタイムに把握し、各ドライバ12、13を含めた伝送システム全体をリアルタイムに制御することである。これにより、タイミングコントローラ11から各ドライバ12、13への不要なデータ伝送を削減し、ディスプレイパネルの消費電力を最小化することができる。
図2に、従来から知られているGPU側の低消費電力の機構を示す。GPUでは、eDP(embedded DisplayPort)上で動作するPSR(Panel Self Refresh)が使われている。PSRは、描画データに一定期間変化がない場合は、GPUとタイミングコントローラへの描画データの転送を停止させて、タイミングコントローラ自身でパネルモジュールを駆動することでGPU側の消費電力低減を行う技術である。一方、タイミングコントローラを含むパネルモジュール側に関しては、PSR機能を使っても消費電力の低減には寄与せず、ほとんど対策が打たれていない現状である。
図3は、本発明の基本概念を示した図である。図3に示されるように、本発明は、タイミングコントローラとソースドライバ間のインターフェースの伝送方法を工夫することで、低消費電力の液晶パネルモジュールを提供することを目的としている。
図4は、タイミングコントローラ11の内部の要素を詳細に示したブロック図である。図4に示されるように、タイミングコントローラ11は、データ受信部41と、PSR制御部42と、フレームメモリ43と、静止画制御部44と、ライン比較部45と、フレーム比較部46と、ライン間引き制御部47と、ブランキング期間データ制御部48と、ソースドライバ個別制御部49と、ゲートドライバ個別制御部410と、データ送信部411と、伝送データ制御部412とを有している。
データ受信部41は、例えばノートPCのGPUなどの外部装置から送信された画像データ等を受信するための要素である。
PSR制御部42は、PSRモード状態の制御を行うための要素である。まず、GPUが一定期間にわたって静止画を描画している場合、このGPUからタイミングコントローラ11へ、PSRモードのコマンドが送信される。このコマンドをGPUから受信すると、PSR制御部42はPSRモードの制御を開始する。具体的には、PSR制御部42は、PSRモードであることを認識すると、PSRモードの対象となる静止画のフレームデータをフレームメモリ43に格納する。そして、PSR制御部42は、フレームメモリ43に格納したフレームデータを読み出して、ディスプレイパネル(LCD)を制御する。このように、PSRモードでは、フレームメモリ43に格納されているフレームデータに基づいて、タイミングコントローラ11自身がディスプレイパネルの書き換えを行う。このため、GPUからタイミングコントローラ11へとフレームデータを繰り返し送信する必要がなくなり、GPUをスタンバイ状態としておくことができる。このため、PSRモードに移行することで、GPUを備えるノートPC全体としては消費電力を低減することができる。
フレームメモリ43は、タイミングコントローラ11に設けられた一時記憶装置である。フレームメモリ43には、上述したように、PSRモード時に、タイミングコントローラ11からディスプレイパネルに表示する画像(フレームデータ)が格納される。
静止画制御部44は、タイミングコントローラ側で、GPUから入力された画像が静止画であるか動画であるかを判定するための要素である。詳しくは後述するように、静止画制御部44は、GPUから入力された画像が静止画であると判定した場合、その旨の情報をライン間引き制御部47に伝達する。ライン間引き制御部47は、静止画制御部44からの指示に従って、データ間引き動作を行い消費電力の低減を図る。また、タイミングコントローラ11がPSRをサポートしていないGPUに接続されている場合であっても、このタイミングコントローラ11に静止画制御部44を設け、GPUから入力された画像が静止画であるか否かを判定することで、タイミングコントローラ11側の判断で自動的にPSRモードに移行することも可能である。
ライン比較部45は、GPUから送信された画像データを構成するある特定のフレームに含まれる複数の画像ラインを比較し、同一の画像ラインがあればその情報を伝送データ制御部412へと伝達するための要素である。ライン比較部45は、例えば、前後の画像ラインを比較し、ある特定の画像ラインがその前の画像ライン(又はその後の画像ライン)と同一であるか否かを判定する。例えば、ライン比較部45によってある特定の画像ラインがその前の画像ラインと同一であると判定された場合、伝送データ制御部412は、その特定の画像ラインについてはソースドライバ12への伝送を停止して、消費電力を低減させることができる。
フレーム比較部46は、GPUから送信された画像データを構成する複数のフレームを比較し、同一のフレームがあればその情報を伝送データ制御部412へと伝達する要素である。フレーム比較部46は、例えば、前後のフレームを比較し、ある特定のフレームがその前のフレーム(又はその後のフレーム)と同一であるか否かを判定する。例えば、フレーム比較部46によってある特定のフレームがその前のフレームと同一であると判定された場合、伝送データ制御部412は、その特定のフレームについてはソースドライバ12への伝送を停止して、消費電力を低減させることができる。
伝送データ制御部412は、上述の通り、ライン比較部45及び/又はフレーム比較部65から受け取った比較結果の情報に基づいて、タイミングコントローラ11からソースドライバ12へ送信するデータを制御するための要素である。上述のとおり、伝送データ制御部412は、前のラインと同一のライン及び/又は前のフレームと同一のフレームについては、ソースドライバ12への伝送を停止させて消費電力の低減を図る。
ライン間引き制御部47は、例えばPSR制御部42がPSRモード中であると判断した場合、及び/又は静止画判定部44がGPUから入力された画像データを静止画であると判断した場合に、本来の画像データから一定割合で画像ラインを間引くことで消費電力を削減するための要素である。
ブランキング期間データ制御部48は、タイミングコントローラ11からソースドライバ12へ送るデータにおいて、垂直ブランキング期間あるいは水平ブランキング期間はデータの伝送を停止することで消費電力を削減するための要素である。
ソースドライバ個別制御部49は、タイミングコントローラ11からソースドライバ12への画像データ伝送において、複数あるソースドライバ12を個別に制御するための要素である。
ゲートドライバ個別制御部410は、タイミングコントローラ11からソースドライバ12への画像データ伝送において、複数あるゲートドライバ12を個別に制御するための要素である。ゲートドライバ個別制御部410は、例えば、ゲートドライバ13からディスプレイパネル(LCD)への書き込み制御に関して、複数ラインが同一データの場合、複数ライン一括書き込みする制御信号を生成する。
データ送信部411は、タイミングコントローラ11からソースドライバ12に対して、画像データやその他のコマンド情報を出力するための要素である。データ送信部411は、例えば、高速P2P(Point-to-Point)出力部としての機能を担う要素である。
[本発明の第1の実施形態]
まず、本発明の第1の実施形態について説明する。本発明の第1の実施形態は、ブランキング期間中に、タイミングコントローラ11からソースドライバ12へのデータ伝送を完全に停止することで、タイミングコントローラ11の制御によってディスプレイパネル(LCD)の消費電力を削減する。具体的に説明すると、GPUから入力された画像信号に基づいて、タイミングコントローラ11は、映像同期信号を抽出したり生成したりする。例えば、図5に示されるように、この映像同期信号には、複数のソースドライバ12を同期して駆動させるための水平同期信号(H:Hsync)や、複数のゲートドライバを同期して駆動させるための垂直同期信号(V:Vsync)、及び周期的に繰り返される有効期間とブランキング期間とを含む外部イネーブル信号(DE)とが含まれる。
ここで、図5に示されるように、一般的な従来のデータ伝送処理において、タイミングコントローラ11は、外部イネーブル信号(DE)の有効期間内に、映像を表示するための表示データを各ソースドライバ12に対して伝送する。また、タイミングコントローラ11は、外部イネーブル信号(DE)のブランキング期間内に、映像の表示を休止させるための休止データを各ソースドライバ12に対して伝送している。このように、タイミングコントローラ11は、外部イネーブル信号(DE)に基づいて、表示データと休止データから構成される映像データを、各ソースドライバ12に対して常時伝送することが一般的であった。つまり、タイミングコントローラ11は、有効期間であるかブランキング期間であるかに関わらず、各ソースドライバ12に対して電圧を印加し続けていることとなる。
しかしながら、ブランキング期間内は映像の表示が休止されており、ソースドライバ12に接続されたソースラインには画像が表示されない。このため、ブランキング期間内にタイミングコントローラ11からソースドライバ12に電圧を印加していると、無駄な電力が消費されることとなる。そこで、本発明の第1の実施形態では、図5に示されるように、タイミングコントローラ11にブランキング期間データ制御部48を設けて、外部イネーブル信号に基づき、ブランキング期間の間、データ送信部411からソースドライバ12へ表示データ及び休止データからなる映像データの伝送を完全に停止させる。すなわち、ブランキング期間データ制御部48は、外部イネーブル信号を解析してブランキング期間を特定し、このブランキング期間の間、データ送信部411からソースドライバ12へ印加される電圧を遮断して、データ送信部411からソースドライバ12への伝送を完全に停止させる。このように、タイミングコントローラ11側で、ブランキング期間中の画像伝送を停止することで、ディスプレイパネルの消費電力を低減させることが可能になる。
図6は、第1の実施形態に係る画像通信装置1の動作フローを示している。図6に示されるように、まず、GPUからタイミングコントローラ11に画像信号が入力される。タイミングコントローラ11は、GPUから入力された画像信号に基づいて、水平同期信号(H:Hsync)、垂直同期信号(V:Vsync)及び外部イネーブル信号(DE)を含む映像同期信号を抽出又は生成する。タイミングコントローラ11のブランキング期間データ制御部48は、外部イネーブル信号(DE)を解析することで、その中に含まれるブランキング期間を認識する。そして、ブランキング期間データ制御ブ48は、データ送信部411ブランキング期間の間、データ送信部411を制御して、このデータ送信部411からソースドライバ12へのデータ伝送を停止させる。これにより、タイミングコントローラ11側の制御で、ディスプレイパネルの消費電力を低減させることが可能になる。
また、図5に示されるように、タイミングコントローラ11は、映像データに含まれる表示データを可能な限り早く送信し、休止データを送信する期間を長く取り、その休止データを送信すべき期間の間データの伝送を停止させることもできる。例えば,映像データに含まれる表示データを早く送信するためには,液晶ディスプレイのCOG上におけるTCONとソースドライバ間のP2P(Point-to-Point)インタフェースを高速化させる。このように、タイミングコントローラ11からソースドライバ12へのデータ伝送を細かく停止させることで、さらに消費電力を低減させることも可能である。
[本発明の第2の実施形態]
次に、本発明の第2の実施形態について説明する。第2の実施形態では、図7及び図8に示されるように、PSR(Panel Self Refresh)モード中にフレームレートを下げることで、パネルモジュールの消費電力を低減する。具体的に説明すると、タイミングコントローラ11のPSR制御部42は、PSRモードとなったことを認識したときに、映像データのフレームレートをリアルタイムに低下させて、パネルモジュールの低消費電力化を図る。すなわち、前述したように、タイミングコントローラ側は、映像同期信号(Hsync、Vsync、DE)を抽出又は生成することができる。この映像同期信号には、複数のゲートドライバを同期して駆動させるための垂直同期信号(V:Vsync)が含まれている。タイミングコントローラ11は、この垂直同期信号のタイミングを制御することで、フレームレートを変化させることが可能である。図7に示した例では、タイミングコントローラ11側の制御により、映像データのフレームレートを60Hzから40Hzに低下させている。
PSR制御部42は、例えば、PSRモード開始のコマンドがGPUから入力されたときに、PSRモードが開始したことを認識し、フレームレートを低下させるようにしてもよい。また、PSR制御部42は、映像データを構成する前後のフレームが同一であるかどうかを解析して、フレームが同一である期間が所定期間以上継続したときに、PSRモードが開始したことを認識し、フレームレートを低下させるようにしてもよい。タイミングコントローラ11側でフレームレートを下げることにより、パネルモジュールの低消費電力化を図ることができる。
ただし、フレームレートを下げると、しばしばフリッカノイズが表示画面上に発生することがある。フリッカノイズは、パネルのVcom(ディスプレイパネルのコモン電圧)の変動が原因である。低フレームレートに移行すると、Vcomに電圧変動が発生する。この電圧変動はパネル毎に依存する。そこで、図9に示されるように、PSR制御部42は、事前にフレームレートとVcom変動量を評価し、フレームレートに対応した最適なVcom設定値を決定しておくことが好ましい。PSR制御部42は、PSRモード移行時にフレームレートを低下させた場合、低下後のフレームレートに対応した最適なVcom設定値を、コマンドにてソースドライバ12へ送信する。そして、ソースドライバ12は、タイミングコントローラ11のPSR制御部42から受け取ったVcom設定値に基づいて、ディスプレイパネルのコモン電圧を制御する。このように、タイミングコントローラ11からソースドライバ12にVcom設定値を送信し、このタイミングコントローラ11によってソースドライバ11をリアルタイムに制御することで、ディスプレイパネル上に発生するフリッカノイズを抑制することができる。
[本発明の第3の実施形態]
次に、本発明の第3の実施形態について説明する。第3の実施形態では、映像データのフレームレートは落とすことなく、例えば60Hzのままで、画像データを構成する画像ラインを間引くことによって消費電力を低減する。具体的に説明すると、タイミングコントローラ11は、ライン間引き制御部47を有する。ライン間引き制御部47は、ある画像フレームにおいて、データ送信部411から複数のソースドライバ12のそれぞれに伝送する複数の画像ラインのうち、少なくとも2以上の画像ラインの伝送を停止させる。
例えば、図10に示した例では、ある画像データを構成する複数の画像ラインのうち、半分の画像ラインの伝送を停止させている。図10に示されるように、間引かれたラインについては、ライミングコントローラ11からソースドライバ12への伝送を停止させる。このため、画像ラインを間引くことで、ディスプレイパネルの低消費電力化を図ることができる。また、図10に示されるように、第1のフレームでは、奇数の画像ラインの伝送を停止させる。また、第1のフレームに続く第2のフレームでは、偶数の画像ラインの伝送を停止させる。このように、ある特定のフレームの画像ラインを間引くときには、その前のフレームで間引かれていない画像ラインを間引くようにすることが好ましい。これにより、画像ラインを間引いた場合であっても、視聴者に対して適切な映像を認識させることができる。
また、例えば図11に示されるように、ライン間引き制御部47は、間引き前の画像の全ラインを入力データとし、間引きライン制御信号により入力データの選択/非選択を行う。そして、ライン間引き制御部47は、選択されたラインのみを間引き後データとして出力する。これにより、ライン間引き制御部47を利用して最適なラインのみを間引くことができる。なお、図10及び図11では、一つのフレームを構成する複数の画像ラインうち半分の画像ラインの伝送を停止させる例を示しているが、例えば、その他に1/3の画像ラインの伝送を停止させてもよいし、1/4の画像ラインの伝送を停止させてもよい。
また、第3の実施形態において、ライン間引き制御部47は、PSR制御部42がPSRモードであることを認識した場合、又は静止画検出部4が静止画像を検出した場合にのみ、上述した画像ラインを間引く処理を開始することとしてもよい。ただし、ライン間引き制御部47は、常に、上述した画像ラインを間引く処理を行うものであってもよい。
また、図12に、ディスプレイパネルのゲート方向の駆動方法を示す。図12に示されるように、タイミングコントローラ11からソースドライバ12及びゲートドライバ13に伝送される映像同期信号には、先頭にゲートスタートパルス信号があり、最初のゲートドライバの駆動のタイミングを決めている。また、このゲートスタートパルス信号を起点にして、ゲートクロックとゲートイネーブル信号により、上から下に向け順番にゲートラインをオンしていく。一般的にゲート信号はどれか1ラインしかオンしない。
図13に、間引き動作を行う際のゲートドライバのタイミング図を示す。図13では、一例として、偶数ラインの伝送を停止させて、奇数ラインのゲートラインのみオンするようにタイミングを制御する。
図14に、フレームごとに間引くラインを可変にする例を示す。図14に示されるように、画像に対応して、伝送を停止するラインを変えることで、消費電力と画質の最適化を図ることができる。
図15に、第3の実施形態のさらに別の例を示す。上述したように、偶数ラインの間引きや奇数ライン間引き等の単純な間引きでは、出力変化(ソースドライバ出力駆動)の回数は減っているが、1回の変化量は大きくトータルの変化量はあまり下がらないため、電力削減効果が小さいという問題があった。そこで、図15の下段に示されるように、ラインの間引き方を工夫し、トータルの変化量が小さくなるように、間引き方の設定値として予め決めておき、その設定値に従ってラインを間引くことで、消費電力を削減することも可能である。図15の実施例では、全ラインを12ラインずつに分ける。そして、変化量トータルが少なくなる組み合わせを選択して、1フレームで12ライン中4ラインずつ駆動する。これにより、3フレームで12ラインのすべてが駆動されるようにしている。このように、間引くラインについては、任意に設定することが可能である。
また、第3の実施形態においても、第2の実施形態と同様に、フリッカノイズ対策を行うことができる。例えば、ライン間引き制御部47は、事前にフレームレートとVcom変動量を評価し、フレームレートに対応した最適なVcom設定値を決定しておく。例えば、ライン間引き制御部47は、60Hzのフレームレートにおいて1/2の画像ラインの伝送を停止させる場合、そのフレームレートは30Hzと同様なものとして認識する。そして、ライン間引き制御部47は、ライン間引き後のフレームレートに対応した最適なVcom設定値を、コマンドにてソースドライバ12へ送信する。これにより、画像ラインを間引いた場合であっても、ディスプレイパネルのコモン電圧を適切に制御することで、このディスプレイパネル上に発生するフリッカノイズを抑制することができる。
[本発明の第4の実施形態]
続いて、本発明の第4の実施形態について説明する。第4の実施形態では、GPUから入力された描画データが静止画か動画かをタイミングコントローラ11によって判定し、静止画であればタイミングコントローラ11からソースドライバ12へのデータ伝送を停止することで消費電力を削減する。図16に示されるように、タイミングコントローラ11は、GPUから入力された描画データが静止画であるか否かを判断するための静止画制御部44を有している。また、図17に示されるように、例えば、静止画制御部44は、複数のフレーム内の画像ラインを比較するコンペア回路を有している。コンペア回路は、例えば、最新の入力フレームのデータ(フレームn)のCRC(巡回冗長検査)の処理結果と、その前のフレームのCRC(フレームn−1)の処理結果を比較する。両者が一致すれば、2つのフレームは同一であり画像に変化が生じていないことがわかる。従って、静止画制御部44は、GPUから入力された描画データが静止画であると判断できる。そして、静止画制御部44は、描画データは静止画であると判断した場合、GPUから入力された描画データに変化が生じるまでの間、データ送信部411からソースドライバ12への映像データの伝送を停止させる。
ソースドライバ12は、一旦、タイミングコントローラ11から静止画のデータを受け取り、例えばソースドライバ12に備わっているラインメモリにその静止画のデータを格納する。ソースドライバ12のラインメモリに静止画のデータが格納されると、タイミングコントローラ11からソースドライバ12へのデータ伝送が停止する。その後、画像データが変化するまでの間、タイミングコントローラ11からソースドライバ12へのデータ伝送は行われないため、このソースドライバ12は、ラインメモリに格納されている画像データを読み出し、ディスプレイパネルのソースラインを駆動させる。これにより、静止画の表示の際には、タイミングコントローラ11とソースドライバ12の間の伝送処理を完全に遮断することができるため、消費電力をその分低減させることができる。
図18は、第4の実施形態の応用例を示している。図18に示されるように、GPUから入力された描画データに変化がない場合は、タイミングコントローラ11は静止画制御部44によって、その描画データが静止画であることを判定する。その後、タイミングコントローラ11は、描画データが静止画であることを判定した場合、PSRモードに移行する。タイミングコントローラ11は、PSRモードに移行すると、PSRモードの対象となる静止画のフレームデータをフレームメモリ43に格納する。そして、タイミングコントローラ11は、フレームメモリ43に格納したフレームデータを読み出して、ディスプレイパネル(LCD)を制御する。このように、PSRモードでは、フレームメモリ43に格納されているフレームデータに基づいて、タイミングコントローラ11自身がディスプレイパネルの書き換えを行う。また、GPUからタイミングコントローラ11に入力される描画データは、全ての画像ラインが変化せず、一部の画像ラインが変化する場合もある。この場合、タイミングコントローラ11は、前後のフレームを比較することで、画像ラインに変化が生じた領域を特定する。そして、タイミングコントローラ11は、変化が生じた画像領域のみについて、フレームメモリ43内に記憶されている画像データを更新する。他方、変化が生じていない画像領域については、フレームメモリ43に既に記憶されている画像データを利用する。このように、タイミングコントローラ11は、PSRモード中は、前後のフレームを比較して、画像データに変化が生じた領域についてのみフレームメモリ43内の画像データを更新する。これにより、フレームメモリ43内の画像データを全て書き換える必要がなくなり、消費電力を低減させることができる。
[本発明の第5の実施形態]
次に、本発明の第5の実施形態について説明する。第5の実施形態では、例えば、ある特定のフレーム内の前後のラインが同一であるか否か、又は前後のフレームが同一であるか否かを判定し、同一であれば画像伝送を停止し低消費電力化を図る。図19に示されるように、タイミングコントローラ11は、同一ライン又は同一フレームを判定するための比較判定回路を有している。タイミングコントローラ11は、一定期間にわたって同一ライン又は同一フレームが継続すると判定した場合、最初のライン又は最初のフレームのみをソースドライバ12へと伝送し、その後の同一ライン又は同一フレームについてはソースドライバ12への伝送を停止する。ソースドライバ12は、ラインメモリを有している。このため、ソースドライバ12は、タイミングコントローラ11から受け取った最初のライン又は最初のフレームをラインメモリに格納する。そして、ソースドライバ12は、最初のライン又はフレームと同じ内容のライン又はフレームについては、タイミングコントローラ11からの伝送を受けずに、ラインメモリからデータを読み出すことで、ディスプレイパネルへの表示を行う。
まず、あるフレーム内の前後のラインが同一である場合の処理について説明する。タイミングコントローラ11は、ライン比較部45を有している。ライン比較部45は、ある特定のフレーム内において、最新の入力ラインのデータ(ラインn)とその前のラインのデータ(ラインn−1)を比較することで、前後のラインが同一であるか否かを判定する。つまり、“ラインn”と“ラインn−1”が一致すれば、両ラインは同一となる。ライン比較部45はあるフレーム内の前後のラインが同一であると判断した場合、その旨の情報を伝送データ制御部412に伝達する。伝送データ制御部412は、前のラインと同じラインについては、ソースドライバ12に伝送しないようにデータ送信部411を制御する。また、伝送データ制御部412は、同じ内容のラインが所定期間にわたって続く場合、ソースドライバ12に対して、そのラインのデータをラインメモリに格納するようにコマンドを送信してもよい。ソースドライバ12は、伝送データ制御部412からの指示を受けて、あるラインのデータをラインメモリに格納する。その後、タイミングコントローラ11からソースドライバ12へのデータ伝送が停止されると、ソースドライバ12は、自身のラインメモリに格納されているラインの画像データを読み出して、ディスプレイパネルに表示させる処理を行う。
次に、前後のフレームが同一である場合の処理について説明する。タイミングコントローラ11は、フレーム比較部46を有している。フレーム比較部46は、最新の入力フレームのデータ(フレームn)とその前のフレームのデータ(フレームn−1)を比較することで、前後のフレームが同一であるか否かを判定する。つまり、“フレームn”と“フレームn−1”が一致すれば、両ラインは同一となる。フレーム比較部46は前後のフレームが同一であると判断した場合、その旨の情報を伝送データ制御部412に伝達する。伝送データ制御部412は、前のフレームと同じフレームについては、ソースドライバ12に伝送しないようにデータ送信部411を制御する。また、伝送データ制御部412は、同じ内容のフレームが所定期間にわたって続く場合、ソースドライバ12に対して、そのフレームのデータをラインメモリに格納するようにコマンドを送信してもよい。ソースドライバ12は、伝送データ制御部412からの指示を受けて、あるフレームのデータをラインメモリに格納する。その後、タイミングコントローラ11からソースドライバ12へのデータ伝送が停止されると、ソースドライバ12は、自身のラインメモリに格納されているフレームの画像データを読み出して、ディスプレイパネルに表示させる処理を行う。
さらに、図21に示されるように、第5の実施形態においては、画像データの内容が同じ複数のラインについては、ゲードドライバ13から一括的にライトすることで、残りの時間をパワーセーブモードとすることができる。図21に示された例では、ある特定のフレーム内において同一画像を表示する複数のラインが存在すると判断した場合、タイミングコントローラ11からゲードドライバ13へ、同一画像の領域を一括的にライトする命令を送り、ゲードドライバ13では、当該領域内のラインを一括してライトする。これにより、一括ライト後の時間は、タイミングコントローラ11からゲートドライバ13への伝送を完全に停止させたパワーセーブとすることができる。従って、消費電力の低減が可能である。
図22には、上記一括ライトを行う際のゲートドライバ13の動作タイミングを示す。図22において、ラインN、N+1、N+2を一括ライトする場合、ゲートドライバ13は、ラインNのタイミングで、3つのゲート(ラインN、N+1、N+2)を同時にイネーブル(有効)にすることで一括ライトする。その後、タイミングコントローラ11はゲートドライバ13へのデータ伝送を停止させ、ゲートドライバ13のライトタイミングを休止させることができる。これにより、タイミングコントローラ11の伝送停止期間を長くすることができ、さらに消費電力を低下させることができる。
[本発明の第6の実施形態]
続いて、本発明の第6の実施形態について説明する。第6の実施形態では、タイミングコントローラ11が複数のソースドライバ12を個別に制御し、より細かな消費電力削減を行う。例えば、4Kや2Kのディスプレイパネルの場合、ソースドライバ12は6個配置される。タイミングコントローラ11は各々のソースドライバ12に対してP2P(Point-to-Point)で接続される。そして、タイミングコントローラ11は、図23に示されるように、ソースドライバ個別制御部49を有している。このソースドライバ個別制御部49は、複数のソースドライバ12のそれぞれに対して映像データを伝送するデータ送信部411を、ソースドライバ12ごとに個別に制御するための要素である。このように、複数のソースドライバ12を個別に制御することで、特定のソースドライバ12に画像伝送が不要であれば個別に伝送を止めるなど、データ伝送をより細かく制御できる。これにより、より正確にディスプレイパネルの低消費電力化を図ることができる。なお、ソースドライバ個別制御部49は、タイミングコントローラ11側で受信した画像データを各ソースドライバ12に割り当てるために、画像データ順番を並び替えるなどの処理を行ってもよい。また、特定のソースドライバ用の画像データに変化がない場合、ソースドライバ個別制御部49は、ソースドライバへの画像伝送を個別に停止することもできる。
[本発明の第7の実施形態]
続いて、本発明の第7の実施形態について説明する。第7の実施形態は、タイミングコントローラ11からソースドライバ12の電圧制御をリアルタイムに行うことで、消費電力を削減する。図24には、第7の実施形態の構成例が示されている。図24に示されるように、タイミングコントローラ11は、特にソースドライバ12のアンプ部のバイアス電圧をリアルタイムに制御することが好ましい。このように、タイミングコントローラ11によってソースドライバ12のバイアス電圧をフレキシブルに制御することで、従来の固定電圧の設定に比べて、より細かく消費電力を削減することができる。例えば、PSRモード時に、タイミングコントローラ11によってソースドライバ12をパワーセーブすることに加えて、PSRモード以外の動作中も、タイミングコントローラ11によってソースドライバ12のアンプのバイアス設定を表示する画像データに応じて調整することができる。これにより、タイミングコントローラ11側の制御に基づいて、表示する画像データに応じてソースドライバ12のバイアス電圧を適切に調整することができる。
以上,本願明細書では,本発明の内容を表現するために,図面を参照しながら本発明の実施形態の説明を行った。ただし,本発明は,上記実施形態に限定されるものではなく,本願明細書に記載された事項に基づいて当業者が自明な変更形態や改良形態を包含するものである。
本発明は、電気機器産業にて好適に利用しうる。特に、本発明の画像通信装置は、液晶パネルを含む薄型パネルに組み込まれる画像通信用のモジュールとして、好適に利用しうる。
1…画像通信装置
11…タイミングコントローラ
12…ソースドライバ
13…ゲートドライバ
41…データ受信部
42…PSR制御部
43…フレームメモリ
44…静止画制御部
45…ライン比較部
46…フレーム比較部
47…ライン間引き制御部
48…ブランキング期間データ制御部
49…ソースドライバ個別制御部
410…ゲートドライバ個別制御部
411…データ送信部
412…伝送データ制御部

Claims (8)

  1. 水平同期信号に対応した有効期間とブランキング期間とを含む外部イネーブル信号に応答して、前記有効期間の間に映像を表示するための表示データと前記ブランキング期間の間に映像の表示を休止するための休止データとを含む映像データを出力するタイミングコントローラと、
    前記映像データを受信してディスプレイパネルの複数のソースラインを駆動する複数のソースドライバと、を備える画像通信装置において、
    前記タイミングコントローラと前記ソースドライバは、クロック信号と前記映像データを重畳させて伝送するP2P型の伝送方式にて接続されており、
    前記タイミングコントローラは、
    前記複数のソースドライバに前記映像データを伝送するデータ送信部と、
    前記外部イネーブル信号に基づいて、前記ブランキング期間の間、前記データ送信部から前記ソースドライバへの前記映像データの伝送を停止させるブランキング期間データ制御部と、を有し、
    前記タイミングコントローラは、
    前記有効期間中1水平期間内に前記映像データの伝送を停止する期間を形成
    前記映像データの伝送が停止している間、当該タイミングコントローラから前記ソースドライバへ印加される電圧を遮断して、当該タイミングコントローラから前記ソースドライバへの伝送を完全に停止させる
    画像通信装置。
  2. 前記タイミングコントローラは、
    セルフリフレッシュ(PSR)モードであることを検出したときに、前記データ送信部から前記ソースドライバに伝送する前記映像データのフレームレートを低下させるPSR制御部を、さらに有する
    請求項1に記載の画像通信装置。
  3. 前記PSR制御部は、フレームレートに対応した最適なVcom設定値を把握しており、前記フレームレートを低下させた際に、前記フレームレートに対応した最適なVcom設定値を、前記データ送信部を介して前記ソースドライバへ送信する
    請求項2に記載の画像通信装置。
  4. 前記タイミングコントローラは、
    ある画像フレームにおいて、前記データ送信部から前記複数のソースドライバのそれぞれに伝送する複数の画像ラインのうち、少なくとも2以上の画像ラインの伝送を停止させるライン間引き制御部を、さらに有する
    請求項1から請求項3のいずれかに記載の画像通信装置。
  5. 前記タイミングコントローラは、
    前記データ送信部から前記ソースドライバに伝送する前記映像データが静止画であることを検出したときに、前記映像データに変化があるまでの間、前記データ送信部から前記ソースドライバへの前記映像データの伝送を停止させる静止画制御部を、さらに有する
    請求項1から請求項4のいずれかに記載の画像通信装置。
  6. 前記タイミングコントローラは、
    ある画像フレームにおいて、前記データ送信部から前記複数のソースドライバのそれぞれに伝送する複数の画像ラインに、同一の画像ラインがあるか否かを判定するライン比較部と、
    前記ライン比較部によって同一であると判断された複数の画像ラインについては、その一部又は全部を、前記データ送信部を介して前記ソースドライバへと同時に伝送するデータ伝送制御部と、をさらに有する
    請求項1から請求項5のいずれかに記載の画像通信装置。
  7. 前記タイミングコントローラは、
    第1の画像フレームとこれに続く第2の画像フレームとにおいて、その一部又は全部に同一の画像となる部分が存在するか否かを判定するフレーム比較部と、
    前記フレーム比較部によって同一の画像であると判断された部分については、その画像に変化があるまでの間、前記データ送信部から前記ソースドライバへの前記映像データの伝送を停止させるデータ伝送制御部と、をさらに有する
    請求項1から請求項5のいずれかに記載の画像通信装置。
  8. 前記タイミングコントローラは、
    前記複数のソースドライバのそれぞれに前記映像データを伝送する前記データ送信部を、前記ソースドライバごとに個別に制御するソースドライバ個別制御部を、さらに有する
    請求項1から請求項7のいずれかに記載の画像通信装置。
JP2015056919A 2015-03-19 2015-03-19 画像通信装置 Active JP5974218B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015056919A JP5974218B1 (ja) 2015-03-19 2015-03-19 画像通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015056919A JP5974218B1 (ja) 2015-03-19 2015-03-19 画像通信装置

Publications (2)

Publication Number Publication Date
JP5974218B1 true JP5974218B1 (ja) 2016-08-23
JP2016177107A JP2016177107A (ja) 2016-10-06

Family

ID=56706691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015056919A Active JP5974218B1 (ja) 2015-03-19 2015-03-19 画像通信装置

Country Status (1)

Country Link
JP (1) JP5974218B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111161690A (zh) * 2020-03-06 2020-05-15 Tcl华星光电技术有限公司 一种显示面板的驱动方法、驱动系统及存储介质
CN114141189A (zh) * 2021-12-09 2022-03-04 奕力科技股份有限公司 显示驱动电路及其显示驱动方法
JP2022525390A (ja) * 2019-04-02 2022-05-13 グーグル エルエルシー 電力消費および速度のために構成可能なスイッチングを有するディスプレイ
CN114519983A (zh) * 2020-11-20 2022-05-20 乐金显示有限公司 数据驱动电路、控制器和显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7084770B2 (ja) * 2018-04-27 2022-06-15 株式会社ジャパンディスプレイ 表示装置
JP7276948B1 (ja) * 2022-04-26 2023-05-18 株式会社セレブレクス 映像データ識別回路及びパネルシステムコントローラ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003044017A (ja) * 2001-08-03 2003-02-14 Nec Corp 画像表示装置
JP2010049229A (ja) * 2008-08-20 2010-03-04 Samsung Electronics Co Ltd タイミングコントローラ、及びこれを有する表示装置
JP2011513790A (ja) * 2008-10-20 2011-04-28 シリコン・ワークス・カンパニー・リミテッド クロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム
JP2012063688A (ja) * 2010-09-17 2012-03-29 Omron Corp 画像データ伝送システムおよび電子機器
WO2012067073A1 (ja) * 2010-11-19 2012-05-24 シャープ株式会社 データ転送回路、データ転送方法、表示装置、ホスト側装置、および電子機器
WO2014045749A1 (ja) * 2012-09-21 2014-03-27 シャープ株式会社 表示制御システム、プロセッサ、コントローラ、及び、表示制御方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003044017A (ja) * 2001-08-03 2003-02-14 Nec Corp 画像表示装置
JP2010049229A (ja) * 2008-08-20 2010-03-04 Samsung Electronics Co Ltd タイミングコントローラ、及びこれを有する表示装置
JP2011513790A (ja) * 2008-10-20 2011-04-28 シリコン・ワークス・カンパニー・リミテッド クロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム
JP2012063688A (ja) * 2010-09-17 2012-03-29 Omron Corp 画像データ伝送システムおよび電子機器
WO2012067073A1 (ja) * 2010-11-19 2012-05-24 シャープ株式会社 データ転送回路、データ転送方法、表示装置、ホスト側装置、および電子機器
WO2014045749A1 (ja) * 2012-09-21 2014-03-27 シャープ株式会社 表示制御システム、プロセッサ、コントローラ、及び、表示制御方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022525390A (ja) * 2019-04-02 2022-05-13 グーグル エルエルシー 電力消費および速度のために構成可能なスイッチングを有するディスプレイ
JP7225419B2 (ja) 2019-04-02 2023-02-20 グーグル エルエルシー 電力消費および速度のために構成可能なスイッチングを有するディスプレイ
CN111161690A (zh) * 2020-03-06 2020-05-15 Tcl华星光电技术有限公司 一种显示面板的驱动方法、驱动系统及存储介质
CN114519983A (zh) * 2020-11-20 2022-05-20 乐金显示有限公司 数据驱动电路、控制器和显示装置
CN114141189A (zh) * 2021-12-09 2022-03-04 奕力科技股份有限公司 显示驱动电路及其显示驱动方法
CN114141189B (zh) * 2021-12-09 2023-11-14 奕力科技股份有限公司 显示驱动电路及其显示驱动方法

Also Published As

Publication number Publication date
JP2016177107A (ja) 2016-10-06

Similar Documents

Publication Publication Date Title
JP5974218B1 (ja) 画像通信装置
JP6085739B1 (ja) 低消費電力表示装置
JP4713427B2 (ja) 液晶表示装置の駆動装置及び方法
JP5403879B2 (ja) 液晶表示装置及びその駆動方法
US9865194B2 (en) Display system and method for driving same between normal mode and panel self-refresh (PSR) mode
US10614743B2 (en) Display apparatus and a method of driving the same
TWI493521B (zh) 顯示器驅動器積體電路以及使用顯示器驅動器積體電路之系統及方法
JP6099311B2 (ja) 表示装置
CN101046941B (zh) 用于驱动液晶显示器件的装置和方法
CN107369415B (zh) 图像通信装置
KR101341028B1 (ko) 표시 장치
KR102288524B1 (ko) 표시장치
KR101786649B1 (ko) 화상 통신 장치
US20170098421A1 (en) Display device, display method thereof and display system
US11482185B2 (en) Method for driving display device, and display device
JP2010237651A (ja) 液晶表示装置、該装置に用いられるタイミングコントローラ及び信号処理方法
KR101247114B1 (ko) 구동장치 및 이를 갖는 표시장치
CN104637458A (zh) 显示驱动器、显示系统以及微型计算机
KR102207220B1 (ko) 디스플레이 드라이버, 디스플레이 드라이버 구동방법 및 영상 표시 시스템
TW200629207A (en) Liquid crystal display and driving method thereof
CN112017612A (zh) 时序控制器及其控制方法、具有该时序控制器的显示装置
US7782289B2 (en) Timing controller for controlling pixel level multiplexing display panel
TWI605720B (zh) Video communication device
KR102498805B1 (ko) 액정표시장치
KR101246568B1 (ko) 모바일 디스플레이 장치에서 가로 화면을 디스플레이하는방법과 장치 및 이를 포함하는 모바일 액정 표시 장치

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

R150 Certificate of patent or registration of utility model

Ref document number: 5974218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316805

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250