TWI567706B - 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法 - Google Patents
顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法 Download PDFInfo
- Publication number
- TWI567706B TWI567706B TW101150639A TW101150639A TWI567706B TW I567706 B TWI567706 B TW I567706B TW 101150639 A TW101150639 A TW 101150639A TW 101150639 A TW101150639 A TW 101150639A TW I567706 B TWI567706 B TW I567706B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- clock
- signal
- driving circuit
- clock signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0221—Addressing of scan or signal lines with use of split matrices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2352/00—Parallel handling of streams of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本發明係關於一種顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法。
現有顯示裝置通常包括複數用於驅動顯示面板的功能電路,如時序控制電路、資料驅動電路及掃描驅動電路,這些電路一般以積體電路晶片的方式存在。因驅動需要,功能電路之間需要進行資料傳輸,然而,由於各功能電路的工作頻率固定並且較高,導致資料傳輸過程中存在較大的電磁干擾。特別對於嵌入式時鐘資料點對點傳輸的電路架構,由於工作頻率較高,電磁干擾的現象更加嚴重。
有鑑於此,提供一種可改善電磁干擾的顯示裝置實為必要。
有鑑於此,提供一種可改善電磁干擾的顯示裝置之驅動方法實為必要。
有鑑於此,提供一種可改善電磁干擾的時序控制電路的資料處理及輸出方法實為必要。
一種顯示裝置,其包括時序控制電路、第一資料驅動電路、第二資料驅動電路及顯示面板,該時序控制電路包括資料處理電路、第一編碼器、第二編碼器及嵌入式時鐘控制器,該資料處理電路分別電連接該第一編碼器、該第二編碼器及該嵌入式時鐘控制器,該嵌入式時鐘控制器分別電連接該第一編碼器及該第二編碼器,該第一編碼器還電連接該第一資料驅動電路,該第二編碼器還電連接該第二資料驅動電路,該第一資料驅動電路及該第二資料驅動電路分別電連接該顯示面板,該資料處理電路對外部電路提供的圖像資料進行處理並輸出第一資料訊號至第一編碼器以及輸出第二資料信號至該第二編碼器,該嵌入式時鐘控制器依據一基準時鐘訊號產生頻率不同的第一時鐘訊號及第二時鐘訊號,該第一編碼器將該第一時鐘訊號嵌入該第一資料訊號中並輸出第一嵌入式時鐘資料至該第一資料驅動電路,該第一嵌入式時鐘資料包括第一初始訓練資料及第一主體傳輸資料,該第一資料驅動電路依據該第一初始訓練資料完成第一時鐘訓練後以該第一時鐘訊號之頻率工作並接收該第一主體傳輸資料,該第二編碼器將該第二時鐘訊號嵌入該第二資料訊號中並輸出第二嵌入式時鐘資料至該第二資料驅動電路,該第二嵌入式時鐘資料包括第二初始訓練資料及第二主體傳輸資料,該第二資料驅動電路依據該第二初始訓練資料完成第二時鐘訓練後以該第二時鐘訊號之頻率工作並接收該第二主體傳輸資料。
一種顯示裝置,其包括時序控制電路、第一資料驅動電路、第二資料驅動電路及顯示面板,該時序控制電路包括資料處理電路、第一編碼器、第二編碼器及嵌入式時鐘控制器,該資料處理電路分別電連接該第一編碼器、該第二編碼器及該嵌入式時鐘控制器
,該嵌入式時鐘控制器分別電連接該第一編碼器及該第二編碼器,該第一編碼器還電連接該第一資料驅動電路,該第二編碼器還電連接該第二資料驅動電路,該第一資料驅動電路及該第二資料驅動電路分別電連接該顯示面板,該資料處理電路對外部電路提供的圖像資料進行處理輸出資料訊號,該嵌入式時鐘控制器依據一基準時鐘訊號產生頻率不同的第一時鐘訊號及第二時鐘訊號,該第一編碼器接收第一時鐘訊號及第一時鐘訓練資料並將該第一時鐘訊號嵌入該第一時鐘訓練資料以及輸出第一初始訓練資料至該資料驅動電路,該第一資料驅動電路依據該第一初始訓練資料將工作頻率調整為該第一時鐘訊號對應的頻率,進而該第一資料驅動電路以該第一時鐘訊號對應的頻率自該時序控制電路接收資料訊號;該第二編碼器接收第二時鐘訊號及第二時鐘訓練資料並將該第二時鐘訊號嵌入該第二時鐘訓練資料以及輸出第二初始訓練資料至該資料驅動電路,該第二資料驅動電路依據該第二初始訓練資料將工作頻率調整為該第二時鐘訊號對應的頻率,進而該第二資料驅動電路以該第二時鐘訊號對應的頻率自該時序控制電路接收資料訊號。
一種顯示裝置的驅動方法,該顯示裝置包括顯示面板、第一資料驅動電路及第二資料驅動電路,該驅動方法包括:接收圖像數據並依據該圖像數據產生第一資料訊號及第二資料訊號;接收基準時鐘訊號並依據基準時鐘訊號產生頻率不同的第一時鐘訊號及第二時鐘訊號;將該第一時鐘訊號嵌入該第一資料訊號中生成第一嵌入式時鐘資
料,其中該第一嵌入式時鐘資料包括第一初始訓練資料及第一主體傳輸資料;該第一資料驅動電路接收該第一初始訓練資料完成第一時鐘訓練,從而該第一資料驅動電路以第一時鐘訊號的頻率接收該第一主體傳輸資料;將該第二時鐘訊號嵌入該第二資料訊號中生成第二嵌入式時鐘資料,其中,該第二嵌入式時鐘資料包括第二初始訓練資料及第二主體傳輸資料;該第二資料驅動電路接收該第二初始訓練資料完成第二時鐘訓練,從而該第二資料驅動電路以第二時鐘訊號的頻率接收該第二主體傳輸資料;及該第一及第二資料驅動電路依據該第一及第二主體傳輸資料輸出驅動電壓至該顯示面板。
一種顯示裝置的驅動方法,該顯示裝置包括第一資料驅動電路及第二資料驅動電路,該驅動方法包括:提供第一初始訓練資料及第一主體傳輸資料,其中,該第一初始訓練資料中包括內嵌於資料中的第一時鐘訊號;該第一資料驅動電路解碼該第一初始訓練資料並獲得該第一時鐘訊號,該第一資料驅動電路再以該第一時鐘訊號的頻率接收該第一主體傳輸資料;提供第二初始訓練資料及第二主體傳輸資料,其中,該第二初始訓練資料中包括內嵌於資料中的第二時鐘訊號,該第二時鐘訊號
的頻率與該第一時鐘訊號的頻率不同;該第二資料驅動電路解碼該第二初始訓練資料並獲得該第二時鐘訊號,該第二資料驅動電路再以該第二時鐘訊號的頻率接收該第二主體傳輸資料;及該第一及第二資料驅動電路依據該第一及第二主體傳輸資料輸出驅動電壓至該顯示面板。
一種顯示裝置的驅動方法,該顯示裝置包括第一資料驅動電路及第二資料驅動電路,該驅動方法包括:提供第一初始訓練資料及第一主體傳輸資料;該第一資料驅動電路接收該第一初始訓練資料完成第一時鐘訓練,從而該第一資料驅動電路以第一時鐘訊號的頻率接收該第一主體傳輸資料;提供第二初始訓練資料及第二主體傳輸資料;該第二資料驅動電路接收該第二初始訓練資料完成第二時鐘訓練,從而該第二資料驅動電路以頻率不同於第一時鐘訊號的第二時鐘訊號接收該第二主體傳輸資料;及該第一及第二資料驅動電路依據該第一及第二主體傳輸資料輸出驅動電壓至該顯示面板。
一種時序控制電路的資料處理及輸出方法,用於顯示裝置中,該時序控制電路包括第一輸出端及第二輸出端,該驅動方法包括如下步驟:該第一輸出端輸出第一初始訓練資料,其中該第一初始訓練資料
包括內嵌的第一時鐘訊號;該第一輸出端以第一時鐘訊號的頻率輸出第一主體傳輸資料;該第二輸出端輸出第二初始訓練資料,其中該第二初始訓練資料包括內嵌的第二時鐘訊號;及該第二輸出端以第二時鐘訊號的頻率輸出第二主體傳輸資料。
與先前技術相比較,本發明的裝置及方法中,該第一資料驅動電路通過提供第一初始訓練資料完成第一時鐘訓練,從而以第一時鐘訊號的頻率工作並接收該第一主體傳輸資料,以及該第二資料驅動電路通過提供第二初始訓練資料完成第二時鐘訓練,從而以第二時鐘訊號的頻率工作並接收該第二主體傳輸資料,使得兩個資料驅動電路所需要的該第一主體傳輸資料及該第二主體傳輸資料可以以不同的頻率傳輸,改善固定頻率的傳輸方式導致的電磁干擾現象。
10‧‧‧顯示裝置
11‧‧‧時序控制電路
121‧‧‧第一資料驅動電路
122‧‧‧第二資料驅動電路
123‧‧‧第三資料驅動電路
124‧‧‧第四資料驅動電路
13‧‧‧顯示面板
110‧‧‧資料處理電路
114‧‧‧第一編碼器
115‧‧‧第二編碼器
116‧‧‧第三編碼器
117‧‧‧第四編碼器
112‧‧‧嵌入式時鐘控制器
131、132、133、134‧‧‧顯示區
S11至S17、S21至S31‧‧‧步驟
圖1是本發明顯示裝置一較佳實施方式的電路方框示意圖。
圖2及圖3是本發明顯示裝置之驅動方法之流程圖。
請參閱圖1,圖1是本發明顯示裝置10一較佳實施方式的電路方框示意圖。該顯示裝置10可以為液晶顯示裝置、有機電致發光顯示裝置等,其包括時序控制電路11、第一資料驅動電路121、第二資料驅動電路122、第三資料驅動電路123、第四資料驅動電路124、及顯示面板13。該時序控制電路11包括資料處理電路110、第一編碼器114、第二編碼器115、第三編碼器116、第四編碼器
117及嵌入式時鐘控制器112。該顯示面板13可以為液晶顯示面板,其包括四個與該四個資料驅動電路一一對應的顯示區131、132、133、134。在本實施例中,第一至第四顯示區構成該顯示面板13完整的顯示區。可以理解,該顯示裝置10所含資料驅動電路的數量、編碼器的數量以及相應地劃分顯示區的數量可根據需要變更,并不以本實施例中描述為限。
該資料處理電路110電連接該第一至第四編碼器114-117及該嵌入式時鐘控制器112。該嵌入式時鐘控制器112電連接該第一編碼器114、第二編碼器115、第三編碼器116及第四編碼器117。該第一編碼器114還電連接該第一資料驅動電路121,該第一資料驅動電路121電連接該顯示面板13,用於輸出驅動電壓至該顯示區131,此外,該第一資料驅動電路121還電連接該嵌入式時鐘控制器112。該時序控制電路11與該第一資料驅動電路121之間的訊號傳輸介面可以為內嵌式時鐘點到點的傳輸介面(Clock Embedded Point to Point Interface)。該時序控制電路11可以為一積體電路晶片,該第一資料驅動電路121也可以為一積體電路晶片。
進一步地,該第二編碼器115還電連接該第二資料驅動電路122,該第二資料驅動電路122電連接該顯示面板13,用於輸出驅動電壓至該顯示區132,此外,該第二資料驅動電路122還電連接該嵌入式時鐘控制器112。該時序控制電路11與該第二資料驅動電路122之間的訊號傳輸介面也可以為內嵌式時鐘點到點的傳輸介面。該第二資料驅動電路122也可以為一積體電路晶片。
進一步地,該第三編碼器116還電連接該第三資料驅動電路123,該第三資料驅動電路123電連接該顯示面板13,用於輸出驅動電
壓至該顯示區133,此外,該第三資料驅動電路123還電連接該嵌入式時鐘控制器112。該時序控制電路11與該第三資料驅動電路123之間的訊號傳輸介面也可以為內嵌式時鐘點到點的傳輸介面。該第三資料驅動電路123也可以為一積體電路晶片。
進一步地,該第四編碼器117還電連接該第四資料驅動電路124,該第四資料驅動電路124電連接該顯示面板13,用於輸出驅動電壓至該顯示區134,此外,該第四資料驅動電路124還電連接該嵌入式時鐘控制器112。該時序控制電路11與該第四資料驅動電路124之間的訊號傳輸介面也可以為內嵌式時鐘點到點的傳輸介面。該第四資料驅動電路124也可以為一積體電路晶片。
其中,該資料處理電路110接收外部電路(如:縮放控制器,Scale Controller)提供的圖像資料並對該圖像資料進行處理。具體地,該資料處理電路110可以對該圖像資料進行解碼得到基準時鐘訊號、第一資料訊號、第二資料訊號、第三資料訊號、第四資料訊號。並且,該資料處理電路110輸出該基準時鐘訊號至該嵌入式時鐘控制器112,以及輸出該第一資料訊號至該第一編碼器114,輸出該第二資料訊號至該第二編碼器115,輸出該第三資料訊號至該第三編碼器116,輸出該第四資料訊號至該第四編碼器117。其中,該第一資料訊號、第二資料訊號、第三資料訊號、第四資料訊號在時間上可以是同時被輸出到該第一至第四編碼器114、115、116、117的。
該嵌入式時鐘控制器112接收該基準時鐘訊號,並依據該基準時鐘訊號產生第一時鐘訊號、第二時鐘訊號、第三時鐘訊號及第四時鐘訊號。其中,該第一時鐘訊號、該第二時鐘訊號、該第三時
鐘訊號、該第四時鐘訊號的頻率各不相同。定義該基準時鐘訊號之頻率為f,優選地,該第一時鐘訊號、該第二時鐘訊號、該第三時鐘訊號、該第四時鐘訊號均在大於或等於f*90%但小於或等於f*110%的範圍之內。
該嵌入式時鐘控制器112還產生第一時鐘訓練(Clock Training)控制訊號、第二時鐘訓練控制訊號、第三時鐘訓練控制訊號、及第四時鐘訓練控制訊號。並且,該第一時鐘訊號及第一時鐘訓練控制訊號被提供到該第一編碼器114,該第二時鐘訊號及第二時鐘訓練控制訊號被提供到該第二編碼器115,該第三時鐘訊號及第三時鐘訓練控制訊號被提供到該第三編碼器116,該第四時鐘訊號及第四時鐘訓練控制訊號被提供到該第四編碼器117。
該第一編碼器114將該第一時鐘訊號嵌入該第一資料訊號得到第一嵌入式時鐘資料,並將該第一嵌入式時鐘資料提供到該第一資料驅動電路121。其中,該第一嵌入式時鐘資料包括第一初始訓練資料及第一主體傳輸資料。該第一資料訊號包括第一時鐘訓練資料及第一主體顯示資料。具體地,該第一編碼器114在該第一時鐘訓練控制訊號的控制下,將該第一時鐘訊號嵌入該第一時鐘訓練資料得到該第一初始訓練資料並輸出至該第一資料驅動電路121。該第一資料驅動電路121接收該第一初始訓練資料後進行解碼以恢復該第一時鐘訊號與該第一時鐘訓練資料,其中,該第一資料驅動電路121可以包括用於時鐘訊號恢復(Clock Data Recovery,CDR)電路來完成上述解碼與恢復。
進一步地講,該第一資料驅動電路121可以通過時鐘訓練的方式得到並調整其工作頻率為該第一時鐘訊號的頻率,並將該第一時
鐘訓練資料暫存。當該第一資料驅動電路121得到並調整其工作頻率為該第一時鐘訊號的頻率後(即完成第一時鐘訓練後),該第一資料驅動電路121輸出第一反饋訊號至該嵌入式時鐘控制器112。
該第二編碼器115將該第二時鐘訊號嵌入該第二資料訊號得到第二嵌入式時鐘資料,並將該第二嵌入式時鐘資料提供到該第二資料驅動電路122。其中,該第二嵌入式時鐘資料包括第二初始訓練資料及第二主體傳輸資料。該第二資料訊號包括第二時鐘訓練資料及第二主體顯示資料。具體地,該第二編碼器115在該第二時鐘訓練控制訊號的控制下,將該第二時鐘訊號嵌入該第二時鐘訓練資料得到該第二初始訓練資料並輸出至該第二資料驅動電路122。該第二資料驅動電路122接收該第二初始訓練資料後進行解碼以恢復該第二時鐘訊號與該第二時鐘訓練資料,其中,該第二資料驅動電路122可以包括用於時鐘訊號恢復電路來完成上述解碼與恢復。
進一步地講,該第二資料驅動電路122可以通過時鐘訓練的方式得到並調整其工作頻率為該第二時鐘訊號的頻率,並將該第二時鐘訓練資料暫存。當該第二資料驅動電路122得到並調整其工作頻率為該第二時鐘訊號的頻率後(即完成第二時鐘訓練後),該第二資料驅動電路122輸出第二反饋訊號至該嵌入式時鐘控制器112。
該第三編碼器116將該第三時鐘訊號嵌入該第三資料訊號得到第三嵌入式時鐘資料,並將該第三嵌入式時鐘資料提供到該第三資料驅動電路123。其中,該第三嵌入式時鐘資料包括第三初始訓
練資料及第三主體傳輸資料。該第三資料訊號包括第三時鐘訓練資料及第三主體顯示資料。具體地,該第三編碼器116在該第三時鐘訓練控制訊號的控制下,將該第三時鐘訊號嵌入該第三時鐘訓練資料得到該第三初始訓練資料並輸出至該第三資料驅動電路123。該第三資料驅動電路123接收該第三初始訓練資料後進行解碼以恢復該第三時鐘訊號與該第三時鐘訓練資料,其中,該第三資料驅動電路123可以包括用於時鐘訊號恢復電路來完成上述解碼與恢復。
進一步地講,該第三資料驅動電路123可以通過時鐘訓練的方式得到並調整其工作頻率為該第一時鐘訊號的頻率,並將該第一時鐘訓練資料暫存。當該第三資料驅動電路123得到並調整其工作頻率為該第三時鐘訊號的頻率後(即完成第三時鐘訓練後),該第三資料驅動電路123輸出第三反饋訊號至該嵌入式時鐘控制器112。
該第四編碼器117將該第四時鐘訊號嵌入該第四資料訊號得到第四嵌入式時鐘資料,並將該第四嵌入式時鐘資料提供到該第四資料驅動電路124。其中,該第四嵌入式時鐘資料包括第四初始訓練資料及第四主體傳輸資料。該第四資料訊號包括第四時鐘訓練資料及第四主體顯示資料。具體地,該第四編碼器117在該第四時鐘訓練控制訊號的控制下,將該第四時鐘訊號嵌入該第四時鐘訓練資料得到該第四初始訓練資料並輸出至該第四資料驅動電路124。該第四資料驅動電路124接收該第四初始訓練資料後進行解碼以恢復該第四時鐘訊號與該第四時鐘訓練資料,其中,該第四資料驅動電路124可以包括用於時鐘訊號恢復電路來完成上述解
碼與恢復。
進一步地講,該第四資料驅動電路124可以通過時鐘訓練的方式得到並調整其工作頻率為該第四時鐘訊號的頻率,並將該第四時鐘訓練資料暫存。當該第四資料驅動電路124得到並調整其工作頻率為該第四時鐘訊號的頻率後(即完成第四時鐘訓練後),該第四資料驅動電路124輸出第四反饋訊號至該嵌入式時鐘控制器112。
當該第一至第四反饋訊號均提供至該嵌入式時鐘控制器112後,該嵌入式時鐘控制器112依據該第一至第四反饋訊號停止輸出該第一時鐘訓練控制訊號至該第一編碼器114以及停止輸出該第二時鐘訓練控制訊號至該第二編碼器115,但繼續輸出該第一時鐘訊號至該第一編碼器114及繼續輸出該第二時鐘訊號至該第二編碼器115。該第一編碼器114將該第一時鐘訊號嵌入該第一主體顯示資料中生成該第一主體傳輸資料。該第二編碼器115將該第二時鐘訊號嵌入該第二主體顯示資料中生成該第二主體傳輸資料。同時,該嵌入式時鐘控制器112也依據該第一至第四反饋訊號停止輸出該第三時鐘訓練控制訊號至該第三編碼器116及停止輸出該第四時鐘訓練控制訊號至該第四編碼器117,但繼續輸出該第三時鐘訊號至該第三編碼器116及繼續輸出該第四時鐘訊號至該第四編碼器117,該第三編碼器116將該第三時鐘訊號嵌入該第三主體顯示資料中生成該第三主體傳輸資料。該第四編碼器117將該第四時鐘訊號嵌入該第四主體顯示資料中生成該第四主體傳輸資料。
進一步地,該第一編碼器114輸出該第一主體傳輸資料至該第一
資料驅動電路121。進而,該第一資料驅動電路121以該第一時鐘訊號之頻率接收該第一主體傳輸資料。該第二編碼器115輸出該第二主體傳輸資料至該第二資料驅動電路122。進而,該第二資料驅動電路122以該第二時鐘訊號之頻率接收該第二主體傳輸資料。該第三編碼器116並輸出該第三主體傳輸資料至該第三資料驅動電路123。進而,該第三資料驅動電路123以該第三時鐘訊號之頻率接收該第三主體傳輸資料。該第四編碼器117輸出該第四主體傳輸資料至該第四資料驅動電路124。進而,該第四資料驅動電路124以該第四時鐘訊號之頻率接收該第四主體傳輸資料。其中,優選地,該第一至第四編碼器114-117是同時輸出該第一至第四主體傳輸資料,以使該第一至第四資料驅動電路121-124同時接收該第一至第四主體傳輸資料。
該第一資料驅動電路121接收該第一主體傳輸資料後,對該第一主體傳輸資料進行解碼以恢復該第一時鐘訊號及該第一主體顯示資料。此時恢復的第一時鐘訊號被利用來檢測該第一主體顯示資料的傳輸時序是否正確,如利用該第一時鐘訊號檢測該第一主體顯示資料的頻率及相位是否有偏移,當有偏移時,執行頻率及相位的校正。該第一主體顯示資料也被該第一資料驅動電路121暫存。
該第二資料驅動電路122接收該第二主體傳輸資料後,對該第二主體傳輸資料進行解碼以恢復該第二時鐘訊號及該第二主體顯示資料。此時恢復的第二時鐘訊號被利用來檢測該第二主體顯示資料的傳輸時序是否正確,如利用該第二時鐘訊號檢測該第二主體顯示資料的頻率及相位是否有偏移,當有偏移時,執行頻率及相
位的校正。該第二主體顯示資料也被該第二資料驅動電路122暫存。
該第三資料驅動電路123接收該第三主體傳輸資料後,對該第三主體傳輸資料進行解碼以恢復該第三時鐘訊號及該第三主體顯示資料。此時恢復的第三時鐘訊號被利用來檢測該第三主體顯示資料的傳輸時序是否正確,如利用該第三時鐘訊號檢測該第三主體顯示資料的頻率及相位是否有偏移,當有偏移時,執行頻率及相位的校正。該第三主體顯示資料也被該第三資料驅動電路123暫存。
該第四資料驅動電路124接收該第四主體傳輸資料後,對該第四主體傳輸資料進行解碼以恢復該第四時鐘訊號及該第四主體顯示資料。此時恢復的第四時鐘訊號被利用來檢測該第四主體顯示資料的傳輸時序是否正確,如利用該第四時鐘訊號檢測該第四主體顯示資料的頻率及相位是否有偏移,當有偏移時,執行頻率及相位的校正。該第四主體顯示資料也被該第四資料驅動電路124暫存。
具體地,該第一資料驅動電路121可以將獲得的第一時鐘訓練資料與該第一主體顯示資料轉換為灰階電壓,並按照一定時序將該灰階電壓施加到該顯示面板13的顯示區131上。該第二資料驅動電路122可以將獲得的第二時鐘訓練資料與該第二主體顯示資料轉換為灰階電壓,並按照一定時序將該灰階電壓施加到該顯示面板13的顯示區132上。該第三資料驅動電路123可以將獲得的第三時鐘訓練資料與該第三主體顯示資料轉換為灰階電壓,並按照一定時序將該灰階電壓施加到該顯示面板13的顯示區133上。該第
四資料驅動電路124可以將獲得的第四時鐘訓練資料與該第四主體顯示資料轉換為灰階電壓,並按照一定時序將該灰階電壓施加到該顯示面板13的顯示區134上。其中,該四個顯示區131、132、133、134同時被施加灰階電壓。
該顯示面板13的四個顯示區均接收到灰階電壓從而進行畫面顯示。其中,該顯示面板13包括顯示每幀畫面的正常顯示時段及相鄰兩幀畫面之間(或者說每幀畫面前後)的空置時段,該第一、第二、第三及第四時鐘訓練資料均為對應該空置時段的資料,該第一、第二、第三及第四主體傳輸資料中的第一、第二、第三及第四主體顯示資料均為對應該正常顯示時段的資料。
與先前技術相比較,本發明顯示裝置10中,該第一資料驅動電路通過提供第一初始訓練資料完成第一時鐘訓練,從而以第一時鐘訊號的頻率工作並接收該第一主體傳輸資料,以及該第二資料驅動電路通過提供第二初始訓練資料完成第二時鐘訓練,從而以第二時鐘訊號的頻率工作並接收該第二主體傳輸資料,使得兩個資料驅動電路所需要的該第一主體傳輸資料及該第二主體傳輸資料可以以不同的頻率傳輸,改善固定頻率的傳輸方式導致的電磁干擾現象。
可以理解,在圖1所示的顯示裝置10的變更實施例中,該顯示裝置10可以包括第一及第二資料驅動電路121及122,不包括第三及第四資料驅動電路123及124;該時序控制電路11對應近包括第一及第二編碼器114及115,不包括第三及第四編碼器116及117;該顯示面板13對應包括第一及第二顯示區131及132,不包括第三及第四顯示區133及134。其中,該變更實施例的可以對應面板尺寸
較小的顯示裝置10。
另外,需要說明的是,在上述各個實施例中,基本地,該資料處理電路110對該圖像資料進行處理時還可以解碼得到水平同步訊號及垂直同步訊號等時序控制訊號。該顯示裝置10可以進一步包括電連接於該時序控制電路與該顯示面板之間的掃描驅動電路,該掃描驅動電路接收該時序控制訊號(如垂直同步訊號)並輸出一系列掃描電壓至該顯示面板。每一資料驅動電路121、122、123、124還經由對應的編碼器114、115、116、117接收該時序控制訊號(如水平同步訊號),用於控制該第一及第四資料驅動電路121、122、123、124施加到該顯示面板13的驅動電壓的時序。本段涉及內容大多為顯示裝置之基本顯示原理,故本申請並未對此進行詳細描述。
請參閱圖2,圖2是本發明顯示裝置的驅動方法第一實施方式的流程圖。該驅動方法包括以下步驟。
步驟S11:接收圖像數據並依據該圖像數據產生第一資料訊號及第二資料訊號。其中該步驟S11可以由時序控制電路完成。
步驟S12:接收基準時鐘訊號並依據基準時鐘訊號產生頻率不同的第一時鐘訊號及第二時鐘訊號。其中該步驟S12可以由時序控制電路完成。
步驟S13:將該第一時鐘訊號嵌入該第一資料訊號中生成第一嵌入式時鐘資料,其中該第一嵌入式時鐘資料包括第一初始訓練資料及第一主體傳輸資料。其中該步驟S13可以由時序控制電路完成。
步驟S14:將該第二時鐘訊號嵌入該第二資料訊號中生成第二嵌入式時鐘資料,其中該第二嵌入式時鐘資料包括第二初始訓練資料及第二主體傳輸資料。其中該步驟S14可以由時序控制電路完成。
步驟S15:該第一資料驅動電路接收該第一初始訓練資料完成第一時鐘訓練,從而該第一資料驅動電路以第一時鐘訊號的頻率接收該第一主體傳輸資料。
步驟S16:該第二資料驅動電路接收該第二初始訓練資料完成第二時鐘訓練,從而該第二資料驅動電路以第二時鐘訊號的頻率接收該第二主體傳輸資料。
步驟S17:該第一及第二資料驅動電路依據該第一及第二主體傳輸資料輸出驅動電壓至該顯示面板,從而驅動該顯示面板顯示畫面。
具體來說,該步驟S12還可以包括:依據該圖像資料得到該基準時鐘訊號。並且,定義該基準時鐘訊號之頻率為f,該第一時鐘訊號及該第二時鐘訊號之頻率均在大於或等於f*90%但小於或等於f*110%的範圍之內。
該第一資料訊號包括第一時鐘訓練資料及第一主體顯示資料,該第二資料訊號包括第二時鐘訓練資料及第二主體顯示資料。該步驟S13還包括:提供第一時鐘訓練控制訊號,在該第一時鐘訓練控制訊號的控制下將該第一時鐘訊號嵌入該第一時鐘訓練資料中生成該第一初始訓練資料。該步驟S14還包括:提供第二時鐘訓練控制訊號,在該第二時鐘訓練控制訊號的控制下將該第二時鐘
訊號嵌入該第二時鐘訓練資料中生成該第二初始訓練資料。
進一步地,該驅動方法還包括:在該第一時鐘訓練完成後,該第一資料驅動電路提供第一反饋訊號;及在該第二時鐘訓練完成後,該第二資料驅動電路提供第二反饋訊號,依據該第一及第二反饋訊號輸出該第二第一及主體傳輸資料。
該顯示裝置的畫面顯示包括顯示每幀畫面的正常顯示時段及相鄰兩幀畫面的空置時段,該第一時鐘訓練資料及該第二時鐘訓練資料為對應該空置時段的資料,該第一主體傳輸資料及該第二主體傳輸資料包括對應該正常顯示時段的資料。
請參閱圖3,圖3是本發明顯示裝置的驅動方法第二實施方式的流程圖。該顯示裝置包括第一、第二、第三及第四資料驅動電路。該驅動方法包括如下步驟:
步驟S21:接收圖像數據並依據該圖像數據產生第一資料訊號、第二資料訊號、第三資料訊號及第四資料訊號。其中該步驟S21可以由時序控制電路完成。
步驟S22:接收基準時鐘訊號並依據基準時鐘訊號產生頻率不同的第一時鐘訊號、第二時鐘訊號、第三時鐘訊號及第四時鐘訊號。其中該步驟S22可以由時序控制電路完成。
步驟S23:將該第一時鐘訊號嵌入該第一資料訊號中生成第一嵌入式時鐘資料,其中該第一嵌入式時鐘資料包括第一初始訓練資料及第一主體傳輸資料。其中該步驟S23可以由時序控制電路完成。
步驟S24:將該第二時鐘訊號嵌入該第二資料訊號中生成第二嵌
入式時鐘資料,其中該第二嵌入式時鐘資料包括第二初始訓練資料及第二主體傳輸資料。其中該步驟S24可以由時序控制電路完成。
步驟S25:將該第三時鐘訊號嵌入該第三資料訊號中生成第三嵌入式時鐘資料,其中該第三嵌入式時鐘資料包括第三初始訓練資料及第三主體傳輸資料。其中該步驟S25可以由時序控制電路完成。
步驟S26:將該第四時鐘訊號嵌入該第四資料訊號中生成第四嵌入式時鐘資料,其中該第四嵌入式時鐘資料包括第四初始訓練資料及第四主體傳輸資料。其中該步驟S26可以由時序控制電路完成。
步驟S27:該第一資料驅動電路接收該第一初始訓練資料完成第一時鐘訓練,從而該第一資料驅動電路以第一時鐘訊號的頻率接收該第一主體傳輸資料。
步驟S28:該第二資料驅動電路接收該第二初始訓練資料完成第二時鐘訓練,從而該第二資料驅動電路以第二時鐘訊號的頻率接收該第二主體傳輸資料。
步驟S29:該第三資料驅動電路接收該第三初始訓練資料完成第三時鐘訓練,從而該第三資料驅動電路以第三時鐘訊號的頻率接收該第三主體傳輸資料。
步驟S30:該第四資料驅動電路接收該第四初始訓練資料完成第四時鐘訓練,從而該第四資料驅動電路以第四時鐘訊號的頻率接收該第四主體傳輸資料。
步驟S31:該第一、第二、第三及第四資料驅動電路依據該第一、第二、第三及第四主體傳輸資料輸出驅動電壓至該顯示面板,從而驅動該顯示面板顯示畫面。
具體來說,該步驟S22還可以包括:依據該圖像資料得到該基準時鐘訊號。定義該基準時鐘訊號之頻率為f,該第一、第二、第三及第四時鐘訊號之頻率均在大於或等於f*90%但小於或等於f*110%的範圍之內。其中,該第一至第四時鐘訊號的頻率各不相同。
該第一資料訊號包括第一時鐘訓練資料及第一主體顯示資料,該第二資料訊號包括第二時鐘訓練資料及第二主體顯示資料,該第三資料訊號包括第三時鐘訓練資料及第三主體顯示資料,該第四資料訊號包括第四時鐘訓練資料及第四主體顯示資料。
該步驟S23還包括:提供第一時鐘訓練控制訊號,在該第一時鐘訓練控制訊號的控制下將該第一時鐘訊號嵌入該第一時鐘訓練資料中生成該第一初始訓練資料。該步驟S24還包括:提供第二時鐘訓練控制訊號,在該第二時鐘訓練控制訊號的控制下將該第二時鐘訊號嵌入該第二時鐘訓練資料中生成該第二初始訓練資料。該步驟S25還包括:提供第三時鐘訓練控制訊號,在該第三時鐘訓練控制訊號的控制下將該第三時鐘訊號嵌入該第三時鐘訓練資料中生成該第三初始訓練資料。該步驟S26還包括:提供第四時鐘訓練控制訊號,在該第四時鐘訓練控制訊號的控制下將該第四時鐘訊號嵌入該第四時鐘訓練資料中生成該第四初始訓練資料。
進一步地,該驅動方法還包括:在該第一時鐘訓練完成後,該第一資料驅動電路提供第一反饋訊號;在該第二時鐘訓練完成後,
該第二資料驅動電路提供第二反饋訊號;在該第三時鐘訓練完成後,該第三資料驅動電路提供第三反饋訊號;及在該第四時鐘訓練完成後,該第四資料驅動電路提供第四反饋訊號,依據該第一至第四反饋訊號輸出該第一至第四主體傳輸資料。
該顯示裝置的畫面顯示包括顯示每幀畫面的正常顯示時段及相鄰兩幀畫面的空置時段,該第一、第二、第三及第四時鐘訓練資料為對應該空置時段的資料,該第一、第二、第三及第四主體傳輸資料包括對應該正常顯示時段的資料。
綜上所述,本發明確已符合發明專利之要件,爰依法提出專利申請。惟,以上所述者僅為本發明之較佳實施方式,本發明之範圍並不以上述實施例為限,該舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
10‧‧‧顯示裝置
11‧‧‧時序控制電路
121‧‧‧第一資料驅動電路
122‧‧‧第二資料驅動電路
123‧‧‧第三資料驅動電路
124‧‧‧第四資料驅動電路
13‧‧‧顯示面板
110‧‧‧資料處理電路
114‧‧‧第一編碼器
115‧‧‧第二編碼器
116‧‧‧第三編碼器
117‧‧‧第四編碼器
112‧‧‧嵌入式時鐘控制器
131、132、133、134‧‧‧顯示區
Claims (21)
- 一種顯示裝置,其包括時序控制電路、第一資料驅動電路、第二資料驅動電路及顯示面板,該時序控制電路包括資料處理電路、第一編碼器、第二編碼器及嵌入式時鐘控制器,該資料處理電路分別電連接該第一編碼器、該第二編碼器及該嵌入式時鐘控制器,該嵌入式時鐘控制器分別電連接該第一編碼器及該第二編碼器,該第一編碼器還電連接該第一資料驅動電路,該第二編碼器還電連接該第二資料驅動電路,該第一資料驅動電路及該第二資料驅動電路分別電連接該顯示面板,該資料處理電路對外部電路提供的圖像資料進行處理並輸出第一資料訊號至第一編碼器以及輸出第二資料信號至該第二編碼器,該嵌入式時鐘控制器依據一基準時鐘訊號產生頻率不同的第一時鐘訊號及第二時鐘訊號,該第一編碼器將該第一時鐘訊號嵌入該第一資料訊號中並輸出第一嵌入式時鐘資料至該第一資料驅動電路,該第一嵌入式時鐘資料包括第一初始訓練資料及第一主體傳輸資料,該第一資料驅動電路依據該第一初始訓練資料完成第一時鐘訓練後以該第一時鐘訊號之頻率工作並接收該第一主體傳輸資料,該第二編碼器將該第二時鐘訊號嵌入該第二資料訊號中並輸出第二嵌入式時鐘資料至該第二資料驅動電路,該第二嵌入式時鐘資料包括第二初始訓練資料及第二主體傳輸資料,該第二資料驅動電路依據該第二初始訓練資料完成第二時鐘訓練後以該第二時鐘訊號之頻率工作並接收該第二主體傳輸資料。
- 如申請專利範圍第1項所述的顯示裝置,其中,該第一資料訊號包括第一時鐘訓練資料及第一主體顯示資料,該嵌入式時鐘控制器還輸出第一時鐘訓練控制訊號至該第一編碼器,該第一編碼器在該第一時鐘訓練控制 訊號的控制下將該第一時鐘訊號嵌入該第一時鐘訓練資料中生成該第一初始訓練資料,該第一編碼器還在該第一資料驅動電路完成該第一時鐘訓練後將該第一時鐘訊號嵌入該第一主體顯示資料中生成該第一主體傳輸資料,該第一資料驅動電路對該第一初始訓練資料解碼來獲取該第一時鐘訊號及完成該第一時鐘訓練,從而依據該第一時鐘訊號之頻率接收該第一主體傳輸資料。
- 如申請專利範圍第2項所述的顯示裝置,其中,該第二資料訊號包括第二時鐘訓練資料及第二主體顯示資料,該嵌入式時鐘控制器還輸出第二時鐘訓練控制訊號至該第二編碼器,該第二編碼器在該第二時鐘訓練控制訊號的控制下將該第二時鐘訊號嵌入該第二時鐘訓練資料中生成該第二初始訓練資料,該第二編碼器還在該第二資料驅動電路完成時鐘訓練後將該第二時鐘訊號嵌入該第二主體顯示資料中生成該第二主體傳輸資料,該第二資料驅動電路對該第二初始訓練資料解碼並獲取該第二時鐘訊號以完成該第二時鐘訓練,從而依據該第二時鐘訊號之頻率接收該第二主體傳輸資料。
- 如申請專利範圍第3項所述的顯示裝置,其中,該第一資料驅動電路在完成該第一時鐘訓練後,輸出第一反饋訊號至該嵌入式時鐘控制器,該嵌入式時鐘控制器控制該編碼器輸出該第一主體傳輸資料;該第二資料驅動電路在完成該第二時鐘訓練後,輸出第二反饋訊號至該嵌入式時鐘控制器,該嵌入式時鐘控制器依據該第二反饋訊號控制該編碼器輸出該第二主體傳輸資料。
- 如申請專利範圍第4項所述的顯示裝置,其中,該第一資料驅動電路在完成該第一時鐘訓練後,輸出第一反饋訊號至該嵌入式時鐘控制器;該第二資料驅動電路在完成該第二時鐘訓練後,輸出第二反饋訊號至該嵌入式時鐘控制器,該嵌入式時鐘控制器依據該第一及第二反饋訊號控制該 編碼器輸出該第一主體傳輸資料及該第二主體傳輸資料。
- 如申請專利範圍第1項所述的顯示裝置,其中,該資料處理電路還對外部電路提供的圖像資料進行解碼處理從而產生並輸出基準時鐘訊號至該嵌入式時鐘控制器。
- 如申請專利範圍第1至6項任意一項所述的顯示裝置,其中,該顯示裝置還包括第三資料驅動電路及第四資料驅動電路,該時序控制電路還包括第三編碼器及第四編碼器,該第三編碼器連接該資料處理電路、該嵌入式時鐘控制器及該第三資料驅動電路,該資料處理電路還進一步對外部電路提供的圖像資料進行處理並輸出第三資料訊號及第四資料訊號,該第三資料訊號被提供到該第三編碼器,該第四資料訊號被提供到該第四編碼器,該嵌入式時鐘控制器依據該基準時鐘訊號還產生第三時鐘訊號及第四時鐘訊號,該第一、第二、第三及第四時鐘訊號的頻率各不相同,該第三編碼器還將該第三時鐘訊號嵌入該第三資料訊號中並輸出第三嵌入式時鐘資料至該第三資料驅動電路,該第三嵌入式時鐘資料包括第三初始訓練資料及第三主體傳輸資料,該第三資料驅動電路依據該第三初始訓練資料完成第三時鐘訓練後以該第三時鐘訊號之頻率接收該第三主體傳輸資料,該第四編碼器將該第四時鐘訊號嵌入該第四資料訊號中並輸出第四嵌入式時鐘資料至該第四資料驅動電路,該第四嵌入式時鐘資料包括第四初始訓練資料及第四主體傳輸資料,進而該第四資料驅動電路依據該第四初始訓練資料完成第四時鐘訓練後以該第四時鐘訊號之頻率接收該第四主體傳輸資料。
- 如申請專利範圍第7項所述的顯示裝置,其中,該顯示裝置用於畫面顯示;該畫面顯示包括顯示每幀畫面的正常顯示時段及相鄰兩幀畫面的空置時段;該第三時鐘訓練資料及該第四時鐘訓練資料均包括對應該空置時段的資料,該第三主體傳輸資料及該第四主體傳輸資料均包括對應該正 常顯示時段的資料,該第一、第二、第三及第四主體傳輸資料為該顯示面板的四個顯示區域的畫面資料。
- 如申請專利範圍第1項所述的顯示裝置,其中,定義該基準時鐘訊號之頻率為f,該第一時鐘訊號及該第二時鐘訊號之頻率均在大於或等於f*90%但小於或等於f*110%的範圍之內。
- 一種顯示裝置,其包括時序控制電路、第一資料驅動電路、第二資料驅動電路及顯示面板,該時序控制電路包括資料處理電路、第一編碼器、第二編碼器及嵌入式時鐘控制器,該資料處理電路分別電連接該第一編碼器、該第二編碼器及該嵌入式時鐘控制器,該嵌入式時鐘控制器分別電連接該第一編碼器及該第二編碼器,該第一編碼器還電連接該第一資料驅動電路,該第二編碼器還電連接該第二資料驅動電路,該第一資料驅動電路及該第二資料驅動電路分別電連接該顯示面板,該資料處理電路對外部電路提供的圖像資料進行處理輸出資料訊號,該嵌入式時鐘控制器依據一基準時鐘訊號產生頻率不同的第一時鐘訊號及第二時鐘訊號,該第一編碼器接收第一時鐘訊號及第一時鐘訓練資料並將該第一時鐘訊號嵌入該第一時鐘訓練資料以及輸出第一初始訓練資料至該資料驅動電路,該第一資料驅動電路依據該第一初始訓練資料將工作頻率調整為該第一時鐘訊號對應的頻率,進而該第一資料驅動電路以該第一時鐘訊號對應的頻率自該時序控制電路接收資料訊號;該第二編碼器接收第二時鐘訊號及第二時鐘訓練資料並將該第二時鐘訊號嵌入該第二時鐘訓練資料以及輸出第二初始訓練資料至該資料驅動電路,該第二資料驅動電路依據該第二初始訓練資料將工作頻率調整為該第二時鐘訊號對應的頻率,進而該第二資料驅動電路以該第二時鐘訊號對應的頻率自該時序控制電路接收資料訊號。
- 一種顯示裝置的驅動方法,該顯示裝置包括顯示面板、第一資料驅動電 路及第二資料驅動電路,該驅動方法包括:接收圖像數據並依據該圖像數據產生第一資料訊號及第二資料訊號;接收基準時鐘訊號並依據基準時鐘訊號產生頻率不同的第一時鐘訊號及第二時鐘訊號;將該第一時鐘訊號嵌入該第一資料訊號中生成第一嵌入式時鐘資料,其中該第一嵌入式時鐘資料包括第一初始訓練資料及第一主體傳輸資料;該第一資料驅動電路接收該第一初始訓練資料完成第一時鐘訓練,從而該第一資料驅動電路以第一時鐘訊號的頻率接收該第一主體傳輸資料;將該第二時鐘訊號嵌入該第二資料訊號中生成第二嵌入式時鐘資料,其中,該第二嵌入式時鐘資料包括第二初始訓練資料及第二主體傳輸資料;該第二資料驅動電路接收該第二初始訓練資料完成第二時鐘訓練,從而該第二資料驅動電路以第二時鐘訊號的頻率接收該第二主體傳輸資料;及該第一及第二資料驅動電路依據該第一及第二主體傳輸資料輸出驅動電壓至該顯示面板。
- 如申請專利範圍第11項所述的驅動方法,其中,該第一資料訊號包括第一時鐘訓練資料及第一主體顯示資料,該第二資料訊號包括第二時鐘訓練資料及第二主體顯示資料,該驅動方法還包括:提供第一時鐘訓練控制訊號,在該第一時鐘訓練控制訊號的控制下將該第一時鐘訊號嵌入該第一時鐘訓練資料中生成該第一初始訓練資料;及提供第二時鐘訓練控制訊號,在該第二時鐘訓練控制訊號的控制下將該第二時鐘訊號嵌入該第二時鐘訓練資料中生成該第二初始訓練資料。
- 如申請專利範圍第12項所述的驅動方法,其中,該驅動方法還包括:在該第一時鐘訓練完成後,提供第一反饋訊號;在該第二時鐘訓練完成後 ,提供第二反饋訊號,依據該第一及第二反饋訊號輸出該第一及第二主體傳輸資料。
- 如申請專利範圍第11項所述的驅動方法,其中,畫面顯示包括顯示每幀畫面的正常顯示時段及相鄰兩幀畫面的空置時段,該第一時鐘訓練資料及該第二時鐘訓練資料為對應該空置時段的資料,該第一主體傳輸資料及該第二主體傳輸資料包括對應該正常顯示時段的資料。
- 如申請專利範圍第11項所述的驅動方法,其中,該驅動方法還包括:依據該圖像資料得到該基準時鐘訊號。
- 如申請專利範圍第11至15項任意一項所述的驅動方法,該顯示裝置還包括第三資料驅動電路及第四資料驅動電路,其中,該驅動方法還包括:依據該圖像數據產生第三資料訊號及第四資料訊號;依據該基準時鐘訊號產生頻率不同的第三時鐘訊號及第四時鐘訊號;將該第三時鐘訊號嵌入該第三資料訊號中生成第三嵌入式時鐘資料,其中該第三嵌入式時鐘資料包括第三初始訓練資料及第三主體傳輸資料;該第三資料驅動電路接收該第三初始訓練資料完成第三時鐘訓練,從而該第三資料驅動電路以第三時鐘訊號的頻率接收該第三主體傳輸資料;將該第四時鐘訊號嵌入該第四資料訊號中生成第四嵌入式時鐘資料,其中,該第四嵌入式時鐘資料包括第四初始訓練資料及第四主體傳輸資料;該第四資料驅動電路接收該第四初始訓練資料完成第四時鐘訓練,從而該第四資料驅動電路以第四時鐘訊號的頻率接收該第四主體傳輸資料;及該第三及第四資料驅動電路依據該第三及第四主體傳輸資料輸出驅動電壓至該顯示面板。
- 如申請專利範圍第16項所述的驅動方法,其中,該第三時鐘訓練資料及 該第四時鐘訓練資料為對應該空置時段的資料,該第三主體傳輸資料及該第四主體傳輸資料為對應該正常顯示時段的資料。
- 如申請專利範圍第11項所述的驅動方法,其中,定義該基準時鐘訊號之頻率為f,該第一時鐘訊號及該第二時鐘訊號之頻率均在大於或等於f*90%但小於或等於f*110%的範圍之內。
- 一種顯示裝置的驅動方法,該顯示裝置包括第一資料驅動電路及第二資料驅動電路,該驅動方法包括:提供第一初始訓練資料及第一主體傳輸資料,其中,該第一初始訓練資料中包括內嵌於資料中的第一時鐘訊號;該第一資料驅動電路解碼該第一初始訓練資料並獲得該第一時鐘訊號,該第一資料驅動電路再以該第一時鐘訊號的頻率接收該第一主體傳輸資料;提供第二初始訓練資料及第二主體傳輸資料,其中,該第二初始訓練資料中包括內嵌於資料中的第二時鐘訊號,該第二時鐘訊號的頻率與該第一時鐘訊號的頻率不同;該第二資料驅動電路解碼該第二初始訓練資料並獲得該第二時鐘訊號,該第二資料驅動電路再以該第二時鐘訊號的頻率接收該第二主體傳輸資料;及該第一及第二資料驅動電路依據該第一及第二主體傳輸資料輸出驅動電壓至該顯示面板。
- 一種顯示裝置的驅動方法,該顯示裝置包括第一資料驅動電路及第二資料驅動電路,該驅動方法包括:提供第一初始訓練資料及第一主體傳輸資料;該第一資料驅動電路接收該第一初始訓練資料完成第一時鐘訓練,從而該第一資料驅動電路以第一時鐘訊號的頻率接收該第一主體傳輸資料; 提供第二初始訓練資料及第二主體傳輸資料;該第二資料驅動電路接收該第二初始訓練資料完成第二時鐘訓練,從而該第二資料驅動電路以頻率不同於第一時鐘訊號的第二時鐘訊號接收該第二主體傳輸資料;及該第一及第二資料驅動電路依據該第一及第二主體傳輸資料輸出驅動電壓至該顯示面板。
- 一種時序控制電路的資料處理及輸出方法,用於顯示裝置中,該時序控制電路包括第一輸出端及第二輸出端,該驅動方法包括如下步驟:該第一輸出端輸出第一初始訓練資料,其中該第一初始訓練資料包括內嵌的第一時鐘訊號;該第一輸出端以第一時鐘訊號的頻率輸出第一主體傳輸資料;該第二輸出端輸出第二初始訓練資料,其中該第二初始訓練資料包括內嵌的第二時鐘訊號;及該第二輸出端以第二時鐘訊號的頻率輸出第二主體傳輸資料。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101150639A TWI567706B (zh) | 2012-12-27 | 2012-12-27 | 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法 |
CN201310007361.4A CN103903577B (zh) | 2012-12-27 | 2013-01-09 | 显示装置及其驱动方法、时序控制电路的数据处理及输出方法 |
US14/140,564 US9508277B2 (en) | 2012-12-27 | 2013-12-26 | Display device, driving method of display device and data processing and outputting method of timing control circuit |
JP2013268864A JP2014130355A (ja) | 2012-12-27 | 2013-12-26 | 表示装置及びその駆動方法並びにタイムスケジュール制御回路のデータの処理及び出力方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101150639A TWI567706B (zh) | 2012-12-27 | 2012-12-27 | 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201426695A TW201426695A (zh) | 2014-07-01 |
TWI567706B true TWI567706B (zh) | 2017-01-21 |
Family
ID=50994862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101150639A TWI567706B (zh) | 2012-12-27 | 2012-12-27 | 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9508277B2 (zh) |
JP (1) | JP2014130355A (zh) |
CN (1) | CN103903577B (zh) |
TW (1) | TWI567706B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI567705B (zh) * | 2012-12-27 | 2017-01-21 | 天鈺科技股份有限公司 | 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法 |
KR102304807B1 (ko) * | 2014-08-18 | 2021-09-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
CN105719587B (zh) * | 2016-04-19 | 2019-03-12 | 深圳市华星光电技术有限公司 | 液晶面板检测系统及方法 |
US10127892B2 (en) * | 2016-11-11 | 2018-11-13 | A.U. Vista, Inc. | Display device using overlapped data lines near center to dim Mura defect |
CN110097847A (zh) | 2018-01-30 | 2019-08-06 | 联咏科技股份有限公司 | 集成电路与显示装置及其抗干扰方法 |
CN109410881B (zh) * | 2018-12-20 | 2020-06-02 | 深圳市华星光电技术有限公司 | 信号传输系统及信号传输方法 |
TWI752776B (zh) * | 2020-03-19 | 2022-01-11 | 元太科技工業股份有限公司 | 顯示裝置及其驅動保護方法 |
CN113781945A (zh) * | 2021-08-24 | 2021-12-10 | Tcl华星光电技术有限公司 | 显示装置驱动控制电路组件以及显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070182690A1 (en) * | 2006-02-07 | 2007-08-09 | Che-Li Lin | Receiver for an lcd source driver |
TW200743378A (en) * | 2006-05-15 | 2007-11-16 | Shuenn-Yuh Lee | LED display system with embedded microprocessors |
JP2009531936A (ja) * | 2006-03-23 | 2009-09-03 | アナパス・インコーポレーテッド | 直列化されたマルチレベルデータ信号を伝達するためのディスプレイ、タイミング制御部及びデータ駆動部 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009115936A (ja) * | 2007-11-05 | 2009-05-28 | Sharp Corp | 駆動制御方法、駆動制御装置及び表示装置 |
JP4990315B2 (ja) * | 2008-03-20 | 2012-08-01 | アナパス・インコーポレーテッド | ブランク期間にクロック信号を伝送するディスプレイ装置及び方法 |
KR100986041B1 (ko) * | 2008-10-20 | 2010-10-07 | 주식회사 실리콘웍스 | 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템 |
US8766907B2 (en) * | 2009-07-31 | 2014-07-01 | Sharp Kabushiki Kaisha | Drive control method of supplying image data for displaying divided drive regions of a display panel, drive control device and display device for supplying image data for displaying divided drive regions of a display panel |
KR101125504B1 (ko) | 2010-04-05 | 2012-03-21 | 주식회사 실리콘웍스 | 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템 |
TWM486096U (zh) * | 2012-12-27 | 2014-09-11 | Fitipower Integrated Tech Inc | 顯示裝置 |
-
2012
- 2012-12-27 TW TW101150639A patent/TWI567706B/zh not_active IP Right Cessation
-
2013
- 2013-01-09 CN CN201310007361.4A patent/CN103903577B/zh active Active
- 2013-12-26 JP JP2013268864A patent/JP2014130355A/ja active Pending
- 2013-12-26 US US14/140,564 patent/US9508277B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070182690A1 (en) * | 2006-02-07 | 2007-08-09 | Che-Li Lin | Receiver for an lcd source driver |
TW200731191A (en) * | 2006-02-07 | 2007-08-16 | Novatek Microelectronics Corp | Receiver for an LCD source driver |
JP2009531936A (ja) * | 2006-03-23 | 2009-09-03 | アナパス・インコーポレーテッド | 直列化されたマルチレベルデータ信号を伝達するためのディスプレイ、タイミング制御部及びデータ駆動部 |
TW200743378A (en) * | 2006-05-15 | 2007-11-16 | Shuenn-Yuh Lee | LED display system with embedded microprocessors |
Also Published As
Publication number | Publication date |
---|---|
US9508277B2 (en) | 2016-11-29 |
TW201426695A (zh) | 2014-07-01 |
JP2014130355A (ja) | 2014-07-10 |
US20140184582A1 (en) | 2014-07-03 |
CN103903577B (zh) | 2017-05-24 |
CN103903577A (zh) | 2014-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI567706B (zh) | 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法 | |
TWI567705B (zh) | 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法 | |
US10096281B2 (en) | Display device, driving method thereof, and timing controller thereof | |
US11043155B2 (en) | Data processing device, data driving device and system for driving display device | |
TW200601256A (en) | Crosstalk eliminating circuit, liquid crystal display apparatus, and display control method | |
KR20150077598A (ko) | 무선 디스플레이 싱크 장치 | |
US20190197987A1 (en) | Data driving apparatus, data processing apparatus and driving system for display panel | |
US10019922B2 (en) | Display device that adjusts the level of a reference gamma voltage used for generating a gamma voltage | |
EP3040973A1 (en) | Display device | |
US8264479B2 (en) | Display control device for flat panel displays and display device utilizing the same | |
TWI486931B (zh) | 液晶顯示裝置及其驅動方法 | |
US10013944B2 (en) | Display device and source driver for bit conversion of image data | |
KR101739137B1 (ko) | 액정표시장치 | |
TW200517708A (en) | Driving circuit and driving method thereof for a liquid crystal display | |
TWM486096U (zh) | 顯示裝置 | |
KR20150080085A (ko) | 영상 표시장치 및 그 구동방법 | |
WO2016165164A1 (zh) | 一种多电压产生装置及液晶显示器 | |
TWM455908U (zh) | 顯示裝置 | |
KR102123445B1 (ko) | 표시 장치의 데이터 인터페이스 장치 및 방법 | |
KR102126540B1 (ko) | 평판 표시 장치 및 그의 구동 방법 | |
KR102389487B1 (ko) | 표시 장치 및 표시 장치의 구동 방법 | |
US11694652B2 (en) | Data interface device and method of display apparatus | |
KR20170051781A (ko) | 액정표시장치 및 그 구동방법 | |
KR102265723B1 (ko) | 저전압 차등 시그널 시스템 및 이를 채용한 표시장치 | |
TW200725569A (en) | A gray scale generation method and circuit for a digital display system and a digital display system using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |