KR102304807B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR102304807B1
KR102304807B1 KR1020140107210A KR20140107210A KR102304807B1 KR 102304807 B1 KR102304807 B1 KR 102304807B1 KR 1020140107210 A KR1020140107210 A KR 1020140107210A KR 20140107210 A KR20140107210 A KR 20140107210A KR 102304807 B1 KR102304807 B1 KR 102304807B1
Authority
KR
South Korea
Prior art keywords
data
control signal
reference voltage
signal
output
Prior art date
Application number
KR1020140107210A
Other languages
English (en)
Other versions
KR20160021649A (ko
Inventor
안충환
박준하
이재우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140107210A priority Critical patent/KR102304807B1/ko
Priority to US14/824,441 priority patent/US9672785B2/en
Priority to CN201510505559.4A priority patent/CN105374327B/zh
Priority to EP15181375.5A priority patent/EP2988296A1/en
Publication of KR20160021649A publication Critical patent/KR20160021649A/ko
Application granted granted Critical
Publication of KR102304807B1 publication Critical patent/KR102304807B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Abstract

대면적 액정패널의 라인 로드에 의한 데이터 왜곡을 방지하기 위해 복수의 데이터구동부가 구비될 때 데이터구동부의 제조비용을 절감할 수 있는 액정표시장치가 제공된다. 액정표시장치는 액정패널의 데이터라인 일측에 제1데이터신호를 출력하는 제1데이터구동부 및 액정패널의 데이터라인 타측에 제1데이터신호와 동기되는 제2데이터신호를 출력하는 제2데이터구동부를 포함한다.

Description

액정표시장치{Liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 제조비용을 절감하면서 대면적 액정패널의 라인 로드(line load)에 의한 데이터 왜곡을 방지할 수 있도록 복수의 데이터구동부가 구비되는 듀얼데이터 구동방식의 액정표시장치에 관한 것이다.
최근, 퍼스널 컴퓨터(personal computer)나 텔레비전 등의 표시 장치 분야에서는 대화면화, 경량화, 박형화가 요구되고 있으며, 이러한 요구를 충족시키기 위하여 음극선관(CRT: cathode-ray tube) 대신에 액정표시장치(LCD: liquid crystal display)와 같은 플랫패널 표시장치(flat panel display)가 개발되어 컴퓨터용 표시장치, 액정 텔레비전 등의 다양한 분야에서 실용화되고 있다.
액정표시장치는 매트릭스 형태로 화소 패턴이 형성된 기판과 그에 대향하는 기판 사이에 이방성 유전율을 갖는 액정물질이 주입되어 구성된다. 그리고, 두 기판 사이에는 전계가 인가되고, 이 전계의 세기를 조절함으로써 액정물질을 통과하는 빛의 양이 제어되어 원하는 화상을 표시하게 된다.
한편, 액정표시장치의 화면이 대형화되고 해상도가 높아지면서 액정패널에 화상데이터를 기록하기 위한 데이터구동부를 액정패널 상/하에 배치하는 듀얼데이터 구동방식이 채택되고 있다.
도 1은 종래의 듀얼데이터 구동방식의 액정표시장치를 나타내는 도면이다.
도 1을 보면, 종래의 액정표시장치(10)는 액정패널(1) 및 이를 구동하는 구동회로들을 포함한다. 구동회로들은 제1타이밍제어부(5), 제2타이밍제어부(6), 게이트구동부(2), 제1데이터구동부(3) 및 제2데이터구동부(4)를 포함한다.
액정패널(1)에는 다수의 게이트라인(GL) 및 다수의 데이터라인(DL)이 서로 교차되도록 형성되어 화소영역을 정의한다. 화소영역에는 박막트랜지스터(TFT), 액정커패시터(Clc) 및 스토리지커패시터(Cst)가 형성된다.
제1타이밍제어부(5) 및 제2타이밍제어부(6)는 외부 시스템(미도시)으로부터 제공된 제어신호(CNT) 및 영상신호(RGB)로부터 제1게이트제어신호(GCS1), 제2게이트제어신호(GCS2), 제1데이터제어신호(DCS1), 제2데이터제어신호(DCS2) 및 영상데이터(RGB')를 생성하여 출력한다.
게이트구동부(2)는 제1타이밍제어부(5)로부터 제공된 제1게이트제어신호(GCS1)와 제2타이밍제어부(6)로부터 제공된 제2게이트제어신호(GCS2)에 따라 게이트신호를 생성한다. 게이트신호는 액정패널(1)의 다수의 게이트라인(GL)에 순차적으로 출력된다.
제1데이터구동부(3) 및 제2데이터구동부(4)는 액정패널(1)의 다수의 데이터라인(DL)의 일측 및 타측에 서로 대응되어 위치된다.
제1데이터구동부(3)는 제1타이밍제어부(5)로부터 제공된 제1데이터제어신호(DCS1) 및 영상데이터(RGB')에 따라 제1데이터신호를 생성한다. 제1데이터신호는 액정패널(1)의 다수의 데이터라인(DL) 일측으로 출력된다. 제2데이터구동부(4)는 제2타이밍제어부(6)로부터 제공된 제2데이터제어신호(DCS2) 및 영상데이터(RGB')에 따라 제2데이터신호를 생성한다. 제2데이터신호는 액정패널(1)의 다수의 데이터라인(DL) 타측으로 출력된다.
상술한 바와 같이, 종래의 듀얼데이터 구동방식의 액정표시장치(10)는 액정패널(1)의 상/하부에 복수의 데이터구동부, 즉 제1데이터구동부(3) 및 제2데이터구동부(4)가 구비된다. 여기서, 제1데이터구동부(3) 및 제2데이터구동부(4)는 동일한 구성을 갖는다.
그리고, 제1데이터구동부(3) 및 제2데이터구동부(4)에 제어신호와 영상데이터를 각각 제공해야 하기 때문에 주변 회로, 예컨대 제1타이밍제어부(5) 및 제2타이밍제어부(6)를 실장하기 위한 회로기판이 제1데이터구동부(3) 및 제2데이터구동부(4) 각각에 접속되어 액정패널(1)의 상/하부에 배치된다.
이렇듯, 종래의 듀얼데이터 구동방식의 액정표시장치(10)는 제1데이터구동부(3) 및 제2데이터구동부(4)가 동일 구성을 가지며, 이들을 제어하기 위하여 2개의 타이밍제어부(5, 6)가 각각의 회로기판에 실장되어 구성되므로, 액정표시장치(10)의 제조비용이 증가하게 된다.
또한, 각각의 회로기판에 실장된 제1타이밍제어부(5)와 제2타이밍제어부(6)로부터 출력되는 제어신호는 동기가 일치되도록 제어되어야 하기 때문에 별도의 제어용 회로기판이 추가로 필요하게 되어 제조비용이 더욱 증가하게 된다.
본 발명은 대면적 액정패널의 라인 로드에 의한 데이터 왜곡을 방지하기 위해 복수의 데이터구동부가 구비될 때 제조비용을 절감할 수 있는 액정표시장치를 제공하고자 하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정표시장치는, 액정패널, 타이밍제어부, 제1데이터구동부 및 제2데이터구동부를 포함한다.
액정패널은 서로 교차되어 형성된 다수의 게이트라인 및 데이터라인을 포함한다. 타이밍제어부는 제1데이터구동부로 제1데이터제어신호 및 영상데이터를 출력한다. 제1데이터구동부는 타이밍제어부로부터 출력된 제1데이터제어신호에 따라 영상데이터로부터 제1데이터신호를 생성하여 액정패널의 다수의 데이터라인의 일측에 출력한다. 또, 제1데이터구동부는 제1데이터제어신호로부터 제2데이터제어신호를 생성하여 제1데이터신호와 함께 제2데이터구동부로 출력한다. 제2데이터구동부는 제2데이터제어신호에 따라 제1데이터신호로부터 제2데이터신호를 생성하여 액정패널의 다수의 데이터라인 타측에 출력한다. 여기서, 제2데이터구동부는 제2데이터신호를 제1데이터신호와 동기되도록 출력한다
본 발명에 따른 액정표시장치는 대면적 액정패널의 라인 로드에 의한 데이터 왜곡을 방지하기 위해 듀얼 데이터구동부가 구비될 때, 하나의 데이터구동부를 데이터신호로부터 생성된 기준전압을 출력하는 회로로 간단하게 구성함으로써, 종래의 액정표시장치에 비하여 제조비용을 절감할 수 있다.
도 1은 종래의 듀얼데이터 구동방식의 액정표시장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 액정표시장치를 나타내는 도면이다.
도 3은 도 2에 도시된 제2데이터구동부의 구성도이다.
도 4는 도 3에 도시된 스위칭부의 일 실시예에 따른 구성을 나타내는 도면이다.
도 5는 스위칭부의 동작을 나타내는 타이밍도이다.
도 6a 내지 도 6c는 제2데이터신호의 레벨 가변의 실시예들을 나타내는 타이밍도들이다.
도 7은 도 3에 도시된 스위칭부의 다른 실시예에 따른 구성을 나타내는 도면이다.
도 8은 도 7의 스위칭부의 동작을 나타내는 타이밍도이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치에 대해 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 액정표시장치를 나타내는 도면이다.
도 2를 참조하면, 본 실시예에 따른 액정표시장치(100)는 액정패널(110) 및 이를 구동하기 위한 구동회로들을 포함할 수 있다. 구동회로들은 타이밍제어부(160), 게이트구동부(130), 제1데이터구동부(140) 및 제2데이터구동부(150)를 포함할 수 있다.
액정패널(110)은 다수의 게이트라인(GL), 다수의 데이터라인(DL) 및 각 게이트라인(GL)과 데이터라인(DL)의 교차영역에 형성된 화소를 포함할 수 있다. 화소는 매트릭스(matrix) 구조로 배치될 수 있다. 또, 각 화소는 박막트랜지스터(TFT), 액정커패시터(Clc) 및 스토리지커패시터(Cst)를 포함할 수 있다.
액정패널(110)은 후술될 게이트구동부(130)로부터 다수의 게이트라인(GL)에 게이트신호가 제공되면, 게이트라인(GL)에 연결된 박막트랜지스터(TFT)가 턴-온되고, 이에 따라 제1데이터구동부(140) 및 제2데이터구동부(150)로부터 다수의 데이터라인(DL)에 제공된 데이터신호가 해당 화소의 박막트랜지스터(TFT)를 거쳐 액정커패시터(Clc) 및 스토리지커패시터(Cst)에 인가됨으로써 화상을 표시하는 동작이 이루어질 수 있다.
한편, 본 실시예의 액정패널(110)은 대면적을 가지기 때문에 데이터라인(DL)의 길이에 따른 저항성분에 의해 데이터신호의 감쇄가 발생된다. 이러한 데이터신호의 감쇄는 데이터 왜곡 현상을 발생시킨다. 이에 따라, 본 발명의 액정표시장치(100)에서는 2개 이상의 데이터구동부, 즉 제1데이터구동부(140) 및 제2데이터구동부(150)가 액정패널(110)의 양측에 서로 대응되도록 구비될 수 있다. 제1데이터구동부(140) 및 제2데이터구동부(150)는 동기된 데이터신호를 각각 데이터라인(DL)의 일측 및 타측에서 동시에 출력할 수 있으며, 이에 따라 데이터신호의 감쇄를 보상하여 데이터 왜곡 현상을 방지할 수 있다. 제1데이터구동부(140) 및 제2데이터구동부(150)는 후에 상세히 설명하기로 한다.
타이밍제어부(160)는 외부 시스템(미도시)으로부터 제공되는 제어신호로부터 게이트제어신호(GCS) 및 데이터제어신호, 예컨대 제1데이터제어신호(DCS1)를 생성할 수 있다. 게이트제어신호(GCS)는 게이트구동부(130)로 출력되고, 제1데이터제어신호(DCS1)는 데이터구동부, 예컨대 제1데이터구동부(140)로 출력될 수 있다.
게이트제어신호(GCS)는 게이트스타트펄스(GSP), 게이트쉬프트클럭(GSC), 출력인에이블신호(GOE) 등을 포함할 수 있다. 제1데이터제어신호(DCS1)는 소스스타트펄스(SSP), 소스샘플링클럭(SSC), 출력인에이블신호(SOE), 극성제어신호(POL) 등을 포함할 수 있다.
또, 타이밍제어부(160)는 외부 시스템에서 제공되는 영상신호를 액정패널(110)의 해상도에 맞도록 처리하여 재정렬 한 영상데이터(RGB')를 생성할 수 있다. 영상데이터(RGB')는 제1데이터제어신호(DCS1)와 함께 제1데이터구동부(140)로 출력될 수 있다.
게이트구동부(130)는 타이밍제어부(160)로부터 제공된 게이트제어신호(GCS)에 따라 게이트신호를 생성할 수 있다. 게이트신호는 액정패널(110)의 다수의 게이트라인(GL)에 순차적으로 출력될 수 있다.
제1데이터구동부(140)는 타이밍제어부(160)로부터 제공된 제1데이터제어신호(DCS1)에 따라 영상데이터(RGB')로부터 정/부극성을 갖는 데이터신호, 예컨대 제1데이터신호(Vdata1)를 생성할 수 있다. 제1데이터신호(Vdata1)는 제1데이터구동부(140)로부터 액정패널(110)의 다수의 데이터라인(DL)의 일측으로 출력될 수 있다.
또한, 제1데이터구동부(140)는 후술될 제2데이터구동부(150)의 동작을 제어하기 위한 제어신호, 예컨대 제2데이터제어신호(DCS2)를 생성할 수 있다. 제2데이터제어신호(DCS2)는 제1데이터제어신호(DCS1)로부터 생성될 수 있다. 제2데이터제어신호(DCS2)는 극성제어신호(POL), 선택신호(SEL) 및 충전제어신호(PCTL) 등을 포함할 수 있다. 여기서, 제2데이터제어신호(DCS2)에 포함된 극성제어신호(POL)는 제1데이터제어신호(DCS1)에 포함된 극성제어신호(POL)와 동일한 신호이다.
한편, 본 실시예에서는 제1데이터구동부(140)가 제2데이터제어신호(DCS2)를 생성하는 것을 예로 설명하였다. 그러나, 본 발명은 이에 제한되지는 않으며, 타이밍제어부(160)가 제1데이터제어신호(DCS1) 및 제2데이터제어신호(DCS2)를 모두 생성하고, 제2데이터제어신호(DCS2)를 제1데이터구동부(140)를 통해 제2데이터구동부(150)로 출력할 수도 있다.
제2데이터구동부(150)는 제1데이터구동부(140)로부터 제공된 제2데이터제어신호(DCS2) 및 제1데이터신호(Vdata1)로부터 제2데이터신호를 생성할 수 있다. 제2데이터신호는 제2데이터구동부(150)로부터 액정패널(110)의 다수의 데이터라인(DL)의 타측으로 출력될 수 있다.
여기서, 제2데이터신호는 제1데이터신호(Vdata1)와 동기가 일치되도록, 즉 출력 타이밍이 일치되도록 출력되어야 한다. 이를 위해 제2데이터구동부(150)는 제2데이터제어신호(DCS2)에 포함된 극성제어신호(POL)를 이용하여 제1데이터신호(Vdata1) 및 제2데이터신호의 동기를 제어할 수 있다.
한편, 본 실시예에 따른 액정표시장치(100)에서 제2데이터구동부(150)는 제1데이터구동부(140)로부터 출력되는 제1데이터신호(Vdata1)에 동기되는 제2데이터신호를 출력하는 역할을 수행한다. 이에 따라, 제2데이터구동부(150)는 제1데이터구동부(140)와 대비하여 간단한 구성을 가질 수 있다. 예컨대, 제1데이터구동부(140)는 다수의 래치(latch), 디지털-아날로그 컨버터(DAC) 및 다수의 버퍼(buffer)들과 같은 구성요소들이 포함될 수 있으나, 제2데이터구동부(150)에서는 이러한 구성요소들이 생략되어도 무방하다. 이에 따라, 본 실시예의 액정표시장치(100)는 종래의 듀얼 데이터구동부가 구비된 액정표시장치와 대비하여 데이터구동부의 제조비용을 절감할 수 있다.
도 3은 도 2에 도시된 제2데이터구동부의 구성도이다.
도 2 및 도 3을 참조하면, 제2데이터구동부(150)는 기준전압생성부(151) 및 스위칭부(155)를 포함할 수 있다.
기준전압생성부(151)는 제1데이터구동부(140)로부터 제공된 제1데이터신호(Vdata1)로부터 서로 다른 크기를 갖는 복수의 기준전압, 예컨대 제1기준전압(Vref_H) 및 제2기준전압(Vref_L)을 생성하여 출력할 수 있다.
제1기준전압(Vref_H)은 제1데이터신호(Vdata1)의 최대값에서 3/4 크기로 생성될 수 있다. 제2기준전압(Vref_L)은 제1데이터신호(Vdata1)의 최대값에서 1/4 크기로 생성될 수 있다.
스위칭부(155)는 제2데이터제어신호(DCS2)에 따라 기준전압생성부(151)로부터 제공된 두 개의 기준전압 중 하나, 즉 제1기준전압(Vref_H) 및 제2기준전압(Vref_L) 중 하나를 선택하여 제2데이터신호(Vdata2)로 출력할 수 있다. 이러한 스위칭부(155)는 푸쉬풀(push pull) 스위치 타입으로 구성될 수 있다.
앞서 설명한 바와 같이, 제2데이터제어신호(DCS2)에는 극성제어신호(POL)가 포함될 수 있다. 그리고, 스위칭부(155)는 극성제어신호(POL)의 1주기 동안 제1기준전압(Vref_H) 및 제2기준전압(Vref_L)을 제2데이터신호(Vdata2)로 번갈아 출력할 수 있다.
예컨대, 스위칭부(155)는 극성제어신호(POL)의 1구간 동안 제1기준전압(Vref_H)을 제2데이터신호(Vdata2)로 출력할 수 있다. 또, 스위칭부(155)는 극성제어신호(POL)의 2구간 동안 제2기준전압(Vref_L)을 제2데이터신호(Vdata2)로 출력할 수 있다. 여기서, 1구간은 극성제어신호(POL)가 제1레벨, 예컨대 하이(high) 레벨인 구간을 의미하고, 2구간은 극성제어신호(POL)가 제2레벨, 예컨대 로우(low) 레벨인 구간을 의미할 수 있다.
한편, 제2데이터제어신호(DCS2)의 극성제어신호(POL)는 제1데이터제어신호(DCS1)의 극성제어신호(POL)와 동일하므로, 스위칭부(155)로부터 출력되는 제2데이터신호(Vdata2)는 제1데이터구동부(140)로부터 출력된 제1데이터신호(Vdata1)와 동기((synchronization))가 일치될 수 있다.
예컨대, 극성제어신호(POL)의 1구간 동안 제1데이터구동부(140)로부터 제1레벨의 제1데이터신호(Vdata1)가 출력되면, 스위칭부(155)는 제1레벨의 제2데이터신호(Vdata2)를 출력할 수 있다. 또, 극성제어신호(POL)의 2구간 동안 제1데이터구동부(140)로부터 제2레벨의 제1데이터신호(Vdata1)가 출력되면, 스위칭부(155)는 제2레벨의 제2데이터신호(Vdata2)를 출력할 수 있다. 즉, 본 실시예의 제2데이터구동부(150)는 극성제어신호(POL)에 의해 제1데이터구동부(140)와 동기되어 동작할 수 있다.
도 4는 도 3에 도시된 스위칭부의 일 실시예에 따른 구성을 나타내는 도면이고, 도 5는 스위칭부의 동작을 나타내는 타이밍도이다.
도 4를 참조하면, 스위칭부(155)는 제2데이터제어신호(DCS2)에 포함된 극성제어신호(POL) 및 충전제어신호(PCTL)에 의해 기준전압생성부(151)로부터 출력된 제1기준전압(Vref_H) 및 제2기준전압(Vref_L) 중 하나를 제2데이터신호(Vdata2)로 출력할 수 있다.
이를 위하여, 스위칭부(155)는 3개의 스위칭소자, 예컨대 제1스위칭트랜지스터(T1), 제2스위칭트랜지스터(T2) 및 제3스위칭트랜지스터(T3)를 포함할 수 있다.
제1스위칭트랜지스터(T1) 및 제2스위칭트랜지스터(T2)는 극성제어신호(POL)에 의해 동작될 수 있다. 예컨대, 제1스위칭트랜지스터(T1)는 극성제어신호(POL)의 1구간 동안 턴-온되어 제1기준전압(Vref_H)을 출력할 수 있다. 또, 제2스위칭트랜지스터(T2)는 극성제어신호(POL)의 2구간 동안 턴-온되어 제2기준전압(Vref_L)을 출력할 수 있다. 즉, 제1스위칭트랜지스터(T1) 및 제2스위칭트랜지스터(T2)는 극성제어신호(POL)의 1주기 동안 번갈아 턴-온되어 제1기준전압(Vref_H) 및 제2기준전압(Vref_L)을 각각 출력할 수 있다.
제3스위칭트랜지스터(T3)는 충전제어신호(PCTL)에 의해 동작될 수 있다. 예컨대, 제3스위칭트랜지스터(T3)는 제1레벨의 충전제어신호(PCTL)에 의해 턴-온되어 제1스위칭트랜지스터(T1) 또는 제2스위칭트랜지스터(T2)로부터 출력된 제1기준전압(Vref_H) 또는 제2기준전압(Vref_L) 중 하나를 제2데이터신호(Vdata2)로 출력할 수 있다. 여기서, 충전제어신호(PCTL)는 극성제어신호(POL)의 1구간 및 2구간에서 각각 한번씩 제1레벨로 출력될 수 있다.
도 4 및 도 5를 참조하면, 시간축(t) 시간 T0동안 스위칭부(155)의 제1스위칭트랜지스터(T1)는 제1레벨의 극성제어신호(POL)에 의해 턴-온되어 제1기준전압(Vref_H)을 출력할 수 있다. 그리고, 제3스위칭트랜지스터(T3)는 극성제어신호(POL)의 1구간 동안 제1레벨의 충전제어신호(PCTL)에 의해 턴-온되어 제1기준전압(Vref_H)을 제2데이터신호(Vdata2)로 출력할 수 있다. 제2데이터신호(Vdata2)는 제1데이터신호(Vdata1)와 동기되어 데이터라인(DL)의 타측으로 출력될 수 있다. 여기서, 제1레벨은 하이 레벨을 의미할 수 있다.
이어, 시간 T1동안 스위칭부(155)의 제3스위칭트랜지스터(T3)는 제2레벨의 충전제어신호(PCTL)에 의해 턴-오프되어 제2데이터신호(Vdata2)가 출력되지 않는다. 이에 따라, 데이터라인(DL)의 타측으로 출력되었던 제2데이터신호(Vdata2)는 소정레벨을 유지하며 홀딩될 수 있다. 이때, 극성제어신호(POL)는 제1레벨이므로 제1데이터구동부(140)로부터 출력된 제1데이터신호(Vdata1)는 제1레벨일 수 있고, 따라서 제2데이터신호(Vdata2) 또한 제1레벨을 유지하며 홀딩될 수 있다.
다음으로, 시간 T2동안 스위칭부(155)의 제2스위칭트랜지스터(T2)는 제2레벨의 극성제어신호(POL)에 의해 턴-온되어 제2기준전압(Vref_L)을 출력할 수 있다. 그리고, 제3스위칭트랜지스터(T3)는 극성제어신호(POL)의 2구간 동안 제1레벨의 충전제어신호(PCTL)에 의해 턴-온되어 제2기준전압(Vref_L)을 제2데이터신호(Vdata2)로 출력할 수 있다. 제2데이터신호(Vdata2)는 제1데이터신호(Vdata1)와 동기되어 데이터라인(DL)의 타측으로 출력될 수 있다. 여기서, 제2레벨은 로우 레벨을 의미할 수 있다.
또, 시간 T3동안 스위칭부(155)의 제3스위칭트랜지스터(T3)는 제2레벨의 충전제어신호(PCTL)에 의해 턴-오프되어 제2데이터신호(Vdata2)가 출력되지 않는다. 이에 따라, 데이터라인(DL)의 타측으로 출력되었던 제2데이터신호(Vdata2)는 소정레벨을 유지하며 홀딩될 수 있다. 이때, 극성제어신호(POL)는 제2레벨이므로 제1데이터구동부(140)로부터 출력된 제1데이터신호(Vdata1)는 제2레벨일 수 있고, 따라서 제2데이터신호(Vdata2) 또한 제2레벨을 유지하며 홀딩될 수 있다.
이와 같이, 본 실시예에 따른 제2데이터구동부(150)는 제1데이터신호(Vdata1)로부터 생성된 복수의 기준전압 중 하나를 제2데이터제어신호(DCS2)에 따라 선택하여 제2데이터신호(Vdata2)로 액정패널(110)의 데이터라인(DL) 타측에 출력할 수 있다. 이때, 제2데이터신호(Vdata2)는 극성제어신호(POL)에 따라 제1데이터신호(Vdata1)와 동기되어 출력될 수 있다.
이에 따라, 본 발명의 액정표시장치(100)는 제1데이터구동부(140)에서 액정패널(110)의 데이터라인(DL) 일측에 출력되는 제1데이터신호(Vdata1)가 액정패널(110)의 종단, 예컨대 데이터라인(DL)의 타측으로 전달되면서 감쇄되는 것을 제1데이터신호(Vdata1)와 동기되는 제2데이터신호(Vdata2)를 출력하여 보상함으로써, 데이터 왜곡을 방지할 수 있다.
또한, 본 발명의 액정표시장치(100)의 제2데이터구동부(150)는 제1데이터구동부(140)에서 출력된 제1데이터신호(Vdata1)로부터 제2데이터신호(Vdata2)를 생성하기 때문에, 종래의 듀얼 데이터구동부가 구비되는 액정표시장치와 대비하여 적어도 하나의 데이터구동부 및 관련 회로의 구성을 간단하게 구현할 수 있다. 이에 따라, 액정표시장치(100)의 제조비용을 절감할 수 있다.
한편, 제2데이터구동부(150)는 액정패널(110)에 표시되는 영상에 따라 다양한 크기의 제2데이터신호(Vdata2)를 출력할 수 있다. 예컨대, 제2데이터구동부(150)는 충전제어신호(PCTL)의 듀티비(duty ratio)를 조절함으로써 제2데이터신호(Vdata2)의 크기를 가변시켜 출력할 수 있다.
도 6a 내지 도 6c는 제2데이터신호의 레벨 가변의 실시예들을 나타내는 타이밍도들이다.
도 4 및 도 6a를 참조하면, 시간축(t) 시간 T0동안 제1레벨의 극성제어신호(POL)에 의해 제1스위칭트랜지스터(T1)가 턴-온되어 제1기준전압(Vref_H)을 출력할 수 있다. 3스위칭트랜지스터(T3)는 충전제어신호(PCTL)의 1구간 동안 턴-온되어 제1기준전압(Vref_H)을 제2데이터신호(Vdata2)로 출력할 수 있다. 여기서, 충전제어신호(PCTL)의 1구간은 충전제어신호(PCTL)가 제1레벨인 구간을 의미할 수 있다.
제3스위칭트랜지스터(T3)의 턴-온 시간은 충전제어신호(PCTL)의 1구간의 폭, 즉 충전제어신호(PCTL)의 듀티비에 따라 달라질 수 있다. 도 6a는 충전제어신호(PCTL)가 20%의 듀티비를 가진 예를 도시하였으며, 이에 따라 충전제어신호(PCTL)의 1구간은 제1폭(d1)을 가질 수 있다.
따라서, 제3스위칭트랜지스터(T3)는 제1폭(d1)을 갖는 충전제어신호(PCTL)의 1구간 동안 턴-온되며, 그 시간이 짧기 때문에 제3스위칭트랜지스터(T3)로부터 출력되는 제2데이터신호(Vdata2)는 제1기준전압(Vref_H)보다 작은 크기를 갖는다.
마찬가지로, 시간축(t) 시간 T2동안 제3스위칭트랜지스터(T3)는 제1폭(d1)을 갖는 충전제어신호(PCTL)의 1구간 동안 턴-온될 수 있다. 이때에도, 제3스위칭트랜지스터(T3)의 턴-온 시간이 짧기 때문에 제3스위칭트랜지스터(T3)로부터 출력되는 제2데이터신호(Vdata2)는 제2기준전압(Vref_L)보다 작은 크기를 갖는다.
도 4 및 도 6b를 참조하면, 시간축(t) 시간 T0동안 제1레벨의 극성제어신호(POL)에 의해 제1스위칭트랜지스터(T1)가 턴-온되어 제1기준전압(Vref_H)을 출력할 수 있다. 3스위칭트랜지스터(T3)는 충전제어신호(PCTL)의 1구간 동안 턴-온되어 제1기준전압(Vref_H)을 제2데이터신호(Vdata2)로 출력할 수 있다. 여기서, 충전제어신호(PCTL)의 1구간은 충전제어신호(PCTL)가 제1레벨인 구간을 의미할 수 있다.
제3스위칭트랜지스터(T3)의 턴-온 시간은 충전제어신호(PCTL)의 1구간의 폭, 즉 충전제어신호(PCTL)의 듀티비에 따라 달라질 수 있다. 도 6b는 충전제어신호(PCTL)가 30%의 듀티비를 가진 예를 도시하였으며, 이에 따라 충전제어신호(PCTL)의 1구간은 제2폭(d2)을 가질 수 있다.
따라서, 제3스위칭트랜지스터(T3)는 제2폭(d2)을 갖는 충전제어신호(PCTL)의 1구간 동안 턴-온되며, 그 시간이 짧기 때문에 제3스위칭트랜지스터(T3)로부터 출력되는 제2데이터신호(Vdata2)는 제1기준전압(Vref_H)보다 작은 크기를 갖는다.
마찬가지로, 시간축(t) 시간 T2동안 제3스위칭트랜지스터(T3)는 제2폭(d2)을 갖는 충전제어신호(PCTL)의 1구간 동안 턴-온될 수 있다. 이때에도, 제3스위칭트랜지스터(T3)의 턴-온 시간이 짧기 때문에 제3스위칭트랜지스터(T3)로부터 출력되는 제2데이터신호(Vdata2)는 제2기준전압(Vref_L)보다 작은 크기를 갖는다.
여기서, 도 6b에 도시된 충전제어신호(PCTL)의 제2폭(d2)은 앞서 도 6a에 도시된 충전제어신호(PCTL)의 제1폭(d1)보다 크다. 이에 따라, 도 6b에 도시된 제2데이터신호(Vdata2)는 도 6a에 도시된 제2데이터신호(Vdata2)보다 큰 크기를 가질 수 있다.
도 4 및 도 6c를 참조하면, 시간축(t) 시간 T0동안 제1레벨의 극성제어신호(POL)에 의해 제1스위칭트랜지스터(T1)가 턴-온되어 제1기준전압(Vref_H)을 출력할 수 있다. 3스위칭트랜지스터(T3)는 충전제어신호(PCTL)의 1구간 동안 턴-온되어 제1기준전압(Vref_H)을 제2데이터신호(Vdata2)로 출력할 수 있다. 여기서, 충전제어신호(PCTL)의 1구간은 충전제어신호(PCTL)가 제1레벨인 구간을 의미할 수 있다.
제3스위칭트랜지스터(T3)의 턴-온 시간은 충전제어신호(PCTL)의 1구간의 폭, 즉 충전제어신호(PCTL)의 듀티비에 따라 달라질 수 있다. 도 6c는 충전제어신호(PCTL)가 50%의 듀티비를 가진 예를 도시하였으며, 이에 따라 충전제어신호(PCTL)의 1구간은 제3폭(d3)을 가질 수 있다.
제3스위칭트랜지스터(T3)는 제3폭(d3)을 갖는 충전제어신호(PCTL)의 1구간 동안 턴-온되며, 그 시간이 앞서 설명된 도 6a 및 도 6b의 턴-온 시간보다 길기 때문에 제3스위칭트랜지스터(T3)로부터 출력되는 제2데이터신호(Vdata2)는 제1기준전압(Vref_H)과 동일한 크기를 가질 수 있다.
마찬가지로, 시간축(t) 시간 T2동안 제3스위칭트랜지스터(T3)는 제3폭(d3)을 갖는 충전제어신호(PCTL)의 1구간 동안 턴-온될 수 있다. 이때에도, 제3스위칭트랜지스터(T3)의 턴-온 시간이 길기 때문에 제3스위칭트랜지스터(T3)로부터 출력되는 제2데이터신호(Vdata2)는 제2기준전압(Vref_L)과 동일한 크기를 가질 수 있다.
도 6a 내지 도 6c를 통해 설명한 바와 같이, 제2데이터구동부(150)는 충전제어신호(PCTL)의 1구간의 폭, 즉 듀티비를 조절하면서 제2데이터신호(Vdata2)의 크기를 가변시켜 출력할 수 있다.
충전제어신호(PCTL)의 듀티비는 액정패널(110)에 표시되는 영상, 즉 제1데이터신호(Vdata1)에 따라 조절될 수 있다. 예컨대, 액정패널(110)이 일정시간, 즉 수 프레임(frame) 동안 급격한 계조레벨의 변화가 없는 영상, 예컨대 정지영상이 표시되는 경우 제1데이터신호(Vdata1)의 변화량은 적을 수 있다. 이에 따라, 제2데이터구동부(150)는 충전제어신호(PCTL)의 듀티비를 최소로 하여 제2데이터신호(Vdata2)가 낮은 레벨을 가지도록 할 수 있다. 충전제어신호(PCTL)의 듀티비 조절은 제1데이터구동부(140)에서 이루어질 수도 있다.
이와 같이, 제2데이터구동부(150)는 제2데이터신호(Vdata2)가 다수의 레벨을 가지도록 조절하여 출력함으로써, 다양한 영상에 대해 선택적으로 제2데이터신호(Vdata2)의 크기를 조절할 수 있다. 또한, 제2데이터구동부(150)의 구동 시 요구되는 소비전력의 크기를 줄일 수 있다.
도 7은 도 3에 도시된 스위칭부의 다른 실시예에 따른 구성을 나타내는 도면이고, 도 8은 도 7의 스위칭부의 동작을 나타내는 타이밍도이다.
도 7을 참조하면, 본 실시예에 따른 스위칭부(155')는 제2데이터제어신호(DCS2)에 포함된 극성제어신호(POL), 충전제어신호(PCTL) 및 선택신호(SEL)에 의해 동작되어 제1기준전압(Vref_H1) 내지 제4기준전압(Vref_L2) 중 하나를 제2데이터신호(Vdata2)로 출력할 수 있다.
여기서, 도면에 도시되지는 않았으나, 본 실시예에서는 제1데이터신호(Vdata1)로부터 제1기준전압(Vref_H1) 내지 제4기준전압(Vref_L2)을 생성하여 출력하는 기준전압생성부(미도시)가 구비되어야 한다.
제1기준전압(Vref_H1)은 제1데이터신호(Vdata1)의 최대값에서 5/6 크기로 생성될 수 있고, 제2기준전압(Vref_H2)은 제1데이터신호(Vdata1)의 최대값에서 2/6 크기로 생성될 수 있다. 제3기준전압(Vref_L1)은 제1데이터신호(Vdata1)의 최대값에서 4/6 크기로 생성될 수 있고, 제4기준전압(Vref_L2)은 제1데이터신호(Vdata1)의 최대값에서 1/6 크기로 생성될 수 있다.
스위칭부(155')는 극성제어신호(POL)의 1주기 동안 제1기준전압(Vref_H1) 내지 제4기준전압(Vref_L2) 중 두 개의 기준전압을 조합하여 제2데이터신호(Vdata2)를 출력할 수 있다.
이를 위하여 스위칭부(155')는 7개의 스위칭소자, 예컨대 제1스위칭트랜지스터(T1) 내지 제7스위칭트랜지스터(T7)를 포함할 수 있다.
제1스위칭트랜지스터(T1) 내지 제4스위칭트랜지스터(T4)는 극성제어신호(POL)에 따라 동작될 수 있다. 예컨대, 제1스위칭트랜지스터(T1) 및 제3스위칭트랜지스터(T3)는 극성제어신호(POL)의 1구간 동안 턴-온되어 제1기준전압(Vref_H1) 및 제3기준전압(Vref_L1)을 각각 출력할 수 있다. 제2스위칭트랜지스터(T2) 및 제4스위칭트랜지스터(T4)는 극성제어신호(POL)의 2구간 동안 턴-온되어 제2기준전압(Vref_H2) 및 제4기준전압(Vref_L2)을 각각 출력할 수 있다. 여기서, 극성제어신호(POL)의 1구간은 극성제어신호(POL)가 제1레벨, 예컨대 하이(high) 레벨인 구간을 의미하고, 2구간은 극성제어신호(POL)가 제2레벨, 예컨대 로우(low) 레벨인 구간을 의미할 수 있다.
제5스위칭트랜지스터(T5) 및 제6스위칭트랜지스터(T6)는 선택신호(SEL)에 의해 동작될 수 있다. 예컨대, 제5스위칭트랜지스터(T5)는 선택신호(SEL)의 1구간 동안 턴-온되어 제1기준전압(Vref_H1) 및 제3기준전압(Vref_L1) 중 하나를 출력할 수 있다. 제6스위칭트랜지스터(T6)는 선택신호(SEL)의 2구간 동안 턴-온되어 제2기준전압(Vref_H2) 및 제4기준전압(Vref_L2) 중 하나를 출력할 수 있다. 여기서, 선택신호(SEL)의 1구간은 선택신호(SEL)가 제1레벨인 구간을 의미하고, 2구간은 선택신호(SEL)가 제2레벨인 구간을 의미할 수 있다.
제7스위칭트랜지스터(T7)는 충전제어신호(PCTL)에 의해 동작될 수 있다. 예컨대, 제7스위칭트랜지스터(T7)는 제1레벨의 충전제어신호(PCTL)에 의해 턴-온되어 제5스위칭트랜지스터(T5) 및 제6스위칭트랜지스터(T6)로부터 출력되는 제1 내지 제4기준전압(Vref_H1~ Vref_L2) 중 하나를 제2데이터신호(Vdata2)로 출력할 수 있다. 여기서, 충전제어신호(PCTL)는 극성제어신호(POL)의 1구간 및 2구간에서 각각 한번씩 제1레벨로 출력될 수 있다.
도 7 및 도 8을 참조하면, 시간축(t) 시간 T0동안 스위칭부(155')의 제1스위칭트랜지스터(T1)와 제3스위칭트랜지스터(T3)는 제1레벨의 극성제어신호(POL)에 의해 턴-온되어 제1기준전압(Vref_H1) 및 제2기준전압(Vref_H2)을 각각 출력할 수 있다. 그리고, 제5스위칭트랜지스터(T5)가 제1레벨의 선택신호(SEL)에 의해 턴-온되어 제1스위칭트랜지스터(T1)로부터 출력된 제1기준전압(Vref_H1)을 출력할 수 있다. 제7스위칭트랜지스터(T7)는 극성제어신호(POL)의 1구간 동안 제1레벨의 충전제어신호(PCTL)에 의해 턴-온되어 제5스위칭트랜지스터(T5)로부터 출력된 제1기준전압(Vref_H1)을 제2데이터신호(Vdata2)로 출력할 수 있다. 제2데이터신호(Vdata2)는 제1데이터신호(Vdata1)와 동기되어 데이터라인(DL)의 타측으로 출력될 수 있다. 여기서, 제1레벨은 하이 레벨을 의미할 수 있다.
이어, 시간 T1동안 제7스위칭트랜지스터(T7)는 제2레벨의 충전제어신호(PCTL)에 의해 턴-오프되어 제2데이터신호(Vdata2)가 출력되지 않는다. 이에 따라, 데이터라인(DL)의 타측으로 출력되었던 제2데이터신호(Vdata2)는 소정레벨을 유지하며 홀딩될 수 있다. 이때, 극성제어신호(POL)는 제1레벨이므로 제1데이터구동부(140)로부터 출력된 제1데이터신호(Vdata1)는 제1레벨일 수 있고, 따라서 제2데이터신호(Vdata2) 또한 제1레벨을 유지하며 홀딩될 수 있다.
다음으로, 시간 T2동안 스위칭부(155)의 제2스위칭트랜지스터(T2) 및 제4스위칭트랜지스터(T4)는 제2레벨의 극성제어신호(POL)에 의해 턴-온되어 제3기준전압(Vref_L1) 및 제4기준전압(Vref_L2)을 각각 출력할 수 있다. 그리고, 제6스위칭트랜지스터(T6)가 제2레벨의 선택신호(SEL)에 의해 턴-온되어 제4스위칭트랜지스터(T4)로부터 출력된 제4기준전압(Vref_L2)을 출력할 수 있다. 제7스위칭트랜지스터(T7)는 극성제어신호(POL)의 2구간 동안 제1레벨의 충전제어신호(PCTL)에 의해 턴-온되어 제6스위칭트랜지스터(T6)로부터 출력된 제4기준전압(Vref_L2)을 제2데이터신호(Vdata2)로 출력할 수 있다. 제2데이터신호(Vdata2)는 제1데이터신호(Vdata1)와 동기되어 데이터라인(DL)의 타측으로 출력될 수 있다. 여기서, 제2레벨은 로우 레벨을 의미할 수 있다.
이어, 시간 T3동안 제7스위칭트랜지스터(T7)는 제2레벨의 충전제어신호(PCTL)에 의해 턴-오프되어 제2데이터신호(Vdata2)가 출력되지 않는다. 이에 따라, 데이터라인(DL)의 타측으로 출력되었던 제2데이터신호(Vdata2)는 소정레벨을 유지하며 홀딩될 수 있다. 이때, 극성제어신호(POL)는 제2레벨이므로 제1데이터구동부(140)로부터 출력된 제1데이터신호(Vdata1)는 제2레벨일 수 있고, 따라서 제2데이터신호(Vdata2) 또한 제2레벨을 유지하며 홀딩될 수 있다.
계속해서, 시간 T4동안 스위칭부(155)의 제1스위칭트랜지스터(T1)와 제3스위칭트랜지스터(T3)는 제1레벨의 극성제어신호(POL)에 의해 턴-온되어 제1기준전압(Vref_H1) 및 제2기준전압(Vref_H2)을 각각 출력할 수 있다. 그리고, 제6스위칭트랜지스터(T6)가 제2레벨의 선택신호(SEL)에 의해 턴-온되어 제3스위칭트랜지스터(T3)로부터 출력된 제2기준전압(Vref_H2)을 출력할 수 있다. 제7스위칭트랜지스터(T7)는 제1레벨의 충전제어신호(PCTL)에 의해 턴-온되어 제6스위칭트랜지스터(T6)로부터 출력된 제2기준전압(Vref_H2)을 제2데이터신호(Vdata2)로 출력할 수 있다. 제2데이터신호(Vdata2)는 제1데이터신호(Vdata1)와 동기되어 데이터라인(DL)의 타측으로 출력될 수 있다.
이와 같이, 본 실시예의 스위칭부(155)는 선택신호(SEL)에 따라 다양한 크기의 기준전압들을 조합하여 출력함으로써 충전제어신호(PCTL)의 듀티비를 조절하지 않더라도 다양한 레벨을 갖는 제2데이터신호(Vdata2)를 출력할 수 있다.
이에 따라, 제2데이터구동부(150)는 다양한 영상에 대해 선택적으로 제2데이터신호(Vdata2)의 크기를 조절하여 출력할 수 있으며, 제2데이터구동부(150)의 구동 시 요구되는 소비전력의 크기를 줄일 수 있다.
전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
100: 액정표시장치 110: 액정패널
130: 게이트구동부 140: 제1데이터구동부
150: 제2데이터구동부 160: 타이밍제어부
151: 기준전압생성부 155: 스위칭부

Claims (9)

  1. 다수의 게이트라인 및 다수의 데이터라인이 서로 교차하여 형성된 액정패널;
    제1데이터제어신호 및 영상데이터를 출력하는 타이밍제어부;
    상기 제1데이터제어신호에 따라 상기 영상데이터로부터 제1데이터신호를 생성하고, 상기 제1데이터신호를 상기 다수의 데이터라인 각각의 일측으로 출력하며, 상기 제1데이터제어신호로부터 제2데이터제어신호를 생성하여 출력하는 제1데이터구동부; 및
    상기 제2데이터제어신호에 따라 상기 제1데이터신호로부터 제2데이터신호를 생성하고, 상기 제2데이터신호를 상기 제1데이터신호에 동기되도록 상기 다수의 데이터라인 각각의 타측으로 출력하는 제2데이터구동부를 포함하고,
    상기 제2데이터제어신호는 상기 제1 데이터제어신호에 포함된 극성제어신호 및 충전제어신호를 포함하고,
    상기 제2 데이터구동부는 상기 극성제어신호에 따라 상기 제1 데이터신호와 상기 제2 데이터신호의 동기화를 제어하고,
    상기 제2 데이터구동부는 상기 충전제어신호에 따라 상기 데이터라인들의 타측으로 상기 제2 데이터신호를 출력하거나 상기 제2 데이터신호의 출력을 유지하고,
    상기 제2데이터구동부는 상기 충전제어신호의 듀티비를 조절하여 상기 제2데이터신호의 크기를 가변하는 액정표시장치.
  2. 제1항에 있어서,
    상기 제2데이터구동부는,
    상기 제1데이터신호로부터 서로 다른 레벨을 갖는 제1기준전압 및 제2기준전압을 생성하여 출력하는 기준전압생성부; 및
    상기 제2데이터제어신호에 따라 상기 제1기준전압 및 제2기준전압 중 하나를 상기 제2데이터신호로 출력하는 스위칭부를 포함하는 액정표시장치.
  3. 제2항에 있어서,
    상기 제1기준전압 및 제2기준전압은 상기 제1데이터신호보다 작은 크기로 생성되는 액정표시장치.
  4. 제2항에 있어서,
    상기 스위칭부는 상기 극성제어신호의 1주기 동안 상기 제1기준전압 및 제2기준전압을 번갈아 출력하는 액정표시장치.
  5. 제4항에 있어서,
    상기 스위칭부는 상기 극성제어신호에 따라 상기 제1데이터신호와 동기되는 상기 제2데이터신호를 출력하는 액정표시장치.
  6. 제2항에 있어서,
    상기 스위칭부는,
    상기 극성제어신호의 1구간 동안 턴-온되어 상기 제1기준전압을 출력하는 제1스위칭트랜지스터;
    상기 극성제어신호의 2구간 동안 턴-온되어 상기 제2기준전압을 출력하는 제2스위칭트랜지스터; 및
    상기 극성제어신호의 1구간 동안 상기 충전제어신호에 따라 턴-온되어 상기 제1기준전압을 상기 제2데이터신호로 출력하고, 상기 극성제어신호의 2구간 동안 상기 충전제어신호에 따라 턴-온되어 상기 제2기준전압을 상기 제2데이터신호로 출력하는 제3스위칭트랜지스터를 포함하는 액정표시장치.
  7. 삭제
  8. 제1항에 있어서,
    상기 제2데이터구동부는,
    상기 제1데이터신호로부터 서로 다른 레벨을 갖는 제1기준전압 내지 제4기준전압을 생성하여 출력하는 기준전압생성부; 및
    상기 제2데이터제어신호에 따라 상기 제1기준전압 내지 제4기준전압 중 두 개의 기준전압을 조합하여 상기 제2데이터신호로 출력하는 스위칭부를 포함하는 액정표시장치.
  9. 제8항에 있어서,
    상기 제2데이터제어신호는 극성제어신호, 선택신호 및 충전제어신호를 포함하고,
    상기 스위칭부는,
    상기 극성제어신호의 1구간 동안 턴-온되어 상기 제1기준전압 및 상기 제3기준전압을 각각 출력하는 제1스위칭트랜지스터 및 제3스위칭트랜지스터;
    상기 극성제어신호의 2구간 동안 턴-온되어 상기 제2기준전압 및 상기 제4기준전압을 각각 출력하는 제2스위칭트랜지스터 및 제4스위칭트랜지스터;
    상기 선택신호의 1구간 동안 턴-온되어 상기 제1기준전압 및 상기 제3기준전압 중 하나를 출력하는 제5스위칭트랜지스터;
    상기 선택신호의 2구간 동안 턴-온되어 상기 제2기준전압 및 상기 제4기준전압 중 하나를 출력하는 제6스위칭트랜지스터; 및
    상기 극성제어신호의 1구간 동안 상기 충전제어신호에 따라 턴-온되어 상기 제1기준전압 및 상기 제3기준전압 중 하나를 상기 제2데이터신호로 출력하고, 상기 극성제어신호의 2구간 동안 상기 충전제어신호에 따라 턴-온되어 상기 제2기준전압 및 상기 제4기준전압 중 하나를 상기 제2데이터신호로 출력하는 제7스위칭트랜지스터를 포함하는 액정표시장치.
KR1020140107210A 2014-08-18 2014-08-18 액정표시장치 KR102304807B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140107210A KR102304807B1 (ko) 2014-08-18 2014-08-18 액정표시장치
US14/824,441 US9672785B2 (en) 2014-08-18 2015-08-12 Dual data driving mode liquid crystal display
CN201510505559.4A CN105374327B (zh) 2014-08-18 2015-08-17 液晶显示器
EP15181375.5A EP2988296A1 (en) 2014-08-18 2015-08-18 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140107210A KR102304807B1 (ko) 2014-08-18 2014-08-18 액정표시장치

Publications (2)

Publication Number Publication Date
KR20160021649A KR20160021649A (ko) 2016-02-26
KR102304807B1 true KR102304807B1 (ko) 2021-09-23

Family

ID=53871985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140107210A KR102304807B1 (ko) 2014-08-18 2014-08-18 액정표시장치

Country Status (4)

Country Link
US (1) US9672785B2 (ko)
EP (1) EP2988296A1 (ko)
KR (1) KR102304807B1 (ko)
CN (1) CN105374327B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188801A (zh) * 2018-09-26 2019-01-11 武汉天马微电子有限公司 一种显示面板及其制备方法
CN110010096B (zh) * 2019-04-19 2022-12-06 京东方科技集团股份有限公司 显示面板、其驱动方法及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020075214A1 (en) 2000-12-16 2002-06-20 Jong-Seon Kim Flat panel display and drive method thereof
US20020180684A1 (en) 2001-04-26 2002-12-05 Hitachi, Ltd. Liquid crystal display
US20040012553A1 (en) 2002-07-19 2004-01-22 Seung-Woo Lee Liquid crystal display including data drivers in master-slave configuration and driving method thereof
KR100421053B1 (ko) * 2002-02-22 2004-03-04 삼성전자주식회사 신호선의 프리차지 방법 및 프리차지 전압발생회로
US20110018846A1 (en) 2009-07-22 2011-01-27 Beijing Boe Optoelectronics Technology Co., Ltd. Lcd driving device
US20110148852A1 (en) 2009-12-18 2011-06-23 Min-Kyu Kim Liquid crystal display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4907797B2 (ja) 2001-08-21 2012-04-04 ルネサスエレクトロニクス株式会社 半導体集積回路および液晶表示装置
JP4567356B2 (ja) 2004-03-31 2010-10-20 ルネサスエレクトロニクス株式会社 データ転送方法および電子装置
KR100611660B1 (ko) * 2004-12-01 2006-08-10 삼성에스디아이 주식회사 유기 전계 발광 장치 및 동작 방법
KR100728007B1 (ko) * 2005-10-26 2007-06-14 삼성전자주식회사 액정 표시 장치 및 액정 표시 장치의 구동 방법
KR100746288B1 (ko) 2005-11-21 2007-08-03 삼성전자주식회사 신호선 프리차아지 회로, 상기 회로를 포함하는 액정 표시장치의 구동장치 및 액정 표시 시스템
TWI417854B (zh) * 2009-08-06 2013-12-01 Raydium Semiconductor Corp 驅動電路及包含該驅動電路之顯示系統
US20110069049A1 (en) * 2009-09-23 2011-03-24 Open Labs, Inc. Organic led control surface display circuitry
TWI434258B (zh) * 2011-12-09 2014-04-11 Au Optronics Corp 資料驅動裝置、對應的操作方法與對應的顯示器
TWI462076B (zh) * 2012-03-09 2014-11-21 Au Optronics Corp 顯示裝置
KR101929314B1 (ko) * 2012-03-30 2018-12-17 삼성디스플레이 주식회사 표시 장치
KR20130112570A (ko) * 2012-04-04 2013-10-14 삼성디스플레이 주식회사 표시장치
TWI567706B (zh) * 2012-12-27 2017-01-21 天鈺科技股份有限公司 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法
KR102248139B1 (ko) * 2014-04-29 2021-05-04 엘지디스플레이 주식회사 표시장치
KR20160062372A (ko) * 2014-11-25 2016-06-02 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 포함하는 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020075214A1 (en) 2000-12-16 2002-06-20 Jong-Seon Kim Flat panel display and drive method thereof
US20020180684A1 (en) 2001-04-26 2002-12-05 Hitachi, Ltd. Liquid crystal display
KR100421053B1 (ko) * 2002-02-22 2004-03-04 삼성전자주식회사 신호선의 프리차지 방법 및 프리차지 전압발생회로
US20040012553A1 (en) 2002-07-19 2004-01-22 Seung-Woo Lee Liquid crystal display including data drivers in master-slave configuration and driving method thereof
US20110018846A1 (en) 2009-07-22 2011-01-27 Beijing Boe Optoelectronics Technology Co., Ltd. Lcd driving device
US20110148852A1 (en) 2009-12-18 2011-06-23 Min-Kyu Kim Liquid crystal display device

Also Published As

Publication number Publication date
CN105374327B (zh) 2018-08-03
CN105374327A (zh) 2016-03-02
US9672785B2 (en) 2017-06-06
KR20160021649A (ko) 2016-02-26
US20160049130A1 (en) 2016-02-18
EP2988296A1 (en) 2016-02-24

Similar Documents

Publication Publication Date Title
KR102312958B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102058856B1 (ko) 액정표시장치
CN104978919B (zh) 显示设备及其驱动方法
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
US10699626B2 (en) Timing controller, data driver, display device, and method of driving the display device
US9978326B2 (en) Liquid crystal display device and driving method thereof
US11270652B2 (en) Display device, data driving circuit, and data driving method having offset data voltage
JP2005331942A (ja) 液晶表示装置及びその駆動方法
KR102304807B1 (ko) 액정표시장치
US20150042238A1 (en) Driving method of multi-common electrodes and display device
KR20140123625A (ko) 초고화질 액정 표시장치 및 그 구동방법
KR102419917B1 (ko) 표시장치 및 그 구동방법
WO2016165164A1 (zh) 一种多电压产生装置及液晶显示器
KR20110072116A (ko) 액정 표시장치 및 그의 구동방법
KR102066135B1 (ko) 액정표시장치 및 그 구동방법
KR102526019B1 (ko) 표시장치
KR102458514B1 (ko) 데이터 구동 방법, 데이터 드라이버 및 표시장치
KR102473522B1 (ko) 표시장치 및 그 구동방법
KR20120131047A (ko) 영상 표시장치의 구동장치와 그 구동방법
KR20070087404A (ko) 표시 장치
KR101433110B1 (ko) 액정표시장치
KR20070025661A (ko) 액정표시장치 및 그의 구동방법
KR102512481B1 (ko) Ffs모드의 액정표시장치
KR102314615B1 (ko) 액정표시장치의 구동회로
KR20070079487A (ko) 표시 장치 및 이의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant