TWM455908U - 顯示裝置 - Google Patents

Description

顯示裝置

本創作係關於一種顯示裝置。

現有顯示裝置通常包括複數用於驅動顯示面板的功能電路，如時序控制電路、資料驅動電路及掃描驅動電路，這些電路一般以積體電路晶片的方式存在。因驅動需要，功能電路之間需要進行資料傳輸，然而，由於各功能電路的工作頻率固定並且較高，導致資料傳輸過程中存在較大的電磁干擾。特別對於嵌入式時鐘資料點對點傳輸的電路架構，由於工作頻率較高，電磁干擾的現象更加嚴重。

有鑑於此，提供一種可改善電磁干擾的顯示裝置實為必要。

一種顯示裝置，其包括時序控制電路、資料驅動電路及顯示面板，該時序控制電路包括資料處理電路、編碼器及嵌入式時鐘控制器，該資料處理電路電連接該編碼器及該嵌入式時鐘控制器，該嵌入式時鐘控制器電連接該編碼器，該編碼器還電連接該資料驅動電路，該資料驅動電路電連接該顯示面板，其中，該資料處理電路對外部電路提供的圖像資料進行 處理並輸出第一資料訊號及第二資料訊號至該編碼器，該嵌入式時鐘控制器接收並依據一基準時鐘訊號產生第一時鐘訊號及第二時鐘訊號，該第一時鐘訊號與該第二時鐘訊號的頻率不同，該編碼器先將該第一時鐘訊號嵌入該第一資料訊號中並輸出第一嵌入式時鐘資料至該資料驅動電路，該第一嵌入式時鐘資料包括第一初始訓練資料及第一主體傳輸資料，該資料驅動電路依據該第一初始訓練資料完成第一時鐘訓練後以該第一時鐘訊號之頻率接收該第一主體傳輸資料，該編碼器再將該第二時鐘訊號嵌入該第二資料訊號中並輸出第二嵌入式時鐘資料至該資料驅動電路，該第二嵌入式時鐘資料包括第二初始訓練資料及第二主體傳輸資料，進而該資料驅動電路依據該第二初始訓練資料完成第二時鐘訓練後以該第二時鐘訊號之頻率接收該第二主體傳輸資料。

一種顯示裝置，其包括時序控制電路、資料驅動電路及顯示面板，該時序控制電路包括資料處理電路、編碼器及嵌入式時鐘控制器，該資料處理電路電連接該編碼器及該嵌入式時鐘控制器，該嵌入式時鐘控制器電連接該編碼器，該編碼器還電連接該資料驅動電路，該資料驅動電路電連接該顯示面板，其中，該資料處理電路對外部電路提供的圖像資料進行處理輸出資料訊號，該嵌入式時鐘控制器依據一基準時鐘訊號產生頻率不同的第一時鐘訊號及第二時鐘訊號，該編碼器接收第一時鐘訊號及第一時鐘訓練資料並將該第一時鐘訊號嵌入該第一時鐘訓練資料以及輸出第一初始訓練資料至該資 料驅動電路，該資料驅動電路依據該第一初始訓練資料將工作頻率調整為該第一時鐘訊號對應的頻率，進而該資料驅動電路以該第一時鐘訊號對應的頻率自該時序控制電路接收資料訊號；該編碼器還接收第二時鐘訊號及第二時鐘訓練資料並將該第二時鐘訊號嵌入該第二時鐘訓練資料以及輸出第二初始訓練資料至該資料驅動電路，該資料驅動電路依據該第二初始訓練資料將工作頻率調整為該第二時鐘訊號對應的頻率，進而該資料驅動電路以該第二時鐘訊號對應的頻率自該時序控制電路接收資料訊號。

與先前技術相比較，本創作的顯示裝置中，通過提供第一初始訓練資料完成第一時鐘訓練，從而以第一時鐘訊號的頻率工作並接收該第一主體傳輸資料，以及通過提供第二初始訓練資料完成第二時鐘訓練，從而以第二時鐘訊號的頻率工作並接收該第二主體傳輸資料，使得該第一主體傳輸資料及該第二主體傳輸資料可以以不同的頻率傳輸，改善固定頻率的傳輸方式導致的電磁干擾現象。

10‧‧‧顯示裝置

11‧‧‧時序控制電路

12‧‧‧資料驅動電路

13‧‧‧顯示面板

110‧‧‧資料處理電路

114‧‧‧編碼器

112‧‧‧嵌入式時鐘控制器

圖1是本創作顯示裝置一較佳實施方式的電路方框示意圖。

請參閱圖1，圖1是本創作顯示裝置10一較佳實施方式的電路方框示意圖。該顯示裝置10可以為液晶顯示裝置、有機電致發光顯示裝置等，其包括時序控制電路11、資料驅動電路12及顯示面板13。該時序控制電路11包括資料處理電路110、 編碼器114及嵌入式時鐘控制器112，該資料處理電路110電連接該編碼器114及該嵌入式時鐘控制器112，該嵌入式時鐘控制器112電連接該編碼器114，該編碼器114還電連接該資料驅動電路12，該資料驅動電路12電連接該顯示面板13，此外，該資料驅動電路12還電連接該嵌入式時鐘控制器112。該時序控制電路11與該資料驅動電路12之間的訊號傳輸介面可以為內嵌式時鐘點到點的傳輸介面(Clock Embedded Point to Point Interface)。該時序控制電路11可以為一積體電路晶片，該資料驅動電路12也可以為一積體電路晶片。該顯示面板13可以為液晶顯示面板。

其中，該資料處理電路110接收外部電路(如：縮放控制器，Scale Controller)提供的圖像資料並對該圖像資料進行處理。具體地，該資料處理電路110可以對該圖像資料進行解碼得到基準時鐘訊號、第一資料訊號及第二資料訊號，並且，該資料處理電路110輸出該基準時鐘訊號至該嵌入式時鐘控制器112，以及輸出該第一資料訊號及該第二資料訊號至該編碼器114。其中，該第一資料訊號及該第二資料訊號在時間上可以是先後提供到該編碼器114的，即該資料處理電路110依序輸出該第一資料訊號及該第二資料訊號到該編碼器114。

該嵌入式時鐘控制器112接收該基準時鐘訊號，並依據該基準時鐘訊號產生第一時鐘訊號及第二時鐘訊號。其中，該第一時鐘訊號與該第二時鐘訊號的頻率不同。定義該基準時鐘 訊號之頻率為f，優選地，該第一時鐘訊號及該第二時鐘訊號之頻率均在大於或等於f*90%但小於或等於f*110%的範圍之內。該嵌入式時鐘控制器112還產生第一時鐘訓練(Clock Training)控制訊號及第二時鐘訓練控制訊號。並且，該第一時鐘訊號、該第二時鐘訊號、第一時鐘訓練控制訊號及第二時鐘訓練控制訊號被提供到該編碼器114。具體地，該第一時鐘訊號及第一時鐘訓練控制訊號在時間上可以先於該第二時鐘訊號及第二時鐘訓練控制訊號被提供到該編碼器114。

該編碼器114先將該第一時鐘訊號嵌入該第一資料訊號得到第一嵌入式時鐘資料，並將該第一嵌入式時鐘資料提供到資料驅動電路12。其中，該第一嵌入式時鐘資料包括第一初始訓練資料及第一主體傳輸資料。該第一資料訊號包括第一時鐘訓練資料及第一主體顯示資料。

具體地，該編碼器114在該第一時鐘訓練控制訊號的控制下，將該第一時鐘訊號嵌入該第一時鐘訓練資料得到該第一初始訓練資料並輸出至該資料驅動電路12。該資料驅動電路12接收該第一初始訓練資料後進行解碼以恢復該第一時鐘訊號與該第一時鐘訓練資料，其中，該資料驅動電路12可以包括用於時鐘訊號恢復(Clock Data Recovery,CDR)電路來完成上述解碼與恢復。

進一步地講，該資料驅動電路12可以通過時鐘訓練的方式得到並調整其工作頻率為該第一時鐘訊號的頻率，並將該第一 時鐘訓練資料暫存。當該資料驅動電路12得到並調整其工作頻率為該第一時鐘訊號的頻率後(即完成第一時鐘訓練後)，該資料驅動電路12輸出第一反饋訊號至該嵌入式時鐘控制器，該嵌入式時鐘控制器112依據該第一反饋訊號停止輸出該第一時鐘訓練控制訊號至該編碼器114，但繼續輸出該第一時鐘訊號至該編碼器114，該編碼器114將該第一時鐘訊號嵌入該第一主體顯示資料中生成該第一主體傳輸資料，並輸出該第一主體傳輸資料至該資料驅動電路。進而，該資料驅動電路12以該第一時鐘訊號之頻率接收該第一主體傳輸資料。

該資料驅動電路12接收該第一主體傳輸資料後，對該第一主體傳輸資料進行解碼以恢復該第一時鐘訊號及該第一主體顯示資料。此時恢復的第一時鐘訊號被利用來檢測該第一主體顯示資料的傳輸時序是否正確，如利用該第一時鐘訊號檢測該第一主體顯示資料的頻率及相位是否有偏移，當有偏移時，執行頻率及相位的校正。該第一主體顯示資料也被該資料驅動電路12暫存。

具體地，該資料驅動電路12可以將獲得的第一時鐘訓練資料與該第一主體顯示資料轉換為灰階電壓，並按照一定時序將該灰階電壓施加到該顯示面板13上，使得該顯示面板能夠進行畫面顯示。其中，該顯示面板13包括顯示每幀畫面的正常顯示時段及相鄰兩幀畫面之間(或者說每幀畫面前後)的空置時段，該第一時鐘訓練資料對應該空置時段的資料，該第一主體傳輸資料中的第一主體顯示資料為對應該正常顯示時 段的資料。優選地，該第一主體傳輸資料包括至少一幀畫面對應的資料，即，該資料驅動電路可以將該第一主體傳輸資料中的第一主體顯示資料轉換為灰階電壓施加到該顯示面板13，使得該顯示面板13顯示該至少一幀畫面。

當該編碼器114將該第一主體傳輸資料傳輸到該資料驅動電路12後，該編碼器114再將該第二時鐘訊號嵌入該第二資料訊號得到第二嵌入式時鐘資料，並將該第二嵌入式時鐘資料提供到該資料驅動電路12。其中，該第二嵌入式時鐘資料包括第二初始訓練資料及第二主體傳輸資料。該第二資料訊號包括第二時鐘訓練資料及第二主體顯示資料。

具體地，該編碼器114在該第二時鐘訓練控制訊號的控制下，將該第二時鐘訊號嵌入該第二時鐘訓練資料得到該第二初始訓練資料並輸出至該資料驅動電路12。該資料驅動電路12接收該第二初始訓練資料後進行解碼以恢復該第二時鐘訊號與該第二時鐘訓練資料，其中，該資料驅動電路12同樣可以包括用於時鐘訊號恢復電路來完成上述解碼與恢復。

進一步地講，該資料驅動電路12可以通過時鐘訓練的方式得到並調整其工作頻率為該第二時鐘訊號的頻率，並將該第二時鐘訓練資料暫存。當該資料驅動電路12得到並調整其工作頻率為該第二時鐘訊號的頻率後(即完成第二時鐘訓練後)，該資料驅動電路12輸出第二反饋訊號至該嵌入式時鐘控制器112，該嵌入式時鐘控制器112依據該第二反饋訊號停止輸出該第二時鐘訓練控制訊號至該編碼器114，但繼續輸出該第 二時鐘訊號至該編碼器114，該編碼器114將該第二時鐘訊號嵌入該第二主體顯示資料中生成該第二主體傳輸資料，並輸出該第二主體傳輸資料至該資料驅動電路12。進而，該資料驅動電路12以該第二時鐘訊號之頻率接收該第二主體傳輸資料。

該資料驅動電路12接收該第二主體傳輸資料後，對該第二主體傳輸資料進行解碼以恢復該第二時鐘訊號及該第二主體顯示資料。此時恢復的第二時鐘訊號被利用來檢測該第二主體顯示資料的傳輸時序是否正確，如利用該第二時鐘訊號檢測該第二主體顯示資料的頻率及相位是否有偏移，當有偏移時，執行頻率及相位的校正。該第二主體顯示資料也被該資料驅動電路12暫存。

具體地，該資料驅動電路12可以將獲得的第二時鐘訓練資料與該第二主體顯示資料轉換為灰階電壓，並按照一定時序將該灰階電壓施加到該顯示面板13上，使得該顯示面板13能夠進行畫面顯示。其中，該第二主體傳輸資料中的第二主體顯示資料也為對應該正常顯示時段的資料。優選地，該第二主體傳輸資料包括至少一幀畫面對應的資料，即，該資料驅動電路12可以將該第二主體傳輸資料中的第二主體顯示資料轉換為灰階電壓施加到該顯示面板13，使得該顯示面板13顯示該至少一幀畫面。

本實施方式中，該第一主體顯示資料及該第二主體顯示資料均為一幀畫面資料，且該第一主體顯示資料及該第二主體顯 示資料為相鄰的兩幀畫面資料。即，該資料驅動電路12依序接收該第一初始訓練資料、該第一主體傳輸資料、第二初始訓練資料及該第二主體傳輸資料，並依序輸出該第一時鐘訓練資料、第一主體顯示資料、第二時鐘訓練資料及該第二主體顯示資料對應的灰階電壓至該顯示面板13，該顯示面板13則依序顯示空置時段、第N幀畫面、空置時段、第N+1幀畫面，其中N為自然數。

可以理解地，在具體實施時，該嵌入式時鐘控制器112可以交替輸出該第一時鐘訊號與該第二時鐘訊號，並相應的配合並間隔輸出該第一時鐘訓練控制訊號與該第二時鐘訓練控制訊號。該編碼器114也交替輸出該第一嵌入式時鐘資料及該第二嵌入式時鐘資料，使得該資料驅動電路12交替完成該第一時鐘訓練與該第二時鐘訓練，從而該資料驅動電路12與該時序控制電路11交替地以該第一時鐘訊號的頻率或以該第二時鐘訊號的頻率傳輸嵌入式時鐘的主體顯示數據。但是，在本實施例的變更例中，該資料驅動電路12與該時序控制電路11也可以隨機的以上述二不同時鐘訊號的頻率(或者其他兩個或多個不同的時鐘訊號的頻率)傳輸嵌入式時鐘的主體顯示數據。

與先前技術相比較，本創作顯示裝置10中，通過提供第一初始訓練資料完成第一時鐘訓練，從而以第一時鐘訊號的頻率工作並接收該第一主體傳輸資料，以及通過提供第二初始訓練資料完成第二時鐘訓練，從而以第二時鐘訊號的頻率工作 並接收該第二主體傳輸資料，使得該第一主體傳輸資料及該第二主體傳輸資料可以以不同的頻率傳輸，改善固定頻率的傳輸方式導致的電磁干擾現象。

進一步地，在一種實施例中，該資料處理電路110還可以進一步對外部電路提供的圖像資料進行處理並依序輸出第三資料訊號及第四資料訊號至該編碼器114，該嵌入式時鐘控制器112依據該基準時鐘訊號還產生第三時鐘訊號及第四時鐘訊號，該第一、第二、第三及第四時鐘訊號的頻率各不相同，該編碼器114還將該第三時鐘訊號嵌入該第三資料訊號中並輸出第三嵌入式時鐘資料至該資料驅動電路12，該第三嵌入式時鐘資料包括第三初始訓練資料及第三主體傳輸資料，該資料驅動電路12依據該第三初始訓練資料完成第三時鐘訓練後以該第三時鐘訊號之頻率接收該第三主體傳輸資料，該編碼器114再將該第四時鐘訊號嵌入該第四資料訊號中並輸出第四嵌入式時鐘資料至該資料驅動電路12，該第四嵌入式時鐘資料包括第四初始訓練資料及第四主體傳輸資料，進而該資料驅動電路12依據該第四初始訓練資料完成第四時鐘訓練後以該第四時鐘訊號之頻率接收該第四主體傳輸資料。並且該第三時鐘訊號及該第四時鐘訊號之頻率也均在大於或等於f*90%但小於或等於f*110%的範圍之內。

其中，在該時序控制電路11中，該第三初始訓練資料、該第四初始訓練資料、該第三主體傳輸資料及該第四主體傳輸資料與該第一初始訓練資料、該第二初始訓練資料、該第一主 體傳輸資料及該第二主體傳輸資料的產生及傳輸方式均基本相同，此處就不再贅述。進一步地，在該資料驅動電路12中，該資料驅動電路12對該第三初始訓練資料、該第四初始訓練資料、該第三主體傳輸資料及該第四主體傳輸資料的資料處理方式，與上述對第一初始訓練資料、該第二初始訓練資料、該第一主體傳輸資料及該第二主體傳輸資料的處理方式也是基本相同的，此處也不再贅述。

可以理解，該第三時鐘訓練資料及該第四時鐘訓練資料均包括對應該空置時段的資料，該第三主體傳輸資料及該第四主體傳輸資料均包括對應該正常顯示時段的資料。該資料驅動電路12進一步依序接收該第三時鐘訓練資料、該第三主體傳輸資料、第四時鐘訓練資料及該第四主體傳輸資料並對應輸出灰階電壓驅動該顯示面板13進行顯示。本實施方式中，該第一、第二、第三及第四主體傳輸資料為該顯示面板13連續顯示的四幀畫面資料。該顯示面板13在該資料驅動電路的驅動下依序顯示空置時段、第N幀畫面、空置時段、第N+1幀畫面、空置時段、第N+2幀畫面、空置時段、第N+3幀畫面，其中N為自然數。

可以理解地，在本實施例中，具體實施時，該嵌入式時鐘控制器112可以重複性地輸出該第一時鐘訊號、該第二時鐘訊號、該第三時鐘訊號、該第四時鐘訊號，並相應的配合並間隔輸出該第一、第二、第三及第四時鐘訓練控制訊號。該編碼器114也重複性地輸出該第一、第二、第三及第四嵌入式 時鐘資料，使得該資料驅動電路12重複性地完成該第一、第二、第三及第四時鐘訓練，從而該資料驅動電路12與該時序控制電路11重複性地依序以該第一、第二、第三及第四時鐘訊號的頻率傳輸嵌入式時鐘的主體顯示數據。

與先前技術相比較，該實施例中，該時序控制電路11與該資料驅動電路12之間的主體傳輸資料可以依次以四個頻率傳輸，避免固定頻率的傳輸方式易導致的電磁干擾現象。

另外，需要說明的是，在上述各個實施例中，基本地，該資料處理電路110對該圖像資料進行處理時還可以解碼得到水平同步訊號及垂直同步訊號等時序控制訊號。該顯示裝置10可以進一步包括電連接於該時序控制電路與該顯示面板之間的掃描驅動電路，該掃描驅動電路接收該時序控制訊號(如垂直同步訊號)並輸出一系列掃描電壓至該顯示面板。該資料驅動電路12還經由該編碼器114接收該時序控制訊號(如水平同步訊號)，用於控制該資料驅動電路施加到該顯示面板13的驅動電壓的時序。本段涉及內容大多為顯示裝置之基本顯示原理，故本申請並未對此進行詳細描述。

綜上所述，本創作確已符合新型專利之要件，爰依法提出專利申請。惟，以上所述者僅為本創作之較佳實施方式，本創作之範圍並不以上述實施例為限，該舉凡熟悉本案技藝之人士爰依本創作之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

10‧‧‧顯示裝置

11‧‧‧時序控制電路

12‧‧‧資料驅動電路

13‧‧‧顯示面板

110‧‧‧資料處理電路

114‧‧‧編碼器

112‧‧‧嵌入式時鐘控制器

Claims (11)

1. 一種顯示裝置，其包括時序控制電路、資料驅動電路及顯示面板，該時序控制電路包括資料處理電路、編碼器及嵌入式時鐘控制器，該資料處理電路電連接該編碼器及該嵌入式時鐘控制器，該嵌入式時鐘控制器電連接該編碼器，該編碼器還電連接該資料驅動電路，該資料驅動電路電連接該顯示面板，其中，該資料處理電路對外部電路提供的圖像資料進行處理並輸出第一資料訊號及第二資料訊號至該編碼器，該嵌入式時鐘控制器接收並依據一基準時鐘訊號產生第一時鐘訊號及第二時鐘訊號，該第一時鐘訊號與該第二時鐘訊號的頻率不同，該編碼器先將該第一時鐘訊號嵌入該第一資料訊號中並輸出第一嵌入式時鐘資料至該資料驅動電路，該第一嵌入式時鐘資料包括第一初始訓練資料及第一主體傳輸資料，該資料驅動電路依據該第一初始訓練資料完成第一時鐘訓練後以該第一時鐘訊號之頻率接收該第一主體傳輸資料，該編碼器再將該第二時鐘訊號嵌入該第二資料訊號中並輸出第二嵌入式時鐘資料至該資料驅動電路，該第二嵌入式時鐘資料包括第二初始訓練資料及第二主體傳輸資料，進而該資料驅動電路依據該第二初始訓練資料完成第二時鐘訓練後以該第二時鐘訊號之頻率接收該第二主體傳輸資料。
2. 如申請專利範圍第1項所述的顯示裝置，其中，該第一資料訊號包括第一時鐘訓練資料及第一主體顯示資料，該嵌入式 時鐘控制器還輸出第一時鐘訓練控制訊號至該編碼器，該編碼器在該第一時鐘訓練控制訊號的控制下將該第一時鐘訊號嵌入該第一時鐘訓練資料中生成該第一初始訓練資料，該編碼器還在該資料驅動電路完成該第一時鐘訓練後將該第一時鐘訊號嵌入該第一主體顯示資料中生成該第一主體傳輸資料，該資料驅動電路對該第一初始訓練資料解碼來獲取該第一時鐘訊號及完成該第一時鐘訓練，從而依據該第一時鐘訊號之頻率接收該第一主體傳輸資料。
3. 如申請專利範圍第2項所述的顯示裝置，其中，該第二資料訊號包括第二時鐘訓練資料及第二主體顯示資料，該嵌入式時鐘控制器還輸出第二時鐘訓練控制訊號至該編碼器，該編碼器在該第二時鐘訓練控制訊號的控制下將該第二時鐘訊號嵌入該第二時鐘訓練資料中生成該第二初始訓練資料，該編碼器還在該資料驅動電路完成第二時鐘訓練後將該第二時鐘訊號嵌入該第二主體顯示資料中生成該第二主體傳輸資料，該資料驅動電路對該第二初始訓練資料解碼並獲取該第二時鐘訊號以完成該第二時鐘訓練，從而依據該第二時鐘訊號之頻率接收該第二主體傳輸資料。
4. 如申請專利範圍第3項所述的顯示裝置，其中，該資料驅動電路在完成該第一時鐘訓練後，輸出第一反饋訊號至該嵌入式時鐘控制器，該嵌入式時鐘控制器控制該編碼器輸出該第一主體傳輸資料；該資料驅動電路在完成該第二時鐘訓練後，輸出第二反饋訊號至該嵌入式時鐘控制器，該嵌入式時鐘控制器依據該第二反饋訊號控制該編碼器輸出該第二主體傳 輸資料。
5. 如申請專利範圍第4項所述的顯示裝置，其中，該顯示面板在該資料驅動電路的驅動下顯示畫面，該顯示面板包括顯示每幀畫面的正常顯示時段及相鄰兩幀畫面的空置時段，該第一時鐘訓練資料及該第二時鐘訓練資料為對應該空置時段的資料，該第一主體傳輸資料及該第二主體傳輸資料為對應該正常顯示時段的資料。
6. 如申請專利範圍第5項所述的顯示裝置，其中，該第一主體傳輸資料包括至少一幀畫面對應的資料，該資料驅動電路將該第一主體傳輸資料中的第一主體顯示資料轉換為灰階電壓施加到該顯示面板，使得該顯示面板顯示該至少一幀畫面；該第二主體傳輸資料也包括至少一幀畫面對應的資料，該資料驅動電路將該第二主體傳輸資料的第二主體顯示資料轉換為灰階電壓施加到該顯示面板，使得該顯示面板顯示該至少一幀畫面。
7. 如申請專利範圍第6項所述的顯示裝置，其中，該第一主體顯示資料及該第二主體顯示資料均為一幀畫面資料，且該第一主體顯示資料及該第二主體顯示資料為相鄰的兩幀畫面資料。
8. 如申請專利範圍第1項所述的顯示裝置，其中，該資料處理電路還對外部電路提供的圖像資料進行處理從而產生並輸出基準時鐘訊號至該嵌入式時鐘控制器。
9. 如申請專利範圍第1至8項任意一項所述的顯示裝置，其中，該資料處理電路還進一步對外部電路提供的圖像資料進行處 理並輸出第三資料訊號及第四資料訊號至該編碼器，該嵌入式時鐘控制器依據該基準時鐘訊號還產生第三時鐘訊號及第四時鐘訊號，該第一、第二、第三及第四時鐘訊號的頻率各不相同，該編碼器還將該第三時鐘訊號嵌入該第三資料訊號中並輸出第三嵌入式時鐘資料至該資料驅動電路，該第三嵌入式時鐘資料包括第三初始訓練資料及第三主體傳輸資料，該資料驅動電路依據該第三初始訓練資料完成第三時鐘訓練後以該第三時鐘訊號之頻率接收該第三主體傳輸資料，該編碼器再將該第四時鐘訊號嵌入該第四資料訊號中並輸出第四嵌入式時鐘資料至該資料驅動電路，該第四嵌入式時鐘資料包括第四初始訓練資料及第四主體傳輸資料，進而該資料驅動電路依據該第四初始訓練資料完成第四時鐘訓練後以該第四時鐘訊號之頻率接收該第四主體傳輸資料。
10. 如申請專利範圍第1項所述的顯示裝置，其中，定義該基準時鐘訊號之頻率為f，該第一時鐘訊號及該第二時鐘訊號之頻率均在大於或等於f*90%但小於或等於f*110%的範圍之內。
11. 一種顯示裝置，其包括時序控制電路、資料驅動電路及顯示面板，該時序控制電路包括資料處理電路、編碼器及嵌入式時鐘控制器，該資料處理電路電連接該編碼器及該嵌入式時鐘控制器，該嵌入式時鐘控制器電連接該編碼器，該編碼器還電連接該資料驅動電路，該資料驅動電路電連接該顯示面板，其中，該資料處理電路對外部電路提供的圖像資料進行處理輸出資料訊號，該嵌入式時鐘控制器依據一基準時鐘訊 號產生頻率不同的第一時鐘訊號及第二時鐘訊號，該編碼器接收第一時鐘訊號及第一時鐘訓練資料並將該第一時鐘訊號嵌入該第一時鐘訓練資料以及輸出第一初始訓練資料至該資料驅動電路，該資料驅動電路依據該第一初始訓練資料將工作頻率調整為該第一時鐘訊號對應的頻率，進而該資料驅動電路以該第一時鐘訊號對應的頻率自該時序控制電路接收資料訊號；該編碼器還接收第二時鐘訊號及第二時鐘訓練資料並將該第二時鐘訊號嵌入該第二時鐘訓練資料以及輸出第二初始訓練資料至該資料驅動電路，該資料驅動電路依據該第二初始訓練資料將工作頻率調整為該第二時鐘訊號對應的頻率，進而該資料驅動電路以該第二時鐘訊號對應的頻率自該時序控制電路接收資料訊號。