TWI540562B

TWI540562B - 液晶顯示裝置

Info

Publication number: TWI540562B
Application number: TW100143450A
Authority: TW
Inventors: 文明國; 南炫宅; 金鍾佑
Original assignee: 樂金顯示科技股份有限公司
Priority date: 2010-11-26
Filing date: 2011-11-25
Publication date: 2016-07-01
Also published as: US9001017B2; TW201222524A; KR101257220B1; KR20120057369A; US20120133847A1

Description

液晶顯示裝置

本發明係關於一種液晶顯示裝置(LCD)，並且特別地，本發明關於一種具有減少針數的定時控制器之液晶顯示裝置(LCD)。

隨著資訊技術(IT)的最近發展，一平板顯示裝置作為視覺資訊通訊媒體吸引很大之注意。為了增強競爭性，平板顯示裝置實現不同的優點，例如低功耗、薄外形、輕重量、以及高畫面質量比較重要。

平板顯示裝置之一典型實例，液晶顯示裝置(LCD)透過利用液晶的光學各向異性顯示一影像。此液晶顯示裝置(LCD)具有薄外形、小尺寸、低功耗、以及高畫面質量之優點。

液晶顯示裝置(LCD)單獨地將視訊資訊供給至排列為矩陣結構的各畫素，由此調節畫素之透光率且因此期望之影像顯示於其上。因此，液晶顯示裝置(LCD)包含有一液晶顯示面板，液晶顯示面板中的用作顯示影像的最小單元的畫素排列為主動矩陣結構；以及一驅動器，用以驅動液晶顯示面板。而且，由於液晶顯示裝置(LCD)不能夠自身發射光線，因此液晶顯示裝置(LCD)必須需要用以供給光線的背光單元。此驅動器包含有一定時控制器、一閘極驅動器、以及一資料驅動器。

「第1圖」係為習知技術之液晶顯示裝置(LCD)中的一定時控制器與一源極驅動積體電路之間的針連接結構之示意圖。「第2圖」係為自習知技術中一定時控制器輸出的一控制訊號以及一視訊訊號之波形圖。

習知技術之液晶顯示裝置(LCD)包含有一定時控制器14、一閘極驅動器(圖未示)、一資料驅動器(圖未示)、以及一液晶顯示面板(圖未示)。定時控制器14輸出分別控制閘極與資料驅動器的一閘極控制訊號以及一資料控制訊號；以及採樣且重新排列數位視訊資料(RGB)；以及輸出此採樣及重新排列的資料。閘極驅動器響應於閘極控制訊號將一掃描脈波供給至液晶顯示面板之每一閘極線。資料驅動器響應於資料控制訊號，將一畫素訊號供給至液晶顯示面板之每一資料線。此液晶顯示面板包含有透過掃描脈波及畫素訊號驅動的複數個液晶晶胞，用以由此顯示影像。同時，資料驅動器包含有複數個源極驅動積體電路(或者資料驅動積體電路)17。

定時控制器14透過利用自一系統供給的垂直/水平同步訊號以及時脈訊號，輸出用以控制閘極驅動器的閘極控制訊號以及控制資料驅動器的資料控制訊號。而且，定時控制器14採樣及重新排列自此系統傳送的數位視訊資料(視訊訊號，RGB)，以及然後將採樣以及重新排列的視訊資料供給至資料驅動器。

資料驅動器包含有複數個源極驅動積體電路17，源極驅動積體電路17用以自定時控制器14接收視訊訊號，以及驅動液晶顯示面板之資料線。

在習知技術之液晶顯示裝置(LCD)中，定時控制器(T-Con)14將mini-LVDS視訊訊號與控制訊號彼此相隔離，以及將隔離的訊號供給至源極驅動積體電路17，由此產生定時控制器14中針數目之增加。

在定時控制器14之中，如「第1圖」所示，具有14針，用以將視訊訊號(mini-LVDS)傳送至源極驅動積體電路(FHD基準)，以及5針用以將控制訊號(SOE、POL、POL2、CSC、H2等)傳送至源極驅動積體電路。因此，如「第2圖」所示，自定時控制器14輸出之視訊訊號及控制訊號具有19個不同之波形。

而且，由於源極驅動積體電路17接收隔離的視訊訊號以及控制訊號，因此源極驅動積體電路17需要與定時控制器14相同數目之針數。

也就是說，在習知技術之液晶顯示裝置(LCD)之情況下，視訊訊號與控制訊號在彼此相隔離之時接收及傳送，由此定時控制器14與源極驅動積體電路17分別需要19針。因此，定時控制器14與源極驅動積體電路17之尺寸增加。

在習知技術之液晶顯示裝置(LCD)中，視訊訊號與控制訊號藉由定時控制器14與源極驅動積體電路17之間形成的大數目針及線傳送，這樣可產生針及封裝的損失。

因此，鑒於上述問題，本發明之目的在於提供一種液晶顯示裝置(LCD)，其能夠克服由於習知技術之限制及缺陷所產生的一個或多個問題。

本發明之一方面在於提供一種液晶顯示裝置(LCD)，其中一控制訊號藉由用以在定時控制器與源極驅動積體電路之間接收及傳送LVDS視訊訊號的一傳送線接收及傳送。

本發明其他的優點和特徵將在如下的說明書中部分地加以闡述，並且本發明其他的優點和特徵對於本領域的普通技術人員來說，可以透過本發明如下的說明得以部分地理解或者可以從本發明的實踐中得出。本發明的目的和其他優點可以透過本發明所記載的說明書和申請專利範圍中特別指明的結構並結合圖式部份，得以實現和獲得。

為了獲得本發明的這些目的和其他特徵，現對本發明作具體化和概括性的描述，本發明的一種液晶顯示裝置包含有：一液晶顯示面板，用以顯示一影像；一資料驅動器，其通過複數個源極驅動積體電路，用以驅動液晶顯示面板之複數個資料線；以及一定時控制器，係將透過一控制訊號與一視訊訊號相結合獲得之封裝訊號輸出至源極驅動積體電路，其中源極驅動積體電路將自定時控制器傳送出的封裝訊號分離且輸出控制訊號以及視訊訊號。

可以理解的是，如上所述的本發明之概括說明和隨後所述的本發明之詳細說明均是具有代表性和解釋性的說明，並且是為了進一步揭示本發明之申請專利範圍。

以下，將結合附圖部份詳細描述本發明之較佳實施例，圖式中的相同標號表示相同或類似部件。在本說明書之圖式中，POD0~POD17係為視訊訊號(mini-LVDS)之封裝資料。這意味著視訊訊號(mini-LVDS)能夠傳送18(位元)個數目的封裝資料。POL_1、POL_2係為極性訊號。D0A及D0B表示視訊訊號(mini-LVDS)之資料線。XLV0P~XLV6P與XLV0M~XLV6M表示視訊訊號(mini-LVDS)之訊號。SOE1係為源極輸出使能訊號。Cst係為一儲存電容器。CLKA及CLKB係為mini-LVDS之時脈。因為mini-LVDS係為一差動訊號，因此CLKA表示〞+〞訊號以及CLKB表示〞-〞訊號。〞H〞係為高電平，表示數位訊號〞1〞。〞L〞係為低電平，表示數位訊號〞0〞。GSP係為閘極起始脈波。NA係為不可用且表示不傳送任何訊號。

下文中，將結合附圖部份描述本發明之一液晶顯示裝置(LCD)。

「第3圖」係為根據本發明一實施例之一液晶顯示裝置(LCD)之示意圖。

如「第3圖」所示，本發明之實施例之液晶顯示裝置(LCD)包含有一定時控制器114、一閘極驅動器104、一資料驅動器106、一液晶顯示面板102、以及一電源110。定時控制器114輸出分別控制閘極及資料驅動器104及106的一閘極控制訊號(GDC)以及一資料控制訊號(DDC)；以及採樣及重新排列數位視訊資料(RGB，以下稱作〞視訊訊號〞)；以及輸出該採樣及重新排列的視訊訊號。閘極驅動器104響應於閘極控制訊號(GDC)，將一掃描脈波供給至液晶顯示面板102的每一閘極線(GL1~GLn)。資料驅動器106響應於資料控制訊號(DDC)，將一畫素訊號供給至液晶顯示面板102的每一資料線(DL1~DLm)。液晶顯示面板102包含有透過掃描脈波及畫素訊號驅動的複數個液晶晶胞，用以由此顯示一影像。電源110供給電源以驅動以上元件。

定時控制器114透過使用自一系統(圖未示)供給的垂直/水平同步訊號以及時脈訊號，輸出用以控制閘極驅動器104的閘極控制訊號(GDC)以及用以控制資料驅動器106的資料控制訊號(DDC)。而且，定時控制器114採樣及重新排列自系統(圖未示)輸入的視訊訊號，以及然後將採樣及重新排列的視訊訊號供給至資料驅動器106。

閘極驅動器104響應於自定時控制器114傳送出的閘極控制訊號(GDC)，順次將掃描脈波(閘極脈波或閘極觸發訊號)供給至每一閘極線(GL1~GLn)，用以由此打開一對應水平線的薄膜電晶體(TFT)。

資料驅動器106響應於自定時控制器114傳送出的資料控制訊號(DDC)，將自定時控制器114傳送出的資料控制訊號(DDC)轉化為對應於視訊訊號(RGB)之灰度值的一類比畫素訊號(資料訊號或資料電壓)；以及將此類比畫素訊號供給至液晶顯示面板102的資料線(DL1~DLm)。

液晶顯示面板102包含有排列為一矩陣結構的複數個液晶晶胞(Clc)；以及形成於閘極線(GL1~GLn)與資料線(DL1~DLm)的各交叉處且分別與液晶晶胞(Clc)相連接的薄膜電晶體，用以由此顯示影像。

在具有上述結構的液晶顯示裝置(LCD)中，定時控制器114藉由一介面112，接收來自該系統(圖未示)的垂直/水平同步訊號(Vsync、Hsync)、時脈訊號(DCLK)、資料使能訊號(DE)、以及視訊訊號。

介面112將類比視訊訊號轉化為數位視訊訊號，以及偵測包含於視訊訊號中的一同步訊號。同時，自系統傳送出的視訊訊號透過使用低電壓差動訊號(LVDS)方法供給至定時控制器114。

「第4圖」係為本發明之液晶顯示裝置(LCD)之定時控制器與源極驅動積體電路之一內部結構之示意圖。

本發明之定時控制器114重新排列自該系統供給的壓縮視訊訊號，以及將重新排列的訊號傳送至源極驅動積體電路117。而且，定時控制器114透過使用垂直/水平同步訊號(Vsync/Hsync)以及資料使能訊號(DE)，產生閘極控制訊號(GDC)以及資料控制訊號(DDC)，以及將產生的閘極控制訊號(GDC)與資料控制訊號(DDC)傳送至閘極驅動器104以及資料驅動器106。

為此，如「第4圖」所示，定時控制器114包含有一用於接收來自系統之資料的接收器202；一視訊訊號產生器204，用以在自接收器202傳送出的不同訊號之中，重新排列及輸出視訊訊號；一控制訊號產生器206，用以產生控制閘極驅動器104以及資料驅動器106的控制訊號；一編碼器208，透過將在自控制訊號產生器206傳送出的控制訊號中傳送至源極驅動積體電路117的控制訊號與在控制訊號同步時，在視訊訊號產生器204中產生的視訊訊號相結合，用以產生一封裝訊號；以及一傳送器214，用以將該封裝訊號傳送至源極驅動積體電路117。

接收器202接收不同的訊號(例如，時脈訊號(CLK))、水平同步訊號(Hsync)、垂直同步訊號(Vsync)、以及資料使能訊號(DE)以及該壓縮的視訊訊號。

控制訊號產生器206透過使用藉由接收器202接收的不同訊號，產生閘極控制訊號(GDC)以及資料控制訊號(DDC)。

視訊訊號產生器204重新排列且輸出藉由接收器202接收的壓縮視訊訊號。

編碼器208在適當的時間結合輸入的視訊訊號、控制訊號以及設置訊號，以及然後輸出該結合訊號。上述三個訊號輸入至編碼器208。第一，編碼器208接收RGB視訊訊號(影像資料)，其中該視訊訊號包含有用以顯示影像的資訊。第二，編碼器208接收該控制訊號，其中該控制訊號用以控制源極驅動積體電路117，控制訊號例如為SOE、POL、POL2、CSC等。第三，編碼器208接收源極驅動積體電路設置訊號(其將簡短稱為〞設置訊號〞)，其中該設置訊號用以設置源極驅動積體電路，舉例而言，設置訊號可為電源模式(PWRC1、PWRC2、PWRC3)、對設置(PAIR)等。設置訊號可自一儲存單元(EEPROM)216傳送至編碼器208，其中儲存單元(EEPROM)216可包含於定時控制器114中或可對於定時控制器114單獨提供。

如「第4圖」所示，編碼器208包含有一多工器210以及一編碼定時產生器212。多工器210將前述三個訊號(視訊訊號、控制訊號、以及設置訊號)相結合；以及通知視訊訊號、控制訊號、以及設置訊號之結合時間，以便實現這三個訊號之封裝。也就是說，編碼定時產生器212通知結合控制訊號與視訊訊號或者輸出與視訊訊號相結合的控制訊號之時間點，由此控制訊號與視訊訊號相結合。將結合「第5圖」解釋結合視訊訊號與控制訊號的多工器。

傳送器214將在編碼器208中產生的封裝訊號輸出至源極驅動積體電路117。

然後，源極驅動積體電路117接收自定時控制器114輸出的封裝訊號；以及然後自接收的封裝訊號分離這三個訊號，即，視訊訊號、控制訊號、以及設置訊號。也就是說，源極驅動積體電路117功能上與定時控制器114相反。

為此，如「第4圖」所示，源極驅動積體電路包含有一輸入單元302，用以接收來自定時控制器114的封裝訊號；一解碼器304，用以自封裝訊號分離視訊訊號、控制訊號、以及設置訊號；一視訊訊號輸出單元310，用以輸出透過解碼器304分離的控制訊號；一控制訊號輸出單元312，用以輸出透過解碼器304分離的控制訊號；一設置訊號輸出單元314，用以輸出透過解碼器304分離的設置訊號；以及一電平移位器316，用以放大及輸出自視訊訊號輸出單元310以及控制訊號輸出單元312輸出的訊號。

輸入單元302自定時控制器114接收封裝訊號。

解碼器304在適當的時間自視訊訊號分離封裝訊號中包含的控制訊號。也就是說，解碼器304自封裝訊號分離出視訊訊號、控制訊號、以及設置訊號。

為此，如「第4圖」所示，解碼器304包含有一解多工器306以及一解碼定時產生器308。將結合「第5圖」解釋透過解多工器306自視訊訊號分離控制訊號之方法。

視訊訊號輸出單元310、控制訊號輸出單元312、以及設置訊號輸出單元314分別輸出在解碼器304中產生的視訊訊號、控制訊號、以及設置訊號。電平移位器316放大自各輸出單元輸出的訊號。

「第5圖」係為自本發明之液晶顯示裝置(LCD)之定時控制器輸出的封裝訊號之波形，其中該波形對應於定時控制器中的輸出波形，以及還對應於源極驅動積體電路中的一輸入波形。「第6圖」係為本發明之液晶顯示裝置(LCD)中的定時控制器與源極驅動積體電路之間的針連接結構之示意圖。

如上所述，在視訊訊號藉由一傳輸線傳送至源極驅動積體電路117之前，控制訊號透過使用本發明之定時控制器114藉由該傳輸線傳送。

同時，在傳送至源極驅動積體電路117的控制訊號之中，除SOE之外，POL、POL2、CSC以及H2包含於所有的視訊訊號(mini-LVDS)之中，以及然後在封裝訊號圖案中傳送。也就是說，傳送至源極驅動積體電路117的這些控制訊號可包含有用以控制每一源極驅動積體電路(D-IC)的資料輸出週期的源極輸出使能訊號(SOE)；用以控制這些輸出資料之極性的垂直極性控制訊號(POL)；以及電荷共享控制訊號(CSC)，用以控制水平極性控制訊號(H1/H2DOT)與資料線的電荷共享。在上述訊號之中，POL、POL2、CSC以及H2包含於所有的視訊訊號(mini-LVDS)之中，以及然後在封裝訊號之圖案中傳送。

為此，如「第5圖」中(a)所示，在視訊訊號(mini-LVDS)藉由傳送視訊訊號的14針(或傳送線)傳送之前，傳送控制訊號(POL、POL2、CSC以及H2DOT)。此種情況下，包含該控制訊號的視訊訊號稱作封裝訊號。該封裝訊號可包含有設置訊號(PWRC、PAIR、INVC1、INVC 2)。

也就是說，如「第5圖」所示，該封裝訊號可包含有一包含重置訊號的重置訊號區域(D)；一包含該控制訊號的控制訊號區域(A)；一包含假訊號的假訊號區域(B)；以及一包含該視訊訊號的視訊訊號區域(C)。

如上所述，由控制訊號在包含於該視訊訊號中時輸出，因此需要提供一用以輸出該控制訊號之針。也就是說，如「第6圖」所示，本發明之定時控制器114與源極驅動積體電路117需要用以傳送封裝訊號的的14針，以及用以傳送這些控制訊號中的源極輸出使能訊號SOE的1針，也就是說，本發明之定時控制器114與源極驅動積體電路117總共需要15針。因此，相比較於如「第1圖」所示的習知技術之液晶顯示裝置(LCD)，定時控制器114與源極驅動積體電路117的針數可減少4針。而且，設置訊號在包含於視訊訊號中時輸出，用以由此減少印刷電路板(PCB)之一尺寸。

習知技術的定時控制器使用19針將控制訊號與視訊訊號傳送至源極驅動積體電路，然而，本發明之定時控制器114利用15針將控制訊號及視訊訊號傳送至源極驅動積體電路。

以下，將結合「第5圖」之(a)及(b)，詳細解釋自本發明之定時控制器114輸出的封裝訊號之一結構。同時，如「第5圖」(a)所示，假設控制訊號POL具有一高電平(1)、控制訊號POL2具有一高電平(1)、控制訊號H2具有一低電平(0)、以及電荷共享控制訊號CSC具有一高電平(1)。

首先，定時控制器114，以及特別地，編碼器208在重置訊號區域(D)結束之後，在自第一時脈()之低電平至第二時脈()之高電平的上升週期期間，將高電平之POL控制訊號輸出作為封裝訊號。

然後，在自第二時脈()之高電平至低電平的下降週期期間，編碼器208將高電平之POL2輸出作為封裝訊號。

然後，在第二時脈()之低電平至第三時脈()之高電平週期期間，編碼器208輸出高電平之電荷共享控制訊號CSC。

最後，在第五時脈()之高電平至低電平的一下降週期期間，編碼器208將低電平的水平極性控制訊號H2DOT控制訊號輸出作為封裝訊號。

也就是說，如上所述，在當時脈自高電平變化為低電平或自低電平變化為高電平時的週期期間，定時控制器114選擇性地將四個控制訊號輸出作為封裝訊號。

而且，定時控制器114透過與上述將控制訊號輸出作為封裝訊號的相同方法，可將設置訊號，例如NA(H)、PWRC1、PWRC2、PWRC3、PAIR、以及INVC1、INVC2輸出作為封裝訊號。

定時控制器114能夠通過上述過程，將控制訊號包含於控制訊號區域(A)中。然後，對於隨後的假訊號區域(B)，低電平的假訊號輸出作為該封裝訊號，用以由此在假訊號區域(B)之後，劃分隨後的視訊訊號區域(C)以及控制訊號區域(A)。

為了以上之配合，定時控制器114儲存控制訊號包含於封裝訊號中期間的時脈的匹配資訊。此匹配資訊也儲存於源極驅動積體電路117之中，由此可能利用源極驅動積體電路自該封裝訊號中分離控制訊號以及視訊訊號。

也就是說，當包含控制訊號或設置訊號的視訊訊號作為封裝訊號輸出，以及然後通過上述過程傳送至源極驅動積體電路117時，源極驅動積體電路117執行與上述相反之過程，用以由此自該封裝訊號分離該視訊訊號、控制訊號、以及設置訊號。

舉例而言，源極驅動積體電路117，以及特別地，解碼器304自該封裝訊號分離高電平的POL控制訊號，以及在自第一時脈()之低電平至第二時脈()之高電平的上升週期期間，將POL控制訊號傳送至控制訊號輸出單元312；以及將POL控制訊號傳送至控制訊號輸出單元312。

然後，在自第二時脈()之高電平至低電平的下降週期期間，解碼器304自封裝訊號分離高電平之POL2控制訊號；以及將POL2控制訊號傳送至控制訊號輸出單元312。

然後，在第二時脈()之低電平至第三時脈()之高電平的一上升週期期間，解碼器304自封裝訊號分離高電平之電荷共享控制訊號CSC；以及將電荷共享控制訊號CSC傳送至控制訊號輸出單元312。

最後，在自第五時脈()之高電平至低電平的一下降週期期間，解碼器304自該封裝訊號分離出低電平的水平極性控制訊號H2DOT。

其後，係為輸出第七時脈()、第八時脈()、以及第九時脈()的週期，該週期作為假訊號區域(B)，由此在假訊號區域(B)之後，解碼器304將在該時脈輸出的訊號傳送至視訊訊號輸出單元310。

也就是說，根據本發明之上述應用封裝訊號(封裝mini-LVDS)的液晶顯示裝置(LCD)有助於執行與習知技術相同之功能，以及減少定時控制器的針數。

此外，習知技術之定時控制器用作與源極驅動積體電路的介面，以及因此，習知技術之定時控制器作為mini-LVDS傳送視訊訊號，以及將控制訊號傳送作為TTL輸出。然而，在本發明之情況下，控制訊號(POL、POL2、CSC、H2、以及D-IC中任選)與視訊訊號藉由傳送對應於視訊訊號的mini-LVDS訊號的傳送線傳送，用以由此減少定時控制器114與源極驅動積體電路117中的針數。

「第7圖」係為自本發明之液晶顯示裝置(LCD)之定時控制器輸出的一波形模擬結果之示意圖。

也就是說，如上所述，自定時控制器114傳送至源極驅動積累體電路117的封裝訊號劃分為重置訊號區域(D)、控制訊號區域(A)、假訊號區域(B)、以及視訊訊號區域(C)；以及控制訊號與視訊訊號一起傳送，用以由此減少傳送控制訊號的定時控制器114與源極驅動積體電路117中之針數。

如上所述，在視訊訊號藉由用以傳送定時控制器114與源極驅動積體電路117之間的mini-LVDS視訊訊號的傳送線，傳送至源極驅動積體電路117之前，用以減少定時控制器114與源極驅動積體電路117之針數。也就是說，可能自定時控制器114與源極驅動積體電路117的每一個中省去用以接收及傳送例如POL、POL2、CSC、以及H2的控制訊號的4個針。

而且，源極驅動積體電路117減少尺寸。也就是說，源極驅動積體電路117之控制訊號以及任意訊號藉由接收定時控制器114的mini-LVDS視訊訊號的針輸入，由此源極驅動積體電路117減少尺寸。

如果印刷電路板(PCB)之連接線數目減少且源極驅動積體電路117的任意電阻去除，則印刷電路板(PCB)可減少尺寸。

本領域之技術人員應當意識到在不脫離本發明所附之申請專利範圍所揭示之本發明之精神和範圍的情況下，所作之更動與潤飾，均屬本發明之專利保護範圍之內。關於本發明所界定之保護範圍請參照所附之申請專利範圍。

14．．．定時控制器

17．．．源極驅動積體電路

110．．．電源

102．．．液晶顯示面板

104．．．閘極驅動器

106．．．資料驅動器

112．．．介面

114．．．定時控制器

117．．．源極驅動積體電路

202．．．接收器

204．．．視訊訊號產生器

206．．．控制訊號產生器

208．．．編碼器

210．．．多工器

212．．．編碼定時產生器

214．．．傳送器

216．．．儲存單元

302．．．輸入單元

304．．．解碼器

306．．．解多工器

308．．．解碼定時產生器

310．．．視訊訊號輸出單元

312．．．控制訊號輸出單元

314．．．設置訊號輸出單元

316．．．電平移位器

DDC．．．資料控制訊號

GDC．．．閘極控制訊號

SOE、SOE1．．．源極輸出使能訊號

POL．．．控制訊號

POL_1、POL_2．．．極性訊號

POD0~POD17．．．視訊訊號(mini-LVDS)之封裝資料

POL2．．．控制訊號

CSC．．．電荷共享控制訊號

H．．．高電平

L．．．低電平

NA．．．不傳送訊號

CLKA．．．mini-LVDS之時脈

CLKB．．．mini-LVDS之時脈

GSP．．．閘極起始脈波

H2．．．控制訊號

H2DOT．．．水平極性控制訊號

GL1~GLn．．．閘極線

TFT．．．薄膜電晶體

RGB．．．視訊訊號

DOA、DOB．．．視訊訊號(mini-LVDS)之資料線

XLV0P~XLV6P．．．視訊訊號(mini-LVDS)之訊號

XLV0M~XLV6M．．．視訊訊號(mini-LVDS)之訊號

DL1~DLm．．．資料線

Clc．．．液晶晶胞

Cst．．．儲存電容器

A．．．控制訊號區域

B．．．假訊號區域

C．．．視訊訊號區域

D．．．重置訊號區域

NA(H)、PWRC1、PWRC2、PWRC3．．．設置訊號

PAIR、INVC1、INVC2．．．設置訊號

第1圖係為習知技術之液晶顯示裝置(LCD)中的一定時控制器與一源極驅動積體電路之間的針連接結構之示意圖；

第2圖係為自習知技術中一定時控制器輸出的一控制訊號以及一視訊訊號之波形圖；

第3圖係為根據本發明一實施例之一液晶顯示裝置(LCD)之示意圖；

第4圖係為本發明之液晶顯示裝置(LCD)之定時控制器與源極驅動積體電路之一內部結構之示意圖；

第5圖係為自本發明之液晶顯示裝置(LCD)之定時控制器輸出的封裝訊號之波形圖；

第6圖係為本發明之液晶顯示裝置(LCD)中的定時控制器與源極驅動積體電路之間的針連接結構之示意圖；以及

第7圖係為自本發明之液晶顯示裝置(LCD)之定時控制器輸出的一波形模擬結果之示意圖。