TWI554994B - 面板及訊號編碼方法 - Google Patents

面板及訊號編碼方法 Download PDF

Info

Publication number
TWI554994B
TWI554994B TW104116107A TW104116107A TWI554994B TW I554994 B TWI554994 B TW I554994B TW 104116107 A TW104116107 A TW 104116107A TW 104116107 A TW104116107 A TW 104116107A TW I554994 B TWI554994 B TW I554994B
Authority
TW
Taiwan
Prior art keywords
signal
symbol
state value
bit
output
Prior art date
Application number
TW104116107A
Other languages
English (en)
Other versions
TW201642232A (zh
Inventor
王宏祺
黃文江
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW104116107A priority Critical patent/TWI554994B/zh
Priority to CN201510437852.1A priority patent/CN105006222A/zh
Priority to US14/824,250 priority patent/US20160343290A1/en
Application granted granted Critical
Publication of TWI554994B publication Critical patent/TWI554994B/zh
Publication of TW201642232A publication Critical patent/TW201642232A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

面板及訊號編碼方法
本發明係關於一種面板、時序控制模組及訊號編碼方法，特別關於一種使用最小游程長度編碼的面板、時序控制模組及訊號編碼方法。
隨著科技的進步，顯示面板逐漸普及於人們的生活中。無論是使用小尺寸面板的智慧型手機、車載裝置，或是使用中尺寸面板的平板電腦或桌上型電腦，甚至於使用大尺寸面板的電視，均迅速地向高解析度的規格發展。再者，各種多媒體的應用，包括3D的技術，也使得顯示面板所需的支援的資料傳輸量不斷增加，資料傳輸率因而大幅攀升。
然而，在實務上，由於面板解析度與資料傳輸率的提升，現行的面板訊號傳輸技術勢必面臨瓶頸。因此，如何改進現有面板訊號傳輸技術，以提升訊號的傳輸效率，則為研發人員應解決的問題之一。
本發明在於提供一種面板、時序控制模組及訊號編碼方法，以提升訊號的傳輸效率。
本發明所揭露的面板，包括時序控制模組以及源極驅動模組。其中，時序控制模組係用以接收以第一編碼方式產生的第一顯示訊號，且第一顯示訊號包括多個第一符號。再者，時序控制模組則依據第一顯示訊號以第二編碼方式產生第二顯示訊號。其中第二顯示訊號包括多個第二符號，每一個第二符號依序對應於上述多個第一符號其中之一。且每一個第二符號包括第一位元及第二位元，其中第一位元及第二位元具有不同的狀態值。源極驅動模組則 耦接於時序控制模組，用以依據第二編碼方式對第二顯示訊號進行解碼，以便產生以第一編碼方式編碼的第三顯示訊號，據以驅動面板。其中第三顯示訊號包括多個第三符號，每一個第三符號依序對應於上述第二符號其中之一。
本發明所揭露的時序控制模組，包括時脈產生單元及編碼單元。其中，時脈產生單元係用以產生時脈訊號。編碼單元則耦接於時脈產生單元，用以接收時脈訊號以及以第一編碼方式產生的第一顯示訊號，第一顯示訊號包括多個第一符號。編碼單元依據第一顯示訊號以第二編碼方式產生第二顯示訊號，其中第二顯示訊號包括多個第二符號，每一個第二符號依序對應於上述多個第一符號其中之一。再者，每一個第二符號包括第一位元及第二位元，其中第一位元及第二位元具有不同的狀態值。
本發明所揭露的訊號編碼方法包括下列步驟。首先，時脈產生單元產生時脈訊號，此時脈訊號包括多個時脈週期，且於每一個時脈週期包括一個時脈波形。此外，每一個時脈波形包括第一狀態值及第二狀態值。接著，編碼單元依據輸入資料於每一個時脈週期輸出輸出資料，其中輸出資料與時脈波形同向或反向，且任意相鄰之兩時脈週期所輸出之輸出資料處於第一狀態值的時段不大於一個時脈週期。
根據上述本發明所揭露的種面板、時序控制模組及訊號編碼方法，採用具有最小游程長度特性的編碼方式以進行訊號傳輸，不僅能達到直流平衡的目的，也降低了訊號資料的錯誤率，因此可提升訊號的傳輸效率。
以上關於本發明內容的說明及以下實施方式的說明係用以示範與解釋本發明的原理，並且提供本發明的專利申請範圍更進一步的解釋。
1‧‧‧面板
10、30、40、60‧‧‧時序控制模組
12‧‧‧源極驅動模組
S1、S2、S2’、S3、S3’、S4、S5、S6、S7、S8‧‧‧訊號
20、22‧‧‧符號
220、222‧‧‧位元
300、301‧‧‧互斥或閘單元
302、407‧‧‧反向器
3000、3002、3010、3012、3020、4030‧‧‧輸入端
4040、4042、4050、4052、4060、4070‧‧‧輸入端
3004、3014、3022、4032、4034、4044、4054、4062、4072‧‧‧輸出端
403‧‧‧訊號邊緣偵測單元
404‧‧‧及閘單元
405‧‧‧或閘單元
406‧‧‧正反器
608‧‧‧時脈產生單元
609‧‧‧編碼單元
第1圖為本發明一實施例之面板的架構圖。
第2圖為用以說明本發明一實施例之訊號時序示意圖。
第3圖為本發明一實施例之時序控制模組的架構圖。
第4圖為本發明另一實施例之時序控制模組的架構圖。
第5圖係用以說明第4圖之實施例之訊號時序示意圖。
第6圖為本發明又一實施例之時序控制模組的架構圖。
第7圖為本發明一實施例之訊號編碼方法的流程圖。
請參照第1圖，係為本發明一實施例之面板的架構圖。如第1圖所示，面板1包括時序控制模組10以及源極驅動模組12。其中，時序控制模組10係用以接收以第一編碼方式產生的第一顯示訊號，且第一顯示訊號包括多個第一符號。再者，時序控制模組10則依據第一顯示訊號以第二編碼方式產生第二顯示訊號。其中第二顯示訊號包括多個第二符號，每一個第二符號依序對應於上述多個第一符號其中之一。且每一個第二符號包括第一位元及第二位元，其中第一位元及第二位元具有不同的狀態值。源極驅動模組12則耦接於時序控制模組10，用以依據第二編碼方式對第二顯示訊號進行解碼，以便產生以第一編碼方式編碼的第三顯示訊號，據以驅動面板1。其中第三顯示訊號包括多個第三符號，每一個第三符號依序對應於上述第二符號其中之一。
請一併參照第1圖及第2圖，以做更進一步的說明，其中第2圖係用以說明本發明一實施例之訊號時序示意圖。如第2圖所示，第一顯示訊號S1在時脈訊號S4的每一個時脈週期中，包括一個第一符號20，且第一符號20可為第一狀態值或第二狀態值。時序控制模組10依據第一顯示訊號S1以第二編碼方式產生第二顯示訊號S2，第二顯示訊號S2在時脈訊號S4的每一個時脈週期中，包括一個第二符號22。其中，每一個第二符號22係依據時脈週期所定義的時序與第一符號20一一對應。每一個第二符號22包括第一位元220及第二位元222，第一位元220及第二位元222可分別為第一狀態值或第二狀態值，且於一個第二符號22中第一位元220及第二位元222具有不同的狀態值。再者，經源極驅動模組12解碼而產生的第三顯示訊號，其目的在還原第一顯示訊號S1，因此其特性與第一顯示訊號S1相同，在此不再贅述。由於藉由 第二編碼方式所產生的第二顯示訊號S2在每一個時脈週期中均會進行狀態的改變，因此具有最小游程長度(minimum run length)的特性，其游程長度最大值為2。換句話說，第二顯示訊號S2中具有相同狀態的連續位元數最大值為2。
請繼續參照第2圖，於一實施例中，當第一符號20為第一狀態值時，對應於第一符號20的第二符號22的第一位元220為第一狀態值，且對應於第一符號20的第二符號22的第二位元222為第二狀態值。當第一符號20為第二狀態值時，對應於第一符號的第二符號的第一位元為第二狀態值，且對應於第一符號的第二符號的第二位元為第一狀態值。以第二顯示訊號S2為例，當第一符號20為高位準狀態時，第一位元220為高位準狀態，第二位元222為低位準狀態。又當第一符號20為低位準狀態時，第一位元220為低位準狀態，第二位元222為高位準狀態。再以另一個第二顯示訊號S2’為例，係將第一位元220及第二位元222的順序交換，其狀態的變化同上述實施例，則亦具有最小游程長度的特性。
於另一實施例中，當第一符號20為第一狀態值時，對應於第一符號20的第二符號22的第一位元220和與第二符號22相鄰的前一個第二符號的第二位元222具有相同的狀態值。當第一符號20為第二狀態值時，對應於第一符號20的第二符號22的第一位元220和與第二符號相鄰的前一個第二符號22的第二位元222具有不同的狀態值。以另一個第二顯示訊號S3為例，當第一符號20(如第2圖中第一顯示訊號S1的第三個符號)為高位準狀態時，因為前一個時脈週期中的第二位元222為高位準狀態，故本時脈週期中的第一位元220為高位準狀態。又當第一符號20(如第2圖中第一顯示訊號S1的第四個符號)為低位準狀態時，因為前一個時脈週期中的第二位元222為低位準狀態，故本時脈週期中的第一位元220為高位準狀態。再以另一個第二顯示訊號S3’為例，係將第一狀態值及第二狀態值的定義交換，其狀態的變化同上述實施例，則亦具有最小游程長度的特性。
於另一實施例中，第二顯示訊號可包括第一部分及第二部分， 其中第一部分係用以傳送畫素資料，第二部分則用以傳送控制資料。舉例來說，第一部份的畫素資料係以上述具有最小游程長度的特性的第二編碼方式予以編碼。而第二部分可使用同時包括第一編碼方式及第二編碼方式的混合編碼，據以定義對應的訓練碼、水平空白碼、垂直空白碼、資料起始碼以及換行碼等各種控制碼。
請參照第3圖，係為本發明一實施例之時序控制模組的架構圖。如第3圖所示，時序控制模組30包括第一互斥或閘單元300、第二互斥或閘單元301以及反向器302。其中，第一互斥或閘單元300的第一輸入端3000接收第一顯未訊號，第一互斥或閘單元300的第二輸入端3002接收時脈訊號。第一互斥或閘單元300的第一輸出端3004耦接於第二互斥或閘單元301的第三輸入端3010，第二互斥或閘單元301的第四輸入端3012則接收高位準訊號。第二互斥或閘單元301的第二輸出端3014耦接於反向器302的第五輸入端3020，反向器302的第三輸出端3022輸出第二顯示訊號。
舉例來說，時脈訊號的一個時脈週期波形的前半段為高位準狀態且後半段為低位準狀態。當處於時脈週期波形的前半段且第一顯示訊號為高位準狀態時，第一互斥或閘單元300的輸出為高位準狀態。因此，第二互斥或閘單元301的輸出為高位準狀態，進而可得到反向器302輸出第二顯示訊號為低位準狀態。當時脈訊號進入時脈週期波形的後半段時，第一互斥或閘單元300的輸出為低位準狀態。因此，第二互斥或閘單元301的輸出為低位準狀態，進而可得到反向器302輸出第二顯示訊號為高位準狀態。又當第一顯示訊號為低位準狀態時，且時脈訊號處於時脈週期波形的前半段，第一互斥或閘單元300的輸出為低位準狀態。因此，第二互斥或閘單元301的輸出為低位準狀態，進而可得到反向器302輸出第二顯示訊號為高位準狀態。再者，當時脈訊號進入時脈週期波形的後半段時，第一互斥或閘單元300的輸出為高位準狀態。因此，第二互斥或閘單元301的輸出為高位準狀態，進而可得到反向器302輸出第二顯示訊號為低位準狀態。
於另一個實施例中，第二互斥或閘單元301的第四輸入端3012接收低位準訊號。則當時脈訊號處於時脈週期波形的前半段時，且當第一顯示訊號為高位準狀態時，第一互斥或閘單元300的輸出為高位準狀態。因此，第二互斥或閘單元301的輸出為低位準狀態，進而可得到反向器302輸出第二顯示訊號為高位準狀態。當時脈訊號進入時脈週期波形的後半段時，第一互斥或閘單元300的輸出為低位準狀態。因此，第二互斥或閘單元301的輸出為高位準狀態，進而可得到反向器302輸出第二顯示訊號為低位準狀態。又當第一顯示訊號為低位準狀態時，且時脈訊號處於時脈週期波形的前半段，第一互斥或閘單元300的輸出為低位準狀態。因此，第二互斥或閘單元301的輸出為高位準狀態，進而可得到反向器302輸出第二顯示訊號為低位準狀態。再者，當時脈訊號進入時脈週期波形的後半段時，第一互斥或閘單元300的輸出為高位準狀態。因此，第二互斥或閘單元301的輸出為低位準狀態，進而可得到反向器302輸出第二顯示訊號為高位準狀態。
請參照第4圖，係為本發明另一實施例之時序控制模組的架構圖。如第4圖所示，時序控制模組40包括訊號邊緣偵測單元403、及閘單元404、或閘單元405、正反器406以及反向器407。訊號邊緣偵測單元403的第一輸入端4030接收時脈訊號，訊號邊緣偵測單元403的第一輸出端4032輸出上昇邊緣偵測訊號，訊號邊緣偵測單元403的第二輸出端4034輸出下降邊緣偵測訊號。及閘單元404的第二輸入端4040接收第一顯示訊號，及閘單元404的第三輸入端4042耦接於訊號邊緣偵測單元403的第一輸出端4032。或閘單元405的第四輸入端4050耦接於及閘單元404的第三輸出端4044，或閘單元405的第五輸入端4052耦接於訊號邊緣偵測單元403的第二輸出端4034。正反器406的第六輸入端4060耦接於或閘單元405的第四輸出端4054，反向器407的第七輸入端4070耦接於正反器406的第五輸出端4062，反向器407的第六輸出端4072輸出第二顯示訊號。
請一併參照第4圖及第5圖，其中第5圖係用以說明第4圖之 實施例之訊號時序示意圖。舉例來說，時脈訊號S4的一個時脈週期波形的前半段為高位準狀態，且後半段為低位準狀態。因此，訊號邊緣偵測單元403的第一輸出端4032輸出上昇邊緣偵測訊號S5，訊號邊緣偵測單元403的第二輸出端4034輸出下降邊緣偵測訊號S6。當第一顯示訊號S1為高位準狀態時，及閘單元404的第三輸出端4044於對應的時脈週期中所輸出的訊號S7包括一個脈波。再者，或閘單元405的第四輸出端4054於對應的時脈週期中所輸出的訊號S8包括二個脈波，分對應上昇邊緣偵測訊號S5的脈波及下降邊緣偵測訊號S6的脈波。因此，訊號S8經由正反器406及反向器407後於對應的時脈週期中所輸出的第二顯示訊號S3的波形，與相鄰的前一個時脈週期中所輸出的波形反向。又當第一顯示訊號S1為低位準狀態時，及閘單元404的第三輸出端4044於對應的時脈週期中所輸出的訊號S7為低位準狀態。再者，或閘單元405的第四輸出端4054於對應的時脈週期中所輸出的訊號S8包括一個脈波，其對應於下降邊緣偵測訊號S6的脈波。因此，訊號S8經由正反器406及反向器407後於對應的時脈週期中所輸出的第二顯示訊號S3的波形，與相鄰的前一個時脈週期中所輸出的的波形同向。
請參照第6圖，係為本發明又一實施例之時序控制模組的架構圖。如第6圖所示，時序控制模組60包括時脈產生單元608及編碼單元609。其中，時脈產生單元608係用以產生時脈訊號。編碼單元609則耦接於時脈產生單元608，用以接收時脈訊號以及以第一編碼方式產生的第一顯示訊號，第一顯示訊號包括多個第一符號。編碼單元609依據第一顯示訊號以第二編碼方式產生第二顯示訊號，其中第二顯示訊號包括多個第二符號，每一個第二符號依序對應於上述多個第一符號其中之一。再者，每一個第二符號包括第一位元及第二位元，其中第一位元及第二位元具有不同的狀態值。其相關實施例之運作和架構與第2圖、第3圖、第4圖及第5圖所述實施例相同，在此不再贅述。
請一併參照第6圖及第7圖，其中第7圖係為本發明一實施例 之訊號編碼方法的流程圖。本實施例之訊號編碼方法係用於時序控制模組60。如第7圖所示，首先，於步驟S70，時脈產生單元608產生時脈訊號，此時脈訊號包括多個時脈週期，且於每一個時脈週期包括一個時脈波形。此外，每一個時脈波形包括第一狀態值及第二狀態值。接著，於步驟S72，編碼單元609依據輸入資料於每一個時脈週期輸出輸出資料，其中輸出資料與時脈波形同向或反向，且任意相鄰之兩時脈週期所輸出之輸出資料處於第一狀態值的時段不大於一個時脈週期。
於一實施例中，步驟S72包括下列步驟。當輸入資料為第一狀態值時，編碼單元609輸出與時脈波形同向的輸出資料。當輸入資料為第二狀態值時，編碼單元609輸出與時脈波形反向的輸出資料。於另一實施例中，步驟S72包括下列步驟。當輸入資料為第一狀態值時，且於前一時脈週期接收的輸入資料為第一狀態值時，編碼單元609輸出與前一時脈週期輸出的輸出資料反向的輸出資料。當輸入資料為第一狀態值時，且於前一時脈週期接收的輸入資料為第二狀態值時，編碼單元609輸出與前一時脈週期輸出的輸出資料同向的輸出資料。關於其運作之說明，可參考第2圖的實施例，在此不再贅述。
於又一實施例中，輸入資料包括第一符號，時脈波形包括第二符號，第二符號包括第一位元及第二位元，第一位元具有第一狀態值及第二位元具有第二狀態值，步驟S72包括下列步驟。當第一符號為第一狀態值時，編碼單元609輸出輸出資料。其中輸出資料的第一位元具有第一狀態值，且輸出資料的第二位元具有第二狀態值。再者，當第一符號為第二狀態值時，編碼單元609輸出輸出資料。其中輸出資料的第一位元具有第二狀態值，且輸出資料的第二位元具有第一狀態值。於再一實施例中，步驟S72包括下列步驟。當第一符號為第一狀態值時，編碼單元609輸出輸出資料。其中輸出資料的第一位元和前一時脈週期輸出的輸出資料的第二位元具有相同的狀態值。再者，當第一符號為第二狀態值時，編碼單元609輸出輸出資料。其中輸出資料的第一位元和前一時脈週期輸出的輸出資料的第二位元具有不同的狀態值。關於其運作 之說明，可參考第2圖的實施例，在此不再贅述。
綜上所述，於面板中的時序控制裝置與源極驅動裝置之間，採用具有最小游程長度特性的編碼方式以進行訊號傳輸，不僅能達到直流平衡的目的，也降低了訊號資料的錯誤率，因此可提升訊號的傳輸效率。此外，上述實施例所揭露的解碼電路更具有架構簡單且成本低廉的好處。再者，利用上述編碼方式具有的自有時脈特性，亦能提升時脈擷取的效率。藉此，可達到最佳的訊號傳輸效果，並有效提升顯示品質。
雖然本發明的實施例揭露如上所述，然並非用以限定本發明，任何熟習相關技藝者，在不脫離本發明的精神和範圍內，舉凡依本發明申請範圍所述的形狀、構造、特徵及數量當可做些許的變更，因此本發明的專利保護範圍須視本說明書所附的申請專利範圍所界定者為準。
1‧‧‧面板
10‧‧‧時序控制模組
12‧‧‧源極驅動模組

Claims (10)

  1. 一種面板，包括：一時序控制模組，用以接收以一第一編碼方式產生的一第一顯示訊號，該第一顯示訊號包括多個第一符號，該時序控制模組依據該第一顯示訊號以一第二編碼方式產生一第二顯示訊號，其中該第二顯示訊號包括多個第二符號，每一該第二符號依序對應於該些第一符號其中之一，且每一該第二符號包括一第一位元及一第二位元，其中該第一位元及該第二位元具有不同的狀態值；以及一源極驅動模組，耦接於該時序控制模組，用以依據該第二顯示訊號產生以該第一編碼方式編碼的一第三顯示訊號，據以驅動該面板，其中該第三顯示訊號包括多個第三符號，每一該第三符號依序對應於該些第二符號其中之一。
  2. 如請求項1所述之面板，其中當該第一符號為一第一狀態值時，對應於該第一符號的該第二符號的該第一位元為該第一狀態值，且對應於該第一符號的該第二符號的該第二位元為一第二狀態值；當該第一符號為該第二狀態值時，對應於該第一符號的該第二符號的該第一位元為該第二狀態值，且對應於該第一符號的該第二符號的該第二位元為該第一狀態值。
  3. 如請求項1所述之面板，其中當該第一符號為一第一狀態值時，對應於該第一符號的該第二符號的該第一位元和與該第二符號相鄰的前一該第二符 號的該第二位元具有相同的狀態值；當該第一符號為一第二狀態值時，對應於該第一符號的該第二符號的該第一位元和與該第二符號相鄰的前一該第二符號的該第二位元具有不同的狀態值。
  4. 如請求項1所述之面板，其中該第二顯示訊號包括一第一部分及一第二部分，該第一部分用以傳送一畫素資料，該第二部分用以傳送一控制資料。
  5. 如請求項1所述之面板，其中該時序控制模組包括一第一互斥或閘單元、一第二互斥或閘單元以及一反向器，該第一互斥或閘單元的一第一輸入端接收該第一顯示訊號，該第一互斥或閘單元的一第二輸入端接收一時脈訊號，該第一互斥或閘單元的一第一輸出端耦接於該第二互斥或閘單元的一第三輸入端，該第二互斥或閘單元的一第四輸入端則接收一高位準訊號，該第二互斥或閘單元的一第二輸出端耦接於該反向器的一第五輸入端，該反向器的一第三輸出端輸出該第二顯示訊號。
  6. 如請求項1所述之面板，其中該時序控制模組包括一訊號邊緣偵測單元、一及閘單元、一或閘單元、一正反器以及一反向器，該訊號邊緣偵測單元的一第一輸入端接收一時脈訊號，該訊號邊緣偵測單元的一第一輸出端輸出一上昇邊緣偵測訊號，該訊號邊緣偵測單元的一第二輸出端輸出一下降邊緣偵測訊號，該及閘單元的一第二輸入端接收該第一顯示訊號，該及閘單元的一第三輸入端耦接於該訊號邊緣偵測單元的該第一輸出端，該或閘單元的一第四輸入端耦接於該及閘單元的一第三輸出端，該或閘單元的一第五輸入端耦接於該訊號邊緣偵測單元的該第二輸出端，該正反器的一第 六輸入端耦接於該或閘單元的一第四輸出端，該反向器的一第七輸入端耦接於該正反器的一第五輸出端，該反向器的一第六輸出端輸出該第二顯示訊號。
  7. 一種訊號編碼方法，包括：產生一時脈訊號，包括多個時脈週期，該時脈訊號於每一該時脈週期包括一時脈波形，該時脈波形包括一第一狀態值及一第二狀態值；於每一該時脈週期接收一輸入資料；以及依據該輸入資料於該每一該時脈週期輸出一輸出資料，其中該輸出資料與該時脈波形同向或反向，且任意相鄰之兩該時脈週期所輸出之該輸出資料處於該第一狀態值的時段不大於一個該時脈週期；其中該輸入資料係以一第一編碼方式而產生，所述訊號編碼方法更包括：依據該輸出資料產生以該第一編碼方式編碼的一顯示訊號，據以驅動一面板。
  8. 如請求項7所述之訊號編碼方法，其中於輸出該輸出資料的步驟中包括：當該輸入資料為該第一狀態值時，輸出與該時脈波形同向的該輸出資料；以及當該輸入資料為該第二狀態值時，輸出與該時脈波形反向的該輸出資料。
  9. 如請求項7所述之訊號編碼方法，其中於輸出該輸出資料的步驟包括： 當該輸入資料為該第一狀態值時，且於前一該時脈週期接收的該輸入資料為該第一狀態值時，輸出與前一時脈週期輸出的該輸出資料反向的該輸出資料；以及當該輸入資料為該第一狀態值時，且於前一該時脈週期接收的該輸入資料為該第二狀態值時，輸出與前一該時脈週期輸出的該輸出資料同向的該輸出資料。
  10. 如請求項7所述之訊號編碼方法，其中該輸入資料包括一第一符號，該輸出資料包括一第二符號，該第二符號包括一第一位元及一第二位元，該第一位元具有該第一狀態值及該第二位元具有該第二狀態值，其中於輸出該輸出資料的步驟中包括：當該第一符號為該第一狀態值時，輸出該輸出資料，其中該輸出資料的該第一位元具有該第一狀態值，且該輸出資料的該第二位元具有該第二狀態值；以及當該第一符號為該第二狀態值時，輸出該輸出資料，其中該輸出資料的該第一位元具有該第二狀態值，且該輸出資料的該第二位元具有該第一狀態值。
TW104116107A 2015-05-20 2015-05-20 面板及訊號編碼方法 TWI554994B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104116107A TWI554994B (zh) 2015-05-20 2015-05-20 面板及訊號編碼方法
CN201510437852.1A CN105006222A (zh) 2015-05-20 2015-07-23 面板及信号编码方法
US14/824,250 US20160343290A1 (en) 2015-05-20 2015-08-12 Panel, timing controller module and method for signal encoding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104116107A TWI554994B (zh) 2015-05-20 2015-05-20 面板及訊號編碼方法

Publications (2)

Publication Number Publication Date
TWI554994B true TWI554994B (zh) 2016-10-21
TW201642232A TW201642232A (zh) 2016-12-01

Family

ID=54378870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104116107A TWI554994B (zh) 2015-05-20 2015-05-20 面板及訊號編碼方法

Country Status (3)

Country Link
US (1) US20160343290A1 (zh)
CN (1) CN105006222A (zh)
TW (1) TWI554994B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442317B (zh) * 2018-05-02 2023-07-11 群创光电股份有限公司 显示设备、数据编码方法以及数据译码方法
US12066965B2 (en) * 2020-04-30 2024-08-20 Advanced Micro Devices, Inc. Encoding of symbols for a computer interconnect based on frequency of symbol values
CN115206226B (zh) * 2022-09-07 2023-01-24 惠科股份有限公司 显示驱动电路和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853943A (en) * 1987-02-26 1989-08-01 Plessey Overseas Limited Manchester code clock and data recovery system
US4887269A (en) * 1986-12-19 1989-12-12 Rai Radiotelevisione Italiana Apparatus for the reception of radio broadcasted digital signals
US5696800A (en) * 1995-03-22 1997-12-09 Intel Corporation Dual tracking differential manchester decoder and clock recovery circuit
US20150023458A1 (en) * 2013-07-18 2015-01-22 Rf Micro Devices, Inc. Clock and data recovery using dual manchester encoded data streams

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016287B1 (ko) * 2003-12-11 2011-02-22 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
JP2007248553A (ja) * 2006-03-14 2007-09-27 Hitachi Displays Ltd 画像表示装置を備える情報端末
JP2008205965A (ja) * 2007-02-21 2008-09-04 Denso Wave Inc マンチェスタ符号の復号方法
JP4548508B2 (ja) * 2008-04-23 2010-09-22 ソニー株式会社 情報処理装置、及び信号伝送方法
KR101257220B1 (ko) * 2010-11-26 2013-04-29 엘지디스플레이 주식회사 액정표시장치
KR101187571B1 (ko) * 2010-12-28 2012-10-05 주식회사 실리콘웍스 Ｂｅｒｔ 기능이 추가된 타이밍 컨트롤러와 소스 드라이버 사이의 데이터 전송 방법 및 장치
TWI416499B (zh) * 2010-12-30 2013-11-21 Au Optronics Corp 平面顯示裝置的影像顯示方法
JP6187039B2 (ja) * 2013-08-29 2017-08-30 ソニー株式会社 表示パネル、その駆動方法、および電子機器
CN104064150A (zh) * 2014-07-08 2014-09-24 苏州卓能微电子技术有限公司 一种led驱动芯片双通道信号传输方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887269A (en) * 1986-12-19 1989-12-12 Rai Radiotelevisione Italiana Apparatus for the reception of radio broadcasted digital signals
US4853943A (en) * 1987-02-26 1989-08-01 Plessey Overseas Limited Manchester code clock and data recovery system
US5696800A (en) * 1995-03-22 1997-12-09 Intel Corporation Dual tracking differential manchester decoder and clock recovery circuit
US20150023458A1 (en) * 2013-07-18 2015-01-22 Rf Micro Devices, Inc. Clock and data recovery using dual manchester encoded data streams

Also Published As

Publication number Publication date
TW201642232A (zh) 2016-12-01
US20160343290A1 (en) 2016-11-24
CN105006222A (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
US8781022B1 (en) Methods for multi-level data transmission
US9118457B2 (en) Multi-wire single-ended push-pull link with data symbol transition based clocking
US9570039B2 (en) Display device, driving method of display device and data processing and outputting method of timing control circuit
TWI575488B (zh) 顯示裝置用資料傳送系統、顯示裝置用資料傳送方法、及顯示裝置
KR102357899B1 (ko) 유효 인코딩을 위한 방법 및 장치
CN109036240B (zh) 数据传输方法、时序控制器、源极驱动芯片和显示装置
US10089173B2 (en) Error detection constants of symbol transition clocking transcoding
CN109039553B (zh) 信号检测方法、组件及显示装置
US20200090615A1 (en) Encoding method and device, decoding method and device, and display device
KR20090006411A (ko) 클록을 내장한 데이터 신호를 전송하는 디스플레이 장치
JP2009048154A (ja) クロック及びデータの両方を伝送する高伝送速度インターフェース
TWI554994B (zh) 面板及訊號編碼方法
US9508277B2 (en) Display device, driving method of display device and data processing and outputting method of timing control circuit
TW201524136A (zh) 編碼器、解碼器、通訊系統及用於編碼資料之方法
EP3117527B1 (en) Method for using error correction codes with n factorial or cci extension
JP2015049511A (ja) 半導体装置及びその駆動方法
CN104700807A (zh) 内嵌式时钟点对点传输架构的数据传输装置及其方法
US10593288B2 (en) Apparatus of transmitting and receiving signal, source driver of receiving status information signal, and display device having the source driver
US20080284703A1 (en) Method and apparatus to generate control signals for display-panel driver
JP6034273B2 (ja) 送信装置、受信装置、送受信システムおよび画像表示システム
JP2013055502A (ja) シリアル通信回路
CN102708827B (zh) 扫描驱动电路
US20140240307A1 (en) Level shift circuit and driving method thereof
TWI385632B (zh) 用於資料傳輸介面中減少資料轉態之方法及其相關裝置
TWI467549B (zh) 驅動器架構及其驅動方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees