JP6187039B2 - 表示パネル、その駆動方法、および電子機器 - Google Patents

Description

本開示は、画像を表示する表示パネル、そのような表示パネルの駆動方法、およびそのような表示パネルを備える電子機器に関する。

近年、画像表示を行う表示パネルの分野では、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を発光素子として用いた表示パネル（有機ＥＬ表示パネル）が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子であり、光源（バックライト）が必要ない。そのため、有機ＥＬ表示パネルは、光源を必要とする液晶表示パネルと比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速いなどの特徴を有する。

例えば、特許文献１には、各画素に薄膜トランジスタ（ＴＦＴ）を設け、画素ごとに有機ＥＬ素子の発光を制御する、いわゆるアクティブマトリクス型の表示パネルが開示されている。この表示パネルは、水平方向に延伸する複数のゲート線と、垂直方向に延伸する複数のデータ線を有し、各画素が、ゲート線とデータ線との交点付近に設けられている。そして、ゲート線の信号に基づいて画素がラインごとに選択され、その選択された画素にアナログの画素電圧が書き込まれるようになっている。

特開２０１２−３２８２８号公報

ところで、表示パネルは、パーソナルコンピュータのモニタ、テレビジョン装置、スマートフォンに代表される携帯型電子機器など、様々な用途に用いられる。モニタなどに用いられる場合には、表示パネルは主に静止画を表示する。また、テレビジョン装置に用いられる場合には、表示パネルは主に動画を表示する。このように、表示パネルは、用途等に応じて表示する画像の特徴が異なるため、望まれる特性もまた異なる。よって、表示パネルでは、様々な用途に対応できるように、高い自由度を有することが望まれる。

本開示はかかる問題点に鑑みてなされたもので、その目的は、表示動作の自由度を高めることができる表示パネル、駆動方法、および電子機器を提供することにある。

本開示の第１の表示パネルは、表示部と、表示駆動部とを備えている。表示部は、複数の単位画素を有するものである。表示駆動部は、複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む所定数と同数の第１の画素パケットを生成し表示部に供給するものである。各単位画素は、入力端子と、輝度データを記憶するメモリと、出力端子とを有している。複数の単位画素のうちの第１の単位画素の入力端子には、第１の画素パケットが供給され、複数の単位画素のうちの第１の単位画素以外の一の単位画素の入力端子は、複数の単位画素のうちの他の単位画素のいずれかの出力端子に接続されている。第１の画素パケットは、第１の変数データをさらに含み、各単位画素は、第１の変数データに基づいて、その第１の画素パケットに含まれる輝度データを読み込むか否かを判断する。表示駆動部が生成する第１の画素パケットに含まれる第１の変数データは、その第１の画素パケットに含まれる輝度データに書き換えるべき単位画素を特定する値を示している。各単位画素は、入力端子に入力された第１の画素パケットに含まれる第１の変数データの値を変更して、新たな第１の画素パケットとして出力端子から出力する。
本開示の第２の表示パネルは、表示部と、表示駆動部とを備えている。表示部は、複数の単位画素を有するものである。表示駆動部は、複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む所定数と同数の第１の画素パケットを生成し表示部に供給するものである。各単位画素は、入力端子と、輝度データを記憶するメモリと、出力端子とを有している。複数の単位画素のうちの第１の単位画素の入力端子には、第１の画素パケットが供給され、複数の単位画素のうちの第１の単位画素以外の一の単位画素の入力端子は、複数の単位画素のうちの他の単位画素のいずれかの出力端子に接続されている。第１の画素パケットは、第１の変数データをさらに含み、各単位画素は、第１の変数データに基づいて、その第１の画素パケットに含まれる輝度データを読み込むか否かを判断する。各単位画素は、輝度データを読み込む場合には、輝度データを所定値に変更して、新たな第１の画素パケットとして出力端子から出力する。
本開示の第３の表示パネルは、表示部と、表示駆動部とを備えている。表示部は、複数の単位画素を有するものである。表示駆動部は、複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む所定数と同数の第１の画素パケットを生成し表示部に供給するものである。上記表示駆動部は、複数の単位画素に発光を指示する第２の画素パケットをさらに生成する。
本開示の第４の表示パネルは、表示部と、表示駆動部とを備えている。表示部は、複数の単位画素を有するものである。表示駆動部は、複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む所定数と同数の第１の画素パケットを生成し表示部に供給するものである。各単位画素は、入力端子と、輝度データを記憶するメモリと、出力端子とを有している。複数の単位画素のうちの第１の単位画素の入力端子には、第１の画素パケットが供給され、複数の単位画素のうちの第１の単位画素以外の一の単位画素の入力端子は、複数の単位画素のうちの他の単位画素のいずれかの出力端子に接続されている。上記表示駆動部は、第２の変数データを含む第２の画素パケットをさらに生成する。各単位画素は、第２の変数データに基づいて、発光するか否かを判断する。
本開示の第５の表示パネルは、表示部と、表示駆動部とを備えている。表示部は、複数の単位画素を有するものである。表示駆動部は、複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む所定数と同数の第１の画素パケットを生成し表示部に供給するものである。各単位画素は、入力端子と、輝度データを記憶するメモリと、出力端子とを有している。複数の単位画素のうちの第１の単位画素の入力端子には、第１の画素パケットが供給され、複数の単位画素のうちの第１の単位画素以外の一の単位画素の入力端子は、複数の単位画素のうちの他の単位画素のいずれかの出力端子に接続されている。第１の画素パケットは、フラグデータをさらに含んでいる。各単位画素は、フラグデータの値に基づいて、その第１の画素パケットに含まれる輝度データを読み込むか否かを判断する。

本開示の第１から第５の表示パネルでは、輝度データを含む第１の画素パケットが生成され、表示部に供給される。その際、複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定する輝度データをそれぞれ含む所定数と同数の第１の画素パケットが生成される。

本開示の第１から第５の表示パネルによれば、複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む所定数と同数の第１の画素パケットを生成するようにしたので、表示動作の自由度を高めることができる。

本開示の第１の実施の形態に係る表示パネルの一構成例を表すブロック図である。 第１の実施の形態に係る画素パケットの一構成例を表す説明図である。 図１に示した画素の一構成例を表すブロック図である。 図３に示した画素の一動作例を表す説明図である。 図１に示した表示パネルの一動作例を表す説明図である。 図１に示した表示パネルの一動作例を表す説明図である。 図３に示した画素の他の動作例を表す説明図である。 図１に示した表示パネルの他の動作例を表す説明図である。 図１に示した表示パネルの他の動作例を表す説明図である。 図１に示した表示パネルの他の動作例を表す説明図である。 図１に示した表示パネルの他の動作例を表す説明図である。 図１に示した表示パネルの他の動作例を表す説明図である。 変形例に係るデータ信号の一構成例を表す波形図である。 変形例に係る画素の一構成例を表すブロック図である。 第２の実施の形態に係る画素パケットの一構成例を表す説明図である。 第２の実施の形態に係る画素パケットの一構成例を表す説明図である。 第２の実施の形態に係る画素の一動作例を表す説明図である。 第２の実施の形態に係る表示パネルの一動作例を表す説明図である。 第２の実施の形態に係る表示パネルの一動作例を表す説明図である。 第２の実施の形態に係る表示パネルの一動作例を表す説明図である。 第２の実施の形態に係る表示パネルの一動作例を表す説明図である。 第２の実施の形態に係る表示パネルの一動作例を表す説明図である。 第２の実施の形態に係る表示パネルの一動作例を表す説明図である。 第２の実施の形態に係る表示パネルの一動作例を表す説明図である。 第２の実施の形態に係る表示パネルの一動作例を表す説明図である。 第２の実施の形態に係る表示パネルの一動作例を表す説明図である。 第２の実施の形態に係る表示パネルの一動作例を表す説明図である。 第２の実施の形態に係る表示パネルの他の動作例を表す説明図である。 第３の実施の形態に係る画素パケットの一構成例を表す説明図である。 第３の実施の形態に係る画素パケットの一構成例を表す説明図である。 第３の実施の形態に係る画素パケットの一構成例を表す説明図である。 第３の実施の形態に係る画素の一構成例を表すブロック図である。 第３の実施の形態に係る画素の一動作例を表す説明図である。 第３の実施の形態に係る画素の他の動作例を表す説明図である。 第３の実施の形態に係る画素の他の動作例を表す説明図である。 第３の実施の形態に係る表示パネルの一動作例を表す説明図である。 第３の実施の形態に係る画素の他の動作例を表す説明図である。 実施の形態を適用したノート型パーソナルコンピュータの外観構成を表す斜視図である。 実施の形態を適用したスマートフォンの外観構成を表す斜視図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．適用例

＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係る表示パネルの一構成例を表すものである。表示パネル１は、ＬＥＤ（Light Emitting Diode）を表示素子として用いた表示パネルである。なお、本開示の実施の形態に係る駆動方法および電子機器は、本実施の形態により具現化されるので、併せて説明する。表示パネル１は、表示駆動部１０と、表示部２０とを備えている。

表示駆動部１０は、映像信号Ｓdispに基づいて、表示部２０の各画素Ｐ（後述）における発光を制御するものである。具体的には、後述するように、表示駆動部１０は、表示部２０の画素Ｐの各画素列に対して、データ信号ＰＳ、ＰＤおよびクロック信号ＣＫを供給することにより、各画素Ｐの発光を制御するようになっている。

表示部２０は、マトリックス状に配置された複数の画素Ｐを有している。具体的には、この例では、画素Ｐは、水平方向（横方向）にＭ個、垂直方向（縦方向）にＮ個配置されている。垂直方向に並設されたＮ個の画素Ｐ（Ｐ（０）〜Ｐ（Ｎ−１））は、デイジーチェーン接続されている。表示駆動部１０は、デイジーチェーン接続されたＮ個の画素Ｐにおける初段の画素Ｐ（０）に対して、データ信号ＰＳ，ＰＤ（ＰＳ（０），ＰＤ（０））、およびクロック信号ＣＫ（ＣＫ（０））を供給する。この画素Ｐ（０）は、データ信号ＰＳ（０），ＰＤ（０）、およびクロック信号ＣＫ（０）に基づいて、データ信号ＰＳ，ＰＤ（ＰＳ（１），ＰＤ（１））、およびクロック信号ＣＫ（ＣＫ（１））を生成し、次段の画素Ｐ（１）に供給する。この次段の画素Ｐ（１）は、データ信号ＰＳ（１），ＰＤ（１）、およびクロック信号ＣＫ（１）に基づいて、データ信号ＰＳ，ＰＤ（ＰＳ（２），ＰＤ（２））、およびクロック信号ＣＫ（ＣＫ（２））を生成し、その次の画素Ｐ（２）に供給する。続く画素Ｐ（２）〜Ｐ（Ｎ−２）についても同様である。そして最終段の画素Ｐ（Ｎ−１）は、前段の画素Ｐ（Ｎ−２）が生成したデータ信号ＰＳ，ＰＤ（ＰＳ（Ｎ−１），ＰＤ（Ｎ−１））、およびクロック信号ＣＫ（ＣＫ（Ｎ−１））を受け取るようになっている。このように、画素Ｐは、データ信号ＰＳ，ＰＤについてデイジーチェーン接続されるとともに、クロック信号ＣＫについてもデイジーチェーン接続されている。

図２は、データ信号ＰＳ，ＰＤの一構成例を表すものである。この図２は、１つの画素Ｐに係るデータ信号ＰＳ，ＰＤを示している。すなわち、表示駆動部１０は、デイジーチェーン接続されたＮ個の画素Ｐに対して、図２に示した信号が複数連なったデータ信号ＰＳ，ＰＤを供給する。以下、１つの画素Ｐに係るデータ信号ＰＤを、画素パケットＰＣＴ１とも呼ぶ。

データ信号ＰＤは、輝度データＩＤと、フラグＥＭと、変数データＶＤ１とを有している。輝度データＩＤは、各画素Ｐにおける発光輝度を画定するものである。この輝度データＩＤは、赤色（Ｒ）の発光輝度を示す輝度データＩＤＲと、緑色（Ｇ）の発光輝度を示す輝度データＩＤＧと、青色（Ｂ）の発光輝度を示す輝度データＩＤＢを有している。この例では、輝度データＩＤＲ，ＩＤＧ，ＩＤＢは、それぞれ１２ビットからなるコードである。なお、これに限定されるものではなく、例えば、輝度データＩＤＲ，ＩＤＧ，ＩＤＢは、それぞれ１３ビット以上または１１ビット以下からなるコードであってもよい。フラグＥＭは、各画素Ｐが、輝度データＩＤの読込動作、または発光動作のうちのどちらを行うかを判断するためのフラグである。具体的には、この例では、画素Ｐは、フラグＥＭが“０”である場合には、その画素パケットＰＣＴ１における輝度データＩＤを読み込み、フラグＥＭが“１”である場合には、発光動作を行うようになっている。変数データＶＤ１は、各画素Ｐが、その画素パケットＰＣＴ１に含まれる輝度データＩＤを読み込むか否かを判断するためのデータであり、０以上（Ｍ−１）以下の値を示すものである。具体的には、各画素Ｐは、後述するように、この変数データＶＤ１の値をデクリメントするとともに、変数データＶＤ１が“０”である場合には輝度データＩＤを読み込むようになっている。この例では、フラグＥＭ、変数データＶＤ１、輝度データＩＤは、画素パケットＰＣＴ１内において、この順に配置されている。

データ信号ＰＳは、データ信号ＰＤがフラグＥＭを示すときに“１”となり、その他のときには“０”となる信号である。言い換えれば、データ信号ＰＳは、各画素パケットＰＣＴ１の開始時のみ“１”となる信号である。

各画素Ｐは、データ信号ＰＳ，ＰＤおよびクロック信号ＣＫを前段の画素Ｐから受け取り、それらに基づいて新たなデータ信号ＰＳ，ＰＤおよびクロック信号ＣＫを生成して次段の画素Ｐに対して供給する。各画素Ｐは、各画素パケットＰＣＴ１におけるフラグＥＭが“０”である場合には、その画素パケットＰＣＴ１における変数データＶＤ１を読み込む。そして、各画素Ｐは、その変数データＶＤ１の値をデクリメントし、その変数データＶＤ１の値が“０”である場合にはその画素パケットＰＣＴ１における輝度データＩＤを読み込む。また、各画素Ｐは、フラグＥＭが“１”である場合には、既に読み込まれた輝度データＩＤに応じた発光輝度で発光するようになっている。

図３は、画素Ｐの一構成例を表すものである。画素Ｐは、制御部４１と、フリップフロップ４２，４４と、セレクタ部４３と、バッファ４５と、メモリ部４６と、駆動部５０と、発光部４８とを有している。なお、以下では、説明の便宜上、デイジーチェーン接続されたＮ個の画素Ｐのうちの初段の画素Ｐ（０）を用いて説明するが、その他の画素Ｐ（１）〜Ｐ（Ｎ−１）においても同様である。

画素Ｐ（０）は、入力端子ＰＳＩＮに入力されたデータ信号ＰＳ（０）、入力端子ＰＤＩＮに入力されたデータ信号ＰＤ（０）、および入力端子ＣＫＩＮに入力されたクロック信号ＣＫ（０）に基づいて、データ信号ＰＳ（１），ＰＤ（１）、およびクロック信号ＣＫ（１）を生成する。そして、画素Ｐ（０）は、データ信号ＰＳ（１）を出力端子ＰＳＯＵＴから出力し、データ信号ＰＤ（１）を出力端子ＰＤＯＵＴから出力し、クロック信号ＣＫ（１）を出力端子ＣＫＯＵＴから出力するようになっている。

フリップフロップ４２は、クロック信号ＣＫ（０）に基づいてデータ信号ＰＳ（０）をサンプリングし、その結果をデータ信号ＰＳＡとして出力するとともに、クロック信号ＣＫ（０）に基づいてデータ信号ＰＤ（０）をサンプリングし、その結果をデータ信号ＰＤＡとして出力するものである。このフリップフロップ４２は、例えば、データ信号ＰＳ（０）をサンプリングするためのＤ型フリップフロップ回路と、データ信号ＰＤ（０）をサンプリングするためのＤ型フリップフロップ回路とを用いて構成されるものである。

制御部４１は、データ信号ＰＳ（０），ＰＤ（０）、およびクロック信号ＣＫ（０）に基づいて、画素Ｐ（０）の状態を設定し、信号ＬＤ，ＰＬＴ，ＣＫＥＮを生成するステートマシーンである。信号ＬＤ，信号ＰＬＴは、データ信号ＰＤＡに含まれる変数データＶＤ１を書き換えるための信号である。具体的には、信号ＬＤは、この書き換えにより変数データＶＤ１になる信号であり、信号ＰＬＴはこの書き換えタイミングを指示する制御信号である。また、信号ＣＫＥＮは、メモリ部４６に輝度データＩＤを記憶するタイミングを指示する制御信号である。また、制御部４１は、駆動部５０に対して制御信号を供給する機能をも有している。

セレクタ部４３は、データ信号ＰＤＡおよび信号ＬＤ，ＰＬＴに基づいて、データ信号ＰＤＢを生成するものである。セレクタ部４３は、セレクタ４３Ａ，４３Ｂを有している。セレクタ４３Ａの第１の入力端子には“０”が入力され、第２の入力端子には“１”が入力され、制御入力端子には信号ＬＤが入力される。このセレクタ４３Ａは、信号ＬＤが“０”であるときには第１の入力端子に入力された“０”を出力し、信号ＬＤが“１”であるときには第２の入力端子に入力された“１”を出力する。セレクタ４３Ｂの第１の入力端子にはデータ信号ＰＤＡが入力され、第２の入力端子にはセレクタ４３Ａからの出力信号が入力され、制御入力端子には信号ＰＬＴが入力される。このセレクタ４３Ｂは、信号ＰＬＴが“０”であるときには第１の入力端子に入力されたデータ信号ＰＤＡを出力し、信号ＰＬＴが“１”であるときには、第２の入力端子に入力されたセレクタ４３Ａからの出力信号を出力する。セレクタ部４３は、このセレクタ４３Ｂの出力信号を、データ信号ＰＤＢとして、フリップフロップ４４に供給するようになっている。

この構成により、セレクタ部４３は、信号ＰＬＴが“０”である期間では、データ信号ＰＤＡをデータ信号ＰＤＢとしてそのまま出力するとともに、信号ＰＬＴが“１”である期間では、信号ＬＤをデータ信号ＰＤＢとして出力する。この信号ＰＬＴは、データ信号ＰＤＡが、変数データＶＤ１を示す期間において“１”になるとともに、その他の期間において“０”になる信号である。すなわち、セレクタ部４３は、データ信号ＰＤＡのうちの変数データＶＤ１に係る部分を信号ＬＤに置き換えることによりデータ信号ＰＤＢを生成するようになっている。

フリップフロップ４４は、クロック信号ＣＫ（０）に基づいてデータ信号ＰＳＡをサンプリングし、その結果をデータ信号ＰＳ（１）として出力するとともに、クロック信号ＣＫ（０）に基づいてデータ信号ＰＤＢをサンプリングし、その結果をデータ信号ＰＤ（１）として出力するものである。このフリップフロップ４４は、例えば、フリップフロップ４２と同様に、２つのＤ型フリップフロップ回路を用いて構成されるものである。

バッファ４５は、クロック信号ＣＫ（０）に対して波形整形を行い、クロック信号ＣＫ（１）として出力するものである。

メモリ部４６は、輝度データＩＤを記憶するものである。このメモリ部４６は、論理積回路４６Ａと、シフトレジスタ４６Ｂとを有している。論理積回路４６Ａは、第１の入力端子の信号と第２の入力端子の信号との論理積を求めるものである。論理積回路４６Ａの第１の入力端子には、制御部４１から供給された信号ＣＫＥＮが入力され、第２の入力端子にはクロック信号ＣＫ（０）が入力される。シフトレジスタ４６Ｂは、この例では３６ビットのシフトレジスタである。シフトレジスタ４６Ｂのデータ入力端子にはデータ信号ＰＤＡが入力され、クロック入力端子には、論理積回路４６Ａの出力信号が入力される。

この構成により、メモリ部４６は、信号ＣＫＥＮが“１”である期間において、データ信号ＰＤＡに含まれるデータを記憶する。この信号ＣＫＥＮは、後述するように、データ信号ＰＤＡが、画素Ｐ（０）に係る３６ビット分の画素データＩＤを示す期間において“１”になるとともに、その他の期間において“０”になる信号である。これにより、論理積回路４６Ａは、データ信号ＰＤＡが、画素Ｐ（０）に係る画素データＩＤを示す期間において、クロック信号をシフトレジスタ４６Ｂに供給する。このようにして、シフトレジスタ４６Ｂは、画素Ｐ（０）に係る３６ビット分の画素データＩＤを記憶する。その際、このシフトレジスタ４６Ｂのうちの最終段から１２ビットの部分は輝度データＩＤＲを記憶し、中央付近の１２ビットの部分は輝度データＩＤＧを記憶し、初段から１２ビットの部分は輝度データＩＤＢを記憶するようになっている。

駆動部５０は、メモリ部４６に記憶された輝度データＩＤに基づいて、発光部４８を駆動するものである。駆動部５０は、カウンタ５５と、電流源５６Ｒ，５６Ｇ，５６Ｂと、スイッチ５７Ｒ，５７Ｇ，５７Ｂとを有している。

カウンタ５５は、制御部４１から供給された制御信号（カウンタ用クロック信号）を基準として、そのクロックパルスをカウントすることにより、メモリ部４６に記憶された輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じたパルス幅を有するパルス信号をそれぞれ生成するものである。具体的には、カウンタ５５は、例えば、カウント比較回路５１Ｒ，５１Ｇ，５１Ｂ（図示せず）を有するように構成することができる。カウント比較回路５１Ｒは、クロックパルスのカウント値と、輝度データＩＤＲに対応するカウント値とを比較することにより、輝度データＩＤＲに応じたパルス幅を有するパルス信号を生成するものである。カウント比較回路５１Ｇ，５１Ｂについても同様である。

電流源５６Ｒ，５６Ｇ，５６Ｂは、一定の駆動電流をそれぞれ生成するものである。スイッチ５７Ｒ，５７Ｇ，５７Ｂは、カウンタ５５から供給されたパルス信号に基づいて、オンオフするものである。

発光部４８は、駆動部５０から供給された駆動電流に基づいて発光するものである。発光部４８は、発光素子４８Ｒ，４８Ｇ，４８Ｂを有するものである。発光素子４８Ｒ，４８Ｇ，４８Ｂは、ＬＥＤを用いて構成された発光素子であり、それぞれ、赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の光を射出するものである。

この構成により、まず、カウンタ５５は、メモリ部４６に記憶された輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じたパルス幅を有するパルス信号をそれぞれ生成する。そして、スイッチ５７Ｒは、輝度データＩＤＲに応じたパルス幅を有するパルス信号に基づいてオンオフし、電流源５６Ｒが生成した駆動電流を発光素子４８Ｒに供給する。発光素子４８Ｒは、その駆動電流に基づいて発光する。同様に、スイッチ５７Ｇは、輝度データＩＤＧに応じたパルス幅を有するパルス信号に基づいてオンオフし、電流源５６Ｇが生成した駆動電流を発光素子４８Ｇに供給し、発光素子４８Ｇは、その駆動電流に基づいて発光する。また、スイッチ５７Ｂは、輝度データＩＤＢに応じたパルス幅を有するパルス信号に基づいてオンオフし、電流源５６Ｂが生成した駆動電流を発光素子４８Ｂに供給し、発光素子４８Ｂは、その駆動電流に基づいて発光する。このようにして、発光素子４８Ｒ，４８Ｇ，４８Ｂは、発光する時間幅に応じた発光輝度（輝度×時間）で発光するようになっている。

ここで、画素Ｐは、本開示における「単位画素」の一具体例に対応する。フラグＥＭが“０”である画素パケットＰＣＴ１は、本開示における「第１の画素パケット」の一具体例に対応する。フラグＥＭが“１”である画素パケットＰＣＴ１は、本開示における「第２の画素パケット」の一具体例に対応する。変数データＶＤ１は、本開示における「第１の変数データ」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の表示パネル１の動作および作用について説明する。
（全体動作概要）
まず、図１などを参照して、表示パネル１の全体動作概要を説明する。表示駆動部１０は、映像信号Ｓdispに基づいて、表示部２０の各画素Ｐにおける発光を制御する。具体的には、表示駆動部１０は、表示部２０における画素Ｐの各画素列に対して、データ信号ＰＳ、ＰＤおよびクロック信号ＣＫを供給する。各画素Ｐは、データ信号ＰＳ，ＰＤおよびクロック信号ＣＫを前段の画素Ｐから受け取り、それらに基づいて新たなデータ信号ＰＳ，ＰＤおよびクロック信号ＣＫを生成して次段の画素Ｐに対して供給する。各画素Ｐは、各画素パケットＰＣＴ１におけるフラグＥＭが“０”である場合には、その画素パケットＰＣＴ１における変数データＶＤ１を読み込む。そして、各画素Ｐは、その変数データＶＤ１の値をデクリメントし、その変数データＶＤ１の値が“０”である場合にはその画素パケットＰＣＴ１における輝度データＩＤを読み込む。また、各画素Ｐは、フラグＥＭが“１”である場合には、既に読み込まれた輝度データＩＤに応じた発光輝度で発光する。

次に、画素Ｐにおける輝度データＩＤの読込動作、および画素Ｐの発光動作について、詳細に説明する。

（輝度データＩＤの読込動作）
図４は、ｎ番目の画素Ｐ（ｎ）における輝度データＩＤの読込動作を表すものであり、（Ａ）〜（Ｃ）は画素Ｐ（ｎ）に入力されるクロック信号ＣＫ（ｎ）およびデータ信号ＰＳ（ｎ），ＰＤ（ｎ）をそれぞれ示し、（Ｄ），（Ｅ）は画素Ｐ（ｎ）から出力されるデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）をそれぞれ示す。

画素Ｐ（ｎ）の前段の画素Ｐ（ｎ−１）は、“０”を示すフラグＥＭと、値“ｋ”を示す変数データＶＤ１と、輝度データＩＤＲ，ＩＤＧ，ＩＤＢとからなるデータ信号ＰＤ（ｎ）（画素パケットＰＣＴ１）を、データ信号ＰＳ（ｎ）およびクロック信号ＣＫ（ｎ）とともに、画素Ｐ（ｎ）に供給する（図４（Ａ）〜（Ｃ））。

画素Ｐ（ｎ）の制御部４１は、データ信号ＰＳ（ｎ）が“１”になるときのデータ信号ＰＤ（ｎ）をフラグＥＭとして取得する。この例ではフラグＥＭは“０”であるため、次に、制御部４１は、データ信号ＰＤ（ｎ）から変数データＶＤ１の値“ｋ”を取得する。そして、制御部４１は、信号ＬＤ，ＰＬＴをセレクタ部４３に供給し、セレクタ部４３が、データ信号ＰＤＡ（図３）における変数データＶＤ１の値“ｋ”をデクリメントした値“ｋ−１”に変更して、データ信号ＰＤＢを生成する。その際、変数データＶＤ１の値“ｋ”が“０”である場合には、デクリメントした結果、ラップ処理により“Ｎ−１”に変更される。

また、変数データＶＤ１の値“ｋ”が“０”である場合には、制御部４１は、信号ＣＫＥＮをメモリ部４６に供給して、メモリ部４６が、データ信号ＰＤＡにおける輝度データＩＤＲ，ＩＤＧ，ＩＤＢを読み込む。なお、この例では、制御部４１は、データ信号ＰＤＡのうちの変数データＶＤ１の部分のみを信号ＬＤに置き換えるようにしたが、これに限定されるものではなく、これに代えて、例えば変数データＶＤ１および輝度データＩＤＲ，ＩＤＧ，ＩＤＢの部分を信号ＬＤに置き換えてもよい。具体的には、例えば、輝度データＩＤＲ，ＩＤＧ，ＩＤＢを全て“０”に置き換えることができる。この場合には、この画素Ｐ（ｎ）以降の画素Ｐでは、データ信号ＰＤが遷移する回数を抑えることができ、消費電力を低減することができる。

そして、画素Ｐ（ｎ）は、このようにしてデータ信号ＰＤ（ｎ＋１）を生成し、データ信号ＰＳ（ｎ＋１）とともに出力する（図４（Ｄ），（Ｅ））。その際、画素Ｐ（ｎ）は、図３に示したように２つのフリップフロップ４２，４４を有しているため、データ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）は、データ信号ＰＳ（ｎ），ＰＤ（ｎ）よりも２クロック分遅延したものとなる。なお、この遅延量は画素Ｐ（ｎ）の構成に基づくものであるため、画素Ｐ（ｎ）を図３の構成とは異なる構成にした場合には、１クロック分または３クロック以上の遅延量になる場合もある。

次に、より具体的な例として、２番目の画素Ｐ（２）に輝度データＩＤを読み込ませる場合について説明する。なお、この例では、説明を簡単にするために、４つの画素Ｐ（０）〜Ｐ（３）がデイジーチェーン接続されているものとする。すなわち、この例では、Ｎ＝４とする。

図５Ａ，５Ｂは、画素Ｐ（０）〜Ｐ（３）における輝度データＩＤの読込動作を表すものである。これらの図の上部には、各画素Ｐ（０）〜Ｐ（３）に入力されるデータ信号ＰＳ，ＰＤを示している。このデータ信号ＰＤ（画素パケットＰＣＴ１）の５つの枠は、左から順に、フラグＥＭ、変数データＶＤ１、輝度データＩＤＲ，ＩＤＧ，ＩＤＢを示している。また、これらの図の下部には、画素Ｐ（０）〜Ｐ（３）における簡略化したブロック図を示している。

表示駆動部１０は、“０”を示すフラグＥＭと、“２”を示す変数データＶＤ１と、値“ｒ２”，“ｇ２”，“ｂ２”を示す輝度データＩＤＲ，ＩＤＧ，ＩＤＢとからなるデータ信号ＰＤ（０）を生成し、このデータ信号ＰＤ（０）を、データ信号ＰＳ（０）およびクロック信号ＣＫ（０）とともに、初段の画素Ｐ（０）に供給する（図５Ａ）。すなわち、表示駆動部１０は、２番目の画素Ｐ（２）に輝度データＩＤＲ，ＩＤＧ，ＩＤＢ（“ｒ２”，“ｇ２”，“ｂ２”）を読み込ませるため、変数データＶＤ１を“２”に設定する。画素Ｐ（０）は、データ信号ＰＤ（０）に含まれる変数データＶＤ１の値“２”をデクリメントして、変数データＶＤ１の値が“１”であるデータ信号ＰＤ（１）を生成し、データ信号ＰＳ（１）とともに出力する。同様に、画素Ｐ（１）は、データ信号ＰＤ（１）に含まれる変数データＶＤ１の値“１”をデクリメントして、変数データＶＤ１の値が“０”であるデータ信号ＰＤ（２）を生成し、データ信号ＰＳ（２）とともに出力する。

次に、画素Ｐ（２）は、データ信号ＰＤ（２）に含まれる変数データＶＤ１の値が“０”であるため、変数データＶＤ１の値を“３”（＝Ｎ−１）に変更するとともに、輝度データＩＤＲ，ＩＤＧ，ＩＤＢ）の値ｒ２，ｇ２，ｂ２を読み込む（図５Ｂ）。そして、画素Ｐ（２）は、変数データＶＤ１の値が“３”であるデータ信号ＰＤ（３）を、データ信号ＰＳ（３）とともに出力する。そして、画素Ｐ（３）は、データ信号ＰＤ（３）に含まれる変数データＶＤ１の値“３”をデクリメントして、変数データＶＤ１の値が“２”であるデータ信号ＰＤ（４）を生成し、データ信号ＰＳ（４）とともに出力する。

このように、表示パネル１では、変数データＶＤ１を含む画素パケットＰＣＴ１を伝送し、各画素Ｐが変数データＶＤ１に基づいて輝度データＩＤを読み込むか否かを判断するようにしたので、デイジーチェーン接続されたＮ個の画素Ｐのうちの任意の画素Ｐの輝度データＩＤを書き換えることができる。

また、表示パネル１では、画素Ｐは、画素パケットＰＣＴ１に含まれる変数データＶＤ１の値が“０”である場合に、輝度データＩＤＲ，ＩＤＧ，ＩＤＢを読み込むとともに、変数データＶＤ１の値を、ラップ処理によりデイジーチェーン接続された画素Ｐの数“Ｎ”から１を引いた値“Ｎ−１”に変更するようにしたので、複数の画素Ｐが、同じ画素パケットＰＣＴ１の輝度データＩＤＲ，ＩＤＧ，ＩＤＢを読み込むおそれを低減することができる。

（発光動作）
図６は、ｎ番目の画素Ｐ（ｎ）における発光動作を表すものであり、（Ａ）〜（Ｃ）は画素Ｐ（ｎ）に入力されるクロック信号ＣＫ（ｎ）およびデータ信号ＰＳ（ｎ），ＰＤ（ｎ）をそれぞれ示し、（Ｄ），（Ｅ）は画素Ｐ（ｎ）から出力されるデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）をそれぞれ示す。

画素Ｐ（ｎ）の前段の画素Ｐ（ｎ−１）は、“１”を示すフラグＥＭと、変数データＶＤ１と、輝度データＩＤＲ，ＩＤＧ，ＩＤＢとからなるデータ信号ＰＤ（ｎ）（画素パケットＰＣＴ１）を、データ信号ＰＳ（ｎ）およびクロック信号ＣＫ（ｎ）とともに、画素Ｐ（ｎ）に供給する（図６（Ａ）〜（Ｃ））。ここで、変数データＶＤ１および輝度データＩＤは、任意な値とすることができる。具体的には、これらを例えば全て“０”にすることができる。この場合には、デイジーチェーン接続されたＮ個の画素Ｐにおいて、データ信号ＰＤが遷移する回数を抑えることができ、消費電力を低減することができる。

画素Ｐ（ｎ）の制御部４１は、データ信号ＰＳ（ｎ）が“１”になるときのデータ信号ＰＤ（ｎ）をフラグＥＭとして取得する。この例ではフラグＥＭは“１”であるため、制御部４１は、駆動部５０のカウンタ５５に対して制御信号（カウンタ用クロック信号）を供給する。カウンタ５５は、輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じたパルス幅を有するパルス信号をそれぞれ生成する。そして、発光素子４８Ｒ，４８Ｇ，４８Ｂは、これらのパルス幅に応じた発光輝度でそれぞれ発光する。

そして、画素Ｐ（ｎ）は、データ信号ＰＳ（ｎ），ＰＤ（ｎ）をそのまま２クロック分遅延させてデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）として出力する（図６（Ｄ），（Ｅ））。

次に、より具体的な例として、４つの画素Ｐ（０）〜Ｐ（３）がデイジーチェーン接続されている場合における発光動作を説明する。

図７Ａ〜７Ｅは、画素Ｐ（０）〜Ｐ（３）における発光動作を表すものである。表示駆動部１０は、“１”を示すフラグＥＭと、任意値“ｘ”を示す変数データＶＤ１と、任意値“ｒｘ”，“ｇｘ”，“ｂｘ”を示す輝度データＩＤＲ，ＩＤＧ，ＩＤＢとからなるデータ信号ＰＤ（０）を生成し、このデータ信号ＰＤ（０）を、データ信号ＰＳ（０）およびクロック信号ＣＫ（０）とともに、初段の画素Ｐ（０）に供給する（図７Ａ）。画素Ｐ（０）は、既に読み込まれた輝度データＩＤＲ，ＩＤＧ，ＩＤＢ（“ｒ０”，“ｇ０”，“ｂ０”）に応じた輝度で発光するとともに、データ信号ＰＳ（０），ＰＤ（０）をそのままデータ信号ＰＳ（１），ＰＤ（１）として出力する（図７Ｂ）。同様にして、画素Ｐ（１）〜Ｐ（３）は、順次、発光するとともに、データ信号ＰＳ，ＰＤを出力する（図７Ｃ〜７Ｅ）。

このように、表示パネル１では、輝度データＩＤの読込動作、および発光動作において、同じ構成の画素パケットＰＣＴ１を用いるようにしたので、回路動作をシンプルにすることができる。

表示パネル１では、画素Ｐをデイジーチェーン接続している。これにより、各画素Ｐは、データ信号ＰＳ，ＰＤおよびクロック信号ＣＫを前段の画素Ｐから受け取り、それらに基づいて新たなデータ信号ＰＳ，ＰＤおよびクロック信号ＣＫを生成して次段の画素Ｐに対して供給する。そして、各画素Ｐは、データ信号ＰＤから、その画素Ｐに係る輝度データＩＤを読み込み、その輝度データＩＤに応じた発光輝度で発光する。このように、表示パネル１では、画素Ｐをデイジーチェーン接続するようにしたので、画質を高めることができる。

すなわち、例えば、特許文献１に記載された表示パネルでは、駆動部が、ゲート線やデータ線を介して各画素を駆動する。このゲート線やデータ線は、一画素列分の複数の画素、または一画素行分の複数の画素に接続される、いわばグローバルな配線である。よって、例えば、大画面の表示パネルを実現しようとする場合には、これらの配線が長くなるため、配線の抵抗や寄生容量が増加し、各画素を十分に駆動することができなくなるおそれがある。また、例えば、高精細な表示パネルを実現しようとする場合には、各フレーム期間により多くのラインを駆動する必要があることから、１水平期間（１Ｈ）に割り当てられる時間が短くなり、各画素を十分に駆動することができなくなるおそれがある。また、例えば、フレームレートを高めようとする場合にも、１水平期間（１Ｈ）に割り当てられる時間が短くなり、各画素を十分に駆動することができなくなるおそれがある。

一方、本実施の形態に係る表示パネル１では、画素Ｐをデイジーチェーン接続するようにしている。すなわち、各画素Ｐは、上述したようなグローバルな配線ではなく、画素Ｐ間のローカルな配線を介して、次段の画素Ｐを駆動する。よって、各画素Ｐは、このような短い配線を介して、比較的容易に次段の画素Ｐを駆動することができ、大画面の表示パネルを実現することができる。また、各画素Ｐは、配線が短いため、比較的容易にデータ信号ＰＳ，ＰＤなどの転送速度を高めることができ、高精細な表示パネルやフレームレートの高い表示パネルを実現することができる。

また、このように画素Ｐをデイジーチェーン接続するようにしたので、表示パネル１の構成をシンプルにすることができる。すなわち、例えば、特許文献１に記載された表示パネルでは、水平方向（横方向）に延伸する複数のゲート線、垂直方向（縦方向）に延伸する複数のデータ線、ゲート線に接続されたいわゆるゲートドライバ、およびデータ線に接続されたいわゆるデータドライバを設けるため、構成が複雑になるおそれがある。一方、本実施の形態に係る表示パネル１では、画素Ｐをデイジーチェーン接続するようにしたので、図１に示したように、垂直方向（縦方向）に延伸する画素Ｐ間の配線と、表示駆動部２０のみを設ければよいため、水平方向（横方向）に延伸する配線や、その配線を駆動するための駆動部を設けなくてすみ、表示パネル１の構成をシンプルにすることができる。

また、表示パネル１では、デジタル信号（データ信号ＰＳ，ＰＤおよびクロック信号ＣＫ）を用いて各画素Ｐの発光を制御するようにしたので、ノイズの画質への影響を低減することができる。例えば、特許文献１に記載された表示パネルでは、アナログ信号を用いているため、ノイズにより画質が劣化するおそれがある。また、特に、大画面、高精細、またはフレームレートが高い表示パネルでは、ノイズの画質への影響がさらに大きくなるおそれがある。一方、本実施の形態に係る表示パネル１では、デジタル信号を用いるようにしたので、ノイズの画質への影響を低減することができる。

また、このようにデジタル信号を用いるようにしたので、輻射を低減することができる。すなわち、例えば、アナログ信号を用いた場合には、階調表現や、ノイズに対する耐性などの観点から、信号振幅が大きくなるおそれがあり、この場合には、輻射が増大してしまう。一方、本実施の形態に係る表示パネル１では、デジタル信号を用いるようにしたので、信号振幅を小さくすることができるため、輻射を低減することができる。

また、表示パネル１では、各画素Ｐが、フリップフロップ４２，４４やバッファ４５を有するようにしたので、データ信号ＰＳ，ＰＤなどの信号振幅を小さくすることができる。すなわち、例えば、フリップフロップ４２，４４やバッファ４５を設けない場合には、表示駆動部から離れるに従い、信号振幅が減衰するおそれがある。この場合には、表示駆動部は、大きな信号振幅のデータ信号ＰＳ，ＰＤを生成する必要がある。一方、表示パネル１では、画素Ｐを通過する度に、データ信号ＰＳ，ＰＤおよびクロック信号ＣＫが波形整形されることにより信号振幅が維持される。つまり、信号振幅が減衰するおそれを低減することができるため、データ信号ＰＳ，ＰＤの信号振幅を小さくすることができる。これにより、上述した輻射を低減できるとともに、電源電圧を低くすることができ、消費電力を低減することができる。

また、表示パネル１では、各画素Ｐにメモリ部４６を設けるようにしたので、例えば静止画を表示する場合には、データ転送を行う必要がないため、消費電力を低減することができる。

また、表示パネル１では、各画素に、クロック信号ＣＫに基づいてデータ信号ＰＳ，ＰＤをサンプリングするフリップフロップ４２，４４を設けるようにしたので、データ信号ＰＳ，ＰＤとクロック信号ＣＫとの間の相対的な位相関係を維持することができる。

また、表示パネル１では、変数データＶＤ１を含む画素パケットＰＣＴ１を伝送し、各画素Ｐが変数データＶＤ１に基づいて輝度データＩＤを読み込むか否かを判断するようにしたので、任意の画素Ｐの輝度データＩＤを書き換えることができ、表示動作の自由度を高めることができる。これにより、例えば、表示画像のうちの一部のみが変化する場合において、その変化する一部に係る画素Ｐの輝度データＩＤのみを書き換えればよいため、消費電力を低減することができる。すなわち、輝度データＩＤが変化しない画素Ｐについては輝度データＩＤの書き換えを行う必要がなく、また、書き換えが必要な画素Ｐに係る画素パケットＰＣＴ１のみを伝送すればよいため画素パケットＰＣＴ１を伝送する時間を短くすることができ、消費電力を低減することができる。

また、表示パネル１では、変数データＶＤ１を含む画素パケットＰＣＴ１を伝送し、各画素Ｐがこの変数データＶＤ１を変更するようにしたので、シンプルな構成を実現することができる。すなわち、例えば、各画素Ｐにアドレスを付与し、画素パケットＰＣＴ１に輝度データＩＤを読み込ませる画素Ｐのアドレスを含めるようにした場合には、各画素Ｐにアドレスを記憶するためのメモリを設け、あるいは各画素Ｐにそれぞれアドレスを付与する制御動作が必要になるなど、構成が複雑になるおそれがある。一方、表示パネル１では、各画素Ｐが、画素パケットＰＣＴ１の変数データＶＤ１を変更し、変数データＶＤ１の値が“０”である場合に輝度データＩＤを読み込むようにしたので、各画素Ｐはアドレスを記憶する必要がないため、シンプルな構成を実現することができる。

［効果］
以上のように本実施の形態では、変数データを含む画素パケットを伝送し、各画素が変数データに基づいて輝度データを読み込むか否かを判断するようにしたので、任意の画素の輝度データを書き換えることができるため、表示動作の自由度を高めることができる。これにより、例えば、表示画像のうちの一部のみが変化する場合において、その変化する一部に係る画素の輝度データのみを書き換えればよいため、消費電力を低減することができる。

また、本実施の形態では、変数データを含む画素パケットを伝送し、各画素がこの変数データを変更するようにしたので、シンプルな構成を実現することができる。

［変形例１−１］
上記実施の形態では、データ信号ＰＤは、図８（Ｂ）に示すようにＮＲＺ符号化方式により符号化された信号としたが、これに限定されるものではなく、これに代えて、例えば、図８（Ｃ）に示すようにマンチェスター符号化方式により符号化された信号であってもよいし、図８（Ｄ）に示すようにモディファイドミラー（Modified Miller）符号化方式により符号化された信号であってもよい。図８（Ｂ）〜（Ｄ）の各信号は、図８（Ａ）に示すデータ列を符号化したものである。

［変形例１−２］
上記実施の形態では、カウンタ５５を用いて駆動部５０を構成したが、これに限定されるものではなく、これに代えて、例えば、ＤＡＣ（Digital Analog Converter）を用いて駆動部を構成してもよい。以下に、本変形例に係る画素ＰＢについて詳細に説明する。

図９は、画素ＰＢの一構成例を表すものである。この画素ＰＢは、制御部４１Ｂと、駆動部５０Ｂとを有している。制御部４１Ｂは、上記実施の形態に係る制御部４１と同様の機能を有するものであり、ステートマシーンとして機能するとともに、駆動部５０Ｂに対して制御信号を供給するものである。駆動部５０Ｂは、ＤＡＣ５２Ｒ，５２Ｇ，５２Ｂと、可変電流源５３Ｒ，５３Ｇ，５３Ｂとを有している。ＤＡＣ５２Ｒ，５２Ｇ，５２Ｂは、制御部４１Ｂから供給された制御信号に基づいて、輝度データＩＤＲ，ＩＤＧ，ＩＤＢ（デジタルコード）をアナログ電圧にそれぞれ変換するものである。可変電流源５３Ｒ，５３Ｇ，５３Ｂは、ＤＡＣ５２Ｒ，５２Ｇ，５２Ｂから供給されたアナログ電圧に応じた駆動電流をそれぞれ生成するものである。

この構成により、例えば、ＤＡＣ５２Ｒは、輝度データＩＤＲに基づいてアナログ電圧を生成する。そして、可変電流源５３Ｒは、そのアナログ電圧に基づいて駆動電流を生成して、スイッチ５４Ｒを介して発光部４８の発光素子４８Ｒに供給する。発光素子４８Ｒは、その駆動電流に応じた発光輝度で発光する。これにより、画素ＰＢは、輝度Ｉを変化させることにより発光輝度（輝度×時間）を変化させることができる。すなわち、上記実施の形態に係る画素Ｐは、発光する時間幅を変化させることにより発光輝度（輝度×時間）を変化させるようにしたが、本変形例に係る画素ＰＢは、輝度Ｉを変化させることにより発光輝度（輝度×時間）を変化させることができる。

なお、スイッチ５４Ｒ，５４Ｇ，５４Ｂは、制御部４１Ｂから供給される制御信号によりオンオフ制御されるように構成されており、これにより、画素ＰＢでは、赤色（Ｒ），緑色（Ｇ）、青色（Ｂ）の各発光輝度のバランスを維持したまま、発光輝度を調整することができるようになっている。

［変形例１−３］
上記実施の形態では、各画素Ｐは、変数データＶＤ１の値をデクリメントしたが、これに限定されるものではなく、これに代えて、例えば、変数データＶＤ１の値をインクリメントしてもよい。具体的には、例えば、表示駆動部１０は、ｋ番目の画素Ｐ（ｋ）に輝度データＩＤＲ，ＩＤＧ，ＩＤＢを読み込ませるため、変数データＶＤ１を“Ｎ−ｋ”に設定する。０番目の画素Ｐ（０）は、変数データＶＤ１の値をインクリメントして“Ｎ−ｋ＋１”に設定する。同様に、画素Ｐ（１）〜Ｐ（ｋ−２）は、変数データＶＤ１の値をインクリメントする。そして、（ｋ−１）番目の画素Ｐ（ｋ−１）は、変数データＶＤ１の値“Ｎ−１”をインクリメントする。その結果、画素Ｐ（ｋ−１）から出力される変数データＶＤ１の値は、インクリメントされた結果、ラップ処理により“０”に変更される。そして、ｋ番目の画素Ｐ（ｋ）は、変数データＶＤ１の値が“０”であるので、輝度データＩＤＲ，ＩＤＧ，ＩＤＢを読み込む。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る表示パネル２について説明する。本実施の形態は、発光動作において、輝度データＩＤの読込動作で用いた画素パケットＰＣＴ１とは異なる画素パケットを用いるものである。なお、上記第１の実施の形態に係る表示パネル１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

表示パネル２は、上記第１の実施の形態に係る表示パネル１（図１）と同様に、表示駆動部６０と、表示部７０とを備えている。表示駆動部６０は、表示部７０を駆動するものである。表示部７０は、マトリックス状に配置された複数の画素Ｑを有するものである。画素Ｑは、この例では、第１の実施の形態に係る画素Ｐと同様に、水平方向（横方向）にＭ個、垂直方向（縦方向）にＮ個配置されており、垂直方向に並設されたＮ個の画素Ｑ（Ｑ（０）〜Ｑ（Ｎ−１））は、データ信号ＰＳ，ＰＤおよびクロック信号ＣＫについてデイジーチェーン接続されている。表示パネル２では、以下に説明するように、２種類の画素パケットＰＣＴ１１，ＰＣＴ１２を用いて、画素Ｑを制御するようになっている。

図１０Ａは、画素パケットＰＣＴ１１の一構成例を表すものであり、図１０Ｂは、画素パケットＰＣＴ１２の一構成例を表すものである。

画素パケットＰＣＴ１１は、輝度データＩＤの読込動作の際に用いるものであり、図１０Ａに示したように、値が“０”であるフラグＥＭと、変数データＶＤ１と、輝度データＩＤを有するものである。すなわち、画素パケットＰＣＴ１１は、上記第１の実施の形態に係る画素パケットＰＣＴ１において、フラグＥＭを“０”にしたものと同じである。これにより、表示パネル２は、輝度データＩＤの読込動作において、表示パネル１と全く同様に動作するようになっている。

画素パケットＰＣＴ１２は、発光動作の際に用いるものであり、図１０Ｂに示したように、値が“１”であるフラグＥＭと、変数データＶＤ２とを有するものである。変数データＶＤ２は、各画素Ｑが、発光動作を行うか否かを判断するためのデータであり、０以上、所定数Ｌ以下の値を示すものである。具体的には、各画素Ｑは、この変数データＶＤ２の値をデクリメントし、変数データＶＤ２が“０”である場合には既に読み込まれた輝度データＩＤに基づいて発光動作を行うようになっている。この例では、フラグＥＭおよび変数データＶＤ２は、画素パケットＰＣＴ１２内において、この順に配置されている。

図１０Ａ，１０Ｂに示したように、データ信号ＰＳは、データ信号ＰＤがフラグＥＭを示すときに“１”となり、その他のときには“０”となる信号である。言い換えれば、データ信号ＰＳは、各画素パケットＰＣＴ１１，ＰＣＴ１２の開始時のみ“１”となる信号である。

この構成により、各画素Ｑは、フラグＥＭが“０”である場合には、画素パケットＰＣＴ１１が供給されたと判断し、上記第１の実施の形態に係る表示パネル１における輝度データＩＤの読込動作と同様の動作を行う。

また、各画素Ｑは、フラグＥＭが“１”である場合には、画素パケットＰＣＴ１２が供給されたと判断し、その画素パケットＰＣＴ１２における変数データＶＤ２を読み込む。そして、その変数データＶＤ２の値が“０”でない場合にはその変数データＶＤ２の値をデクリメントし、その変数データＶＤ２の値が“０”である場合には、既に読み込まれた輝度データＩＤに応じた発光輝度で発光するようになっている。

画素Ｑは、図３に示したように、制御部７１を有している。制御部７１は、入力されたデータ信号ＰＳ，ＰＤ、およびクロック信号ＣＫに基づいて、画素Ｑの状態を設定し、信号ＬＤ，ＰＬＴ，ＣＫＥＮ、および駆動部５０に対する制御信号を生成するステートマシーンである。

ここで、画素Ｑは、本開示における「単位画素」の一具体例に対応する。画素パケットＰＣＴ１１は、本開示における「第１の画素パケット」の一具体例に対応する。画素パケットＰＣＴ１２は、本開示における「第２の画素パケット」の一具体例に対応する。変数データＶＤ２は、本開示における「第２の変数データ」の一具体例に対応する。

図１１は、画素パケットＰＣＴ１２が供給された場合における、ｎ番目の画素Ｑ（ｎ）における発光動作を表すものであり、（Ａ）〜（Ｃ）は画素Ｑ（ｎ）に入力されるクロック信号ＣＫ（ｎ）およびデータ信号ＰＳ（ｎ），ＰＤ（ｎ）をそれぞれ示し、（Ｄ），（Ｅ）は画素Ｑ（ｎ）から出力されるデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）をそれぞれ示す。

画素Ｑ（ｎ）の前段の画素Ｑ（ｎ−１）は、“１”を示すフラグＥＭと、値“ｋ”を示す変数データＶＤ２とからなるデータ信号ＰＤ（ｎ）を、データ信号ＰＳ（ｎ）およびクロック信号ＣＫ（ｎ）とともに、画素Ｑ（ｎ）に供給する（図１１（Ａ）〜（Ｃ））。

画素Ｑ（ｎ）の制御部７１は、データ信号ＰＳ（ｎ）が“１”になるときのデータ信号ＰＤ（ｎ）をフラグＥＭとして取得する。この例ではフラグＥＭは“１”であるため、制御部７１は、画素パケットＰＣＴ１２が供給されたと判断し、データ信号ＰＤ（ｎ）から変数データＶＤ２の値“ｋ”を取得する。そして、制御部７１は、信号ＬＤ，ＰＬＴをセレクタ部４３に供給し、セレクタ部４３が、データ信号ＰＤＡ（図３）における変数データＶＤ２の値“ｋ”をデクリメントした値“ｋ−１”に変更して、データ信号ＰＤＢを生成する。その際、変数データＶＤ２の値“ｋ”が“０”である場合には、デクリメントした結果、ラップ処理により所定の値Ｌに変更される。

変数データＶＤ２の値“ｋ”が“０”でない場合には、制御部７１は、駆動部５０のカウンタ５５に対して制御信号（カウンタ用クロック信号）を供給しない。すなわち、制御部７１は、発光素子４８Ｒ，４８Ｇ，４８Ｂを発光させない。

一方、変数データＶＤ２の値“ｋ”が“０”である場合には、制御部７１は、駆動部５０のカウンタ５５に対して制御信号（カウンタ用クロック信号）を供給し、カウンタ５５は、輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じたパルス幅を有するパルス信号をそれぞれ生成する。そして、発光素子４８Ｒ，４８Ｇ，４８Ｂは、これらのパルス幅に応じた発光輝度でそれぞれ発光する。

そして、画素Ｑ（ｎ）は、データ信号ＰＳ（ｎ），ＰＤ（ｎ）をそのまま２クロック分遅延させてデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）として出力する（図１１（Ｄ），（Ｅ））。

次に、より具体的な例として、４つの画素Ｑ（０）〜Ｑ（３）がデイジーチェーン接続されている場合における発光動作を説明する。この例では所定数Ｌを１（Ｌ＝１）として説明する。

図１２Ａ〜１２Ｅは、画素Ｑ（０）〜Ｑ（３）における発光動作を表すものである。これらの図の上部に示したデータ信号ＰＤ（画素パケットＰＣＴ１２）の２つの枠は、左から、フラグＥＭおよび変数データＶＤ２を示している。

表示駆動部６０は、“１”を示すフラグＥＭと、“０”を示す変数データＶＤ２とからなるデータ信号ＰＤ（０）（画素パケットＰＣＴ１２）を生成し、このデータ信号ＰＤ（０）を、データ信号ＰＳ（０）およびクロック信号ＣＫ（０）とともに、初段の画素Ｑ（０）に供給する（図１２Ａ）。

画素Ｑ（０）は、データ信号ＰＤ（０）に含まれる変数データＶＤ２の値が“０”であるため、変数データＶＤ２の値を“１”（所定値Ｌ）に変更するとともに、既に読み込まれた輝度データＩＤＲ，ＩＤＧ，ＩＤＢ（“ｒ０”，“ｇ０”，“ｂ０”）に応じた輝度で発光する（図１２Ｂ）。そして、この画素Ｑ（０）は、変数データＶＤ２の値が“１”であるデータ信号ＰＤ（１）を、データ信号ＰＳ（１）とともに出力する。画素Ｑ（１）は、データ信号ＰＤ（１）に含まれる変数データＶＤ２の値“１”をデクリメントして、変数データＶＤ２の値が“０”であるデータ信号ＰＤ（２）を生成し、データ信号ＰＳ（２）とともに出力する（図１２Ｃ）。

画素Ｑ（２）は、データ信号ＰＤ（２）に含まれる変数データＶＤ２の値が“０”であるため、変数データＶＤ２の値を“１”（所定値Ｌ）に変更するとともに、既に読み込まれた輝度データＩＤＲ，ＩＤＧ，ＩＤＢ（“ｒ２”，“ｇ２”，“ｂ２”）に応じた輝度で発光する（図１２Ｄ）。そして、この画素Ｑ（２）は、変数データＶＤ２の値が“１”であるデータ信号ＰＤ（３）を、データ信号ＰＳ（３）とともに出力する。画素Ｑ（３）は、データ信号ＰＤ（３）に含まれる変数データＶＤ２の値“１”をデクリメントして、変数データＶＤ２の値が“０”であるデータ信号ＰＤ（４）を生成し、データ信号ＰＳ（４）とともに出力する（図１２Ｅ）。

これにより、表示パネル２では、偶数番目の画素Ｑ（Ｑ（０），Ｑ（２））が、既に読み込まれた輝度データＩＤＲ，ＩＤＧ，ＩＤＢに基づいて発光する。すなわち、この例では、表示駆動部６０が、“０”を示す変数データＶＤ２を含むデータ信号ＰＤ（０）を生成したので、偶数番目の画素Ｑ（Ｑ（０），Ｑ（２））が発光動作を行う。

図１３Ａ〜１３Ｅは、画素Ｑ（０）〜Ｑ（３）における発光動作の他の例を表すものである。この例では、表示駆動部６０は、“１”を示す変数データＶＤ２を含むデータ信号ＰＤ（０）（画素パケットＰＣＴ１２）を生成し、このデータ信号ＰＤ（０）を、データ信号ＰＳ（０）およびクロック信号ＣＫ（０）とともに、初段の画素Ｑ（０）に供給する（図１３Ａ）。

画素Ｑ（０）は、データ信号ＰＤ（０）に含まれる変数データＶＤ２の値“１”をデクリメントして、変数データＶＤ２の値が“０”であるデータ信号ＰＤ（１）を生成し、データ信号ＰＳ（１）とともに出力する（図１３Ｂ）。画素Ｑ（１）は、データ信号ＰＤ（１）に含まれる変数データＶＤ２の値が“０”であるため、変数データＶＤ２の値を“１”（所定値Ｌ）に変更するとともに、既に読み込まれた輝度データＩＤＲ，ＩＤＧ，ＩＤＢ（“ｒ１”，“ｇ１”，“ｂ１”）に応じた輝度で発光する（図１３Ｃ）。そして、この画素Ｑ（１）は、変数データＶＤ２の値が“１”であるデータ信号ＰＤ（２）を、データ信号ＰＳ（２）とともに出力する。

画素Ｑ（２）は、データ信号ＰＤ（２）に含まれる変数データＶＤ２の値“１”をデクリメントして、変数データＶＤ２の値が“０”であるデータ信号ＰＤ（３）を生成し、データ信号ＰＳ（３）とともに出力する（図１３Ｄ）。画素Ｑ（３）は、データ信号ＰＤ（３）に含まれる変数データＶＤ２の値が“０”であるため、変数データＶＤ２の値を“１”（所定値Ｌ）に変更するとともに、既に読み込まれた輝度データＩＤＲ，ＩＤＧ，ＩＤＢ（“ｒ３”，“ｇ３”，“ｂ３”）に応じた輝度で発光する（図１３Ｅ）。そして、この画素Ｑ（３）は、変数データＶＤ２の値が“１”であるデータ信号ＰＤ（４）を、データ信号ＰＳ（４）とともに出力する。

これにより、表示パネル２では、奇数番目の画素Ｑ（Ｑ（１），Ｑ（３））が、既に読み込まれた輝度データＩＤＲ，ＩＤＧ，ＩＤＢに基づいて発光する。すなわち、この例では、表示駆動部６０が、“１”を示す変数データＶＤ２を含むデータ信号ＰＤ（０）を生成したので、奇数番目の画素Ｑ（Ｑ（１），Ｑ（３））が発光動作を行う。

このように、表示パネル２では、発光動作を行う画素Ｑを選択することができる。これにより、より自由度の高い表示動作を行うことができる。以下に、図１２Ａ〜１２Ｅに示した発光動作と、図１３Ａ〜１３Ｅに示した発光動作とを組み合わせた表示動作の一例を示す。

図１４は、表示パネル２における表示動作の例を表すものである。この図１４において、縦軸は、表示部２０における表示画面の垂直方向（縦方向）の位置を示し、横軸は時間ｔを示す。 この例では、表示パネル２は、表示画面の最上部から、偶数番目の画素Ｑ（Ｑ（０），Ｑ（２），…）の発光動作Ｔ１を順次行うとともに、奇数番目の画素Ｑ（Ｑ（１），Ｑ（３），…）の発光動作Ｔ２を順次行っている。発光動作Ｔ１は、図１２Ａ〜１２Ｅに示した発光動作に対応し、発光動作Ｔ２は、図１３Ａ〜１３Ｅに示した発光動作に対応する。発光動作Ｔ１，Ｔ２の横軸方向の長さは、画素Ｑの発光時間を示している。なお、発光動作Ｔ１，Ｔ２の長さは、実際には輝度データＩＤＲ，ＩＤＧ，ＩＤＢにより変化するが、この図１４では、発光動作Ｔ１，Ｔ２を、最長の発光期間（すなわち最大の発光輝度）に対応する長さで示している。このように、表示パネル２では、発光動作Ｔ１と発光動作Ｔ２を組み合わせることにより、いわゆるインターレース表示を行うことができる。

このように、表示パネル２では、輝度データＩＤの読込動作用の画素パケットＰＣＴ１１とは別に、発光動作用の画素パケットＰＣＴ１２を設け、その画素パケットＰＣＴ１２に変数データＶＤ２を含めて伝送するようにした。そして、各画素Ｑがこの変数データＶＤ２に基づいて発光動作を行うか否かを判断するようにした。これにより、表示パネル２では、発光動作を行う画素Ｑを選択することができるため、より自由度の高い表示動作を行うことができる。

以上のように本実施の形態では、発光動作用の画素パケットを設けるようにしたので、より自由度の高い表示動作を行うことができる。その他の効果は、上記第１の実施の形態の場合と同様である。

［変形例２−１］
上記実施の形態では、所定数Ｌを１（Ｌ＝１）に設定し、２つの画素Ｑに１つの割合で発光動作を行ったが、これに限定されるものではなく、任意に設定可能である。例えば所定数Ｌを２（Ｌ＝２）に設定した場合には、３つの画素Ｑに１つの割合で発光動作を行い、Ｌを３（Ｌ＝３）に設定した場合には、４つの画素Ｑに１つの割合で発光動作を行うことができる。

［変形例２−２］
上記実施の形態に係る表示パネル２に、上記第１の実施の形態の変形例１−１〜１−３を適用してもよい。

＜３．第３の実施の形態＞
次に、第３の実施の形態に係る表示パネル３について説明する。本実施の形態は、変数データを含まずに画素パケットを構成したものである。なお、上記第１の実施の形態に係る表示パネル１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

表示パネル３は、上記第１の実施の形態に係る表示パネル１（図１）と同様に、表示駆動部８０と、表示部９０とを備えている。表示駆動部８０は、表示部９０を駆動するものである。表示部９０は、マトリックス状に配置された複数の画素Ｒを有するものである。画素Ｒは、この例では、第１の実施の形態に係る画素Ｐと同様に、水平方向（横方向）にＭ個、垂直方向（縦方向）にＮ個配置されており、垂直方向に並設されたＮ個の画素Ｒ（Ｒ（０）〜Ｒ（Ｎ−１））は、データ信号ＰＳ，ＰＤおよびクロック信号ＣＫについてデイジーチェーン接続されている。画素Ｒは、後述するように、輝度データＩＤに加え、発光開始タイミングを画定するための発光タイミングデータＥＴＤを記憶することができるように構成されている。表示パネル３では、表示駆動部８０は、デイジーチェーン接続されたＮ個の画素Ｒに対して、３種類の画素パケットＰＣＴ２１，ＰＣＴ２２，ＰＣＴ２３を用いて構成された一連のＮ個の画素パケット群を供給するようになっている。

図１５Ａは、画素パケットＰＣＴ２１の一構成例を表すものであり、図１５Ｂは、画素パケットＰＣＴ２２の一構成例を表すものであり、図１５Ｃは、画素パケットＰＣＴ２３の一構成例を表すものである。

画素パケットＰＣＴ２１は、輝度データＩＤおよび発光タイミングデータＥＴＤの読込動作の際に用いるものであり、図１５Ａに示したように、輝度データＩＤと、発光タイミングデータＥＴＤと、スタートフラグＳＦとを有している。発光タイミングデータＥＴＤは、各画素Ｒにおける発光開始タイミングを画定するものであり、複数ビットからなるコードである。スタートフラグＳＦは、画素パケットＰＣＴ２１の開始を示すものである。スタートフラグＳＦは、デイジーチェーン接続されたＮ個の画素Ｒに対して供給される一連の画素パケット群における、どの画素Ｒにもまだ読み込まれていない画素パケットＰＣＴ２１〜ＰＣＴ２３のうちの最初の画素パケットにおいてのみ“１”になるものである。この例では、スタートフラグＳＦ、発光タイミングデータＥＴＤ、輝度データＩＤは、画素パケットＰＣＴ２１内において、この順に配置されている。

画素パケットＰＣＴ２２は、発光タイミングデータＥＴＤの読込動作の際に用いるものである。すなわち、画素パケットＰＣＴ２２は、画素データＩＤの書き換えを行わず、発光タイミングデータＥＴＤの書き換えのみを行う場合に用いるものである。画素パケットＰＣＴ２２は、図１５Ｂに示したように、スタートフラグＳＦと、発光タイミングデータＥＴＤとを有している。このスタートフラグＳＦは、画素パケットＰＣＴ２１におけるものと同様のものである。この例では、スタートフラグＳＦおよび発光タイミングデータＥＴＤは、画素パケットＰＣＴ２２内において、この順に配置されている。

画素パケットＰＣＴ２３は、画素データＩＤおよび発光タイミングデータＥＴＤの書き換えをともに行わない場合に用いるものである。画素パケットＰＣＴ２３は、図１５Ｃに示したように、スタートフラグＳＦを有している。このスタートフラグＳＦは、画素パケットＰＣＴ２１におけるものと同様のものである。

図１５Ａ〜１５Ｃに示したように、データ信号ＰＳは、データ信号ＰＤがスタートフラグＳＦを示すときに“１”となり、その他のときには“０”となる信号である。言い換えれば、データ信号ＰＳは、各画素パケットＰＣＴ２１〜ＰＣＴ２３の開始時に“１”となる信号である。

図１６は、画素Ｒの一構成例を表すものである。画素Ｒは、制御部９１と、メモリ部９６と、駆動部１００とを有している。

制御部９１は、入力されたデータ信号ＰＳ，ＰＤ、およびクロック信号ＣＫに基づいて、画素Ｒの状態を設定し、信号ＬＤ，ＰＬＴ，ＣＫＥＮおよび駆動部１００に対する制御信号を生成するステートマシーンである。

メモリ部９６は、シフトレジスタ９６Ｂを有している。シフトレジスタ９６Ｂは、輝度データＩＤおよび発光タイミングデータＥＴＤを記憶するものである。具体的には、シフトレジスタ９６Ｂは、この例では、最後部から、複数ビットの発光タイミングデータＥＴＤ、１２ビットの輝度データＩＤＲ、１２ビットの輝度データＩＤＧ、および１２ビットの輝度データＩＤＢを記憶するようになっている。

駆動部１００は、カウンタ１０５を有している。カウンタ１０５は、制御部９１から供給された制御信号（カウンタ用クロック信号）を基準として、そのクロックパルスをカウントすることにより、輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じたパルス幅を有するパルス信号をそれぞれ生成するものである。その際、カウンタ１０５は、メモリ部９６から供給された発光タイミングデータＥＴＤに基づいて、これらのパルス信号が発光タイミングデータＥＴＤに応じたタイミングから始まるように制御するようになっている。

ここで、画素Ｒは、本開示における「単位画素」の一具体例に対応する。画素パケットＰＣＴ２１は、本開示における「第１の画素パケット」の一具体例に対応する。画素パケットＰＣＴ２２，ＰＣＴ２３は、本開示における「第２の画素パケット」の一具体例に対応する。スタートフラグＳＦは、本開示における「フラグデータ」の一具体例に対応する。発光タイミングデータＥＴＤは、本開示における「タイミングデータ」の一具体例に対応する。

図１７は、スタートフラグＳＦの値が“１”である画素パケットＰＣＴ２１が供給された場合における、ｎ番目の画素Ｒ（ｎ）における動作を表すものであり、（Ａ）〜（Ｃ）は画素Ｒ（ｎ）に入力されるクロック信号ＣＫ（ｎ）およびデータ信号ＰＳ（ｎ），ＰＤ（ｎ）をそれぞれ示し、（Ｄ），（Ｅ）は画素Ｒ（ｎ）から出力されるデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）をそれぞれ示す。

画素Ｒ（ｎ）の前段の画素Ｒ（ｎ−１）は、“１”を示すスタートフラグＳＦと、発光タイミングデータＥＴＤと、輝度データＩＤＲ，ＩＤＧ，ＩＤＢとからなるデータ信号ＰＤ（ｎ）（画素パケットＰＣＴ２１）を、データ信号ＰＳ（ｎ）およびクロック信号ＣＫ（ｎ）とともに、画素Ｒ（ｎ）に供給する（図１７（Ａ）〜（Ｃ））。

画素Ｒ（ｎ）の制御部９１は、データ信号ＰＳ（ｎ）が“１”になるときのデータ信号ＰＤ（ｎ）をスタートフラグＳＦとして取得する。この例ではスタートフラグＳＦは“１”であるため、制御部９１は、信号ＬＤ，ＰＬＴをセレクタ部４３に供給し、セレクタ部４３が、データ信号ＰＤＡ（図３）におけるスタートフラグＳＦを“０”に変更する。次に、制御部９１は、信号ＣＫＥＮをメモリ部９６に供給し、メモリ部９６が、そのスタートフラグＳＦと、次の画素パケット（画素パケットＰＣＴ２１〜２３のうちのいずれか）におけるスタートフラグＳＦに挟まれたデータ（発光タイミングデータＥＴＤおよび輝度データＩＤ）を記憶する。そして、制御部９１は、信号ＬＤ，ＰＬＴをセレクタ部４３に供給し、セレクタ４３が、データ信号ＰＤＡにおけるスタートフラグＳＦと次のスタートフラグＳＦに挟まれたデータを全て“０”に変更するとともに、次にスタートフラグＳＦを“１”に変更して、データ信号ＰＤＢを生成する。そして、画素Ｒ（ｎ）は、この画素パケットＰＣＴ２１から読み込んだ発光タイミングデータＥＴＤに応じたタイミングから、この画素パケットＰＣＴ２１から読み込んだ輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じた時間幅で発光する。

そして、画素Ｒ（ｎ）は、このようにしてデータ信号ＰＤ（ｎ＋１）を生成し、データ信号ＰＳ（ｎ＋１）とともに出力する（図１７（Ｄ），（Ｅ））。その際、画素Ｒ（ｎ）は、図１６に示したように２つのフリップフロップ４２，４４を有しているため、データ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）は、データ信号ＰＳ（ｎ），ＰＤ（ｎ）よりも２クロック分遅延したものとなる。

図１７では、スタートフラグＳＦの値が“１”である画素パケットＰＣＴ２１が供給された場合を示したが、スタートフラグＳＦの値が“０”である画素パケットＰＣＴ２１が供給された場合には、制御部９１は、信号ＬＤ，ＰＬＴ，ＣＫＥＮを生成しない。よって、画素Ｒ（ｎ）は、スタートフラグＳＦやエンドフラグＥＦの書き換えや、発光タイミングデータＥＴＤや輝度データＩＤの読み込みを行わず、入力されたデータ信号ＰＳ（ｎ），ＰＤ（ｎ）をそのまま２クロック分遅延させてデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）として出力する。

図１８は、スタートフラグＳＦの値が“１”である画素パケットＰＣＴ２２が供給された場合における、ｎ番目の画素Ｒ（ｎ）における動作を表すものであり、（Ａ）〜（Ｃ）は画素Ｒ（ｎ）に入力されるクロック信号ＣＫ（ｎ）およびデータ信号ＰＳ（ｎ），ＰＤ（ｎ）をそれぞれ示し、（Ｄ），（Ｅ）は画素Ｒ（ｎ）から出力されるデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）をそれぞれ示す。

画素Ｒ（ｎ）の前段の画素Ｒ（ｎ−１）は、“１”を示すスタートフラグＳＦと、発光タイミングデータＥＴＤとからなるデータ信号ＰＤ（ｎ）（画素パケットＰＣＴ２２）を、データ信号ＰＳ（ｎ）およびクロック信号ＣＫ（ｎ）とともに、画素Ｒ（ｎ）に供給する（図１８（Ａ）〜（Ｃ））。

画素Ｒ（ｎ）の制御部９１は、データ信号ＰＳ（ｎ）が“１”になるときのデータ信号ＰＤ（ｎ）をスタートフラグＳＦとして取得する。この例ではスタートフラグＳＦは“１”であるため、制御部９１は、信号ＬＤ，ＰＬＴをセレクタ部４３に供給し、セレクタ部４３が、データ信号ＰＤＡ（図１６）におけるスタートフラグＳＦを“０”に変更する。次に、制御部９１は、信号ＣＫＥＮをメモリ部９６に供給し、メモリ部９６が、そのスタートフラグＳＦと次の画素パケット（画素パケットＰＣＴ２１〜２３のうちのいずれか）におけるスタートフラグＳＦに挟まれたデータ（発光タイミングデータＥＴＤ）を記憶する。そして、制御部９１は、信号ＬＤ，ＰＬＴをセレクタ部４３に供給し、セレクタ４３が、データ信号ＰＤＡにおけるスタートフラグＳＦと次のスタートフラグＳＦに挟まれたデータを全て“０”に変更するとともに、次のスタートフラグＳＦを“１”に変更して、データ信号ＰＤＢを生成する。そして、画素Ｒ（ｎ）は、この画素パケットＰＣＴ２２から読み込んだ発光タイミングデータＥＴＤに応じたタイミングから、既に読み込まれた輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じた時間幅で発光する。

そして、画素Ｒ（ｎ）は、このようにしてデータ信号ＰＤ（ｎ＋１）を生成し、データ信号ＰＳ（ｎ＋１）とともに出力する（図１８（Ｄ），（Ｅ））。

図１８では、スタートフラグＳＦの値が“１”である画素パケットＰＣＴ２２が供給された場合を示したが、スタートフラグＳＦの値が“０”である画素パケットＰＣＴ２２が供給された場合には、制御部９１は、信号ＬＤ，ＰＬＴ，ＣＫＥＮを生成しない。よって、画素Ｒ（ｎ）は、スタートフラグＳＦやエンドフラグＥＦの書き換えや、発光タイミングデータＥＴＤの読み込みを行わず、入力されたデータ信号ＰＳ（ｎ），ＰＤ（ｎ）をそのままデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）として出力する。

図１９は、スタートフラグＳＦの値が“１”である画素パケットＰＣＴ２３が供給された場合における、ｎ番目の画素Ｒ（ｎ）における動作を表すものであり、（Ａ）〜（Ｃ）は画素Ｒ（ｎ）に入力されるクロック信号ＣＫ（ｎ）およびデータ信号ＰＳ（ｎ），ＰＤ（ｎ）をそれぞれ示し、（Ｄ），（Ｅ）は画素Ｒ（ｎ）から出力されるデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）をそれぞれ示す。

画素Ｒ（ｎ）の前段の画素Ｒ（ｎ−１）は、“１”を示すスタートフラグＳＦからなるデータ信号ＰＤ（ｎ）（画素パケットＰＣＴ２３）を、データ信号ＰＳ（ｎ）およびクロック信号ＣＫ（ｎ）とともに、画素Ｒ（ｎ）に供給する（図１９（Ａ）〜（Ｃ））。

画素Ｒ（ｎ）の制御部９１は、データ信号ＰＳ（ｎ）が“１”になるときのデータ信号ＰＤ（ｎ）をスタートフラグＳＦとして取得する。この例ではスタートフラグＳＦは“１”であるため、制御部９１は、信号ＬＤ，ＰＬＴをセレクタ部４３に供給し、セレクタ部４３が、データ信号ＰＤＡ（図１６）におけるスタートフラグＳＦを“０”に変更するとともに、次の画素パケット（画素パケットＰＣＴ２１〜２３のうちのいずれか）におけるスタートフラグＳＦを“１”に変更して、データ信号ＰＤＢを生成する。そして、画素Ｒ（ｎ）は、既に読み込まれた発光タイミングデータＥＴＤに応じたタイミングから、既に読み込まれた輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じた時間幅で発光する。

そして、画素Ｒ（ｎ）は、このようにしてデータ信号ＰＤ（ｎ＋１）を生成し、データ信号ＰＳ（ｎ＋１）とともに出力する（図１９（Ｄ），（Ｅ））。

図１９では、スタートフラグＳＦの値が“１”である画素パケットＰＣＴ２３が供給された場合を示したが、スタートフラグＳＦの値が“０”である画素パケットＰＣＴ２３が供給された場合には、制御部９１は、信号ＬＤ，ＰＬＴ，ＣＫＥＮを生成しない。よって、画素Ｒ（ｎ）は、スタートフラグＳＦやエンドフラグＥＦの書き換えを行わず、入力されたデータ信号ＰＳ（ｎ），ＰＤ（ｎ）をそのままデータ信号ＰＳ（ｎ＋１），ＰＤ（ｎ＋１）として出力する。

次に、より具体的な例として、４つの画素Ｒ（０）〜Ｒ（３）がデイジーチェーン接続されている場合において、２番目の画素Ｒ（２）に輝度データＩＤおよび発光タイミングデータＥＴＤを読み込ませる場合について説明する。

図２０は、画素Ｒ（０）〜Ｒ（３）における発光動作を表すものであり、（Ａ）〜（Ｃ）は画素Ｒ（０）に入力されるクロック信号ＣＫ（０）およびデータ信号ＰＳ（０），ＰＤ（０）をそれぞれ示し、（Ｄ），（Ｅ）は画素Ｒ（１）に入力されるデータ信号ＰＳ（１），ＰＤ（１）をそれぞれ示し、（Ｆ），（Ｇ）は画素Ｒ（２）に入力されるデータ信号ＰＳ（２），ＰＤ（２）をそれぞれ示し、（Ｈ），（Ｉ）は画素Ｒ（３）に入力されるデータ信号ＰＳ（３），ＰＤ（３）をそれぞれ示す。

表示駆動部８０は、０番目の画素Ｒ（０）のための画素パケットＰＣＴ２３（０）と、１番目の画素Ｒ（１）のための画素パケットＰＣＴ２３（１）と、２番目の画素Ｒ（２）のための画素パケットＰＣＴ２１（２）と、３番目の画素Ｒ（３）のための画素パケットＰＣＴ２１（３）とが連なるデータ信号ＰＤ（０）を生成し、このデータ信号ＰＤ（０）を、データ信号ＰＳ（０）およびクロック信号ＣＫ（０）とともに、初段の画素Ｒ（０）に供給する（図２０（Ａ）〜（Ｃ））。すなわち、表示駆動部８０は、輝度データＩＤおよび発光タイミングデータＥＴＤを読み込ませない、０，１，３番目の画素Ｒ（０），Ｒ（１），Ｒ（３）には画素パケットＰＣＴ２３を供給し、輝度データＩＤおよび発光タイミングデータＥＴＤを読み込ませる２番目の画素Ｒ（２）に画素パケットＰＣＴ２１を供給するため、このようなデータ信号ＰＤ（０）を生成する。

画素Ｒ（０）は、データ信号ＰＤ（０）（図２０（Ｃ））において、値が“１”であるスタートフラグＳＦ（画素パケットＰＣＴ２３（０）のスタートフラグＳＦ）を検出し、そのスタートフラグＳＦの値を“０”に変更する。また、画素Ｒ（０）は、そのスタートフラグＳＦの次の、値が“０”であるスタートフラグＳＦ（画素パケットＰＣＴ２３（１）のスタートフラグＳＦ）を検出し、このスタートフラグＳＦの値を“１”に変更する。このようにして、画素Ｒ（０）はデータ信号ＰＤ（１）を生成し、データ信号ＰＳ（１）とともに出力する（図２０（Ｄ），（Ｅ））。そして、画素Ｒ（０）は、既に読み込まれた発光タイミングデータＥＴＤに応じたタイミングから、既に読み込まれた輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じた時間幅で発光する。

同様に、画素Ｒ（１）は、データ信号ＰＤ（１）（図２０（Ｅ））において、値が“１”であるスタートフラグＳＦ（画素パケットＰＣＴ２３（１）のスタートフラグＳＦ）を検出し、そのスタートフラグＳＦの値を“０”に変更する。また、画素Ｒ（１）は、そのスタートフラグＳＦの次の、値が“０”であるスタートフラグＳＦ（画素パケットＰＣＴ２１（２）のスタートフラグＳＦ）を検出し、このスタートフラグＳＦの値を“１”に変更する。このようにして、画素Ｒ（１）はデータ信号ＰＤ（２）を生成し、データ信号ＰＳ（２）とともに出力する（図２０（Ｆ），（Ｇ））。そして、画素Ｒ（１）は、既に読み込まれた発光タイミングデータＥＴＤに応じたタイミングから、既に読み込まれた輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じた時間幅で発光する。

画素Ｒ（２）は、データ信号ＰＤ（１）（図２０（Ｅ））において、値が“１”であるスタートフラグＳＦ（画素パケットＰＣＴ２１（２）のスタートフラグＳＦ）を検出し、そのスタートフラグＳＦの値を“０”に変更する。そして、画素Ｒ（２）は、このスタートフラグＳＦと、次のスタートフラグＳＦ（画素パケットＰＣＴ２３（３）のスタートフラグＳＦ）とに挟まれたデータ（輝度データＩＤおよび発光タイミングデータＥＴＤ）を読み込む。そして、画素Ｒ（２）は、これらのスタートフラグＳＦに挟まれたデータをすべて“０”に変更するとともに、次のスタートフラグＳＦ（画素パケットＰＣＴ２３（３）のスタートフラグＳＦ）の値を“１”に変更する。このようにして、画素Ｒ（２）はデータ信号ＰＤ（３）を生成し、データ信号ＰＳ（３）とともに出力する（図２０（Ｈ），（Ｉ））。そして、画素Ｒ（２）は、この画素パケットＰＣＴ２３（３）から読み込んだ発光タイミングデータＥＴＤに応じたタイミングから、この画素パケットＰＣＴ２３（３）から読み込んだ輝度データＩＤＲ，ＩＤＧ，ＩＤＢに応じた時間幅で発光する。

図２１は、ｎ番目の画素Ｒ（ｎ）における発光動作を表すものであり、（Ａ）〜（Ｃ）は画素Ｒ（ｎ）に入力されるクロック信号ＣＫ（ｎ）およびデータ信号ＰＳ（ｎ），ＰＤ（ｎ）をそれぞれ示し、（Ｄ）〜（Ｆ）は画素Ｒ（ｎ）の発光素子４８Ｒ，４８Ｇ，４８Ｂの発光動作を示している。図２１（Ｄ）〜（Ｆ）において、“ＯＮ”は発光素子４８Ｒ，４８Ｇ，４８Ｂが発光している状態を示し、“ＯＦＦ”は発光素子４８Ｒ，４８Ｇ，４８Ｂが消光している状態を示す。

画素Ｒ（ｎ）の前段の画素Ｒ（ｎ−１）は、タイミングｔ１〜ｔ２の期間において、画素Ｒ（ｎ）に対して、スタートフラグＳＦの値が“１”である画素パケットＰＣＴ２１を供給する（図２１（Ｃ））。そして、画素Ｒ（ｎ）は、この画素パケットＰＣＴ２１から、輝度データＩＤＲ，ＩＤＧ，ＩＤＢおよび発光タイミングデータＥＴＤを読み込む。

次に、画素Ｒ（ｎ）は、このタイミングｔ２から、発光タイミングデータＥＴＤに応じた時間が経過したタイミングｔ３に、画素Ｒ（ｎ）の発光素子４８Ｒ，４８Ｇ，４８Ｂを発光させる（図２１（Ｄ）〜（Ｆ））。そして、画素Ｒ（ｎ）は、このタイミングｔ３から、輝度データＩＤＲに応じた長さの期間において発光素子４８Ｒを発光させ、輝度データＩＤＧに応じた長さの期間において発光素子４８Ｇを発光させ、輝度データＩＤＢに応じた長さの期間において発光素子４８Ｂを発光させる。

このように、表示パネル３では、スタートフラグＳＦを含む画素パケットＰＣＴ２１〜ＰＣＴ２３を伝送し、各画素ＲがスタートフラグＳＦに基づいて輝度データＩＤや発光タイミングデータＥＴＤを読み込むか否かを判断するようにしたので、デイジーチェーン接続されたＮ個の画素Ｒのうちの任意の画素Ｒの輝度データＩＤや発光タイミングデータＥＴＤを書き換えることができ、表示動作の自由度を高めることができる。

また、表示パネル３では、画素Ｒは、値が“１”であるスタートフラグＳＦを検出した場合に、画素パケットＰＣＴ２１，ＰＣＴ２２に含まれる輝度データＩＤや発光タイミングデータＥＴＤを読み込むとともに、そのスタートフラグＳＦの値を“０”に変更し、次のスタートフラグＳＦの値を“１”に変更するようにしたので、複数の画素Ｒが、同じ画素パケットＰＣＴ１１，１２の輝度データＩＤや発光タイミングデータＥＴＤを読み込むおそれを低減することができる。

また、表示パネル３では、各画素Ｒが、輝度データＩＤや発光タイミングデータＥＴＤを読み込み、その読み込まれたデータに基づいて発光動作を行うようにしたので、たとえば、画素Ｒによって発光開始タイミングを変化させることができ、より自由度の高い表示動作を行うことができる。

以上のように本実施の形態では、スタートフラグを含む画素パケットを伝送し、各画素がスタートフラグに基づいて輝度データや発光タイミングデータを読み込むか否かを判断するようにしたので、任意の画素の輝度データや発光タイミングデータを書き換えることができるため、表示動作の自由度を高めることができる

［変形例３−１］
上記実施の形態では、３つの画素パケットＰＣＴ２１〜ＰＣＴ２３を用いたが、これに限定されるものではない。例えば、スタートフラグＳＦと輝度データＩＤとを含み、発光タイミングデータＥＴＤを含まない画素パケットを用いてもよい。

［変形例３−２］
上記実施の形態では、例えば画素パケットＰＣＴ２１において、輝度データＩＤに加えて発光タイミングデータＥＴＤを含むようにしたが、これに限定されるものではなく、画素Ｒの動作に係る他のデータをも含むようにしてもよい。具体的には、例えば、画素Ｒを発光させるか否かを指示するためのデータや、画素Ｒにおける遅延量を調整するためのデータなどを含むようにすることができる。

［変形例３−３］
上記実施の形態に係る表示パネル３に、上記第１の実施の形態の変形例１−１，１−２を適用してもよい。

＜４．適用例＞
次に、上記実施の形態および変形例で説明した表示パネルの適用例について説明する。

図２２は、上記実施の形態等の表示パネルが適用されるノート型パーソナルコンピュータの外観を表すものである。このノート型パーソナルコンピュータは、例えば、本体１１０と、キーボード１２０と、表示部１３０とを有している。この表示部１３０には、上記実施の形態等に係る表示パネルが適用されている。

図２３は、上記実施の形態等の表示パネルが適用されるスマートフォンの外観を表すものである。このスマートフォンは、例えば、本体２１０と、操作部２２０と、表示部２３０とを有している。この表示部２３０には、上記実施の形態等に係るタッチパネルが適用されている。

上記実施の形態等の表示パネルは、このような電子機器の他、モニタ、テレビジョン装置、デジタルカメラ、ビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の表示パネルは、映像を表示するあらゆる分野の電子機器に適用することが可能である。

以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の第１および第２の実施の形態では、画素パケットＰＣＴ１，ＰＣＴ１１は、変数データＶＤ１および輝度データＩＤを含むようにしたが、これに限定されるものではなく、第３の実施の形態の場合と同様に、さらに発光タイミングデータＥＴＤなどを含むようにしてもよい。

また、例えば、上記の各実施の形態等では、ＬＥＤを表示素子として用いたが、これに限定されるものではなく、これに代えて、有機ＥＬ素子を表示素子として用いてもよい。

なお、本技術は以下のような構成とすることができる。

（１）複数の単位画素を有する表示部と、
前記複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む前記所定数の第１の画素パケットを生成し前記表示部に供給する表示駆動部と
を備えた表示パネル。

（２）各単位画素は、入力端子と、前記輝度データを記憶するメモリと、出力端子とをさらに有し、
前記複数の単位画素のうちの第１の単位画素の入力端子には、前記第１の画素パケットが供給され、
前記複数の単位画素のうちの前記第１の単位画素以外の一の単位画素の前記入力端子は、前記複数の単位画素のうちの他の単位画素のいずれかの出力端子に接続されている
前記（１）に記載の表示パネル。

（３）前記第１の画素パケットは、第１の変数データをさらに含み、
各単位画素は、前記第１の変数データに基づいて、その第１の画素パケットに含まれる輝度データを読み込むか否かを判断する
前記（２）に記載の表示パネル。

（４）前記表示駆動部が生成する第１の画素パケットに含まれる第１の変数データは、その第１の画素パケットに含まれる輝度データに書き換えるべき単位画素を特定する値を示し、
各単位画素は、前記入力端子に入力された第１の画素パケットに含まれる第１の変数データの値を変更して、新たな第１の画素パケットとして前記出力端子から出力する
前記（３）に記載の表示パネル。

（５）各単位画素は、
前記第１の変数データの値が０である場合には、前記第１の変数データが含まれる第１の画素パケットにおける輝度データを読み込むとともに、前記第１の変数データの値を、前記複数の単位画素の画素数から１を引いた値に変更し、
前記第１の変数データの値が１以上である場合は、前記第１の変数データの値をデクリメントすることにより、前記第１の変数データの値を変更する
前記（４）に記載の表示パネル。

（６）各単位画素は、前記輝度データを読み込む場合には、前記輝度データを所定値に変更して、新たな第１の画素パケットとして前記出力端子から出力する
前記（３）から（５）のいずれかに記載の表示パネル。

（７）前記表示駆動部は、前記複数の単位画素に発光を指示する第２の画素パケットをさらに生成する
前記（１）から（６）のいずれかに記載の表示パネル。

（８）前記表示駆動部は、第２の変数データを含む第２の画素パケットをさらに生成し、
各単位画素は、前記第２の変数データに基づいて、発光するか否かを判断する
前記（２）から（６）のいずれかに記載の表示パネル。

（９）前記複数の単位画素は、前記第１の単位画素から順に、２以上のグループに、グループ間で巡回するようにグループ分けされ、グループ単位で発光する
前記（８）に記載の表示パネル。

（１０）前記表示駆動部が生成する第２の画素パケットに含まれる第２の変数データは、発光させるべき単位画素を特定する値を示し、
各単位画素は、前記入力端子に入力された第２の画素パケットに含まれる第２の変数データの値を変更して、新たな第２の画素パケットとして前記出力端子から出力する
前記（８）または（９）に記載の表示パネル。

（１１）各単位画素は、
前記第２の変数データの値が０である場合には、発光するとともに、前記第２の変数データの値を、前記２以上のグループのグループ数から１を引いた値に変更し、
前記第２の変数データの値が１以上である場合は、前記第２の変数データの値をデクリメントすることにより、前記第２の変数データの値を変更する
前記（１０）に記載の表示パネル。

（１２）前記第１の画素パケットは、フラグデータを含み、
各単位画素は、前記フラグデータの値に基づいて、その第１の画素パケットに含まれる輝度データを読み込むか否かを判断する
前記（２）に記載の表示パネル。

（１３）前記表示駆動部は、前記フラグデータを含み、かつ前記輝度データを含まない第２の画素パケットをさらに生成する
前記（１２）に記載の表示パネル。

（１４）前記表示駆動部は、前記第１の画素パケットおよび前記第２の画素パケットを含む一連の画素パケット群を生成し、
各単位画素は、前記画素パケット群に含まれる複数のフラグデータのうちの２つを変更して、新たな画素パケット群として前記出力端子から出力する
前記（１３）に記載の表示パネル。

（１５）前記表示駆動部は、前記画素パケット群のうちの最初のフラグデータを第１の値に設定するとともに、その他のフラグデータを第２の値に設定し、
各単位画素は、
前記第１の画素パケットにおけるフラグデータの値が前記第１の値である場合には、その第１の画素パケットにおける輝度データを読み込み、そのフラグデータの値を前記第２の値に変更するとともに、そのフラグデータの次のフラグデータの値を前記第１の値に変更し、
前記第２の画素パケットにおけるフラグデータの値が前記第１の値である場合には、そのフラグデータの値を前記第２の値に変更するとともに、そのフラグデータの次のフラグデータの値を前記第１の値に変更し、
前記フラグデータの値が前記第２の値である場合には、前記フラグデータを変更しない
前記（１４）に記載の表示パネル。

（１６）前記第１の画素パケットは、その第１の画素パケットに含まれる輝度データが書き込まれる単位画素における発光タイミングを画定するタイミングデータをさらに含み、
各単位画素は、前記フラグデータの値に基づいて、その第１の画素パケットに含まれる輝度データおよびタイミングデータを読み込むか否かを判断する
前記（１２）から（１５）のいずれかに記載の表示パネル。

（１７）前記複数の単位画素における互いに隣り合う２つの単位画素のうちの前段の単位画素は、クロック信号と、前記第１の画素パケットを含むデータ信号とを、後段の単位画素に供給する
前記（２）から（１６）のいずれかに記載の表示パネル。

（１８）前記データ信号は、ＮＲＺ符号化方式、マンチェスター符号化方式、モディファイドミラー符号化方式のいずれかにより符号化されている
前記（１７）に記載の表示パネル。

（１９）複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む前記所定数の第１の画素パケットを生成し、前記複数の単位画素を有する表示部に対して供給する
駆動方法。

（２０）表示パネルと
前記表示パネルに対して動作制御を行う制御部と
を備え、
前記表示パネルは、
複数の単位画素を有する表示部と、
前記複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む前記所定数の第１の画素パケットを生成し前記表示部に供給する表示駆動部と
を有する
電子機器。

１…表示パネル、１０，６０，８０…表示駆動部、２０，７０，９０…表示部、４１，４１Ｂ，７１，９１…制御部、４２，４４…フリップフロップ、４３…セレクタ部、４３Ａ，４３Ｂ…セレクタ、４５…バッファ、４６，９６…メモリ部、４６Ａ…論理積回路、４６Ｂ，９６Ｂ…シフトレジスタ、４８…発光部、４８Ｒ，４８Ｇ，４８Ｂ…発光素子、５０，５０Ｂ，１００…駆動部、５２Ｒ，５２Ｇ，５２Ｂ…ＤＡＣ、５３Ｒ，５３Ｇ，５３Ｂ…可変電流源、５４Ｒ，５４Ｇ，５４Ｂ，５７Ｒ，５７Ｇ，５７Ｂ…スイッチ、５５，１０５…カウンタ、５６Ｒ，５６Ｇ，５６Ｂ…電流源、ＣＫ，ＣＫ（０）〜ＣＫ（Ｎ−１）…クロック信号、ＣＫＥＮ，ＬＤ，ＰＬＴ…信号、ＣＫＩＮ，ＰＤＩＮ，ＰＳＩＮ…入力端子、ＣＫＯＵＴ，ＰＤＯＵＴ，ＰＳＯＵＴ…出力端子、ＥＭ…フラグ、ＥＴＤ…発光タイミングデータ、ＩＤ，ＩＤＲ，ＩＤＧ，ＩＤＢ…輝度データ、Ｐ，ＰＢ，Ｐ（０）〜Ｐ（Ｎ−１），Ｑ，Ｑ（０）〜Ｑ（Ｎ−１），Ｒ，Ｒ（０）〜Ｒ（Ｎ−１）…画素、ＰＣＴ，ＰＣＴ１，ＰＣＴ１１，ＰＣＴ１２，ＰＣＴ２１〜ＰＣＴ２３…画素パケット、ＰＳ，ＰＳ（０）〜ＰＳ（Ｎ−１），ＰＤ，ＰＤ（０）〜ＰＤ（Ｎ−１）…データ信号、Ｔ１，Ｔ２…発光動作、ＳＦ…スタートフラグ、ＶＤ１，ＶＤ２…変数データ。

Claims (20)

1. 複数の単位画素を有する表示部と、
   前記複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む前記所定数と同数の第１の画素パケットを生成し前記表示部に供給する表示駆動部と
   を備え、
   各単位画素は、入力端子と、前記輝度データを記憶するメモリと、出力端子とを有し、
   前記複数の単位画素のうちの第１の単位画素の入力端子には、前記第１の画素パケットが供給され、
   前記複数の単位画素のうちの前記第１の単位画素以外の一の単位画素の前記入力端子は、前記複数の単位画素のうちの他の単位画素のいずれかの出力端子に接続され、
   前記第１の画素パケットは、第１の変数データをさらに含み、
   各単位画素は、前記第１の変数データに基づいて、その第１の画素パケットに含まれる輝度データを読み込むか否かを判断し、
   前記表示駆動部が生成する第１の画素パケットに含まれる第１の変数データは、その第１の画素パケットに含まれる輝度データに書き換えるべき単位画素を特定する値を示し、
   各単位画素は、前記入力端子に入力された第１の画素パケットに含まれる第１の変数データの値を変更して、新たな第１の画素パケットとして前記出力端子から出力する
   表示パネル。
2. 各単位画素は、
   前記第１の変数データの値が０である場合には、前記第１の変数データが含まれる第１の画素パケットにおける輝度データを読み込むとともに、前記第１の変数データの値を、前記複数の単位画素の画素数から１を引いた値に変更し、
   前記第１の変数データの値が１以上である場合は、前記第１の変数データの値をデクリメントすることにより、前記第１の変数データの値を変更する
   請求項１に記載の表示パネル。
3. 各単位画素は、前記輝度データを読み込む場合には、前記輝度データを所定値に変更して、新たな第１の画素パケットとして前記出力端子から出力する
   請求項１または請求項２に記載の表示パネル。
4. 前記表示駆動部は、前記複数の単位画素に発光を指示する第２の画素パケットをさらに生成する
   請求項１から請求項３のうちのいずれか一項に記載の表示パネル。
5. 前記表示駆動部は、第２の変数データを含む第２の画素パケットをさらに生成し、
   各単位画素は、前記第２の変数データに基づいて、発光するか否かを判断する
   請求項１から請求項３のうちのいずれか一項に記載の表示パネル。
6. 複数の単位画素を有する表示部と、
   前記複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む前記所定数と同数の第１の画素パケットを生成し前記表示部に供給する表示駆動部と
   を備え、
   各単位画素は、入力端子と、前記輝度データを記憶するメモリと、出力端子とを有し、
   前記複数の単位画素のうちの第１の単位画素の入力端子には、前記第１の画素パケットが供給され、
   前記複数の単位画素のうちの前記第１の単位画素以外の一の単位画素の前記入力端子は、前記複数の単位画素のうちの他の単位画素のいずれかの出力端子に接続され、
   前記第１の画素パケットは、第１の変数データをさらに含み、
   各単位画素は、前記第１の変数データに基づいて、その第１の画素パケットに含まれる輝度データを読み込むか否かを判断し、
   各単位画素は、前記輝度データを読み込む場合には、前記輝度データを所定値に変更して、新たな第１の画素パケットとして前記出力端子から出力する
   表示パネル。
7. 前記表示駆動部は、前記複数の単位画素に発光を指示する第２の画素パケットをさらに生成する
   請求項６に記載の表示パネル。
8. 前記表示駆動部は、第２の変数データを含む第２の画素パケットをさらに生成し、
   各単位画素は、前記第２の変数データに基づいて、発光するか否かを判断する
   請求項６に記載の表示パネル。
9. 複数の単位画素を有する表示部と、
   前記複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む前記所定数と同数の第１の画素パケットを生成し前記表示部に供給する表示駆動部と
   を備え、
   前記表示駆動部は、前記複数の単位画素に発光を指示する第２の画素パケットをさらに生成する
   表示パネル。
10. 複数の単位画素を有する表示部と、
    前記複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む前記所定数と同数の第１の画素パケットを生成し前記表示部に供給する表示駆動部と
    を備え、
    各単位画素は、入力端子と、前記輝度データを記憶するメモリと、出力端子とを有し、
    前記複数の単位画素のうちの第１の単位画素の入力端子には、前記第１の画素パケットが供給され、
    前記複数の単位画素のうちの前記第１の単位画素以外の一の単位画素の前記入力端子は、前記複数の単位画素のうちの他の単位画素のいずれかの出力端子に接続され、
    前記表示駆動部は、第２の変数データを含む第２の画素パケットをさらに生成し、
    各単位画素は、前記第２の変数データに基づいて、発光するか否かを判断する
    表示パネル。
11. 前記複数の単位画素は、前記第１の単位画素から順に、２以上のグループに、グループ間で巡回するようにグループ分けされ、グループ単位で発光する
    請求項５、請求項８、および請求項１０のうちのいずれか一項に記載の表示パネル。
12. 前記表示駆動部が生成する第２の画素パケットに含まれる第２の変数データは、発光させるべき単位画素を特定する値を示し、
    各単位画素は、前記入力端子に入力された第２の画素パケットに含まれる第２の変数データの値を変更して、新たな第２の画素パケットとして前記出力端子から出力する
    請求項５、請求項８、請求項１０、および請求項１１のうちのいずれか一項に記載の表示パネル。
13. 各単位画素は、
    前記第２の変数データの値が０である場合には、発光するとともに、前記第２の変数データの値を、前記２以上のグループのグループ数から１を引いた値に変更し、
    前記第２の変数データの値が１以上である場合は、前記第２の変数データの値をデクリメントすることにより、前記第２の変数データの値を変更する
    請求項１２に記載の表示パネル。
14. 複数の単位画素を有する表示部と、
    前記複数の単位画素のうちの所定数の単位画素のそれぞれの輝度を画定するデジタル信号の輝度データをそれぞれ含む前記所定数と同数の第１の画素パケットを生成し前記表示部に供給する表示駆動部と
    を備え、
    各単位画素は、入力端子と、前記輝度データを記憶するメモリと、出力端子とを有し、
    前記複数の単位画素のうちの第１の単位画素の入力端子には、前記第１の画素パケットが供給され、
    前記複数の単位画素のうちの前記第１の単位画素以外の一の単位画素の前記入力端子は、前記複数の単位画素のうちの他の単位画素のいずれかの出力端子に接続され、
    前記第１の画素パケットは、フラグデータをさらに含み、
    各単位画素は、前記フラグデータの値に基づいて、その第１の画素パケットに含まれる輝度データを読み込むか否かを判断する
    表示パネル。
15. 前記表示駆動部は、フラグデータを含み、かつ前記輝度データを含まない第２の画素パケットをさらに生成する
    請求項１４に記載の表示パネル。
16. 前記表示駆動部は、前記第１の画素パケットおよび前記第２の画素パケットを含む一連の画素パケット群を生成し、
    各単位画素は、前記画素パケット群に含まれる複数のフラグデータのうちの２つを変更して、新たな画素パケット群として前記出力端子から出力する
    請求項１５に記載の表示パネル。
17. 前記表示駆動部は、前記画素パケット群のうちの最初のフラグデータを第１の値に設定するとともに、その他のフラグデータを第２の値に設定し、
    各単位画素は、
    前記第１の画素パケットにおけるフラグデータの値が前記第１の値である場合には、その第１の画素パケットにおける輝度データを読み込み、そのフラグデータの値を前記第２の値に変更するとともに、そのフラグデータの次のフラグデータの値を前記第１の値に変更し、
    前記第２の画素パケットにおけるフラグデータの値が前記第１の値である場合には、そのフラグデータの値を前記第２の値に変更するとともに、そのフラグデータの次のフラグデータの値を前記第１の値に変更し、
    前記フラグデータの値が前記第２の値である場合には、前記フラグデータを変更しない
    請求項１６に記載の表示パネル。
18. 前記第１の画素パケットは、その第１の画素パケットに含まれる輝度データが書き込まれる単位画素における発光タイミングを画定するタイミングデータをさらに含み、
    各単位画素は、前記フラグデータの値に基づいて、その第１の画素パケットに含まれる輝度データおよびタイミングデータを読み込むか否かを判断する
    請求項１４から請求項１７のいずれか一項に記載の表示パネル。
19. 前記複数の単位画素における互いに隣り合う２つの単位画素のうちの前段の単位画素は、クロック信号と、前記第１の画素パケットを含むデータ信号とを、後段の単位画素に供給する
    請求項１から請求項８、および請求項１０から請求項１８のいずれか一項に記載の表示パネル。
20. 前記データ信号は、ＮＲＺ符号化方式、マンチェスター符号化方式、モディファイドミラー符号化方式のいずれかにより符号化されている
    請求項１９に記載の表示パネル。

Images