CN104903951B - 显示面板以及电子装置 - Google Patents

显示面板以及电子装置 Download PDF

Info

Publication number
CN104903951B
CN104903951B CN201380069428.5A CN201380069428A CN104903951B CN 104903951 B CN104903951 B CN 104903951B CN 201380069428 A CN201380069428 A CN 201380069428A CN 104903951 B CN104903951 B CN 104903951B
Authority
CN
China
Prior art keywords
data
signal
pixel
clock
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380069428.5A
Other languages
English (en)
Other versions
CN104903951A (zh
Inventor
铃木秀幸
宫内俊之
植野洋介
宫岛良文
服部雅之
鹰觜和邦
富樫治夫
池田保
大鸟居英
田中幸也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104903951A publication Critical patent/CN104903951A/zh
Application granted granted Critical
Publication of CN104903951B publication Critical patent/CN104903951B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示面板设置有多个第一单位像素(Pix)，其每个具有：第一数据输入端子(PDIN)；第一数据输出端子(PDOUT)；显示元件(48)，基于输入至第一数据输入端子(PDIN)的第一数据(PD)执行显示；以及第一波形整形部(42，44)，所述第一波形整形部设置在从第一数据输入端子(PDIN)至第一数据输出端子(PDOUT)的信号路径上。

Description

显示面板以及电子装置
技术领域
本公开涉及被配置为显示图像的显示面板、在显示面板中使用的像素芯片、以及包括显示面板的电子装置。
背景技术
近年来，在显示图像的显示设备领域中，已经开发了使用电流驱动光学元件的显示设备(有机EL显示设备)并且使其商业化，例如，有机EL(电致发光)元件，其被配置为根据流经的电流值改变发射强度。不同于液晶元件等，有机EL元件是自发光元件，不包括任何光源(背光)。因此，与包含光源的液晶显示设备的特征相比较，有机EL显示设备具有诸如较高可见辨识性、较低功耗、以及较高件响应速度的特征。在中等尺寸或者小尺寸的显示设备中通常采用该有机EL设备。
例如，专利文献1公开了所谓的有源矩阵显示设备，其中，每个像素设置有薄膜晶体管(TFT)，以控制每个像素的有机EL元件的光发射。显示设备可包括多个水平延伸栅极线和多个垂直延伸数据线，且像素设置在栅极线和数据线的相应交叉处附近。因此，基于栅极线的信号逐行地选择像素，以允许将模拟像素电压写入由此选择的像素中。
现有技术文献
专利文献
专利文献1：JP 2012-32828A
发明内容
目前，在显示设备中，通常需要高图像质量。具体地，例如，通常，高清晰度显示设备或者具有大屏幕的显示设备较为理想。而且，在一些情况下，期望具有高帧速率的显示设备。
因此，希望提供使得可以增强图像质量的显示面板、像素芯片、以及电子装置。
根据本公开的实施方式的显示面板包括多个第一单位像素。该多个第一单位像素分别包括：第一数据输入端子、第一数据输出端子、显示元件、以及第一波形整形部，其中，显示元件被配置为基于输入至第一数据输入端子的第一数据执行显示，并且第一波形整形部设置在从第一数据输入端子至第一数据输出端子的信号路径上。
根据本公开的实施方式的像素芯片包括：第一数据输入端子、第一数据输出端子、以及第一波形整形部。第一波形整形部设置在从第一数据输入端子至第一数据输出端子的信号路径上。
根据本公开的实施方式的电子装置包括上述显示面板。例如，电视设备、数码相机、个人电脑、摄像机、或者诸如移动电话的移动端子设备可与其对应。
在根据本公开的实施方式的显示面板、像素芯片、以及电子装置中，在每个第一单位像素中，将第一数据输入至第一数据输入端子。第一数据是在第一波形整形部中成形的波形并且从第一数据输出端子输出。
根据本公开的实施方式的显示面板、像素芯片、以及电子装置，每个第一单位像素设置有位于从第一数据输入端子至第一数据输出端子的信号路径上的第一波形整形部。因此，可以增强图像质量。
附图说明
[图1]图1是示出根据本公开的实施方式的显示设备的一种配置实例的框图。
[图2]图2是示出图1中所示的显示面板的一种配置实例的说明图。
[图3]图3是示出数据信号的一种配置实例的说明图。
[图4]图4是示出图2中所示的像素的一种配置实例的框图。
[图5]图5是示出图2中所示的控制部的一种操作实例的状态变换图。
[图6]图6是示出图2中所示的每个像素的一种操作实例的说明图。
[图7]图7是示出被输入至第一级像素的信号的一种实例的说明图。
[图8]图8是示出每个像素中的一种操作实例的说明图。
[图9]图9是示出每个像素中的一种操作实例的另一说明图。
[图10]图10是示出每个像素中的一种操作实例的另一说明图。
[图11]图11是示出每个像素中的一种操作实例的另一说明图。
[图12]图12是示出每个像素中的一种操作实例的另一说明图。
[图13]图13是示出每个像素中的一种操作实例的另一说明图。
[图14]图14是示出每个像素中的一种操作实例的另一说明图。
[图15]图15是示出每个像素中的一种操作实例的另一说明图。
[图16]图16是示出每个像素中的一种操作实例的另一说明图。
[图17]图17是示出每个像素中的一种操作实例的另一说明图。
[图18]图18是示出每个像素中的一种操作实例的另一说明图。
[图19]图19是示出每个像素中的一种操作实例的另一说明图。
[图20]图20是示出每个像素中的一种操作实例的另一说明图。
[图21]图21是示出每个像素中的一种操作实例的另一说明图。
[图22]图22是示出每个像素中的一种操作实例的另一说明图。
[图23]图23是示出每个像素中的一种操作实例的另一说明图。
[图24]图24是示出每个像素中的一种操作实例的另一说明图。
[图25]图25是示出每个像素中的一种操作实例的另一说明图。
[图26]图26是示出每个像素中的一种操作实例的另一说明图。
[图27]图27是示出每个像素中的一种操作实例的另一说明图。
[图28]图28是示出每个像素中的一种操作实例的另一说明图。
[图29]图29是示出每个像素中的一种操作实例的另一说明图。
[图30]图30是示出每个像素中的一种操作实例的另一说明图。
[图31]图31是示出每个像素中的一种操作实例的另一说明图。
[图32]图32是示出每个像素中的一种操作实例的另一说明图。
[图33]图33是示出根据第一实施方式的一种变形例的像素的一种配置实例的框图。
[图34]图34是示出根据第一实施方式的另一变形例的像素的一种配置实例的框图。
[图35]图35是示出根据第一实施方式的另一变形例的像素的一种配置实例的框图。
[图36]图36是示出图35中所示的像素的操作的说明图。
[图37]图37是示出图36中所示的每个像素的一种操作实施例的说明图。
[图38]图38是示出根据第一实施方式的另一变形例的像素的一种配置实例的框图。
[图39]图39是示出根据第一实施方式的另一变形例的像素的一种配置实例的框图。
[图40]图40是示出根据第一实施方式的另一变形例的存储器部的一种配置实例的框图。
[图41]图41是示出根据第一实施方式的另一变形例的显示面板的一种配置实例的说明图。
[图42]图42是示出根据第一实施方式的另一变形例的显示面板的一种配置实例的说明图。
[图43]图43是示出根据第一实施方式的另一变形例的显示面板的一种配置实例的说明图。
[图44]图44是示出根据第一实施方式的另一变形例的显示面板的一种配置实例的说明图。
[图45]图45是示出根据第一实施方式的另一变形例的显示面板的一种配置实例的说明图。
[图46]图46是示出根据第二实施方式的像素的一种配置实例的框图。
[图47]图47是示出被输入至第一级像素的信号的一种实例的说明图。
[图48]图48是示出每个像素中的一种操作实例的说明图。
[图49]图49是示出每个像素中的一种操作实例的另一说明图。
[图50]图50是示出根据一种变形例的像素的一种配置实例的框图。
[图51]图51是示出根据一种变形例的像素的一种配置实例的框图。
具体实施方式
在下文中，将参考附图描述本公开的一些实施方式。应注意，将按照下列顺序进行描述。
1.第一实施方式
2.第二实施方式
<1.第一实施方式>
[配置实例]
(整体配置实例)
图1示出了根据第一实施方式的显示设备的一种配置实例。显示设备1可以是包括使用LED(发光二极管)作为显示元件的有源矩阵显示面板的电视设备。应注意，因为通过本实施方式体现根据本公开的实施方式的显示面板和像素芯片，所以将一起对其进行描述。
显示设备1可包括RF(射频)部11、解调部12、去多路复用器部13、解码器部14、信号转换部15、以及显示面板20。
RF部11被配置为对在天线9中接收的广播波(RF信号)执行处理(诸如，但不限于，下变频)。解调部12被配置为对从RF部11供应的信号执行解调处理。去多路复用器部13被配置为从经由解调部12供应并且其中视频信号和音频信号被多路复用的信号(流)中分离出视频信号和音频信号。
解码器部14被配置为将从去多路复用器部13供应的信号(即，视频信号和音频信号)解码。具体地，在该实施例中，从去多路复用器部13供应的信号可以是通过MPEG2(移动图像专家组2)编码的信号，并且解码器部14可对该信号执行解码处理。
信号转换部15被配置为执行信号的格式转换。具体地，在该实例中，从解码器部14供应的信号可以是YUV格式的信号，并且信号转换部15可将该信号的格式转换成RGB格式。因此，信号转换部15可输出由此被转换格式的信号作为图像信号Sdisp。
显示面板20可以是使用LED作为显示元件的有源矩阵显示面板。显示面板20可包括显示驱动部21和显示部30。
显示驱动部21被配置为基于从信号转换部15供应的图像信号Sdisp控制显示部30的每个像素Pix(将在后面进行描述)中的光发射。具体地，如下所述，显示驱动部21可通过为显示部30的像素Pix的每个列供应数据信号PS和PD、以及时钟信号CK来控制每个像素Pix中的光发射。
图2示出了显示部30的一种配置实例。在显示部30中，多个像素Pix可排列成矩阵。具体地，在该实例中，M个像素Pix可水平地(横向地)排列，并且N个像素Pix垂直地(纵向地)排列。
垂直排列的像素Pix(Pix0、Pix1、Pix2、…、以及Pix(N-1))可以是菊花链式连接。显示驱动部21可向菊花链连接像素Pix的一个列中的第一级像素Pix0供应数据信号PS和PD(PS0和PD0)、以及时钟信号CK(CK0)。像素Pix0可基于数据信号PS0和PD0、以及时钟信号CK0产生数据信号PS和PD(PS1和PD1)、以及时钟信号CK(CK1)。像素Pix0可向下一级像素Pix1供应所生成的信号。下一级像素Pix1可基于数据信号PS1和PD1、以及时钟信号CK1生成数据信号PS和PD(PS2和PD2)、以及时钟信号CK(CK2)。像素Pix1接下来可向下一像素Pix2供应生成的信号。同样可适用于随后的像素Pix2至Pix(N-2)。因此，最后一级像素Pix(N-1)可接收由前一级像素Pix(N-2)生成的数据信号PS和PD(PS(N-1)和PD(N-1))、以及时钟信号CK(CK(N-1))。以这种方式，像素Pix相对于数据信号PS和PD可以是菊花链式连接并且相对于时钟信号CK也可以是菊花链式连接。
图3示出了数据信号PS和PD的一种配置实例。图3示出了关于一个像素Pix的数据信号PS和PD。换言之，显示驱动部21可向菊花链连接的N个像素Pix供应其中图3中所示的N个信号耦合在一起的数据信号PS和PD。在下文中，关于一个像素Pix的数据信号PD也被称为像素包PCT。
数据信号PD可包括标记RST、标记PL、以及强度(intensity，亮度)数据ID。如下所述，标记RST可指示每个帧中的第一像素包。具体地，在每个帧的第一像素包PCT中，标记RST变为“1”，并且在相关帧的其他像素包PCT中，标记RST可变为“0”。标记PL可指示相关像素包PCT中的强度数据ID是否已被任何像素Pix读取。具体地，当尚未读取强度数据ID时，标记PL可变为“0”，并且当已经读取强度数据ID时，标记PL可变为“1”。强度数据ID可限定每个像素Pix中的发射强度。强度数据ID可包括强度数据IDR、强度数据IDG、以及强度数据IDB。强度数据IDR可指示红色(R)发射强度。强度数据IDG可指示绿色(G)发射强度。强度数据IDB可指示蓝牙(B)发射强度。在该实例中，强度数据IDR、IDG、以及IDB中的分别可以是12位码。
当数据信号PD指示标记RST时，数据信号PS可以是变为“1”的信号，当数据信号PD指示其他时，数据信号PS可以是变为“0”的信号。换言之，数据信号PS仅在每个像素包PCT开始时是变为“1”的信号。
每个像素Pix可从前一级像素Pix接收数据信号PS和PD、以及时钟信号CK，并且可将接收的数据信号PS和PD、以及接收的时钟信号CK供应给下一级像素Pix。因此，每个像素Pix可从数据信号PD中读取关于有关像素Pix的强度数据ID并且可利用根据强度数据ID的发射强度发射光。
图4示出了像素Pix的一种配置实例。像素Pix可包括控制部41、触发器42和44、选择器部43、缓冲器45、存储器部46、驱动部50、以及发光部48。应注意，在下文中，为便于说明，将利用菊花链式连接的像素Pix的一列中的第一级像素Pix0给出描述；然而，同样可适用于其他像素Pix1至Pix(N-1)。
像素Pix0可基于被输入至输入端子PSIN的数据信号PS0、被输入至输入端子PDIN的数据信号PD0、以及被输入至输入端子CKIN的时钟信号CK0生成数据信号PS1和PD1、以及时钟信号CK1。然后，像素Pix0可从输出端子PSOUT输出数据信号PS1、可从输出端子PDOUT输出数据信号PD1、并且可从输出端子CKOUT输出时钟信号CK1。
控制部41可以是被配置为基于数据信号PS0和PD0、以及时钟信号CK0设置像素Pix0的状态并且生成信号LD、PLT、以及CKEN的状态机。如下所述，信号LD和信号PLT可以是重写数据信号PD中包括的标记PL的信号。具体地，信号LD可以是通过重写而变成标记PL的信号，并且信号PLT可以是指示重写定时的控制信号。而且，如下所述，信号CKEN可以是向存储器部46指示关于存储强度数据ID的定时的控制信号。此外，控制部41还可具有向驱动部50供应控制信号的功能。
触发器42被配置为基于时钟信号CK0对数据信号PS0进行采样并且输出采样结果作为数据信号PSA。此外，触发器42被配置为基于时钟信号CK0对数据信号PD0进行采样并且输出采样结果作为数据信号PDA。例如，触发器42可由对数据信号PS0进行采样的D型触发电路和对数据信号PD0进行采样的D型触发电路配置。
选择器部43被配置为基于数据信号PDA、以及信号LD和PLT生成数据信号PDB。选择器部43可包括选择器43A和43B。在选择器43A中，可将“0”输入至第一输入端子；可将“1”输入至第二端子；并且可将信号LD输入至控制输入端子。当信号LD是“0”时，选择器43A可输出被输入至第一输入端子的“0”，并且当信号LD是“1”时，选择器43A可输出被输入至第二输入端子的“1”。在选择器43B中，可将数据信号PDA输入至第一输入端子；可将从选择器43A输出的信号输入至第二输入端子；并且可将信号PLT输入至控制输入端子。当信号PLT是“0”时，选择器43B可输出被输入至第一输入端子的数据信号PDA，并且当信号PLT是“1”时，选择器43B可输出从选择器43A输出的被输入至第二输入端子的信号。选择器43被配置为向触发器44供应来自选择器43B的输出信号作为数据信号PDB。
利用该配置，选择器部43可在其处于信号PLT为“0”的周期内输出数据信号PDA作为数据信号PDB并且在信号PLT为“1”的周期内输出信号LD作为数据信号PDB。信号PLT可以是在数据信号PDA指示标记PL的周期内变为“1”并且在其他周期内变为“0”的信号。换言之，选择器部43被配置为通过使用数据信号PDA中的信号LD替换标记PL来生成数据信号PDB。
触发器44被配置为基于时钟信号CK0对数据信号PSA进行采样并且输出采样结果作为数据信号PS1。此外，触发器44被配置为基于时钟信号CK0对数据信号PDB进行采样并且输出采样结果作为数据信号PD1。例如，与触发器42相似，触发器44可由两个D型触发电路配置。
缓冲器45被配置为对时钟信号CK0执行波形成形并且输出波形成形的时钟信号作为时钟信号CK1。
存储器部46被配置为存储强度数据ID。存储器部46可包括与(AND)电路46A和移位寄存器46B。与电路46A被配置为获得第一输入端子的信号与第二输入端子的信号的逻辑乘积。在与电路46A中，从控制部41供应的信号CKEN可被输入至第一输入端子，并且时钟信号CK0可被输入至第二输入端子。在该实例中，移位寄存器46B可以是36位移位寄存器。在移位寄存器46B中，可将数据信号PDA输入至数据输入端子；并且可将与电路46A的输出信号输入至时钟输入端子。
利用该配置，存储器部46可在信号CKEN是“1”的周期内存储数据信号PDA中包括的数据。如下所述，信号CKEN可以是在数据信号PDA指示关于像素Pix0的36位像素数据ID的周期内变为“1”并且在其他周期内变为“0”的信号。以这种方式，与电路46A可在信号PDA指示关于像素Pix0的像素数据ID的周期内向移位寄存器46B供应时钟信号。因此，移位寄存器46B可存储关于像素Pix0的36位像素数据ID。在这种情况下，在移位寄存器46B中，最后一级中的12位部分可存储强度数据IDR；中心附近的12位部分可存储强度数据IDG；并且第一级中的12位部分可存储强度数据IDB。
驱动部50被配置为基于存储在存储器部46中的强度数据ID驱动发光部48。驱动部50可包括寄存器51R、51G、和51B、DAC(D/A转换器)52R、52G、和52B、以及可变电流源53R、53G、和53B。
寄存器51R、51G、和51B分别被配置为基于从控制部41供应的控制信号存储12位数据。具体地，寄存器51R可存储被存储在移位寄存器46B的最后一级的12位部分中的强度数据IDR；寄存器51G可存储被存储在中心附近的12位部分中的强度数据IDG；并且寄存器51B可存储被存储在第一级的12位部分中的强度数据IDB。
DAC 52R、52G、和52B被配置为基于从控制部41供应的控制信号将存储在寄存器51R、51G、和51B中的12位数字信号分别转换成模拟信号。
可变电流源53R、53G、和53B被配置为分别根据从DAC 52R、52G、和52B供应的模拟信号产生驱动电流。
发光部48被配置为基于从驱动部50供应的驱动电流发射光。发光部48可包括发光元件48R、48G、和48B。发光元件48R、48G、和48B可以是被配置为使用LED并且可分别发射红色(R)、绿色(G)、以及蓝色(B)光的发光元件。
利用该配置，DAC 52R可基于存储在寄存器51R中的强度数据IDR产生模拟电压。然后，可变电流源53R可基于模拟电压产生驱动电流并且可通过开关54R向发光部48的发光元件48R供应产生的驱动电流。发光元件48R可利用根据驱动电流的发射强度发射光。同样，DAC 52G可基于存储在寄存器51G中的强度数据IDG产生模拟电压。可变电流源53G可基于模拟电压产生驱动电流并且可通过开关54G向发光部48的发光元件48G供应产生的驱动电流。发光元件48G可利用根据驱动电流的发射强度发射光。而且，DAC 52B可基于存储在寄存器51B中的强度数据IDB产生模拟电压。可变电流源53B可基于模拟电压产生驱动电流并且可通过开关54B向发光部48的发光元件48B供应产生的驱动电流。发光元件48B可利用根据驱动电流的发射强度发射光。
应注意，开关54R、54G、和54B被配置为受从控制部41供应的控制信号的导通/断开控制。这允许像素Pix调整发射强度，同时保持红色(R)、绿色(G)、以及蓝色(B)亮度强度之间的平衡。
在组成每个像素Pix的这些块中，可将除发光部48之外的块集成在一个芯片中。换言之，显示面板20可设置有排列成矩阵的(M×N)个芯片和(M×N)个发光部48。
此处，像素Pix对应于本公开中的“第一单位像素”的一种具体实例。输入端子PDIN对应于本公开中的“第一数据输入端子”的一种具体实例。输出端子PDOUT对应于本公开中的“第一数据输出端子”的一种具体实例。数据信号PD对应于本公开中的“第一数据”的一种具体实例。触发器42和44对应于本公开中的“第一波形整形部分”的一种具体实例。输入端子PSIN对应于本公开中的“第二数据输入端子”的一种具体实例。输出端子PSOUT对应于本公开中的“第二数据输出端子”的一种具体实例。数据信号PS对应于本公开中的“第二数据”的一种具体实例。触发器42和44对应于本公开中的“第二波形整形部分”的一种具体实例。输入端子CKIN对应于本公开中的“第一时钟输入端子”的一种具体实例。输出端子CKOUT对应于本公开中的“第一时钟输出端子”的一种具体实例。缓冲器45对应于本公开中的“第一缓冲器”的一种具体实例。发光元件48R、48G、和48B对应于本公开中的“显示元件”的一种具体实例。DAC 52R、52G、和52B对应于本公开中的“转换部”的一种具体实例。
[操作和功能]
接着，将对根据本实施方式的显示设备1的操作和功能进行描述。
(整体操作的概述)
首先，参考图1等，将描述显示设备1的整体操作的概述。RF部11对在天线19上接收的广播波(RF信号)执行诸如但不限于下变频的处理。解调部12对从RF部11供应的信号执行解调处理。去多路复用器部13从利用由解调部12供应的信号(流)进行多路复用的这些信号中分离出视频信号和音频信号。解码器部14将从去多路复用器部13供应的信号(即，视频信号和音频信号)解码。信号转换部15执行信号的格式转换并且输出由此被转换格式的信号作为图像信号Sdisp。
在显示面板20中，显示驱动部21基于从信号转换部15供应的图像信号Sdisp控制显示部30的每个像素Pix中的光发射。具体地，显示驱动部21向显示部30的像素Pix的每列供应数据信号PS和PD、以及时钟信号CK。每个像素Pix从前一级像素Pix接收数据信号PS和PD、以及时钟信号CK并且将数据信号PS和PD、以及时钟信号CK供应给下一级像素Pix。随后，每个像素Pix从数据信号PD中读取关于有关像素Pix的强度数据ID并且利用根据强度数据ID的发射强度发射光。
(像素Pix的详细操作)
在像素Pix中，控制部41可用作状态机并且可控制像素Pix的操作。在下文中，首先，将给出控制部41的操作的详细描述。
图5是控制部41的状态变换图。参考图5，像素Pix可采用三种状态S0至S2。
状态S0指示其中有关像素Pix未读取强度数据ID(未上传)的状态。在状态S0，控制部41将信号LD设置为“0”。因此，像素Pix使用“0”替换输入信号PD中的标记PL。此外，控制部41将CKEN设置为“0”。
状态S1指示其中有关像素Pix正在读取强度数据ID(正在上传)的状态。在状态S1，控制部41将信号LD设置为“0”。因此，像素Pix使用“0”替换输入信号PD中的标记PL。而且，控制部41在信号PDA指示强度数据ID的周期将信号CKEN设置为“1”，在其他周期内，控制部41将信号CKEN设置为“0”。以这种方式，强度数据ID存储在存储器部46中。
状态S2指示有关像素Pix已经读取强度数据ID(已上传)的状态。在状态S2，控制部41将信号LD设置为“1”。因此，像素Pix使用“1”替换输入信号PD中的标记PL。此外，控制部41将CKEN设置为“0”。
基于数据信号PD中包括的标记RST和PL可执行三种状态S0至S2之间的变换。首先，当输入“1”作为标记RST时，控制部41将有关像素Pix设置为状态S0(未上传)。在状态S0(未上传)，当输入“1”作为标记RST(RST＝1)时，或者当输入“0”作为标记PL(PL＝1)时，像素Pix的状态保持处于状态S0(未上传)。
在状态S0(未上传)，当输入“0”作为标记RST并且输入“1”作为标记PL(RST＝0并且PL＝1)时，像素Pix的状态从状态S0(未上传)变换至状态S1(正在上传)。在状态S1(正在上传)，当输入“1”作为标记RST(RST＝1)时，像素Pix的状态从状态S1(正在上传)变换至状态S0(未上传)。
另一方面，在状态S1(正在上传)，当输入“0”作为标记RST时，像素Pix的状态从状态S1(正在上传)变换至状态S2(已上传)。在状态S2(已上传)，当输入“0”作为标记RST(RST＝0)时，像素Pix的状态保持处于状态S2(已上传)。因此，在状态S2(已上传)，当输入“1”作为标记RST(RST＝1)时，像素Pix的状态从状态S2(已上传)变换至状态S0(未上传)。
图6示出了像素Pix0至Pix(N-1)在一个帧周期(1F)内的状态。在一个帧周期(1F)开始处，将“1”作为标记RST输入至第一级像素Pix0，从而允许将像素Pix0的状态设置为状态S0(未上传)。之后，在有关的一个帧周期(1F)内，将像素Pix1至Pix(N-1)依次设置成状态S0(未上传)。如下所述，在这种情况下，相邻像素Pix的状态S0(未上传)开始的周期时间移位了时钟信号CK的两个脉冲。接着，像素Pix0至Pix(N-1)的状态从状态S0(未上传)依次变换至状态S1(正在上传)。相邻像素Pix的状态S1(正在上传)的周期被设置成彼此不重叠。在状态S1(正在上传)，像素Pix0至Pix(N-1)依次读取强度数据ID。之后，像素Pix0至Pix(N-1)的状态从状态S1(正在上传)依次变换至状态S2(已上传)。在状态S2(已上传)，像素Pix0至Pix(N-1)利用根据由此读取的强度数据ID的发射强度发射光。
接着，将通过使用数据信号PS和PD的具体实施例给出对像素Pix的操作的描述。
图7示出了在一个帧周期(1F)内被输入至菊花链式连接的像素Pix的列中的信号的一种实例，其中，(A)指示时钟信号CK的波形，(B)指示数据信号PS的波形，并且(C)指示数据信号PD的波形。在图7的(C)中，“x”可指示“1”或“0”。此外，在该实例中，为便于描述，强度数据IDR、IDG、以及IDB分别是1位数据，其中，“r0”、“r1”、…、“r(N-1)”指示强度数据IDR，“g0”、“g1”、…、“g(N-1)”指示强度数据IDG，并且“b0”、“b1”、…、“b(N-1)”指示强度数据IDB。
参考图7，在一个帧周期(1F)内的第一像素包PCT中，标记RST是“1”，并且在其他像素包PCT中，标记RST是“0”。而且，在该实例中，在一个帧周期(1F)内的第二和随后像素包PCT中，标记PL是“1”。
图8至图32示出了依次输入图7中所示的信号的相应位的情况下的像素Pix0至Pix2的状态。在这些图的上部分中，指示被输入至第一级像素Pix0中的数据信号PS和PD、以及信号部分P(P1至P25)。而且，在这些图的下部分中，由“1”、“0”、以及“x”指示像素Pix0至Pix2中的一些块的状态和信号的电平。应注意，为便于描述，简化了像素Pix0至Pix2的框图。
首先，如图8所示，当将第一信号部分P1输入至第一级像素Pix0时，像素Pix0的触发器42对输入的数据信号PS和PD进行采样。像素Pix0的控制部41从信号部分P1中获得“1”作为标记RST的值并且将像素Pix0的状态设置为状态S0(未上传)。换言之，控制部41将信号LD、PLT、以及CKEN设置为“0”。
接着，如图9所示，当将信号部分P2输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。像素Pix0的控制部41将信号PLT设置为“1”。因此，选择器部43输出与信号LD相同的“0”。换言之，选择器部43使用信号LD的“0”替换标记PL(“x”)。
接着，如图10所示，在每个像素Pix中，当将信号部分P3输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，将信号部分P1输入至下一级像素Pix1。
在像素Pix0中，控制部41将信号PLT设置回“0”。因此，选择器部43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。
在像素Pix1中，控制部41从信号部分P1中获得“1”作为标记RST的值并且将像素Pix1的状态设置为状态S0(未上传)。换言之，控制部41将信号LD、PLT、以及CKEN设置为“0”。
接着，如图11所示，在每个像素Pix中，当将信号部分P4输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，将信号部分P2输入至下一级像素Pix1。在像素Pix1中，控制部41将信号PLT设置为“1”。因此，选择器部43输出与信号LD相同的“0”。
接着，如图12所示，在每个像素Pix中，当将信号部分P5输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P3输入至像素Pix1，而信号部分P1输入至像素Pix2。
在像素Pix1中，控制部41将信号PLT设置回“0”。因此，选择器部43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。
在像素Pix2中，控制部41从信号部分P1中获得“1”作为标记RST的值并且将像素Pix2的状态设置为状态S0(未上传)。换言之，控制部41将信号LD、PLT、以及CKEN设置为“0”。
接着，如图13所示，在每个像素Pix中，当将信号部分P6输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P4输入至像素Pix1，而信号部分P2输入至像素Pix2。
在像素Pix0中，控制部41从信号部分P6中获得“0”作为标记RST的值。
在像素Pix2中，控制部41将信号PLT设置为“1”。因此，选择器部43输出与信号LD相同的“0”。
接着，如图14所示，在每个像素Pix中，当将信号部分P7输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P5输入至像素Pix1，而信号部分P3输入至像素P2。
在像素Pix0中，控制部41从信号部分P7中获得“1”作为标记PL的值。因为控制部41在前一个定时处获得“0”作为标记RST的值，所以控制部41将像素Pix1的状态设置为状态S1(正在上传)。此外，控制部41将信号PLT设置为“1”。因此，选择器部43与输出信号LD相同的“0”。换言之，选择器部43使用信号LD的“0”替换标记PL(“1”)。
在像素Pix2中，控制部41将信号PLT设置回“0”。因此，选择器部43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。
接着，如图15所示，在每个像素Pix中，当将信号部分P8输入至像素Pix0时，触发器42和44分别对输入的信号进行采样。因此，信号部分P6输入至像素Pix1，而信号部分P4输入至像素Pix2。
在像素Pix0中，控制部41将信号PLT设置回“0”。因此，选择器部43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。此外，控制部41将信号CKEN设置为“1”。
在像素Pix1中，控制部41从信号部分P6中获得“0”作为标记RST的值。
接着，如图16所示，在每个像素Pix中，当将信号部分P9输入至像素Pix0中时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P7输入至像素Pix1，而信号部分P5输入至像素Pix2。
在像素Pix0中，移位寄存器46B存储“r0”作为强度数据IDR的值。
在像素Pix1中，控制部41从信号部分P7中获得“0”作为标记PL的值。因此，像素Pix1的状态保持处于状态S0(未上传)。此外，控制部41将信号PLT设置为“1”。因此，选择器部43输出与信号LD相同的“0”。
接着，如图17所示，在每个像素Pix中，当将信号部分P10输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P8输入至像素Pix1，而信号部分P6输入至像素Pix2。
在像素Pix0中，移位寄存器46B存储“g0”作为强度数据IDG的值。
在像素Pix1中，控制部41将信号PLT设置回“1”。因此，选择器部43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。
在像素Pix2中，控制部41从信号部分P6中获得“0”作为标记RST的值。
接着，如图18所示，在每个像素Pix中，当将信号部分P11输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P9输入至像素Pix1，而信号部分P7输入至像素Pix2。
在像素Pix0中，移位寄存器46B存储“b0”作为强度数据IDB的值。因此，移位寄存器46B(存储器部46)存储关于像素Pix0的强度数据IDR、IDG、以及IDB。而且，控制部41从信号部分P11获得“0”作为标记RST的值并且将像素Pix0的状态设置为状态S2(已上传)。换言之，控制部41将信号LD设置为“1”。
在像素Pix2中，控制部41从信号部分P7中获得“0”作为标记PL的值。因此，像素Pix1的状态保持处于状态S0(未上传)。此外，控制部41将信号PLT设置为“1”。因此，选择器部43输出与信号LD相同的“0”。
接着，如图19所示，在每个像素Pix中，当将信号部分P12输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P10输入至像素Pix1，而信号部分P8输入至像素Pix2。
在像素Pix0中，控制部41将信号PLT设置为“1”。因此，控制部43输出与信号LD相同的“1”。
在像素Pix2中，控制部41将信号PLT设置回“0”。因此，选择器部43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。
接着，如图20所示，在每个像素Pix中，当将信号部分P13输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P11输入至像素Pix1，而信号部分P9输入至像素Pix2。
在像素Pix0中，控制部41将信号PLT设置回“0”。因此，选择器部43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。
在像素Pix1中，控制部41从信号部分P11中获得“0”作为标记RST的值。
接着，如图21所示，在每个像素Pix中，当将信号部分P14输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P12输入至像素Pix1，而信号部分P10输入至像素Pix2。
在像素Pix1中，控制部41从信号部分P12中获得“1”作为标记PL的值。因为控制部41在前一个定时处获得“0”作为标记RST的值，所以控制部41将像素Pix1的状态设置为状态S1(正在上传)。此外，控制部41将信号PLT设置为“1”。因此，选择器部43输出与信号LD相同的“0”。换言之，选择器43使用信号LD的“0”替换标记PL(“1”)。
接着，如图22所示，在每个像素Pix中，当将信号部分P15输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P13输入至像素Pix1，而信号部分P11输入至像素Pix2。
在像素Pix1中，控制部41将信号PLT设置回“0”。因此，选择器部43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。此外，控制部41将信号CKEN设置为“1”。
在像素Pix2中，控制部41从信号部分P11中获得“0”作为标记RST的值。
接着，如图23所示，在每个像素Pix中，当将信号部分P16输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P14输入至像素Pix1，而信号部分P12输入至像素Pix2。
在像素Pix0中，控制部41从信号部分P16中获得“0”作为标记RST的值。因此，像素Pix0的状态保持处于状态S2(已上传)。
在像素Pix1中，移位寄存器46B存储“r1”作为强度数据IDR的值。
在像素Pix2中，控制部41从信号部分P12中获得“0”作为标记PL的值。因此，像素Pix2的状态保持处于状态S0(未上传)。此外，控制部41将信号PLT设置为“1”。因此，选择器部43输出与信号LD相同的“0”。
接着，如图24所示，在每个像素Pix中，当将信号部分P17输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P15输入至像素Pix1，而信号部分P13输入至像素Pix2。
在像素Pix0中，控制部41将信号PLT设置为“1”。因此，选择器部43输出与信号LD相同的“1”。
在像素Pix1中，移位寄存器46B存储“g1”作为强度数据IDG的值。
在像素Pix2中，控制部41将信号PLT设置回“0”。因此，选择器部43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。
接着，如图25所示，在每个像素Pix中，当将信号部分P18输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P16输入至像素Pix1，而信号部分P14输入至像素Pix2。
在像素Pix0中，控制部41将信号PLT设置回“0”。因此，选择器部43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。
在像素Pix1中，移位寄存器46B存储“b1”作为强度数据IDB的值。因此，移位寄存器46B(存储器部46)存储关于像素Pix1的所有强度数据IDR、IDG、以及IDB。此外，控制部41从信号部分P18中获得“0”作为标记RST的值并且将像素Pix0的状态设置为状态S2(已上传)。换言之，控制部41将信号LD设置为“1”。
接着，如图26所示，在每个像素Pix中，当将信号部分P19输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P17输入至像素Pix1，而信号部分P15输入至像素Pix2。
在像素Pix1中，控制部41将信号PLT设置为“1”。因此，选择器部43输出与信号LD相同的“1”。
接着，如图27所示，在每个像素Pix中，当将信号部分P20输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P18输入至像素Pix1，而信号部分P16输入至像素Pix2。
在像素Pix1中，控制部41将信号PLT设置回“1”。因此，选择器部43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。
在像素Pix2中，控制部41从信号部分P16中获得“0”作为标记RST的值。
接着，如图28所示，在每个像素Pix中，当将信号部分P21输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P19输入至像素Pix1，而信号部分P17输入至像素Pix2。
在像素Pix0中，控制部41从信号部分P21中获得“0”作为标记RST的值。因此。像素Pix0的状态保持处于状态S2(已上传)。
在像素Pix2中，控制部41从信号部分P17中获得“1”作为标记PL的值。因为控制部41在前一个定时处获得“0”作为标记RST的值，所以控制部41将像素Pix2的状态设置为状态S1(正在上传)。此外，控制部41将信号PLT设置为“1”。因此，选择器部43输出与信号LD相同的“0”。换言之，选择器部43使用信号LD的“0”替换标记PL(“1”)。
接着，如图29所示，在每个像素Pix中，当将信号部分P22输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P20输入至像素Pix1，而信号部分P18输入至像素Pix2。
在像素Pix0中，控制部41将信号PLT设置为“1”。因此，选择器43输出与信号LD相同的“1”。
在像素Pix2中，控制部41将信号PLT设置回“0”。因此，选择器43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。此外，控制部41将信号CKEN设置为“1”。
接着，如图30所示，在每个像素Pix中，当将信号部分P23输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P21输入至像素Pix1，而信号部分P19输入至像素Pix2。
在像素Pix0中，控制部41将信号PLT设置回“1”。因此，选择器部43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。
在像素Pix1中，控制部分从信号部分P21中获得“0”作为标记RST的值。因此，像素Pix0的状态保持处于状态S2(已上传)。
在像素Pix2中，移位寄存器46B存储“r2”作为强度数据IDR的值。
接着，如图31所示，在每个像素Pix中，当将信号部分P24输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P22输入至像素Pix1，而信号部分P20输入至像素Pix2。
在像素Pix1中，控制部41将信号PLT设置为“1”。因此，选择器部43输出与信号LD相同的“1”。
在像素Pix2中，移位寄存器46B存储“g2”作为强度数据IDG的值。
接着，如图32所示，在每个像素Pix中，当将信号部分P25输入至像素Pix0时，触发器42和44分别对输入的数据信号进行采样。因此，信号部分P23输入至像素Pix1，而信号部分P21输入至像素Pix2。
在像素Pix1中，控制部41将信号PLT设置回“0”。因此，选择器部43从触发器42中选择数据信号PDA并且输出所选择的数据信号PDA。
在像素Pix2中，移位寄存器46B存储“b2”作为强度数据IDB的值。因此，移位寄存器46B(存储器部46)存储关于像素Pix2的所有强度数据IDR、IDG、以及IDB。此外，控制部41从信号部分P21中获得“0”作为标记RST的值并且将像素Pix0的状态设置为状态S2(已上传)。换言之，控制部41将信号LD设置为“1”。
以这种方式，在显示设备1中，每个像素Pix从前一级像素Pix接收数据信号PS和PD、以及时钟信号CK并且将数据信号PS和PD、以及时钟信号CK供应给下一级像素Pix。因此，每个像素Pix从数据信号PD中读取关于有关像素Pix的强度数据ID并且利用根据强度数据ID的发射强度发射光。
如上所述，在显示设备1中，因为像素Pix是菊花链式连接，所以可以增强图像质量。具体地，例如，在专利文献1中描述的显示设备中，驱动部分通过栅极线和数据线驱动每个像素。栅极线和数据线分别连接至多个像素的一列或者一行。即，栅极线和数据线是全局配线。因此，例如，在追求具有大屏幕的显示设备时，这些配线变长。从而可导致配线的电阻增加或者寄生电容增加，从而阻碍充分地驱动每个像素。此外，例如，在追求每个帧周期内涉及驱动多个行的高清晰度显示设备时，分配给一个水平周期(1H)的时间缩短。这可阻碍充分驱动每个像素。而且，例如，还在追求更高帧速率时，分配给一个水平周期(1H)的时间缩短，这可阻碍充分驱动每个像素。
另一方面，在根据本实施方式的显示设备1中，像素Pix是菊花链式连接。换言之，每个像素Pix通过像素Pix之间的局部配线、而非上述所述全局配线驱动下一级像素Pix。因此，对于每个像素Pix可以通过这些短配线相对容易地驱动下一级像素Pix。因此，可以实现具有大屏幕的显示设备。而且，因为配线较短，所以对于每个像素Pix可以相对容易地增加传输数据信号PS和PD等的速度。因此，可以实现高清晰度显示设备或者具有高帧速率的显示设备。
而且，如上所述，因为像素Pix是菊花链式连接，所以可以简化显示设备1的配置。具体地，例如，专利文献1中描述的显示设备设置有水平(横向)延伸的多条栅极线、垂直(纵向)延伸的多条数据线、连接至栅极线的所谓栅极驱动器、以及连接至数据线的所谓数据驱动器。这可导致复杂配置的可能性。另一方面，在根据本实施方式的显示设备1中，像素Pix是菊花链式连接，如图1所示，其中仅涉及垂直(纵向)延伸的配线。因此，可除去水平(横向)延伸的配线或者用于驱动配线的驱动部分。从而使得可以简化显示设备1的配置。
而且，在显示设备1中，使用数字信号(即，数据信号PS和PD、以及时钟信号CK)控制每个像素Pix的光发射。因此，可以抑制噪对图像质量的影响。例如，专利文献1中描述的显示设备使用了模拟信号，这可致使图像质量因噪声而下降的可能性。而且，具体地，具有大屏幕、高清晰度、或者高帧速率的显示设备中，甚至可能存在噪声对图像质量更大的影响的可能性。另一方面，根据本实施方式的显示设备1使用了数字信号，这使得可以降低噪声对图像质量的影响。
而且，如上所述，使用数字信号允许减少辐射。具体地，例如，就灰度表达、抵抗噪波等方面而言，使用模拟信号可能引起信号振幅增加。从而可能导致辐射增加。另一方面，根据本实施方式的显示设备1使用数字信号。这使得可以减小信号振幅，从而允许减少辐射。
此外，在显示设备1中，每个像素Pix包括触发器42和44、以及缓冲器45。因此，可以减小数据信号PS和PD等的信号振幅。具体地，例如，在无触发器42和44、以及缓冲器45的情况下，信号振幅衰减的可能性上升，显示驱动部分的衰减可能性更大。在这种情况下，显示驱动部分需要产生具有大信号振幅的数据信号PS和PD。另一方面，在显示设备1中，数据信号PS和PD、以及时钟信号CK在每次经由像素Pix时被波形成形，从而允许保持信号振幅。换言之，可以降低信号振幅的衰减可能性，从而使得可以减小数据信号PS和PD的信号振幅。这允许更低的电源电压和更低的功耗、以及上述辐射的减少。
此外，在显示设备1中，每个像素Pix设置有存储器部46。因此，例如，在显示静止图像时不涉及任何数据传输。这允许更低的功耗。
而且，在显示设备1中，每个像素设置有被配置为基于时钟信号CK对数据信号PS和PD进行采样的触发器42和44。这使得可以保持数据信号PS和PD、以及时钟信号CK之间的相对相位关系。
(效果)
如上所述，在本实施方式中，像素是菊花链式连接。因此，例如，可以实现具有大屏幕、高清晰度、或者高帧速率的显示设备，从而致使显示设备的图像质量增强和简化配置。
在本实施方式中，使用数字信号控制每个像素的光发射。因此，可以减少噪声对图像质量的影响并且减少辐射。
在本实施方式中，每个像素设置有触发器和缓冲器。因此，可以使得信号振幅更小，从而允许辐射减少和更低的功耗。
在本实施方式中，每个像素设置有存储器部分。因此，例如，在显示静止图像时不涉及任何数据传输。这允许更低的功耗。
在本实施方式中，每个像素设置有被配置为基于时钟信号对数据信号进行采样的触发器。因此，可以保持数据信号与时钟信号之间的相对相位关系。
[变形例1-1]
在上述示例性实施方式中，将时钟信号CK供应至每个像素Pix，但并不局限于此。更确切地，例如，可以将差分时钟信号供应至每个像素。在下文中，通过给出若干实施例对本变形例进行描述。
图33示出了根据本变形例的像素PixB的一种配置实例。像素PixB可包括缓冲器61、64、65、68、和69以及反相器(inverter)66和67。应注意，在下文中，为便于说明，将使用菊花链式连接的像素PixB的一列中的第一级像素PixB0给出描述；然而，同样可适用于其他像素PixB1至PixB(N-1)。
像素PixB0可基于输入至输入端子CKPIN的数据信号PS0和PD0、以及时钟信号CKP0、与输入至输入端子CKNIN的时钟信号CKN0产生数据信号PS1和PD以及时钟信号CKP1和CKN1。因此，像素PixB0可从输出端子PSOUT输出数据信号PS1、可从输出端子PDOUT输出数据信号PD1、可从输出端子CKPOUT输出时钟信号CKP1、并且可从输出端子CKNOUT输出时钟信号CKN1。此处，时钟信号CKP与时钟信号CKN是彼此相反的信号。换言之，根据本变形例的像素PixB0被配置为操作差分时钟信号CKP和CKN。
缓冲器61可以是被配置为将差分信号转换成单端信号的电路。具体地，缓冲器61可将作为差分信号的时钟信号CKP0和CKN0转换成作为单端号的时钟信号CK。
缓冲器64和65被配置为对输入信号执行波形成形并且输出波形成形的信号。具体地，缓冲器64可对时钟信号CKP0执行波形成形，而缓冲器65可对时钟信号CKN0执行波形成形。
反相器66和67可以是被配置为将输入信号进行反相并且输出反相信号的反相电路。反相器66的输入端子可连接至反相器67的输出端子和缓冲器65的输出端子。反相器66的输出端子可连接至反相器67的输入端子和缓冲器64的输出端子。而且，反相器67的输入端子可连接至反相器66的输出端子和缓冲器64的输出端子。反相器67的输出端子可连接至反相器66的输入端子和缓冲器65的输出端子。利用该配置，反相器66和67可构成锁存电路。
缓冲器68可对来自缓冲器64的输出信号执行波形成形并且可输出波形成形的信号作为时钟信号CKP1。缓冲器69可对来自缓冲器65的输出信号执行波形成形并且可输出波形成形的信号作为时钟信号CKN1。
此处，输入端子CKPIN对应于本公开中的“第一时钟输入端子”的一种具体实例。输出端子CKPOUT对应于本公开中的“第一时钟输出端子”的一种具体实例。时钟信号CKP对应于本公开中的“第一时钟信号”的一种具体实例。输入端子CKNIN对应于本公开中的“第二时钟输入端子”的一种具体实例。输出端子CKNOUT对应于本公开中的“第二时钟输出端子”的一种具体实例。时钟信号CKN对应于本公开中的“第二时钟信号”的一种具体实例。
如上所述，使用差分时钟信号CKP和CKN使得可以降低时钟信号的波形因传输而被劣化(degradation)的可能性。具体地，例如，如上述所述示例性实施方式，使用单端时钟信号CK可引起时钟信号CK在经过多个缓冲器45之后的占空比发生变化的可能性。例如，当构成缓冲器45的晶体管的特征发生变化时，可能发生该现象。例如，在占空比发生该变化的情况下，可能禁止正常的时钟传输，或者可能使像素Pix中的触发器42的采样定时偏离，从而引起可能禁止正常操作的可能性。另一方面，根据本变形例的像素PixB使用差分时钟信号CKP和CKN并且允许反相器66和67执行锁存操作。这使得可以抑制占空比发生变化。
而且，例如，在时钟信号CKP的传输路线(transfer route)与时钟信号CKN的传输路线之间不对称的情况下，图34中所示的一种配置也是可以的。这种不对称的非限制性实例可包括时钟信号CKP的传输路线的长度与时钟信号CKN的传输路线的长度不同的情况和时钟信号CKP与CKN的传输路线的负荷(电容)不同的情况。像素PixC可包括反相器68C和69C。反相器68C的输入端子可连接至缓冲器64的输出端子。反相器68C的输出端子可连接至输出端子CKNOUT。反相器69C的输入端子可连接至缓冲器65的输出端子。反相器69C的输出端子可连接至输出端子CKPOUT。应注意，本配置并不受限制；而是，例如，在图34中，可以省去反相器66和67。
在像素PixC中，可基于时钟信号CKP0生成时钟信号CKN1，且可基于时钟信号CKN0生成时钟信号CKP1。因此，即使在时钟信号CKP的传输路线与时钟信号CKN的传输路线之间不对称的情况下，也可校正不对称的影响，从而允许更可靠地传输时钟信号CKP和CKN。
[变形例1-2]
在上述所述示例性实施方式中，使用DAC 52R、52G、和52B来构成驱动部50，但并不局限于此。更确切地，例如，可使用计数器来构成驱动部分。在下文中，将对根据本变形例的像素PixD进行详细描述。
图35示出了像素PixD的一种配置实例。像素PixD可包括控制部41D和驱动部50D。驱动部41D可与上述所述示例性实施方式中的控制部41具有相似的功能并且被配置为用作状态机并向驱动部50D供应控制信号。
驱动部50D可包括计数器55R、55G、和55B、以及电流源56R、56G、和56B、以及开关57R、57G、和57B。计数器55R、55G、和55B可以是分别被配置为通过使用控制信号作为参考对从控制部41D供应的控制信号(计数器时钟信号)的时钟脉冲进行计数并且生成具有根据存储在寄存器51R、51G、和51B中的强度数据IDR、IDG、和IDB的脉冲宽度的脉冲信号的计数器。电流源56R、56G、和56B分别被配置为产生恒定的驱动电流。开关57R、57G、和57B被配置为基于从计数器55R、55G、和55B供应的脉冲信号而接通和断开。
例如，利用该配置，计数器55R产生具有根据存储在寄存器51R中的强度数据IDR的脉冲宽度的脉冲信号。因此，开关57R基于脉冲信号而接通和断开并且向发光元件48R供应由电流源57R产生的驱动电流。
在图36的(A)中，示出了根据上述所述示例性实施方式的像素Pix的操作，而在图36的(B)中，示出了根据本变形例的像素PixD的操作。根据上述所述示例性实施方式的像素Pix被配置为改变强度I，以改变发射强度(强度×时间，或者强度与时间的乘积)，而根据本变形例的像素PixD被配置为改变光发射的时宽，以改变发射强度(强度×时间)。
图37示出了像素PixD0至PixD(N-1)在一个帧周期(1F)内的状态。在一个帧周期(1F)的开始处，将第一级像素PixD0的状态设置为状态S0(未上传)。之后，在相关的一个帧周期(1F)内，将像素PixD1至PixD(N-1)依次设置成状态S0(未上传)。之后，将像素PixD0至PixD(N-1)的状态从状态S0(未上传)依次变换成状态S1(正在上传)，并且然后，进一步依次变换成状态S2(已上传)。在状态S2(已上传)，像素PixD0至PixD(N-1)分别在根据由此读取强度数据ID的周期内发射光。因此，在该周期结束之后，像素PixD0至PixD(N-1)熄灭(extinct)。
应注意，在该实施例中，驱动部50D设置有三个计数器53R、53G、和53B，但并不局限于此。例如，可设置一个计数器和脉冲信号生成电路。该一个计数器被配置为保持一直计数。脉冲信号生成电路被配置为生成具有根据其相应的强度数据IDR、IDG、以及IDB的脉冲宽度的脉冲信号。
而且，在该实例中，每个像素Pix从前一级接收时钟信号CK、基于时钟信号CK生成计数器时钟信号、并且向计数器55R、55G、和55B供应生成的计数器时钟信号。然而，并不局限于此。更确切地，例如，显示驱动部21可生成计数器时钟信号。因此，每个像素Pix可从前一级接收计数器时钟信号并且可向计数器55R、55G、和55B供应计数器时钟信号。像素Pix相对于计数器时钟信号的菊花链式连接也允许将计数器时钟信号的频率设置成独立于时钟信号CK的频率。这使得可以在设置发光元件48R、48G、和48B的光发射时间时增强自由度。
[变形例1-3]
在上述所述示例性实施方式中，像素Pix设置有红色(R)、绿色(G)、以及蓝色(B)三种发光元件48R、48G、以及48B，但并不局限于此。而是例如，可设置红色(R)、绿色(G)、蓝色(B)、以及白色(W)四种发光元件。而且，如图38所示，像素PixE可设置有红色(R)、绿色(G)、以及蓝色(B)中的任一种的一种发光元件。像素PixE可包括存储器部46E、驱动部50E、发光元件49、以及控制部41E。驱动部50E可仅包括设置在根据上述所述示例性实施方式的驱动部50中的三种系统的一种。而且，存储器部46E中的位数可以是根据上述所述示例性实施方式的存储器部46中的位数的三分之一(1/3)。
[变形例1-4]
在上述示例性实施方式中，像素Pix设置有触发器42和44，但并不局限于此。更确切地，例如，如图39所示，可设置缓冲器71和72。在像素PixF中，可将数据信号PS0输入至缓冲器71的输入端子，并且可从其输出端子输出数据信号PS1。而且，可将数据信号PDB输入至缓冲器72的输出端子，并且可从其输出端子输出数据信号PD1。此外，缓冲器71和72并不是限制性的，并且可采用补偿波形的任何设备
[变形例1-5]
在上述示例性实施方式中，存储器部46被配置为使用36位移位寄存器46B，但并不局限于此。更确切地，例如，图40中所示的一种配置是可以的。存储器部46B可包括移位寄存器73、分压器电路74、以及移位寄存器块75。移位寄存器73可以是将数据信号PDA输入至其数据输入端子并且可将与电路46A的输出信号输入至其时钟输入端子的4位移位寄存器。分压器电路74被配置为将四分之一(1/4)分频应用于输入信号。可以将与电路46A的输出信号输入至分压器电路74的输入端子。移位寄存器块75可包括四个9位移位寄存器。可以将从移位寄存器73的相应级输出的四个信号输入至四个移位寄存器。在该配置中，通过移位寄存器73串联/并联地转换数据信号PDA中包括的强度数据ID(IDR、IDG、以及IDB)，然后，将串联/并联转换的强度数据ID(IDR、IDG、以及IDB)存储在移位寄存器块75中。在这种情况下，可将强度数据IDR存储在移位寄存器块75的最后一级附近的部分PR中；可将强度数据IDG存储在中心附近的部分PG中；并且可将强度数据IDB存储在第一级附近的部分PB中。该配置使得在将强度数据ID存储在移位寄存器块75中时可以将时钟频率四等分(1/4)。
[变形例1-6]
在上述示例性实施方式中，在构成像素Pix的块之中，可将除发光元件48之外的块集成在一个芯片中，但并不局限于此。例如，可使用TFT使除发光元件48之外的块形成在显示面板20的基板上。
[变形例1-7]
在上述示例性实施方式中，N个像素Pix是从最高像素Pix0至最低像素Pix(N-1)垂直地菊花链式连接。然而，并不局限于此。更确切地，例如，参考图41，在N个像素Pix之中，M个像素Pix可从第一级像素Pix0至像素(M-1)为菊花链式连接。显示驱动部211可被设置在显示部301的上部中。显示驱动部211可向M个像素Pix供应数据信号PS和PD、以及时钟信号CK。同时，(N-M)个像素Pix可从像素Pix(M)至像素Pix(N-1)为菊花链式连接。显示驱动部212可被设置在显示部301的下部中。显示驱动部212可向(N-M)个像素Pix供应数据信号PS和PD、以及时钟信号CK。
此外，在上述示例性实施方式中，菊花链式连接的N个像素Pix垂直地布置成一直线，但并不局限于此。更确切地，例如，如图42所示，菊花链式连接的N个像素Pix可被布置成使得在显示部30J的垂直方向上的中心附近翻转。
而且，在上述示例性实施方式中，菊花链式连接的像素Pix中的每个驱动一个像素Pix。然而，并不局限于此。更确切地，例如，如图43和图44所示，菊花链式连接的像素Pix中的每个可驱动多个(在该实施例中，两个)像素Pix。在该实施例中，菊花链式连接的像素Pix(例如，Pix0)中的每个可驱动菊花链式连接的后一级像素Pix(例如，Pix1)和与菊花链连接的后一级像素Pix分离的另一像素Spix(例如，SPix0)。如图43所示，在显示面板20K中，一系列的像素Pix与一系列的像素Spix可被布置在同一直线上。如图44所示，在显示面板20L中，一系列的像素Pix与一系列的像素Spix可在彼此相邻的直线上。例如，在这些配置中，在像素Spix中，输出端子PSOUT、PDOUT、以及CKOUT可以处于高阻抗状态，从而防止输出数据信号PS和PD、以及时钟信号CK。
此外，在上述示例性实施方式中，菊花链式连接的像素Pix垂直地布置成一直线。然而，并不局限于此。更确切地，例如，如图45所示，菊花链连接的像素Pix可被水平地布置成一直线。
<2.第二实施方式>
接着，将对根据第二实施方式的显示设备2进行描述。本实施方式涉及对菊花链式连接的N个像素PixP的地址ADR的分配，以允许每个像素PixP基于地址ADR获得关于有关像素PixP的强度数据ID。应注意，由相同参考标号表示与根据上述所述第一实施方式的显示设备1中的部件大致相同的组成部件，并且将适当地省去与其相关的描述。
如图1所示，显示设备2可包括显示面板90。显示面板90可包括显示部80，显示部80包括菊花链式连接的N个像素PixP。
图46示出了像素PixP的一种配置实例。像素PixP可包括控制部81和触发器82。应注意，在下文中，为便于说明，将使用菊花链连接的像素PixP的一列中的第一级像素PixP0进行描述；然而，同样可适用于其他像素PixP1至PixP(N-1)。
控制部81被配置为获得像素PixP0的地址ADR，以保持获得的地址ADR，并且基于数据信号PS0和PD0、以及时钟信号CK生成数据信号PDC和信号CKEN。具体地，如下所述，控制部81可基于数据信号PD0的部分DSTART中包括的数据NOP获得地址ADR、可使用通过从数据NOP的值中减去1而获得的值替换数据NOP、并且可输出由此获得的值作为数据信号PDC。因此，如下所述，控制部81可基于地址ADR和数据信号PS0生成时钟CKEN并且可从数据信号PD0中获得关于有关像素PixP0的强度数据ID。此外，与根据上述所述第一实施方式的控制部41相似，控制部81可具有向驱动部50供应控制信号的功能。
触发器82被配置为基于时钟信号CK0对数据信号PS0进行采样并且输出采样结果作为数据信号PS1。触发器82被配置为基于时钟信号CK0对数据信号PDC进行采样并且输出采样结果作为数据信号PD1。例如，与根据上述所述第一实施方式的触发器42等相似，触发器82可由两个D型触发电路配置成。
图47示出了一个帧周期(1F)内的被输入至第一级像素PixP0的信号的一种实例，其中，(A)指示时钟信号CK的波形，(B)指示数据信号PS的波形，并且(C)指示数据信号PD的波形。该系列的数据信号PD可由两个部分DSTART和DDATA构成。
部分DSTART是所谓的报头部分并且可包括标记RST和数据NOP。仅在部分DSTART中，可将标记RST设置为“1”。数据NOP可指示通过从菊花链式连接的像素PixP的个数N中减去1而获得的数值(N-1)。而且，数据NOP在每次经过像素PixP时可减少1。
部分DDATA可由对应于相应的菊花链式连接的N个像素PixP的N个像素包PCT构成。每个像素包PCT可包括标记RST和强度数据ID。在部分DDATA中，可将标记RST设置为“0”。例如，强度数据IDR、IDG、以及IDB分别可以是12位码。应注意，在该实例中，为便于描述，假设强度数据IDR、IDG、以及IDB分别是1位数据。
图48示意性地示出了获得每个像素PixP中的地址ADR的操作。将图47中所示的数据信号PS和PD、以及时钟信号CK输入至第一级像素PixP0。然后，首先，每个像素PixP均基于数据信号PD中的部分START获得地址ADR。具体地，第一级像素PixP0从输入的数据信号PD0的部分START中获得数据NOP并且允许将数据NOP的值(N-1)用作地址ADR。然后，像素PixP0使用从值(N-1)中减去1而获得的值(N-2)替换数据信号PD0的数据NOP并且输出替换值(N-2)作为数据信号PD1。同样，下一级像素PixP1从由前一级像素PixP0供应的数据信号PD1的部分START中获得数据NOP并且允许将数据NOP的值(N-2)用作地址ADR。然后，像素PixP1使用通过从值(N-2)中减去1而获得的值(N-3)替换数据信号PD1的数据NOP并且输出替换值(N-3)作为数据信号PD1。同样适用于随后的像素PixP2至PixP(N-2)。因此，最后一级像素PixP(N-1)从由前一级像素PixP(N-2)供应的数据信号PD(N-2)的部分START中获得数据NOP并且允许将数据NOP的数据0(零)用作地址ADR。
图49示意性地示出了获得每个像素PixP中的强度数据的操作。每个像素PixP对数据信号PS中的脉冲数进行计数。当计数值CNT变为等于通过将2加到有关像素PixP的地址ADR的值中而获得的值(ADR+2或者ADR与2的和)时，每个像素PixP从数据信号PD中获得强度数据ID。具体地，例如，参考图49，当数据信号PS(N-1)的脉冲的计数值CNT变为2时，最后一级像素PixP(N-1)从数据信号PD(N-1)中获得强度数据ID。换言之，因为像素PixP(N-1)的地址ADR是0(零)，所以当计数值CNT变为等于通过将2加到地址ADR的值中而获得的值(即，2)时，像素PixP(N-1)从数据信号PD(N-1)中获得强度数据ID。同样，例如，参考图49，当数据信号PS0的脉冲的计数值CTN变为(N+1)时，第一级像素PixP0从数据信号PD0中获得强度数据ID。换言之，因为像素pixP0的地址ADR是(N-1)，所以当计数值CNT变为等于通过将2加到地址ADR的值中而获得的值(即，N+1)时，像素PixP0从数据信号PD0中获得强度数据ID。
以这种方式，每个像素PixP依次获得强度数据ID，从最后一级像素PixP(N-1)开始。具体地，例如，最后一级像素PixP(N-1)获得关于像素PixP(N-1)的强度数据ID；接着，前一级像素PixP(N-2)获得关于像素PixP(N-2)的强度数据ID。同样，像素PixP(N-2)至PixP0按照此顺序获得强度数据ID。因此，像素PixP利用根据由此获得的强度数据ID的相应发射强度发射光。
因此，在显示设备2中，每个像素PixP被分配有地址ADR。因此，可以增强将强度数据ID传输至每个像素PixP的自由度。换言之，例如，在根据上述第一实施方式的显示设备1中，在多个菊花链式连接的像素Pix的第一级像素Pix开始，依次读取强度数据ID。另一方面，在根据本实施方式的显示设备2中，每个像素PixP被分配有地址ADR。因此，通过适当地改变分配地址ADR的方式可以改变像素PixP读取强度数据ID的顺序。
如上所述，在本实施方式中，每个像素被分配有地址。因此，可以增强将强度数据传输至每个像素的自由度。
[变形例2-1]
在上述示例性实施方式中，假设数据NOP在每次经过像素PixP时减少1。然而，并不局限于此。更确切地，例如，可将输入至第一级像素PixP0的数据信号PD中的数据NOP设置为“0”，并且数据NOP在每次经过像素PixP时可增加1。在这种情况下，从第一级像素PixP0开始，每个像素PixP可依次获得强度数据ID。具体地，例如，第一级像素PixP0获得关于像素PixP0的强度数据ID；接着，下一级像素PixP1获得关于像素PixP1的强度数据ID。同样，像素PixP2至PixP(N-1)按照此顺序获得强度数据ID。换言之，可以按照与上述示例性实施方式的顺序的相反顺序读取强度数据ID。
[变形例2-2]
根据上述第一实施方式的显示设备1的变形例1-1至1-7可适用于根据上述示例性实施方式的显示设备2。
尽管通过给出示例性实施方式和变形例进行了描述，然而，本技术的内容并不局限于上述所述示例性实施方式，并且可以各种方式进行修改。
例如，在上述示例性实施方式中，像素Pix相对于数据信号PS和PD为菊花链式连接并且还相对于时钟信号CK也为菊花链式连接。然而，并不局限于此。更确切地，例如，如图50所示，像素Pix可仅相对于数据信号PS和PD为菊花链式连接。在这种情况下，例如，可通过全局配线将时钟信号CK供应至每个像素Pix。
而且，例如，在上述示例性实施方式等中，使用LED作为显示元件，但并不局限于此。更确切地，可使用有机EL元件作为显示元件。可替代地，如图51所示，可以使用液晶元件作为显示元件。像素PixN可包括液晶元件88R、88G、和88B、以及驱动部50N。驱动部50N被配置为驱动液晶元件88R、88G、和88B。DAC 52R、52G、和52B的输出端子可分别连接至液晶元件88R、88G、和88B的一端。可将电压Vcom供应至液晶元件88R、88G、和88B的另一端。
此外，在上述示例性实施方式等中，可将本技术应用于电视设备，但并不局限于此。可将本技术应用于被配置为显示图像的各种装置。具体地，例如，可将本技术应用于安装在足球场、棒球场等内的大尺寸显示设备。
应注意，本技术可具有下列配置。
(1)一种显示面板，包括：
多个第一单位像素，分别包括：第一数据输入端子、第一数据输出端子、显示元件、以及第一波形整形部，显示元件被配置为基于被输入至第一数据输入端子的第一数据执行显示，并且第一波形整形部设置在自第一数据输入端子至第一数据输出端子的信号路径上。
(2)根据(1)所述的显示面板，进一步包括驱动部，
其中，多个第一单位像素中的一个第一单位像素的第一数据输入端子连接至另一第一单位像素的第一数据输出端子；并且
驱动部被配置为将第一数据供应至多个第一单位像素中的第一级第一单位像素。
(3)根据(2)所述的显示面板，
其中，多个第一单位像素分别包括：
第一时钟输入端子；
第一时钟输出端子；以及
第一缓冲器，设置在自第一时钟输入端子至第一时钟输出端子的第一时钟信号路径上。
(4)根据(3)所述的显示面板，
其中，多个第一单位像素分别进一步包括：
第二时钟输入端子；
第二时钟输出端子；以及
第二缓冲器，设置在自第二时钟输入端子至第二时钟输出端子的第二时钟信号路径上；并且
第一时钟与第二时钟的信号电平彼此相反，第一时钟被输入至第一时钟输入端子，并且第二时钟被输入至第二时钟输入端子。
(5)根据(2)所述的显示面板，
其中，多个第一单位像素分别进一步包括：
第一时钟输入端子；
第二时钟输入端子；
第一时钟输出端子，连接至后一级第一单位像素中的第一时钟输入端子；
第二时钟输出端子，连接至后一级第一单位像素中的第二时钟输入端子；
第一反相器，设置在从第一时钟输入端子至第二时钟输出端子的第一时钟信号路径上；以及
第二反相器，设置在从第二时钟输入端子至第一时钟输出端子的第二时钟信号路径上。
(6)根据(4)或(5)所述的显示面板，
其中，锁存电路插入在第一时钟信号路径与第二时钟信号路径之间。
(7)根据(2)至(6)中任一项所述的显示面板，
其中，多个第一单位像素分别包括：
第二数据输入端子；
第二数据输出端子；以及
第二波形整形部，设置在从第二数据输入端子至第二数据输出端子的信号路径上；并且
第二数据包括用于区别每个第一单位像素的第一数据中的强度数据的数据部分，第二数据输入至第二数据输入端子。
(8)根据(2)至(7)中任一项所述的显示面板，进一步包括第二单位像素，第二单位像素连接至多个第一单位像素中的一个第一单位像素中的第一输出端子。
(9)根据(1)至(8)中任一项所述的显示面板，
其中，第一数据包括限定显示元件中的发射强度的数据；
多个第一单位像素分别进一步包括存储强度数据的存储器部；并且
显示元件被配置为利用根据存储在存储器部中的强度数据的强度执行显示。
(10)根据(9)所述的显示面板，
其中，多个第一单位像素分别进一步包括脉冲生成部，脉冲生成部被配置为生成具有根据存储在存储器部中的强度数据的脉冲宽度的脉冲信号；并且
显示元件被配置为基于脉冲信号执行显示。
(11)根据(10)所述的显示面板，
其中，脉冲生成部被配置为使用计数器。
(12)根据(10)所述的显示面板，
其中，第一波形整形部、存储器部、以及脉冲生成部构成用于每个第一单位像素的芯片。
(13)根据(9)所述的显示面板，
其中，多个第一单位像素分别进一步包括转换部，转换部被配置为将存储在存储器部中的强度数据进行D/A转换；并且
显示元件被配置为基于D/A转换的强度数据执行显示。
(14)根据(9)至(13)中任一项所述的显示面板，
其中，第一数据包括标记，第一数据被输入至一个第一单位像素中，并且标记指示在多个第一单位像素中的布置在一个第一单位像素之前的第一单位像素中是否已读取强度数据；并且
多个第一单位像素分别被配置为基于标记从第一数据中包括的关于多个第一单位像素的强度数据中辨别出关于相关第一单位像素的强度数据。
(15)根据(9)至(13)中任一项所述的显示面板，
其中，多个第一单位像素分别被分配有地址；并且
多个第一单位像素分别被配置为基于地址从第一数据中包括的关于多个第一单位像素的强度数据中辨别出关于相关第一单位像素的强度数据。
(16)根据(1)至(15)中任一项所述的显示面板，
其中，第一波形整形部是触发器。
(17)根据(1)至(15)中任一项所述的显示面板，
其中，第一波形整形部是缓冲器。
(18)根据(1)至(17)中任一项所述的显示面板，
其中，多个第一单位像素分别包括多个显示元件；并且
多个显示元件被配置为以彼此不同的颜色执行显示。
(19)根据(1)至(18)中任一项所述的显示面板，
其中，显示元件是LED显示元件。
(20)一种像素芯片，包括：
第一数据输入端子；
第一数据输出端子；以及
第一波形整形部，设置在从第一数据输入端子至第一数据输出端子的信号路径上。
(21)一种电子装置，包括：
显示面板；以及
控制部，被配置为对显示面板执行操作控制；
其中，显示面板包括：
多个第一单位像素，分别包括：第一数据输入端子、第一数据输出端子、显示元件、以及第一波形整形部，显示元件被配置为基于输入至第一数据输入端子的第一数据执行显示，并且第一波形整形部设置在从第一数据输入端子至第一数据输出端子的信号路径上。
本申请要求保护于2013年1月11日提交的日本在先专利申请JP2013-3646的权益，通过引用将其全部内容结合在此。
本领域技术人员应当理解的是，可根据设计需求和其他因素做出各种变形、组合、子组合、以及改变，只要它们在所附权利要求或者其等同物的范围内。

Claims (8)

1.一种显示面板，包括：
多个第一单位像素，分别包括：第一数据输入端子、第一数据输出端子、显示元件、以及第一波形整形部，所述显示元件被配置为基于输入至所述第一数据输入端子的第一数据执行显示，并且所述第一波形整形部设置在从所述第一数据输入端子至所述第一数据输出端子的信号路径上，
驱动部，
其中，所述多个第一单位像素中的一个第一单位像素的所述第一数据输入端子连接至另一第一单位像素的所述第一数据输出端子；并且
所述驱动部被配置为将所述第一数据供应至所述多个第一单位像素中的第一级第一单位像素，
其中，所述多个第一单位像素分别进一步包括：
第一时钟输入端子；
第二时钟输入端子；
第一时钟输出端子，连接至后一级第一单位像素中的所述第一时钟输入端子；
第二时钟输出端子，连接至所述后一级第一单位像素中的所述第二时钟输入端子；
第一反相器，设置在从所述第一时钟输入端子至所述第二时钟输出端子的第一时钟信号路径上；以及
第二反相器，设置在从所述第二时钟输入端子至所述第一时钟输出端子的第二时钟信号路径上。
2.一种显示面板，包括：
多个第一单位像素，分别包括：第一数据输入端子、第一数据输出端子、显示元件、以及第一波形整形部，所述显示元件被配置为基于输入至所述第一数据输入端子的第一数据执行显示，并且所述第一波形整形部设置在从所述第一数据输入端子至所述第一数据输出端子的信号路径上，
驱动部，
其中，所述多个第一单位像素中的一个第一单位像素的所述第一数据输入端子连接至另一第一单位像素的所述第一数据输出端子；并且
所述驱动部被配置为将所述第一数据供应至所述多个第一单位像素中的第一级第一单位像素，
其中，所述多个第一单位像素分别进一步包括：
第一时钟输入端子；
第一时钟输出端子；以及
第一缓冲器，设置在从所述第一时钟输入端子至所述第一时钟输出端子的第一时钟信号路径上，
第二时钟输入端子；
第二时钟输出端子；以及
第二缓冲器，设置在从所述第二时钟输入端子至所述第二时钟输出端子的第二时钟信号路径上；并且
第一时钟与第二时钟的信号电平彼此相反，所述第一时钟被输入至所述第一时钟输入端子，并且所述第二时钟被输入至所述第二时钟输入端子，
其中，锁存电路插入在所述第一时钟信号路径与所述第二时钟信号路径之间。
3.根据权利要求1或2所述的显示面板，
其中，所述多个第一单位像素分别包括：
第二数据输入端子；
第二数据输出端子；以及
第二波形整形部，设置在从所述第二数据输入端子至所述第二数据输出端子的信号路径上；并且
第二数据包括用于为每个第一单位像素辨别所述第一数据中的强度数据的数据部分，所述第二数据输入至所述第二数据输入端子。
4.根据权利要求1或2所述的显示面板，进一步包括第二单位像素，所述第二单位像素连接至所述多个第一单位像素的所述一个第一单位像素中的所述第一数据输出端子。
5.根据权利要求1或2所述的显示面板，
其中，所述第一数据包括限定所述显示元件中的发射强度的强度数据；
所述多个第一单位像素分别进一步包括存储所述强度数据的存储器部；并且
所述显示元件被配置为以根据存储在所述存储器部中的所述强度数据而定的强度执行显示。
6.根据权利要求1或2所述的显示面板，
其中，所述多个第一单位像素分别包括多个所述显示元件；并且
所述多个显示元件被配置为以彼此不同的颜色执行显示。
7.根据权利要求1或2所述的显示面板，
其中，所述显示元件是LED显示元件。
8.一种电子装置，包括：
根据权利要求1至7中任一项所述的显示面板；以及
控制部，被配置为对所述显示面板执行操作控制。
CN201380069428.5A 2013-01-11 2013-12-20 显示面板以及电子装置 Expired - Fee Related CN104903951B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-003646 2013-01-11
JP2013003646 2013-01-11
PCT/JP2013/084200 WO2014109207A1 (ja) 2013-01-11 2013-12-20 表示パネル、画素チップ、および電子機器

Publications (2)

Publication Number Publication Date
CN104903951A CN104903951A (zh) 2015-09-09
CN104903951B true CN104903951B (zh) 2017-11-21

Family

ID=51166866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380069428.5A Expired - Fee Related CN104903951B (zh) 2013-01-11 2013-12-20 显示面板以及电子装置

Country Status (7)

Country Link
US (1) US9905151B2 (zh)
EP (1) EP2945148A4 (zh)
JP (1) JPWO2014109207A1 (zh)
KR (1) KR20150104099A (zh)
CN (1) CN104903951B (zh)
TW (1) TW201430809A (zh)
WO (1) WO2014109207A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6187039B2 (ja) * 2013-08-29 2017-08-30 ソニー株式会社 表示パネル、その駆動方法、および電子機器
JP6070524B2 (ja) * 2013-12-04 2017-02-01 ソニー株式会社 表示パネル、駆動方法、および電子機器
WO2016084544A1 (ja) * 2014-11-25 2016-06-02 ソニー株式会社 画素ユニット、表示パネル、および信号伝送方法
CA2873476A1 (en) * 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CN104821154B (zh) * 2015-05-29 2018-11-06 利亚德光电股份有限公司 数据传输的控制系统、方法、芯片阵列及显示器
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
US9930277B2 (en) 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
US10091446B2 (en) 2015-12-23 2018-10-02 X-Celeprint Limited Active-matrix displays with common pixel control
CN105741755B (zh) * 2016-04-20 2017-12-26 深圳市明微电子股份有限公司 一种led显示屏、显示电路及其显示控制芯片
US10360846B2 (en) 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
US10453826B2 (en) 2016-06-03 2019-10-22 X-Celeprint Limited Voltage-balanced serial iLED pixel and display
US10832609B2 (en) * 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
KR102555211B1 (ko) * 2017-12-29 2023-07-12 엘지디스플레이 주식회사 발광 표시 장치
KR102416380B1 (ko) * 2017-12-29 2022-07-01 엘지디스플레이 주식회사 디스플레이 장치
KR102573291B1 (ko) * 2017-12-29 2023-08-30 엘지디스플레이 주식회사 발광 표시 장치
US10593257B2 (en) * 2018-03-15 2020-03-17 Samsung Display Co., Ltd. Stress profile compression
US11049448B2 (en) 2018-05-08 2021-06-29 Apple Inc. Memory-in-pixel architecture
US10867548B2 (en) * 2018-05-08 2020-12-15 Apple Inc. Systems and methods for memory circuitry in an electronic display
US10909926B2 (en) 2018-05-08 2021-02-02 Apple Inc. Pixel circuitry and operation for memory-containing electronic display
US10804333B2 (en) * 2018-11-16 2020-10-13 Osram Opto Semiconductors Gmbh Display, circuit arrangement for a display and method of operating a display
JP2021028679A (ja) * 2019-08-09 2021-02-25 株式会社ブイ・テクノロジー 発光表示装置および発光表示装置の画素回路チップ
KR102253256B1 (ko) * 2019-08-13 2021-05-20 주식회사 레커스 인터페이싱 라인의 수를 최소화하는 led 디스플레이 모듈
KR102249441B1 (ko) * 2019-09-25 2021-05-10 주식회사 사피엔반도체 픽셀 및 이를 포함하는 표시장치
EP3971877A4 (en) 2019-09-25 2023-01-25 Sapien Semiconductors Inc. PIXELS AND DISPLAY DEVICE WITH THEM
KR20210069197A (ko) 2019-12-03 2021-06-11 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치의 제어방법
US11587506B2 (en) 2020-03-30 2023-02-21 BOE MLED Technology Co., Ltd. Pixel structure, driving method thereof and display device
TWI723837B (zh) * 2020-04-08 2021-04-01 聚積科技股份有限公司 電流驅動裝置
KR102389188B1 (ko) * 2021-03-05 2022-04-21 주식회사 센소니아 제작 용이성이 향상되는 디스플레이 장치 및 그의 구동방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6736512B2 (en) * 2000-02-21 2004-05-18 Sony International (Europe) Gmbh Pixel element for a three-dimensional screen

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3236895B2 (ja) 1992-01-27 2001-12-10 松下電工株式会社 表示装置
WO1994018809A1 (en) * 1993-02-11 1994-08-18 Phares Louis A Controlled lighting system
JP2788401B2 (ja) * 1993-11-09 1998-08-20 小糸工業株式会社 表示装置
JP3407370B2 (ja) 1993-12-16 2003-05-19 セイコーエプソン株式会社 表示装置及び駆動回路
US5767818A (en) * 1994-09-27 1998-06-16 Nishida; Shinsuke Display device
JP3297896B2 (ja) 1994-09-30 2002-07-02 タキロン株式会社 ドットマトリクス型ｌｅｄ表示装置のデータ分配器
JPH1138925A (ja) 1997-07-23 1999-02-12 Abitsukusu Kk 追跡補間式スクロール表示システムおよび表示ユニット
JP3536657B2 (ja) 1998-03-30 2004-06-14 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置、及び電子機器
JP2000020029A (ja) 1998-06-30 2000-01-21 Toshiba Corp 液晶表示装置
JP2001312246A (ja) 2000-05-01 2001-11-09 Sony Corp 変調回路およびこれを用いた画像表示装置
JP3827917B2 (ja) * 2000-05-18 2006-09-27 株式会社日立製作所 液晶表示装置および半導体集積回路装置
JP3739663B2 (ja) * 2000-06-01 2006-01-25 シャープ株式会社 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置
JP2001350439A (ja) * 2000-06-06 2001-12-21 Sony Corp 変調回路およびこれを用いた画像表示装置
KR100514449B1 (ko) * 2000-07-28 2005-09-13 니치아 카가쿠 고교 가부시키가이샤 디스플레이장치, 디스플레이 구동회로 또는 디스플레이구동방법
US6582980B2 (en) * 2001-01-30 2003-06-24 Eastman Kodak Company System for integrating digital control with common substrate display devices
US7405719B2 (en) * 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
KR20070024733A (ko) * 2003-05-07 2007-03-02 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
JP4030471B2 (ja) * 2003-06-06 2008-01-09 日本テキサス・インスツルメンツ株式会社 パルス信号生成回路
EP1513059A1 (en) * 2003-09-08 2005-03-09 Barco N.V. A pixel module for use in a large-area display
JP5370454B2 (ja) 2004-04-12 2013-12-18 三洋電機株式会社 有機ｅｌ画素回路およびその駆動方法
SG139588A1 (en) * 2006-07-28 2008-02-29 St Microelectronics Asia Addressable led architecure
JP5299730B2 (ja) * 2006-10-13 2013-09-25 Ｎｌｔテクノロジー株式会社 表示装置
JP2009003323A (ja) 2007-06-25 2009-01-08 Brother Ind Ltd プロジェクタシステム
US8179336B2 (en) * 2008-06-30 2012-05-15 Global Oled Technology, Llc. Tiled electronic display
KR100986041B1 (ko) * 2008-10-20 2010-10-07 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템
US8497821B2 (en) * 2009-02-16 2013-07-30 Global Oled Technology Llc Chiplet display device with serial control
TW201108186A (en) * 2009-08-20 2011-03-01 Ene Technology Inc LED display system and related control method
US8081177B2 (en) * 2009-08-28 2011-12-20 Global Oled Technology Llc Chiplet display with optical control
JP5631391B2 (ja) * 2010-06-01 2014-11-26 シャープ株式会社 表示装置
US8803857B2 (en) * 2011-02-10 2014-08-12 Ronald S. Cok Chiplet display device with serial control
KR102101835B1 (ko) * 2013-08-30 2020-04-20 삼성전자 주식회사 픽셀 클럭 발생기, 이를 포함하는 디지털 티브이, 및 픽셀 클럭 발생 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6736512B2 (en) * 2000-02-21 2004-05-18 Sony International (Europe) Gmbh Pixel element for a three-dimensional screen

Also Published As

Publication number Publication date
KR20150104099A (ko) 2015-09-14
JPWO2014109207A1 (ja) 2017-01-19
EP2945148A4 (en) 2016-11-30
CN104903951A (zh) 2015-09-09
EP2945148A1 (en) 2015-11-18
US20150371591A1 (en) 2015-12-24
WO2014109207A1 (ja) 2014-07-17
TW201430809A (zh) 2014-08-01
US9905151B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
CN104903951B (zh) 显示面板以及电子装置
USRE48358E1 (en) Emission control driver and organic light emitting display device having the same
KR100666646B1 (ko) 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
US7808463B2 (en) Data driver and organic light emitting display having the same
KR101761794B1 (ko) 표시 장치 및 그의 구동 방법
US8922471B2 (en) Driver and display device using the same
US8018401B2 (en) Organic electroluminescent display and demultiplexer
KR101155899B1 (ko) 주사 구동 장치 및 그 구동 방법
JP4401376B2 (ja) デジタル−アナログ変換器、デジタル−アナログ変換器を採用したデータ駆動回路、および平板ディスプレイ装置
KR100600615B1 (ko) 영상 표시 장치
CN103137060A (zh) 减少伽马设置时间的数据驱动器驱动方法和显示驱动设备
KR100599916B1 (ko) 영상 표시 장치
CN104424888A (zh) 显示面板及其驱动方法、以及电子设备
JP6187039B2 (ja) 表示パネル、その駆動方法、および電子機器
KR101174985B1 (ko) 디스플레이 장치의 데이터 드라이버 및 그 동작 방법
US20090219233A1 (en) Organic light emitting display and method of driving the same
JP2018054691A (ja) 液晶表示装置
JP2003036054A (ja) 表示装置
CN116052598A (zh) 显示装置及其驱动方法
JP2009134055A (ja) 表示装置
CN113129826A (zh) 有机发光二极管显示装置及其驱动方法
JP4074994B2 (ja) 電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置
JPH11344949A (ja) 映像表示装置
JP2008180802A (ja) アクティブマトリクス型表示装置
KR100583127B1 (ko) 게이트 구동부와 에미션 구동부를 구비하는 발광 표시장치

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171121

CF01 Termination of patent right due to non-payment of annual fee