JP3297896B2 - ドットマトリクス型led表示装置のデータ分配器 - Google Patents
ドットマトリクス型led表示装置のデータ分配器Info
- Publication number
- JP3297896B2 JP3297896B2 JP26134394A JP26134394A JP3297896B2 JP 3297896 B2 JP3297896 B2 JP 3297896B2 JP 26134394 A JP26134394 A JP 26134394A JP 26134394 A JP26134394 A JP 26134394A JP 3297896 B2 JP3297896 B2 JP 3297896B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- latch
- stage
- display data
- led display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
のLED表示ユニットを複数桁複数段に組み合わせて構
成するドットマトリクス型LED表示装置において、各
段のLED表示ユニットに表示データ信号を分配するデ
ータ分配器に関する。
発光ダイオード)を用いたドットマトリクス方式のLE
D表示ユニット1の基本的な構成例を示す。
ように、LED101aを16×16ドット(256ド
ット)のドットマトリクス状に配列してLED点灯回路
を構成したLEDパネル101を備えている。また、こ
のLED表示ユニット1は、16ビットのシフト動作を
行うシフトレジスタ102と、このシフトレジスタ10
2の16ビットのパラレル出力をラッチするラッチ回路
103とを有している。そして、ラッチ回路103の1
6ビットの出力はRAM104に送られるようになって
いる。
ド=16ビット)以上の記憶容量を有するSRAM[Sta
tic Random Access Memory]によって構成されている。
そして、このRAM104の記憶領域は、1ワードごと
にアドレスが割り当てられ、LEDパネル101の1画
面分に相当する16ワード(16×16ビット)ごとに
3つ以上のバンクに区分されている。このRAM104
は、RAMコントローラ105に制御されて16ビット
ずつのデータの読み書きが行われる。即ち、RAMコン
トローラ105は、RAM104にリード/ライトの制
御信号を送ると共に、内部アドレスカウンタのカウント
出力をアドレスデコーダ106でデコードして送ること
により、上記ラッチ回路103がラッチした16ビット
のデータを順次書き込んで記憶し、また、この記憶した
データを16ビットずつデータバッファ107に読み出
して順次出力することができる。なお、このRAMコン
トローラ105は、外部から供給される図示しないクロ
ック信号又は内部で生成したクロック信号に基づいて動
作する。
7に読み出された16ビットのデータは、輝度調整回路
108で輝度の調整が行われてから、データドライバ1
09を介して上記LEDパネル101に送られる。輝度
調整回路108は、16ビットの各ディジタルデータを
輝度情報に応じてそれぞれPWM[Pulse Width Modulat
ion]信号に変換する回路である。この輝度情報は、図示
しない半固定抵抗器の印加電圧や、図示しないEEPR
OM[Electrically Erasable Programmable Read-Only
Memory]に記憶されたディジタルデータ等であり、予め
LED表示ユニット1ごとに設定されたものである。た
だし、EEPROMを用いる場合には、LEDパネル1
01の16×16ドットの各LEDごと又は発光色ごと
に個別に輝度の調整が可能となり、後に説明する表示デ
ータ信号と同様の手順で外部から輝度データを入力する
ことにより、これを書き換えることも可能となる。
104からデータを読み出すと同時に、走査カウンタ1
10にもカウント用の信号を送るようになっている。走
査カウンタ110は、カウント出力を走査デコーダ11
1でデコードして走査ドライバ112を介してLEDパ
ネル101に送ることにより、このLEDパネル101
の各行の走査を行う。
表示データ信号Data、シフトクロック信号Clock、ラッ
チ信号Latch及びリセット信号Resetがそれぞれ入力され
るようになっている。表示データ信号Dataは、上記シフ
トレジスタ102に入力されると共に、このシフトレジ
スタ102の出力からさらに外部に送り出される。ま
た、シフトクロック信号Clockは、このシフトレジスタ
102にクロック信号として入力されると共に、バッフ
ァ113を介して外部に出力される。さらに、ラッチ信
号LatchLは、上記ラッチ回路103とRAMコントロ
ーラ105に入力されると共に、バッファ114を介し
て外部に出力される。そして、リセット信号Resetは、
同じくRAMコントローラ105に入力されると共に、
バッファ115を介して外部に出力される。
は、シフトクロック信号Clockに従って表示データ信号D
ataを16ビットにわたり順次シフトする。そして、こ
のシフト動作によりシフトレジスタ102の出力からあ
ふれ出た表示データ信号Dataが外部に送り出されること
になる。ラッチ回路103は、ラッチ信号Latchに従っ
て、このシフトレジスタ102上をシフトする16ビッ
トの表示データ信号Dataをラッチする。また、RAMコ
ントローラ105は、ラッチ信号Latchに従って、ラッ
チ回路103がラッチした表示データ信号DataをRAM
104に書き込み記憶させると共に、リセット信号Rese
tに従って、書き込み用の内部アドレスカウンタのリセ
ットを行ったり、RAM104のアクセスバンクの切り
替えを行う。この結果、表示データ信号Dataは、LED
パネル101の1行分に相当する16ビットずつが順次
RAM104に記憶され、これにより1画面に相当する
16行分の表示データ信号Dataの記憶が完了すると、R
AM104のアクセスバンクに切り替えて同様の動作を
繰り返す。
つのバンクに1画面分の表示データ信号Dataが記憶され
ると、RAMコントローラ105は、このバンク上の表
示データ信号Dataの表示動作を開始する。即ち、読み出
し用の内部アドレスカウンタを用いてこのバンクから表
示データ信号Dataを1行分ずつ読み出すと共に、走査カ
ウンタ110を動作させて、LEDパネル101の走査
を行わせる。この表示動作は、次の1画面分の表示デー
タ信号Dataの書き込み動作と並行して行うことができ
る。そして、LEDパネル101の1画面分の表示が完
了しても、次の1画面分の表示データ信号Dataの記憶が
完了していない場合には、引き続き同じバンクの表示デ
ータ信号Dataを繰り返し表示させる。従って、このLE
D表示ユニット1は、表示データ信号Dataの転送速度が
遅い場合やこの表示データ信号Dataの入力が停止した場
合にも、既に記憶した直前の表示データ信号Dataを繰り
返し表示し続けることができる。しかも、RAM104
には3つ以上のバンクが設けられ十分に余裕があるの
で、この表示動作よりも表示データ信号Dataの入力の方
が多少先行したとしても、表示途中のバンクの表示デー
タ信号Dataが書き替えられて表示が乱れるようなおそれ
も生じない。なお、このLED表示ユニット1は、外部
から図示しない水平同期信号と垂直同期信号を入力する
ことにより、RAM104に記憶された表示データ信号
Dataを強制的にこれらの同期信号のタイミングで表示さ
せることもできる。また、このようなRAM104を用
いずに、ラッチ回路103でラッチした表示データ信号
Dataを直ちにLEDパネル101に送ってリアルタイム
に表示させるように構成することもできる。
スケード接続して使用する。即ち、例えば図9に示すよ
うに、n個のLED表示ユニット1をそれぞれ第1桁か
ら第n桁までカスケード接続して、図示していない外部
のコントローラから表示データ信号Data等を順送りにす
る。この場合、図10に示すように、表示データ信号Da
taは、第n桁目のLED表示ユニット1における第1行
目の右端のドットに対応するビットB0から送り始め
る。このビットB0からビットB15までの16ビットの
表示データ信号Dataは、第n桁目のLED表示ユニット
1の第1行目に対応するものであり、これをワードWn
とすると、次には第n−1桁目のLED表示ユニット1
の第1行に対応するワードWn-1を送り、さらにワード
W1まで順次送り続ける。このようにして、n桁のLE
D表示ユニット1の第1行分(16×nビット)の全て
の表示データ信号Dataを送り終えると、ラッチ信号Latc
hを一旦立ち上げる(直前に一度立ち下げてから立ち上
げる)。すると、各LED表示ユニット1では、このラ
ッチ信号Latchの立ち上がりによってこれらの表示デー
タ信号DataをラッチしRAM104の第Kバンクに記憶
させる。
信号Dataを送り、以降同様にして第16行目までの表示
データ信号Dataを送ることにより、1画面分の表示デー
タ信号Dataが各LED表示ユニット1のRAM104の
第Kバンクに記憶される。また、1画面分の表示データ
信号Dataを送り終えると、リセット信号Resetを一旦立
ち上げて書き込みバンクを第K+1バンクに切り替え
る。そして、この後も同様にして表示データ信号Dataを
送り続けることにより、各LED表示ユニット1のRA
M104に新たな1画面分の表示データ信号Dataを記憶
させると共に、前の1画面分の表示データ信号DataをL
EDパネル101に表示させることができる。
のためLEDパネル101の各ドットごとに単色のLE
Dを無階調で表示する場合について説明したが、例えば
各ドットごとに赤色と緑色のLEDを配置して赤色と緑
色に加えこれらを組み合わせた橙色の発光を行わせるよ
うにしたものであってもよく、さらに他の発光色を組み
合わせたり3原色の発光色に階調表示を加えて自然色表
示を行わせるようにしたものであってもよい。これらの
場合、各発光色の表示データ信号やこれらの各階調信号
は、LED表示ユニット1にそれぞれ別個に入力するこ
とにより、上記表示データ信号Dataと同様にして取り込
み表示させることができる。また、これらの信号を1つ
の表示データ信号Dataとしてシリアルに入力することも
可能である。
×16ドット構成のものについて説明したが、その他、
24×24ドット構成や16×32ドット構成等、様々
なドット構成のものが存在する。そして、このようなL
ED表示ユニット1を多数個用い、互いに密着させて多
数桁多数段に配置し大画面としたり、各段ごと等の複数
画面とするなどして、所望の表示画面サイズ及び画面構
成のLED表示装置として使用されるのが一般的であ
る。
多数段に配置して大画面のLED表示装置として使用す
る場合、従来は、図11に示すように、全てのLED表
示ユニット1を一連のカスケード接続にしていた。即
ち、図11の例ではn桁m段にマトリクス状に配置され
たLED表示ユニット1をn×m桁のLED表示ユニッ
ト1を接続する場合と同様にして、コントローラ2に対
し一連のカスケード接続としていた。
置されたLED表示ユニット1を各段ごとにn桁ずつカ
スケード接続し、コントローラ2がこれら各段のLED
表示ユニット1に対して表示データ信号Data等を振り分
けて出力するように構成する場合もあった。
したように、全てのLED表示ユニット1を一連のカス
ケード接続とする場合には、コントローラ2がまず第m
段目のn個のLED表示ユニット1の第1行目、即ちL
ED表示装置の画面上では(m−1)×16+1行目の
表示データ信号Dataから送り始めなければならず、第1
段目までを送り終えると、各LED表示ユニット1の第
2行目以降の表示データ信号Dataも同様にして送ること
になり、例えばCRT[Cathode-Ray Tube]等での表示用
に画面全体の第1行目から順に送られて来る表示データ
信号Dataを取り扱う場合には、コントローラ2がフレー
ムメモリを用いて表示データ信号Dataの送出順序を入れ
替える必要があるという問題があった。
される表示データ信号Data等の信号は、最大でn×m個
のLED表示ユニット1を伝送されることになる。従っ
て、特に多数のLED表示ユニット1を用いて大画面の
LED表示ユニットを構成する場合には、表示データ信
号Data等が通過する信号線の距離が長くなるため、この
間に混入する雑音の影響が大きくなり、この雑音によっ
て最終段等のLED表示ユニット1で表示される画面に
乱れが生じるおそれがあるという問題も生じていた。さ
らに、各LED表示ユニット1では、シフトクロック信
号Clock等がバッファ113〜115を通過するたびに
波形が変形されて徐々にタイミングがずれるので、特に
最終段のLED表示ユニット1等では、このタイミング
のずれが累積して同期が外れ、表示データ信号Data等を
正常に取り込むことができなくなるおそれがあるという
問題も生じていた。
LED表示ユニット1をカスケード接続する場合には、
コントローラ2がLED表示装置の画面上での第1行目
の表示データ信号Dataから送出することができ、この表
示データ信号Data等が伝送されるLED表示ユニット1
も最大でn個に制限されるので上記のような問題は回避
することができる。しかしながら、この場合には、コン
トローラ2が各段ごとに表示データ信号Data等を振り分
けてから順に又は同時にこれら各段に出力しなければな
らず、各段のLED表示ユニット1への表示データ信号
Dataの送出制御が面倒なものになるという問題が生じ
る。しかも、LED表示ユニット1の組み合わせ段数が
異なれば、コントローラ2による表示データ信号Data等
の振り分け制御が変わるだけでなく、このコントローラ
2の接続端子数も変更しなければならないため、任意の
段数に用いることができる汎用のコントローラ2を作成
することができないという問題も生じていた。
クス方式のLED表示ユニットを多数桁多数段に組み合
わせて大画面のLED表示装置として用いる場合に、こ
れを単一の大画面のLED表示ユニットと同様に取り扱
うことができるようにする汎用性の高いデータ分配器を
提供することを目的としている。
に、請求項1の発明は、シリアルに送られて来る表示デ
ータ信号をシフトクロック信号に従って順次シフトレジ
スタ上でシフトさせてから後続桁のLED表示ユニット
に送り出すと共に、ラッチ信号に従ってこのシフトレジ
スタ上の表示データ信号をパラレルにラッチ回路にラッ
チさせ、また、このラッチ回路がラッチするたびに、ラ
ッチされた表示データ信号をドットマトリクス方式の表
示部の各行に順次対応付けて適宜表示させ、リセット信
号に従って次に表示データ信号を対応付ける表示部の行
を最初の行に戻すLED表示ユニットを複数桁複数段に
配置したドットマトリクス型LED表示装置における各
段又は最終段を除く各段に配置するデータ分配器におい
て、第1段目に配置する場合は外部装置から、第2段目
以降に配置する場合は上位段のデータ分配器から送られ
て来る表示データ信号とシフトクロック信号とラッチ信
号とリセット信号を入力する入力手段と、入力手段が入
力した表示データ信号とシフトクロック信号とラッチ信
号とリセット信号を当該段の最初の桁のLED表示ユニ
ットに送り出す第1出力手段と、入力手段が入力した表
示データ信号とシフトクロック信号とラッチ信号とリセ
ット信号を、下位段にデータ分配器が存在する場合は、
この下位段のデータ分配器に送り出し、下位段が最終段
でありデータ分配器が存在しない場合には、この下位段
の最初の桁のLED表示ユニットに送り出す第2出力手
段と、第1出力手段が送り出したラッチ信号のラッチ回
数を計数するラッチ計数手段と、ラッチ計数手段の計数
が所定数に達すると、第1出力手段によるラッチ信号の
送出を停止させると共に、第2出力手段によるラッチ信
号の送出を可能にさせる出力切替手段と、入力手段が入
力したリセット信号に従って、ラッチ計数手段による計
数を初期化すると共に、第1出力手段によるラッチ信号
の送出を可能にさせ、第2出力手段によるラッチ信号の
送出を停止させる出力初期化手段とを備えたことを特徴
とする。
る表示データ信号をシフトクロック信号に従って順次シ
フトレジスタ上でシフトさせてから後続桁のLED表示
ユニットに送り出すと共に、ラッチ信号に従ってこのシ
フトレジスタ上の表示データ信号をパラレルにラッチ回
路にラッチさせ、また、このラッチ回路がラッチするた
びに、ラッチされた表示データ信号をドットマトリクス
方式の表示部の各行に順次対応付けて適宜表示させ、表
示データ信号が所定行数分このラッチ回路にラッチされ
たことを検出すると送信完了信号を出力し、リセット信
号に従って次に表示データ信号を対応付ける表示部の行
を最初の行に戻すLED表示ユニットを複数桁複数段に
配置したドットマトリクス型LED表示装置における各
段又は最終段を除く各段に配置するデータ分配器におい
て、第1段目に配置する場合は外部装置から、第2段目
以降に配置する場合は上位段のデータ分配器から送られ
て来る表示データ信号とシフトクロック信号とラッチ信
号とリセット信号を入力する入力手段と、入力手段が入
力した表示データ信号とシフトクロック信号とラッチ信
号とリセット信号を当該段の最初の桁のLED表示ユニ
ットに送り出す第1出力手段と、入力手段が入力した表
示データ信号とシフトクロック信号とラッチ信号とリセ
ット信号を、下位段にデータ分配器が存在する場合は、
この下位段のデータ分配器に送り出し、下位段が最終段
でありデータ分配器が存在しない場合には、この下位段
の最初の桁のLED表示ユニットに送り出す第2出力手
段と、当該段のLED表示ユニットが出力する送信完了
信号を入力する送信完了信号入力手段と、送信完了信号
入力手段を介して送信完了信号を受け取ると、第1出力
手段によるラッチ信号の送出を停止させると共に、第2
出力手段によるラッチ信号の送出を可能にさせる出力切
替手段と、入力手段が入力したリセット信号に従って、
第1出力手段によるラッチ信号の送出を可能にさせると
共に、第2出力手段によるラッチ信号の送出を停止させ
る出力初期化手段とを備えたことを特徴とする。
表示ユニットを複数桁複数段に配置すると共に、各段の
複数桁のLED表示ユニットをカスケード接続とする。
そして、本発明のデータ分配器は、このLED表示装置
の各段に設置され、それぞれの第1出力手段に当該段の
LED表示ユニットを接続すると共に、第2出力手段に
は下位段のデータ分配器の入力手段を順次接続する。こ
の場合、最終段のデータ分配器の第2出力手段には何も
接続しないか、又は、最終段のデータ分配器を省略して
その1段上のデータ分配器の第2出力手段に最終段のL
ED表示ユニットを接続して終端させる。
力手段側の表示データ信号の送出又は受け取りが可能に
なると共に、第2出力手段側の表示データ信号の送出又
は受け取りが停止された状態となる。従って、外部装置
からシリアルに送られて来る表示データ信号は、まず第
1段目のデータ分配器を介して第1段目のLED表示ユ
ニットにのみ入力される。そして、この第1段目のLE
D表示ユニットに所定行数分の表示データ信号が入力さ
れると、第1段目のデータ分配器の送出完了検出手段が
これを検出する。この送出完了検出手段は、例えば外部
装置が1行分の表示データ信号を送る度にラッチ信号等
の同期信号を発する場合には、この同期信号を所定数ま
で計数することにより表示データ信号が所定行数分に達
したこと検出することができる。また、外部装置が所定
行数分の表示データ信号を送る度に同期信号を発し、又
は、LED表示ユニットが所定行数分の表示データ信号
を受け取ったことを通知して来るようになっている場合
には、この同期信号又は通知信号を検出すればよい。1
行分の表示データ信号の同期信号を計数する場合には、
LED表示ユニットが何行分の表示データ信号を表示で
きるのかを送出完了検出手段が知っている必要がある。
しかし、いずれにしても、この送出完了検出手段は、L
ED表示ユニットの1行が何ドットで構成されているの
か、またLED表示ユニットが何桁カスケード接続され
ているのかを知る必要はない。
を上記送出完了検出手段が検出すると、出力切替手段が
第1出力手段側の表示データ信号の送出又は受け取りを
停止させると共に、第2出力手段側の表示データ信号の
送出又は受け取りを開始させる。すると、今度は表示デ
ータ信号が第1段目と第2段目のデータ分配器を介して
第2段目のLED表示ユニットにのみ入力されるように
なる。そして、以降同様にして表示データ信号が所定行
数分ずつ各段のLED表示ユニットに入力され、最終段
のLED表示ユニットへの入力が完了すると、全てのL
ED表示ユニットへの1画面分の表示データ信号の送出
処理が完了する。
ると、外部装置は、リセット信号を発する。すると、各
段のデータ分配器の出力初期化手段が第1出力手段側の
表示データ信号の送出又は受け取りを開始させると共
に、第2出力手段側の表示データ信号の送出又は受け取
りを停止させるので、全てのデータ分配器は初期状態に
戻る。そして、外部装置がこの後も続けて新しい表示デ
ータ信号を順次送り出せば、上記と同様の動作によっ
て、再び全てのLED表示ユニットへの1画面分の表示
データ信号の送出処理を行うことができる。
ば、外部装置が第1段目のLED表示ユニットで表示す
る表示データ信号から最終段のLED表示ユニットで表
示する表示データ信号までを順にシリアルに送出すると
共に、1画面分の表示データ信号の送出が完了したとき
にリセット信号を発するだけで、これらの表示データ信
号を各段のLED表示ユニットにそれぞれ分配すること
ができる。また、各段のデータ分配器は、LED表示ユ
ニットの各行が何ビットで構成されるか、また何桁のL
ED表示ユニットがカスケード接続されているかによっ
て設定や仕様を変更する必要がなく、しかも、同じ構成
のデータ分配器を追加又は除去するだけで段数を変更す
ることができるので、LED表示装置ごとの画面構成の
相違に依存することのない汎用性の高いものとすること
ができる。
あっても全段のデータ分配器と最終段の全桁のLED表
示ユニットを伝送されるだけとなるので、第1段第1桁
目のLED表示ユニットから最終段最終桁目のLED表
示ユニットまでを一連のカスケード接続とした場合に比
べ、この表示データ信号の伝送距離を短くすることがで
きる。
段は、例えば表示データ信号を受け取るために同期信号
が付加されて送られる外部同期信号方式の場合には、少
なくとも第1出力手段や第2出力手段でこの同期信号の
出力を遮断させれば表示データ信号の送出を停止させる
ことができる。この場合、LED表示ユニットは、同期
信号が送られて来ないために表示データ信号を受け取る
ことができないので、実質的に表示データ信号の送出が
停止される。しかし、表示データ信号にこのような同期
信号が付加されない自己同期信号方式や非同期通信方式
の場合には、この表示データ信号自身の出力を遮断させ
るようにする。また、例えばLED表示ユニットがイネ
ーブル信号のアクティブな場合にのみ表示データ信号を
受け取ることができるような構成になっている場合に
は、出力切替手段や出力初期化手段がこのイネーブル信
号を制御することにより表示データ信号の受け取りを停
止させることができる。
示データ信号を表示部のいずれかの行に対応させた際
に、直ちにこれを表示してもよい。しかし、この場合に
は、外部装置がリアルタイムで表示データ信号を送り続
けなければならず、また、LED表示ユニットの段数を
増加するとダイナミック点灯駆動方式におけるデューテ
ィ比が小さくなりすぎるおそれもある。そこで、送られ
て来た表示データ信号を所定行数分メモリに蓄積し、こ
の蓄積した表示データ信号を随時対応する行に表示させ
るようにすれば、外部装置は表示画面を変更する場合に
のみ表示データ信号をLED表示ユニットに送ればよ
く、また、この表示データ信号を送るタイミングにも自
由度が増し、さらに、個々のLED表示ユニットごとに
独立してダイナミック点灯駆動方式による表示を行うこ
とができるので、段数に依存しない一定のデューティ比
を得ることができる。
号方式により表示データ信号にシフトクロック信号とラ
ッチ信号を付加して送るようにした場合を示す。シフト
クロック信号は、表示データ信号の各ビットの位置を知
らせるための同期信号であり、ラッチ信号は、1行分の
表示データ信号が送られたことを知らせるための同期信
号である。そして、LED表示ユニットは、このラッチ
信号を受け取ることによって始めて表示データ信号を取
り込むことができるので、出力切替手段や出力初期化手
段が第1出力手段や第2出力手段によるラッチ信号の送
出を停止させることにより、実質的に表示データ信号の
送出を停止させることができる。
ッチ信号のラッチ回数を所定数まで計数する。ラッチ信
号は、上記のように1行分の表示データ信号に同期して
送られて来る同期信号なので、これを計数することによ
り表示データ信号が所定行数分に達したことを検出する
ことができる。
所定行数分の表示データ信号を受け取ったときに送信完
了信号を出力してこれを通知するようになっている場合
を示す。この場合、各段のデータ分配器は、当該段の例
えばカスケード接続された先頭のLED表示ユニットか
ら送信完了信号を受け取ることにより、表示データ信号
が所定行数分に達したことを検出することができる。し
かも、各データ分配器は、所定行数が何行であるかを知
る必要がないので、行構成の異なるLED表示ユニット
に対しても同じものを使用することができ、さらに汎用
性の高いものとなる。
を詳述する。
すものであって、図1はCASユニットの構成を示すブ
ロック図、図2はCASユニットとLED表示ユニット
との接続を示すブロック図である。
ット1を複数桁複数段に配置したドットマトリクス型L
ED表示装置において、各LED表示ユニット1にデー
タを分配するためのCASユニット3(データ分配器)
について説明する。
に、入力端子301と第1出力端子302及び第2出力
端子303を備えている。入力端子301には、表示デ
ータ信号Dataとシフトクロック信号Clockとラッチ信号L
atchとリセット信号Resetがそれぞれ入力されるように
なっている。表示データ信号Dataとシフトクロック信号
Clockとリセット信号Resetは、それぞれバッファ304
〜306を介して二方に分岐され、第1出力端子302
と第2出力端子303からそのまま出力されるようにな
っている。ラッチ信号Latchは、バッファ307を介し
て二方に分岐され、さらにそれぞれ3状態バッファ30
8,309を介して第1出力端子302と第2出力端子
303から出力されるようになっている。
タを有する制御回路310が設けられている。この制御
回路310は、上記入力端子301から入力されたラッ
チ信号Latchとリセット信号Resetを取り込むと共に、上
記3状態バッファ308,309の制御端子にそれぞれ
制御信号を送ってこれらを制御するようになっている。
即ち、制御回路310がリセット信号Resetの立ち上が
りを検出した場合には、ラッチ信号Latchを第1出力端
子302に送る3状態バッファ308を出力状態にする
と共に、このラッチ信号Latchを第2出力端子303に
送る3状態バッファ309をハイインピーダンスの開放
状態にする。また、この制御回路310がラッチ信号La
tchの立ち上がりを検出した場合には、その度に内部カ
ウンタによってこの回数を計数し、この検出回数が16
回に達したときに、ラッチ信号Latchを第1出力端子3
02に送る3状態バッファ308をハイインピーダンス
の開放状態にすると共に、このラッチ信号Latchを第2
出力端子303に送る3状態バッファ309を出力状態
にする。なお、図示を省略しているが、LED表示ユニ
ット1やCASユニット3内の各信号線はプルアップさ
れているので、3状態バッファ308,309がハイイ
ンピーダンスの開放状態になると、このような3状態バ
ッファ308,309の出力側ではこのラッチ信号Latc
hがHレベルに固定され送出が停止されることになる。
また、制御回路310の内部カウンタは、16回以降の
計数は意味を持たず、リセット信号Resetの立ち上がり
が検出された場合に再び計数を最初から行うことが可能
になる。
個のLED表示ユニット1をn桁m段に配置したドット
マトリクス型LED表示装置について説明する。これら
のLED表示ユニット1は、図12に示した従来例の場
合と同様に、各段ごとにn個ずつがそれぞれカスケード
接続されている。
に1個ずつ合計m個が設置される。そして、コントロー
ラ2から送り出される表示データ信号Dataとシフトクロ
ック信号Clockとラッチ信号Latchとリセット信号Reset
は、第1段目のCASユニット3の入力端子301に入
力される。また、この第1段目のCASユニット3の第
2出力端子303から送り出される表示データ信号Data
等は、第2段目のCASユニット3の入力端子301に
入力され、この第2段目のCASユニット3の第2出力
端子303以降も順次同じようにして最終的に第m段目
のCASユニット3の入力端子301に入力される。さ
らに、各段のCASユニット3の第1出力端子302か
ら送り出される表示データ信号Data等は、それぞれカス
ケード接続された各段の第1桁目のLED表示ユニット
1に入力される。なお、最終段となる第m段目のCAS
ユニット3を省略し、第m−1段目のCASユニット3
の第2出力端子303から送り出される表示データ信号
Data等を第m段目のLED表示ユニット1に入力するよ
うにしてもよい。
動作を説明する。コントローラ2は、最初にリセット信
号Resetを一旦立ち上げることによりCASユニット3
の初期化を行う。従って、各CASユニット3は、入力
端子301から入力されたラッチ信号Latchを第1出力
端子302側には出力するが、第2出力端子303側は
3状態バッファ309によって出力が停止される。
第n桁目のLED表示ユニット1の第1行目から第1段
第1桁目のLED表示ユニット1の第1行目までの表示
データ信号Dataをシフトクロック信号Clockを伴って送
出する。すると、この表示データ信号Dataは、第1段目
のCASユニット3を介して第1段目の各LED表示ユ
ニット1を順送りにされ、図7に示したシフトレジスタ
102に順次セットされる。なお、表示データ信号Data
やシフトクロック信号Clockは、第2段目以降のCAS
ユニット3にも送られるので、第2段目以降の各LED
表示ユニット1のシフトレジスタ102にも同じ表示デ
ータ信号Dataがセットされる。次に、コントローラ2
は、第1段第1桁目のLED表示ユニット1の第1行目
の表示データ信号Dataを送り終えた時点でラッチ信号La
tchを一旦立ち上げる。すると、このラッチ信号Latch
は、第1段目の各LED表示ユニット1に送られるの
で、これらのLED表示ユニット1では、それぞれのシ
フトレジスタ102にセットされた第1行目の表示デー
タ信号Dataをラッチ回路103にラッチしRAM104
に記憶させる。しかし、このラッチ信号Latchは、第2
段目以降のCASユニット3には送られないので、第2
段目以降の各LED表示ユニット1のシフトレジスタ1
02にセットされた表示データ信号Dataは放置されたま
まとなる。
ユニット1の第1行目の表示データ信号Dataを送り終え
ると、コントローラ2は、引き続いて第2行目から第1
6行目までの表示データ信号Dataを順次同様にして送出
する。そして、この第1段目の各LED表示ユニット1
は、これら第2行目以降の表示データ信号Dataを順次R
AM104に記憶させ、それぞれのLED表示ユニット
1における1画面分の表示データ信号Dataを全て記憶す
る。
3では、最後の第16行目の表示データ信号Dataのセッ
トを行うラッチ信号Latchを入力することにより、制御
回路310が内部カウンタの計数を完了するので、以降
のラッチ信号Latchの出力を第1出力端子302側から
第2出力端子303側に切り替える。すると、この後に
コントローラ2が送出するラッチ信号Latchは、第1段
目と第2段目のCASユニット3を介して第2段目の各
LED表示ユニット1にのみ送られるようになり、コン
トローラ2が引き続いて送出する第1行目から第16行
目の表示データ信号Dataは、第2段目の各LED表示ユ
ニット1のRAM104に順次記憶されることになる。
そして、以降も同様にして、コントローラ2からの表示
データ信号Dataの送出に伴って、ラッチ信号Latchが各
段のLED表示ユニット1に1段ずつ順に送られるの
で、それぞれの表示データ信号Dataが全ての段のLED
表示ユニット1に順次分配されてそれぞれのRAM10
4に記憶される。
表示装置全体の1画面分の表示データ信号Dataが各LE
D表示ユニット1に記憶されると、コントローラ2は、
リセット信号Resetを一旦立ち上げる。すると、各段の
CASユニット3が再び初期状態に戻るので、上記動作
を繰り返すことにより次の1画面分の表示データ信号Da
taを各LED表示ユニット1のRAM104に記憶させ
ることができるようになる。この際、各LED表示ユニ
ット1では、新しい表示データ信号DataをRAM104
上の先の表示データ信号Dataとは別のバンクに記憶させ
る。
を記憶した各LED表示ユニット1は、自動的に先の1
画面分の表示データ信号DataをRAM104から順次読
み出し、ダイナミック点灯駆動方式によってLEDパネ
ル101で表示する。また、コントローラ2が送出する
図示しない水平同期信号と垂直同期信号を入力すること
により、これらの同期信号に同期させてダイナミック点
灯駆動方式による表示を行わせることもできる。
第1行から第m段目の第16行までの16×m行の表示
データ信号Dataをシフトクロック信号Clockを伴って順
に送出し、各行の区切りでラッチ信号Latchを一旦立ち
上げると共に、これらの表示データ信号Dataの送出後に
リセット信号Resetを一旦立ち上げるだけで、n桁m段
の各LED表示ユニット1にそれぞれの表示データ信号
Dataを送ることができる。そして、この際、コントロー
ラ2は、LED表示ユニット1の各段の区切りを意識す
ることなく連続して表示データ信号Dataの送出を行うこ
とができる。また、送出される表示データ信号Dataは、
最長でもm段のCASユニット3とn桁のLED表示ユ
ニット1を伝送されるだけなので、n×m個のLED表
示ユニット1を全て一連のカスケード接続とした場合に
比べて、伝送ユニット数がm+nに大幅に減少する。
ニット3を用いると、複数のLED表示ユニット1を組
み合わせてドットマトリクス型LED表示装置を構成す
る場合に、コントローラ2は、LED表示ユニット1が
各段ごとにカスケード接続されているということを考慮
することなく、大画面のLED表示ユニットを1ユニッ
トだけ用いた場合と同様に表示データ信号Data等を送出
することができる。しかも、LED表示ユニット1の桁
数を変更する場合には、コントローラ2が送出する1行
分の表示データ信号Dataのデータ数を変更するだけで足
り、CASユニット3には変更の必要がなく、LED表
示ユニット1の段数を変更する場合にも、この段数に応
じて同じ構成のCASユニット3を追加又は除去するだ
けで、各CASユニット3自体には何らの変更も加える
必要がない。さらに、多数のLED表示ユニット1を組
み合わせて特に大画面のドットマトリクス型LED表示
装置を構成する場合には、表示データ信号Data等が通過
するユニット数が少なくて済むので、雑音やタイミング
のずれの影響を受けるおそれがなくなる。
ット構成のLED表示ユニット1を使用したが、実際の
LED表示ユニット1は、この他に例えば16×32ド
ット構成や24×24ドット構成のものが存在する。そ
して、16×32ドット構成のLED表示ユニット1に
ついては、16行表示として用いる限り、上記CASユ
ニット3をそのまま利用することができ、16×16ド
ット構成のものと混在させることも可能である。しか
し、24×24ドット構成のLED表示ユニット1や、
16×32ドット構成であってもこれを32行表示とし
て用いる場合には、各LED表示ユニット1の行数が異
なるために、上記CASユニット3における制御回路3
10の内部カウンタの計数完了値を24回又は32回に
修正する必要がある。ただし、このような修正は、ハー
ドウエア的な変更を伴うものではなく、例えば基板上に
設けたディップスイッチ等で容易に行うことができるの
で、CASユニット3の汎用性が損なわれるようなこと
もほとんどない。
あって、CASユニットの構成を示すブロック図であ
る。なお、図1に示した第1の実施例と同様の構成を有
する部材には同じ番号を付記して説明を省略する。
がラッチ信号Latchの送出のみを制御するので、このラ
ッチ信号Latchが送られて来ない段の各LED表示ユニ
ット1にも表示データ信号Dataとシフトクロック信号Cl
ockが送られて来て、シフトレジスタ102で無駄にシ
フト動作が行われることになる。そこで、図3に示すよ
うに、表示データ信号Dataとシフトクロック信号Clock
の信号線における第1出力端子302と第2出力端子3
03の直前にも3状態バッファ311〜314をそれぞ
れ挿入して3状態バッファ308,309と同様に制御
回路310で制御するように構成すれば、ラッチ信号La
tchと共にこれら表示データ信号Dataとシフトクロック
信号Clockの送出も制御することができる。
すものであって、図4はCASユニットの構成を示すブ
ロック図、図5はLED表示ユニットの入力部の構成を
示すブロック図である。なお、図1に示した第1の実施
例と同様の構成を有する部材には同じ番号を付記して説
明を省略する。
ableを受け付け、このイネーブル信号Enableがアクティ
ブな場合にのみ表示データ信号Data等を受け取るように
構成されている場合には、図4に示すように、CASユ
ニット3が表示データ信号Dataとシフトクロック信号Cl
ockとラッチ信号Latchとリセット信号Resetを第1出力
端子302と第2出力端子303にそのまま出力させ、
イネーブル信号Enableのみを制御するように構成するこ
ともできる。この場合、制御回路310は、入力端子3
01から入力されるイネーブル信号Enableがアクティブ
になると、第1出力端子302に出力するイネーブル信
号Enableのみをアクティブにすると共に、内部カウンタ
でラッチ信号Latchの立ち上がりを計数する。そして、
この計数が完了すると、第1出力端子302のイネーブ
ル信号Enableを非アクティブにし、第2出力端子303
に出力するイネーブル信号Enableをアクティブにする。
従って、この場合にもCASユニット3は、16行分ず
つ表示データ信号Data等を各段のLED表示ユニット1
に分配することができる。なお、第1段目のCASユニ
ット3に入力するイネーブル信号Enableは、コントロー
ラ2から送るようにしてもよいし、常時アクティブとな
るように固定しておいてもよい。
図5に示すように、イネーブル信号Enableが一方の入力
に送られるANDゲート116,117が設けられ、シ
フトクロック信号Clockとラッチ信号LatchがこれらのA
NDゲート116,117を介して内部に取り込まれる
ようになっている。従って、このイネーブル信号Enable
をLレベル(非アクティブ)にすれば、LED表示ユニ
ット1にはシフトクロック信号Clockとラッチ信号Latch
が取り込まれず、シフトレジスタ102のシフト動作や
ラッチ回路103のラッチ動作が抑制される。
あって、CASユニットの構成を示すブロック図であ
る。なお、図1に示した第1の実施例と同様の構成を有
する部材には同じ番号を付記して説明を省略する。
示データ信号Dataを受け取ったことを送信完了信号によ
って外部に通知することができるように構成されている
場合には、CASユニット3がこの送信完了信号を受け
取り、これに基づいてラッチ信号Latchの出力を第1出
力端子302から第2出力端子303に切り替えるよう
にすることができる。この場合、CASユニット3は、
図6に示すように、当該段にカスケード接続された先頭
のLED表示ユニット1から、送信完了信号を受け取り
制御回路310に入力するように構成される。また、制
御回路310は、この送信完了信号を受け取った場合
に、3状態バッファ308をハイインピーダンスの開放
状態にしてラッチ信号Latchの第1出力端子302への
送出を停止させると共に、3状態バッファ309を出力
状態にして、このラッチ信号Latchの第2出力端子30
3への送出を開始させるように制御する。
号Latchの計数が不要となり、このラッチ信号Latchを入
力したり内部カウンタを設ける必要がなくなる。しか
も、接続するLED表示ユニット1の行数を知る必要も
なくなるので、16行以外の例えば24行構成(24×
24ドット構成)のLED表示ユニット1等を接続した
場合にも、設定等を変更することなくそのまま使用する
ことができ、CASユニット3をさらに汎用性の高いも
のとすることができる。
られて来た表示データ信号Dataが所定行数に達したこと
を内部で検知しているので、このような送信完了信号を
出力するのは容易である。
のLEDを無階調で表示するLED表示ユニット1を用
いる場合について説明したが、多色表示や階調表示及び
これらを組み合わせた自然色表示を行うLED表示ユニ
ット1についても同様に実施することができる。これら
の場合、各発光色の表示データ信号を別個にLED表示
ユニット1に送ることにより、それぞれを上記表示デー
タ信号Dataと同様に取り扱うことができる。また、時分
割によりシリアルに送る場合には、上記と同様に表示デ
ータ信号Dataの信号線は1本で足り、各LED表示ユニ
ット1の内部で分離されることになる。また、階調表示
のための階調信号は、1ドットの1発光色についてのデ
ータが複数ビットに増加するだけなので、これも同様に
取り扱うことができる。さらに、上記第1〜第4の実施
例では、発明に関連する必要最小限の信号のみを示した
が、適宜他の信号を追加して構成することも可能であ
る。
された表示データ信号Dataを一旦RAM104に記憶す
るLED表示ユニット1について説明したが、表示デー
タ信号Dataを1行分入力後直ちに表示するようなLED
表示ユニット1についても同様に実施することができ
る。
のデータ分配器を用いれば、LED表示ユニットを複数
桁複数段に配置して大画面のドットマトリクス型LED
表示装置を構成する場合に、表示データ信号を並び替え
たり各段ごとに振り分けたりすることなく、単一の大画
面のLED表示ユニットを使用する場合と同様に送るこ
とができるので、表示データ信号の送出制御を容易にす
ることができる。また、LED表示ユニットの桁数が変
更されてもデータ分配器はそのまま変更を加えることな
く使用でき、このLED表示ユニットの段数を変更する
場合にも、同じ構成のデータ分配器を追加又は除去する
だけでよいので、このデータ分配器をどのようなドット
構成のLED表示装置にも利用可能な汎用性の高いもの
とすることができる。しかも、多数のLED表示ユニッ
トを全て一連にカスケード接続した場合に比べ、表示デ
ータ信号の伝送距離を短くすることができるので、雑音
の影響を受け難くすると共に、高速駆動も可能にするこ
とができる。
ASユニットの構成を示すブロック図である。
ASユニットとLED表示ユニットとの接続を示すブロ
ック図である。
ASユニットの構成を示すブロック図である。
ASユニットの構成を示すブロック図である。
ED表示ユニットの入力部の構成を示すブロック図であ
る。
ASユニットの構成を示すブロック図である。
ある。
ロック図である。
作を示すタイムチャートである。
配置したLED表示ユニットを一連にカスケード接続し
た場合を示すブロック図である。
配置したLED表示ユニットを各段ごとにカスケード接
続した場合を示すブロック図である。
Claims (2)
- 【請求項1】シリアルに送られて来る表示データ信号を
シフトクロック信号に従って順次シフトレジスタ上でシ
フトさせてから後続桁のLED表示ユニットに送り出す
と共に、ラッチ信号に従ってこのシフトレジスタ上の表
示データ信号をパラレルにラッチ回路にラッチさせ、ま
た、このラッチ回路がラッチするたびに、ラッチされた
表示データ信号をドットマトリクス方式の表示部の各行
に順次対応付けて適宜表示させ、リセット信号に従って
次に表示データ信号を対応付ける表示部の行を最初の行
に戻すLED表示ユニットを複数桁複数段に配置したド
ットマトリクス型LED表示装置における各段又は最終
段を除く各段に配置するデータ分配器において、 第1段目に配置する場合は外部装置から、第2段目以降
に配置する場合は上位段のデータ分配器から送られて来
る表示データ信号とシフトクロック信号とラッチ信号と
リセット信号を入力する入力手段と、 入力手段が入力した表示データ信号とシフトクロック信
号とラッチ信号とリセット信号を当該段の最初の桁のL
ED表示ユニットに送り出す第1出力手段と、 入力手段が入力した表示データ信号とシフトクロック信
号とラッチ信号とリセット信号を、下位段にデータ分配
器が存在する場合は、この下位段のデータ分配器に送り
出し、下位段が最終段でありデータ分配器が存在しない
場合には、この下位段の最初の桁のLED表示ユニット
に送り出す第2出力手段と、 第1出力手段が送り出したラッチ信号のラッチ回数を計
数するラッチ計数手段と、 ラッチ計数手段の計数が所定数に達すると、第1出力手
段によるラッチ信号の送出を停止させると共に、第2出
力手段によるラッチ信号の送出を可能にさせる出力切替
手段と、 入力手段が入力したリセット信号に従って、ラッチ計数
手段による計数を初期化すると共に、第1出力手段によ
るラッチ信号の送出を可能にさせ、第2出力手段による
ラッチ信号の送出を停止させる出力初期化手段とを備え
たことを特徴とするドットマトリクス型LED表示装置
のデータ分配器。 - 【請求項2】シリアルに送られて来る表示データ信号を
シフトクロック信号に従って順次シフトレジスタ上でシ
フトさせてから後続桁のLED表示ユニットに送り出す
と共に、ラッチ信号に従ってこのシフトレジスタ上の表
示データ信号をパラレルにラッチ回路にラッチさせ、ま
た、このラッチ回路がラッチするたびに、ラッチされた
表示データ信号をドットマトリクス方式の表示部の各行
に順次対応付けて適宜表示させ、表示データ信号が所定
行数分このラッチ回路にラッチされたことを検出すると
送信完了信号を出力し、リセット信号に従って次に表示
データ信号を対応付ける表示部の行を最初の行に戻すL
ED表示ユニットを複数桁複数段に配置したドットマト
リクス型LED表示装置における各段又は最終段を除く
各段に配置するデータ分配器において、 第1段目に配置する場合は外部装置から、第2段目以降
に配置する場合は上位段のデータ分配器から送られて来
る表示データ信号とシフトクロック信号とラッチ信号と
リセット信号を入力する入力手段と、 入力手段が入力した表示データ信号とシフトクロック信
号とラッチ信号とリセット信号を当該段の最初の桁のL
ED表示ユニットに送り出す第1出力手段と、 入力手段が入力した表示データ信号とシフトクロック信
号とラッチ信号とリセット信号を、下位段にデータ分配
器が存在する場合は、この下位段のデータ分配器に送り
出し、下位段が最終段でありデータ分配器が存在しない
場合には、この下位段の最初の桁のLED表示ユニット
に送り出す第2出力手段と、 当該段のLED表示ユニットが出力する送信完了信号を
入力する送信完了信号入力手段と、 送信完了信号入力手段を介して送信完了信号を受け取る
と、第1出力手段によるラッチ信号の送出を停止させる
と共に、第2出力手段によるラッチ信号の送出を可能に
させる出力切替手段と、 入力手段が入力したリセット信号に従って、第1出力手
段によるラッチ信号の送出を可能にさせると共に、第2
出力手段によるラッチ信号の送出を停止させる出力初期
化手段とを備えたことを特徴とするドットマトリクス型
LED表示装置のデータ分配器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26134394A JP3297896B2 (ja) | 1994-09-30 | 1994-09-30 | ドットマトリクス型led表示装置のデータ分配器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26134394A JP3297896B2 (ja) | 1994-09-30 | 1994-09-30 | ドットマトリクス型led表示装置のデータ分配器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08101666A JPH08101666A (ja) | 1996-04-16 |
JP3297896B2 true JP3297896B2 (ja) | 2002-07-02 |
Family
ID=17360520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26134394A Expired - Fee Related JP3297896B2 (ja) | 1994-09-30 | 1994-09-30 | ドットマトリクス型led表示装置のデータ分配器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3297896B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4040747B2 (ja) * | 1998-04-27 | 2008-01-30 | アビックス株式会社 | 発光輝度制御系に特徴を有する表示装置およびランプユニット |
JP2002022788A (ja) * | 2000-07-04 | 2002-01-23 | Yamato Scient Co Ltd | 液晶表示器の検査用信号分配装置 |
US7015902B2 (en) * | 2000-07-28 | 2006-03-21 | Nichia Corporation | Display and display drive circuit or display drive method |
JP2002311881A (ja) * | 2001-04-19 | 2002-10-25 | Nichia Chem Ind Ltd | 画像表示装置 |
GB2389229A (en) * | 2002-05-28 | 2003-12-03 | Roke Manor Research | A light emitting diode |
ATE394769T1 (de) * | 2003-05-23 | 2008-05-15 | Barco Nv | Verfahren zur anzeige von bildern auf einer grossbildschirmanzeige aus organischen leuchtdioden sowie die dazu verwendete anzeige |
JP4092316B2 (ja) * | 2004-08-18 | 2008-05-28 | レシップ株式会社 | 点灯制御システム及び点灯モジュールの点灯制御方法 |
JP4779387B2 (ja) * | 2005-03-07 | 2011-09-28 | パナソニック株式会社 | 表示装置 |
JP2006301271A (ja) * | 2005-04-20 | 2006-11-02 | Takiron Co Ltd | Led点灯駆動回路 |
WO2009092717A1 (de) * | 2008-01-21 | 2009-07-30 | Seereal Technologies S.A. | Vorrichtung zum ansteuern von pixeln und elektronisches anzeigegerät |
US8497821B2 (en) * | 2009-02-16 | 2013-07-30 | Global Oled Technology Llc | Chiplet display device with serial control |
JP2010204549A (ja) * | 2009-03-05 | 2010-09-16 | Seiko Epson Corp | 画像表示装置及び制御装置 |
JP5712748B2 (ja) * | 2011-04-06 | 2015-05-07 | 日亜化学工業株式会社 | 発光装置、発光ユニット及び発光装置の点灯制御方法 |
JP6343138B2 (ja) * | 2012-11-30 | 2018-06-13 | ローム株式会社 | Led表示装置 |
TW201430809A (zh) * | 2013-01-11 | 2014-08-01 | Sony Corp | 顯示面板、像素晶片及電子機器 |
CN103996372B (zh) * | 2013-11-21 | 2016-06-22 | 深圳市立鼎光电技术有限公司 | 可实现模组上存储和读写数据的led显示屏及其控制方法 |
CN104851393B (zh) * | 2015-06-11 | 2017-07-18 | 长沙信元电子科技有限公司 | 一种通透型led显示屏的电路解决方法及其电路 |
JP6604878B2 (ja) * | 2016-03-15 | 2019-11-13 | シャープ株式会社 | マルチディスプレイ、それに用いられる表示装置、情報処理プログラムおよび情報処理方法 |
CN115841799B (zh) * | 2023-02-23 | 2023-06-16 | 长春希达电子技术有限公司 | 一种有源Micro-LED显示控制系统 |
-
1994
- 1994-09-30 JP JP26134394A patent/JP3297896B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08101666A (ja) | 1996-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3297896B2 (ja) | ドットマトリクス型led表示装置のデータ分配器 | |
EP0319293B1 (en) | Display device | |
US20150302795A1 (en) | Digital Driving of Active Matrix Displays | |
JPH0120751B2 (ja) | ||
JPH07199861A (ja) | ドットマトリクス発光ダイオード表示器の発光光度調整装置 | |
US20060022927A1 (en) | Display driver circuits having gray scale voltage amplifiers with variable drive capability | |
US5010325A (en) | Driving network for TFEL panel employing a video frame buffer | |
EP3547302B1 (en) | Increased pwm depth in digital driving of active matrix displays | |
KR20090078577A (ko) | 주사구동부 및 그를 이용한 평판 표시장치 | |
US6864870B2 (en) | Liquid crystal display controller with improved dithering and frame rate control and method thereof | |
JP3041556B2 (ja) | 発光ダイオード表示装置 | |
JP2713893B2 (ja) | 平面表示装置 | |
US11074854B1 (en) | Driving device and operation method thereof | |
KR100281047B1 (ko) | 피디피(pdp)의구동회로 | |
JPH0454789A (ja) | テレビ画像表示装置 | |
KR100520918B1 (ko) | 발광 다이오드 표시 패널의 휘도를 조절하는 구동제어 장치 | |
JP3414204B2 (ja) | 画像表示方法及び画像表示装置 | |
JPH11344955A (ja) | Led表示器 | |
JPH11344956A (ja) | 映像表示装置 | |
JPH06180558A (ja) | 気体放電表示パネル | |
WO2022057902A1 (zh) | 显示面板与半导体显示装置 | |
JP2000047640A (ja) | Led表示器 | |
JPS62177592A (ja) | 画像表示装置 | |
KR920008242B1 (ko) | 도트 매트릭스의 제어회로 및 제어방법 | |
KR100427744B1 (ko) | 피디피의데이터인터페이스장치및방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |