KR920008242B1 - 도트 매트릭스의 제어회로 및 제어방법 - Google Patents

Abstract

내용 없음.

Description

도트 매트릭스의 제어회로 및 제어방법

제1도는 종래 기술의 표시장치를 나타낸 블록선도.

제2도는 본 발명의 원리에 따라 축조한 상세 회로도이다.

제3도는 본 발명의 원리에 따라 축조한 카운터 보호회로이다.

본 발명은 표시장치용 LED 도트 매트릭스 구동 시스템에 관한 것으로, 특히 다색 LED 도트 매트릭스의 다이나믹 구동방식을 스태틱 기억 방식을 복합한 선순차 주사방식의 다색 LED 도트 매트릭스의 제어회로 및 그 제어 방법에 관한 것이다.

LED 도트 매트릭스의 구동방식으로는 다이나믹(시분할, 멀티플렉스) 구동 바식과 스태틱 구동 방식으로 크게 대별되고 있다. 도트 매트릭스 구동에는 화소수가 작은 경우를 제외하고는 구동회로를 간략히 하기 위하여 다이나믹 구동 방식을 채용하는 것이 일반적이다.

그러나 다이나믹 구동방식은 소정 화소의 양극 및 음극의 각 열과행에 전압이 인가되면 구동선택 화소에 소정의 전압이 발생함과 동시에 주변의 표시를 하고자 원치않은 화소에도 동등한 전압이 발생하여 크로스토크가 발생된다. 그러므로 이러한 현상을 방지하기 위하여 일정이상의 전압이 비선택 화소에 인가되지 않도록 하여야 한다. 즉 콘트라스트를 높이기 위하여 선택 화소와 비선택 화소에 인가되는 전압비가 커지도록 하여야 한다. 특히 표시장치에서 주사선수가 증가하게 되면 표시량이 증가 되므로 구동인가 파형의 듀리를 적게 하여야 한다. 이때에는 휘도가 더욱 저하됨을 피할 수 있다.

한편 스태틱 구동방식에서는 도트 매트릭스 대형화 되는 경우 휘도의 관점에서 메모리호가 절대 필요조건으로 된다. 그러므로 메모리 소자를 매트릭스 결선내에 배선시켜야 하는데, 실예를 들면 메몰 방식에서는 각 화소에 저항을 접속시켜야 하며, 이는 전체회로를 복잡하게 하는 단점을 가진다. 이러한 구동방식에서 이제까지 가장 대표적인 다색 LED 도트 매트릭스 회로가 제1도에 도시되어 있다. 도면에 도시와 같이 행방향 16, 열방향 16의 매트릭스로 구성되어 있다. 행방향은 구동회로의 데어타 회로에 연결되고 열방향은 주사선 회로에 접속된다. 데이터 회로는 논리회로로 되는 제1스위치회로 (1)와, 16단×16블록의 시프트레지스터 (2)(3), 이 시프트레지스터의 제1블록으로부터 16단 출력의 전류 증폭제어하는 전류 증폭회로(4)들로 구성된다. 선주사 회로는 제2의 스위치회로(5), 제1 및 제2의 FF 카운터(6),(7) 데코더(8)와 데코더의 출력을 증폭하는 전류 증폭회로로 구성되어 있다. 단 리셋트 신호에 따라 제1의 FF 카운터를 초기상태로 하고 초기상태로 되는 선주사 회로는 16라인을 선택하게 된다. 그 다음 화상 데이터는 클럭신호에 대응시킨 시프트레지스터내에 기입된다. 이러한 선주사 회로에는 첫번째의 클럭신호로 제1 FF 카운터(6)의 출력을 변화시키고 제1라인을 선택하므로 시프트레지스터의 제1클럭으로 부터 화상데이터가 제1라인에 표출된다. 제17번째의 클럭신호 입력으로 제2라인을 선택한다. 제17번째로 부터 32번째의 클럭신호 입력으로 시프트레지스터의 제1클럭으로 부터 화상데이터가 제2라인에 나타나, 제1라인에 나타난 화상데이터는 제2블록으로 이동한다.

그러므로 순차선 주사를 교체시에는 그의 라인에 대응하는 화상데이터를 제1블록으로 부터 출력한다. 1라인의 기입으로 주사완료후 그 다음의 라인 주사를 연속적으로 수행하게 되면 화상데이터 시프트레지스터에서 이동하여 화상이 흐르므로써 그림으로써 볼 수가 없다. 그러나 1라인 주사 완료 후로 부터 그다음 라인주사간에 휴지기간을 설정하여 라인점등을 유지시킨다. 그러므로 시크트레지스터내에서 데이터 이동의 경우 LED 점등은 화상으로 나타난다. 그러나 제1의 FF 카운터(6)로 부터의 케리어 신호를 제2 FF(7)를 통하여 데코더(8)에 공급하고, 동시에 선주사의 출력을 정지시키도록 한다. 표시부의 휘도 조정은 16개의 클럭수를 단위로한 1-15주기 기간에 임의로 폭 변조 가능한 휘도신호를 이용한다. 제1의 LED 카운터(6)로 부터 캐리어 신호가 저레벨이면 점등동작 상태로 되고, 휘도신호의 펄스폭에 대응하여 LED의 점등시간을 조정한다.

그러므로 이러한 다이나믹 구동 방식의 종래기술은 데이터를 레지스터내에서 이동시키는 동안 표출을 위한 데이터를 읽어낼 수 없으며, 반대로 데이터가 표출되는 동안 데이터를 입력시킬 수 없게 되므로, 표출내용이 자주 변화하는 경우 표출시간이 감소된다. 즉 라인주사간에 주사시간이 짧아지게 되어 휘도가 떨어지고 화면이 떨리는 현상이 나타난다. 또한 이 기술에서는 화상데이터의 입력을 구분하고 있으나, 선택신호에 따라 각 입력 데이터들이 첫번째 라인에 순차로 입력되도록 하는 단계와, 해당 라인에 순차로 표출하는 단계와, LED 점등을 위하여 클럭신호의 16카운터 이후에 데코우더가 1라인을 선택하는 단계와, 펄스폭 변조가능한 휘도신호의 듀리 싸이클에 일치하여 상기 단계를 반복하므로 화상 표출이 가능한 단계들로 이루어져 있다. 또한 본원과 함께 제출되는 도트 매트릭스 제어회로에서와 같이 어드레스신호를 데코딩하므로 열을 선택하는 방법에서는 상기에서의 단점을 대부분 해결하나, 16비트 레지스터에 16비트 데이터를 반복하여 읽어 들이는 시간의 차이로 인하여 열마다 표시시간이 달라질 수 있어 휘도차이가 발생될 수 있다.

따라서 본 발명의 목적은 데이터 저장과 .표출을 .동시에 가능하도록 다이나믹 방식에 의하여 표출하고 스태틱 방식에 의하여 데이터를 보존하는 선순차 주사방식을 채용한 도트 매트릭스의 제어장치 및 방법을 제공하는 데 있다.

본 발명의 또 다른 목적은 다색 도트 매트릭스 회로에 복합 배열한 소정색의 표시소자를 선택적으로 작동시켜 동일한 내용을 달리 표현할 수 있어 다양한 소프트웨어 효과를 내도록 하는 도트 매트릭스의 제어회로 및 제어방법에 관한 것이다.

따라서 본 발명은 본원과 동일자로 출원되는 제2출원에서의 기제와 같은 메모리부를 갖는다.

즉, 메모리부는 다색 LED 도트 매트릭스의 각 라인에 대한 해당정보를 저장하도록 두 그룹으로 되는 각 라인의 기억부로 구성된다. 기억부는 2개의 8비트 레지스터되는 16비트 시프트레지스트와 그의 출력단에 접속되는 2개의 래치로 되는 16비트 래치들로 구성된다. 그러므로 두 그룹의 메모리부의 기억부에서 16비트 시프트레지스터는 클럭단자로 부터의 클럭신호에 따라 적색 및 녹색표시 데이터를 수신하여 시프트하고 16클럭 이상에서는 다음이 해당기억부에 데이터를 저장한다. 이 때 레지스터의 데이터가 래치에 저장 시키고자 할 때는 선택 래치신호가 버퍼를 경유하여 어느 한 그룹의 소정수로 배열한 실예를 들면 16개의 AND 게이트의 각각의 일측 단자에 공통 접속되고 동시에 클럭신호를 카운터에 인가하고 카운터로 부터의 출력을 데코더에 인가 하므로 라인을 어드레싱한 데코딩 신호를 상기 AND 게이트 회로에 인가하므로 그 출력에 따라 각 그룹의 기억부에 순차로 데이터를 입력하여 256비터 데이터를 저장시킨다.

그 다음 이렇게 저장된 표시데이터를 표출시키기 위하여서는 다른 그룹에 실예를 들면 16개의 AND 게이트에는 이네이블 신호가 그들의 각 일측 단자에 공통으로 인가되고, 또 상기의 라인 어드레싱 신호가 인가되므로 그 출력에 따라 각 해당 기억부의 저장 데이터 신호가 도트 매트릭스에 인가되고, 동시에 라인 어드레스 신호도 다색 LED 도트 매트릭스 회로에 인가되므로 화상표출을 하게 된다.

한편, 256비트 데이터 카운트마다 리셋트 단자로 부터의 리셋트 신호가 발생하여 카운터는 시프트레지스터를 초기화하고, 그다음 .화상표출을 위하여 화상표시중에 소정 데이터를 기억부에 저장하게 된다.

또한 본 발명은 클럭신호에 대하여 2개의 카운터를 직렬로 연결하고 제2카운터의 4비트 출력을 데코더에 인가하는데, 제1카운터의 이네이블 피(ENP) 단자에는 선택신호와 그의 케리 출력단(ROC)으로 부터의 신호를 수신하는 게이트가 접속된다. 4대 16데코더의 어드레싱 초기화 과정에서 첫번째 라인데이터 손실을 보호하기 위한 카운터 보호회로를 구비한다.

이와 같은 구성의 본 발명 제어방법은 클럭신호에 따라 기억부에 데이터를 입력시켜 시프트하는 단계와, 클럭신호가 하나 이상의 직렬 연결된 4비트 카운터에 인가되고 그 출력을 데코딩하여 라인 어드레싱 신호를 발생시키는 단계와, 상기 라인 어드레싱 신호를 각 그룹의 AND 게이트 회로에 인가하는 동시에 선택 래치신호를 어느 한 그룹의 AND 게이트 회로에 인가하고 그 출력을 각 그룹의 기억부에 인가하여 해당라인의 표시 데이터를 저장시키는 단계와, 이네이블 신호를 다른 한 그룹의 AND 게이트 회로에 인가하고 그 출력을 각 그룹의 기억부에 인가하여 해당라인의 표시 데이터를 도트 매트릭스에 인가하여 라인 어드레싱 신호와 함께 표시를 하는 단계와, 256비트 데이터 카운트 후 화상 표시중에 리셋트 신호를 카운터와 각 기억부에 인가하므로 카운터와 기억부를 초기화 하고 새로운 화상 데이터를 저장하는 단계들로 이루어져 있다.

따라서 본 발명은 데이터 저장과 표출을 동시에 가능하게 하므로 두 작업이 서로 간섭되지 않게 한다.

본 발명을 첨부 도면에 의거하여 상세히 기술하면 다음과 같다. 제2도에서, 본 발명에서의 메모리부(20)는 본원과 동시에 출원하는 제2출원서와 동일한 구성으로 되어 있다. 즉 메모리부(20)는 다색 LED 도트 매트릭스의 소정 색의 군을 제어하는 하나이상의 그룹으로 구성된다. 각 그룹의 메모리부(20)는 16개의 기억부로 되는데, 각 기억부는 2개의 8비트 시프트레지스터로 되는 16비트 레지스터(21), 이 제리스터(21)의 출력단에 접속된 2개의 8비트 래치로 되는 16비트 래치(22)와 LED 구동부(23)로 구성된다. 시프트레지스터(21)에는 그들의 클럭단자에 클럭단자(CLK)로 부터 버퍼 (24)를 경유한 신호가 인가되고, 클럭신호가 인가된 때마다, 각 그룹의 메모리부(20)에 해당하는 데이터신호, 즉 적색 및 녹색 데이터가 단자(R) 및 (G)로 부터 인가된다. 그러므로 시프트레지스터(21)에는 데이터 신호를 시프트하고 16클럭 이상에서 다음의 소정기억부의 시프트레지스터에 순차로 데이터를 시프트한다.

한편 클럭단자(CLK)로 부터의 클럭신호는 2개의 직렬 연결된 제1 및 제1카운터(25) 및 (26)에 인가된다. 이들 카운터는 4비트 카운터일 수 있으며, 제2카운터(25)는 제1카운터의 케리 출력단(ROC)에 그의 클럭단자(CLK)가 연결되어 있다.

따라서 제1카운터(24)와 제2카운터(26)은 클럭단자로 부터의 클럭신호에 대하여 동일한 카운트를 하게 된다. 그다음 제2카운터(26)는 4비트 출력을 하게 되고 이 출력을 4대 16데코더(27)에 인가하여 16개의 라인 어드레싱을 위한 데코딩을 하게 하고, 라인 구동부(28)에 인가하여 LED 도트 매트릭스(40)의 라인 구동을 제어한다. 이렇게 데코딩된 신호는 각 그룹에 16개의 AND 게이트로 형성시킨 AND 게이트 회로(29),(30)에 동시에 인가된다. 이들 AND 게이트 회로(29),(30)중에 어느 한 그룹의 게이트 회로(29)는 그들의 각 AND 게이트 들의 라인 어드레스 신호를 수신하지 않는 입력단에 선택 래치단(SL)으로 부터 인가되고 버퍼(31) 및 NOT 게이트(32)을 경유한 래치 신호가 인가된다.

그러므로 이들 AND 게이트 들은 그들의 소정 출력을 각 그룹의 메모리부(20)에 설치한 래치(22)에 인가하므로 각 기억부에 저장시킨다.

그러므로 이렇게 저장된 각 메모리부(20)의 데이터들은 도트 매트릭스 회로 (40)가 라인 어드레싱 된 상태에서 이네이블 신호를 소정 기억부의 각 래치(22)에 인가하므로 저장 데이터르 출력하도록 하여야 한다. 이를 위하여 다른 게이트 회로(30)에서 16개의 AND 게이트의 라인 어드레싱 신호를 입력으로 하지 않는 입력단에 이네이블 신호단자(E)로 부터 버퍼(33) 및 NOT 게이트(34)를 경유한 이네이블 신호가 인가되고, 게이트 회로(30)의 각 AND 개이트는 라인 어드레스 신호와 이네이블 신호에 근거한 소정 출력을 각 그룹의 기억부에 인가하게 된다. 이로써 각 기억부에 기억된 저장 데이터는 각 그룹의 구동부(23)에 인가되고, 구동부(23)는 도트 매트릭스 회로(40)를 구동제어하여 소정의 화상을 표시하게 된다.

이 때 화상을 표시하는 기간중에 실예를 들면 16×16의 256비트 데이터가 카운트 됨에 따라 리세트 신호가 발생되고 버퍼(35)를 경유하여 각 그룹의 레지스터(21)와 카운터(25),(26)에 인가되어 그들을 초기화하게 된다. 이렇게 초기화되면, 카운터와 레지스터는 다음 화상을 표시하기 위하여 다시 표시 데이터를 기억부에 저장하게 한다.

한편 제1카운터(25)와 제2카운터(26)는 본 발명의 원리에 따라 직렬 연결된다. 즉, 제1카운터(25)의 클럭단자(CLK₂)는 외부의 클럭단자(CLK)에 연결되고, 그의 클리어 단자는 리셋트 단자(RST)에 연결되며, 그의 입력단자(A)(B)(C)(D)가 접지괴고, 이네이블 피단자(ENP), 이네이블 피단자(ENP) 및 부하단자(LOAD)가 전원에 연결되며, 케리 출력단(ROC)이 제2카운터(26)의 클럭단자(CLK₂)에 연결된다. 제2카운터(26)는 그의 클리어 단자(CLK)가 리셋트 단자(RST)에 접속되고, 입력단자(A), (B),(C),(D)가 접지되며, 이네이블 단자(ENT) 및 부하단자(LOAD)가 전원에 연결되고, 4비트 출력단자(QA),(QB),(QC) 및 (QD)들이 4대 16데코더(27)의 입력단자에 연결되어 있다.

특히, 제2카운터(26)는 그의 이네이블 피단자(ENP)에 NOR 게이트(37)가 접속된다. 이 NOR 게이트(37)는 그의 입력으로 선택 래치단(L)으로 부터 NOT 게이트 (38)를 경유한 래치신호를 수신하고, 타측 입력으로 제2카운터(26)의 케리 출력단 (ROC)으로 부터 NOT 게이트(36)를 경유한 케리신호를 수시하여 제2카운터(26)에 소정 출력을 인가한다. 그러므로 제1카운터(25)와 제2카운터(26)는 인가되는 클럭의 동일수를 카운터하게 되고, NOR 게이트(37)에 의하여 케리 출력단(ROC)으로 부터의 케리신호에 의하여 256비트 카운트 후 라인 어드레스를 초기화 하는과정에서 첫번째 라인 데이터의 손실이 발생되지 않게 한다.

이와 같은 구성의 본 발명은 메모리부(20)의 각 기억부에 클럭신호가 인가되면서 녹색 밑 적색 데이터가 각 입력된다. 그 후 16클럭 이상에서 각 기억부의 시프트레지스터(21)에서 다음 기억부의 시프트레지스터(21)에 데이터가 시프트되는데, 클럭신호를 카운터(25),(26)에 인가하고 라인 어드레싱 한 신호와 선택 래치신호를 수신하는 게이트 회로(29)의 출력에 따라 해당 기억부에 상기 데이터가 저장되게 한다. 이후 각 기억부에 저장된 각 그룹의 기억부는 라인 어드레싱 신호와 이네이블 신호를 수신하는 AND 게이트 회로(30)로 부터의 출력을 수신하므로 단색 LED 도트 매트릭스 회로 (40)를 구동시켜 화상표출을 하게 된다.

이상에서, 본 발명은 데이터 저장과 표출을 동시에 할 수 있으며, 특히 화상표시 데이터, 실예를 들면 255비트 데이터 출력 후 카운터와 레지스터를 초기화 하고, 또 초기화 하는 과정에서의 최초 데이터 처리 손실을 방지하도록 하고 있다.

Claims (3)

1. 한 그룹의 16비트 레지스터와 그의 출력단에 접속되는 16비트 래치들로 구성시킨 16개의 기억부로 이루어진 메모리부(20)와 도트 매트릭스 회로를 구비한 도트 매트릭스의 제어회로에 있어서, 상기 메모리부와 도트 매트릭스 회로에 클럭신호의 라인 어드레싱 신호를 수신하지 않는 각 입력단에 선택 래치신호를 공통적으로 인가하는 AND 게이트 회로(29)와, 클럭 신호의 라인 어드레싱 신호를 수신하지 않는 각 입력단에 이네이블 신호를 공통적으로 인가하는 또 다른 NAND 게이트회로(30)와, 클럭신호를 라인 어드레싱 하도록 직렬. 연결한 제1, 제2카운터(25),(26)와 상기 카운터(25),(26) 출력을 데코딩하는 데코더(27)를 접속시켜서 된 것을 특징으로 하는 도트 매트릭스의 제어회로.
2. 제1항에 있어서, 상기 제1카운터와 제2카운터가 직렬로 연결되고, 상기 제2카운터의 이네이블 피단자에는 선택 래치신호와 그의 케리어 출력신호를 입력으로 하는 NOR 게이트를 접속하여서된 것을 특징으로 하는 도트 매트릭스의 제어회로.
3. 클럭신호에 따라 기억부에 데이터를 입력시켜 시프트하는 다수의 기억부로 이루어진 메모리와 도트 매트릭스 회로를 구비한 도트 매트릭스 회로의 제어방법에 있어서, 클럭신호가 직렬 연결된 4비트 카운터에 인가되고 그 출력을 데코딩하여 라인 어드레싱 신호를 발생시키는 단계와, 상기 클럭신호가 디코딩되어 라인 어드레싱 신호를 각 그룹의 AND 게이트 회로와 NAND 게이트 회로에 인가하는 단계와, 상기 AND 게이트 회로중 어느 한 회로의 각 AND 게이트가 어드레싱 신호를 수신하지 않는 다른 입력단에 래치신호를 수신하여 소정출력을 가지므로 소정 기억부에 데이터를 저장하게 하는 단계오, 상기 AND 게이트 회로중 다른 회로의 각 NAND 게이트가 어드레싱 신호를 수신하지 않는 다른 입력단에 이네이블 신호를 수신하여 해당 라인의 표시 데이터를 도트 매트릭스에 인가하므로 클럭신호의 라인 어드레싱 신호와 함께 화상 표시를 하는 단계와, 소정 비트의 데이터 카운트후 리세스 신호를 카운터와 각 기억부에 인가하므로 카운터와 기억부를 초기화하여 새로운 화상데이터를 저장하는 단계들로 이루어지는 것을 특징으로 하는 도트 매트릭스의 제어방법.

Images