KR910010385A - 도트 매트릭스의 제어회로 및 제어방법 - Google Patents

도트 매트릭스의 제어회로 및 제어방법 Download PDF

Info

Publication number
KR910010385A
KR910010385A KR1019890016544A KR890016544A KR910010385A KR 910010385 A KR910010385 A KR 910010385A KR 1019890016544 A KR1019890016544 A KR 1019890016544A KR 890016544 A KR890016544 A KR 890016544A KR 910010385 A KR910010385 A KR 910010385A
Authority
KR
South Korea
Prior art keywords
signal
counter
gate
clock signal
line
Prior art date
Application number
KR1019890016544A
Other languages
English (en)
Other versions
KR920008242B1 (ko
Inventor
최수인
김광식
Original Assignee
김정상
삼성시계 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김정상, 삼성시계 주식회사 filed Critical 김정상
Priority to KR1019890016544A priority Critical patent/KR920008242B1/ko
Publication of KR910010385A publication Critical patent/KR910010385A/ko
Application granted granted Critical
Publication of KR920008242B1 publication Critical patent/KR920008242B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

내용 없음

Description

도트 매트릭스의 제어회로 및 제어방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 원리에 따라 축조한 상세 회로도이다.
제3도는 본 발명의 원리에 따라 축조한 카운터 보호회로이다.

Claims (3)

  1. 한 그룹의 16비트 레지스터와 그의 출력단에 접속되는 16비트 래치들로 구성시킨 16개의 기억부로 이루어진 메모리부로 이루어지게 한 다색 LED 도트 매트릭스 제어 회로에 있어서, 클럭신호의 라인 어드레싱 신호를 수신 하지 않는 각 입력단에 선택 래치신호를 공통적으로 인가하는 AND 게이트 회로와, 클럭 신호의 라인 어드레싱 신호를 수선하지 않는 각 입력단에 이네이블 신호를 공통적으로 인가하는 또 다른 AND 게이트 회로와, 클럭신호를 라인 어드레싱 하도록 직렬 연결한 하나이상의 카운터 및 카운터 출력을 데코딩하는 데코더들로 구성시킨 제어회로.
  2. 제1항에 있어서, 제1카운터와 제2카운터가 직렬로 연결되고 제2카운터의 이네이블 피단자에는 선택 래치신호와 그의 케리어 출력신호를 입력으로 하는 NOR 게이트가 접속되게 한 제어회로.
  3. 클럭신호에 따라 기억부에 데이터를 입력시켜 시프트하는 다수의 기억부로 이루어진 메로리를 구비한 다색 LED 도트 매트릭스 제어회로의 제어 방법에 있어서, 클럭신호가 하나이상의 직렬 연결된 4비트 카운터에 인가되고 그 출력을 데코딩하여 라인 어드레싱 신호를 발생시키는 단계와, 라인 어드레싱 신호를 각 그룹의 AND 게이트 회로에 인가하는 단계와, 상기 AND 게이트 회로 중 어느한 회로의 각 AND 게이트가 어드레싱 신호를 수신하지 않는 다른 입력단에 래치신호를 수신하여 소정 출력을 가지므로 소정 기억부에 데이터를 저장하게 하는 단계와, 상기 AND 게이트 회로중 다른 회로의 각 AND 게이트가 어드레싱 신호를 수신하지 않는 다른 입력단에 이네이블 신호를 수신하여 해당 라인의 표시 데이터를 도트 매트릭스에 인가하므로 클럭신호의 라인 어드레싱 신호와 함께 화상 표시를 하는 단계와, 소정 비트의 데이터 카운터 후 리셋트 신호를 카운터와 각 기억부에 인가하므로 카운터와 기억부를 초기화하여 새로운 화상데이터를 저장하는 단계들로 이루어진 제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890016544A 1989-11-15 1989-11-15 도트 매트릭스의 제어회로 및 제어방법 KR920008242B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890016544A KR920008242B1 (ko) 1989-11-15 1989-11-15 도트 매트릭스의 제어회로 및 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890016544A KR920008242B1 (ko) 1989-11-15 1989-11-15 도트 매트릭스의 제어회로 및 제어방법

Publications (2)

Publication Number Publication Date
KR910010385A true KR910010385A (ko) 1991-06-29
KR920008242B1 KR920008242B1 (ko) 1992-09-25

Family

ID=19291648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890016544A KR920008242B1 (ko) 1989-11-15 1989-11-15 도트 매트릭스의 제어회로 및 제어방법

Country Status (1)

Country Link
KR (1) KR920008242B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093400A (zh) * 2017-05-22 2017-08-25 杭州视芯科技有限公司 Led显示装置及其驱动方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093400A (zh) * 2017-05-22 2017-08-25 杭州视芯科技有限公司 Led显示装置及其驱动方法
CN107093400B (zh) * 2017-05-22 2023-10-24 杭州视芯科技股份有限公司 Led显示装置及其驱动方法

Also Published As

Publication number Publication date
KR920008242B1 (ko) 1992-09-25

Similar Documents

Publication Publication Date Title
US3675211A (en) Data compaction using modified variable-length coding
KR910015144A (ko) 매체 호출 제어기
KR890004318A (ko) 온-칩 입력 데이타 레지스터를 갖고 있는 해독/기입 메모리
US4037085A (en) Counter
KR900008303B1 (ko) 기억회로
KR920018642A (ko) 표시 구동 제어용 집적회로 및 표시 시스템
KR900005469A (ko) 시리얼 입출력 반도체 메모리
KR890006003A (ko) 데이타 입출력 회로
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
US4800535A (en) Interleaved memory addressing system and method using a parity signal
KR930013999A (ko) 그래픽 콘트롤러의 블록별 레지스터 제어회로
KR910010385A (ko) 도트 매트릭스의 제어회로 및 제어방법
US3351928A (en) Display apparatus
KR970067382A (ko) 다이나믹 랜덤 억세스 메모리내의 패리티 검사 논리 회로를 위한 방법 및 장치
KR860003555A (ko) 디스크 제어기용 비트스트림 구성장치
US4296480A (en) Refresh counter
JPS56156978A (en) Memory control system
KR910010384A (ko) 도트 매트릭스의 제어회로 및 제어방법
KR860009421A (ko) 논리기능을 가진 기억회로
SU491157A1 (ru) Посто нное запоминающее устройство
SU1401505A1 (ru) Устройство дл изучени морфологии иностранного зыка
SU1022214A1 (ru) Устройство дл отображени информации
SU1443016A1 (ru) Устройство дл изучени лексики иностранного зыка
SU752469A1 (ru) Оперативное запоминающее устройство
JPS5798051A (en) Memory system of scan in/out data

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950812

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee