KR890004318A - 온-칩 입력 데이타 레지스터를 갖고 있는 해독/기입 메모리 - Google Patents

온-칩 입력 데이타 레지스터를 갖고 있는 해독/기입 메모리 Download PDF

Info

Publication number
KR890004318A
KR890004318A KR1019880009923A KR880009923A KR890004318A KR 890004318 A KR890004318 A KR 890004318A KR 1019880009923 A KR1019880009923 A KR 1019880009923A KR 880009923 A KR880009923 A KR 880009923A KR 890004318 A KR890004318 A KR 890004318A
Authority
KR
South Korea
Prior art keywords
register
signal
data
write
response
Prior art date
Application number
KR1019880009923A
Other languages
English (en)
Other versions
KR970005410B1 (ko
Inventor
핑크햄 레이몬드
멤. 밸리스트레리 앤소니
Original Assignee
엔.라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔.라이스 머레트
Publication of KR890004318A publication Critical patent/KR890004318A/ko
Application granted granted Critical
Publication of KR970005410B1 publication Critical patent/KR970005410B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

온-침 입력 데이타 레지스터를 갖고 있는 해독/기입 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따라 구성된 2중-포트 메모리의 양호한 실시예를 개략적으로 도시한 블럭도. 제 2 도는 제 1 도의 2중-포트 메모리의 특수기능 논리 회로를 개략적으로 도시한 블럭도. 제3a도 및 제3b도는 제 2 도의 논리 회로에 의해 사용된 클럭신호를 발생시키기 위한 회로를 도시한 개략도.

Claims (12)

  1. 해독/기입 메모리 셀의 어레이, 어드레스 신호를 수신하여, 이 어드레스 신호에 디응하는 어레내의 메모리 셀을 선택하기 위한 어드레스 장치, 어레이내의 선택된 메모리 셀에 데이타를 기입하기 위한 기입 장치, 어레이내의 선택된 메모리 셀에 기입될 데이타를 수신하기 위한 데이타 입력 장치, 선택된 메모리 셀에 기입될 데이타를 기억시키기 위한 레지스터, 및 기입 모우드 신호에 응답하여, 레지스터의 내용 또는 데이타 입력 장치에 의해 수신된 데이타를 기입 장치에 통신하기 위해, 기입장치, 데이타 입력 장치 및 레지스터에 접속된 모우드 선택장치로 구성되는 것을 특징으로 하는 메모리 장치.
  2. 제 1 항에 있어서, 어드레스 장치가 어드레스 신호에 응답하여 어레이내의 다수의 메모리셀을 선택하고, 데이타 입력장치가 어레이내의 다수의 선택된 메모리 셀에 기입될 데이타의 다수의 비트를 수신하며, 레지스터가 어레이내의 선택된 메모리셀에 기입될 데이타의 다수의 비트를 포함하고, 레지스터내의 각각의 비트가 데이타 입력 장치에 의해 수신된 데이타의 다수의 비트들 중 한 비트에 대응하는 것을 특징으로 하는 메모리 장치.
  3. 제 2 항에 있어서, 다수의 선택된 메모리 셀들중 어느 메모리셀이 기입장치에 의해 기입되지 않을지를 나타내는 값을 갖고 있는 마스크 코드를 기억시키기 위해 데이타 입력 장치 및 기입 장치에 접속된 마스크 레지스터를 포함하는 것을 특징으로 하는 메모리 장치.
  4. 제 1 항에 있어서, 기입 엔에이블 신호를 수신하기 위해, 이 기입 엔에이블 신호에 응답하여 선택된 메모리 셀에 데이타를 기입하는 기입장치에 접속된 기입 엔에이블 터미널을 포함하는 것을 특징으로 하는 메모리 장치.
  5. 제 4 항에 있어서, 기입 모우드 선택 장치에 의해 수신된 기입 모우드 신호가 제 1 논리 상태와 제 2 논리 상태를 갖고 있는 기능 선택신호, 및 제 1 클럭 신호를 포함하고, 기입 모우드 선택신호가 클럭신호의 논리 전이 상태중에 제 1 논리 상태에 있는 기능 선택신호에 응답하여 레지스터의 내용을 기입장치에 통신시키며, 기입 모우드 선택신호가 클럭신호의 논리전이 상태중에 제 2 논리 상태에 있는 기능 선택 신호에 응답하여 데이타 입력 장치에 의해 수신된 데이타를 기입장치에 통신시키는 것을 특징으로 하는 메모리 장치.
  6. 제 5 항에 있어서, 제 2 클럭 신호의 논리전이 상태중에 논리상태들 중 선정된 논리 상태에 있는 기능 선택신호에 응답하여 데이타 입력 장치에 의해 수신된 데이타를 레지스터에 로드시키기 위해 제 2 클럭 신호와 기능 선택신호를 수신하고, 데이타 입력 장치 및 레지스터에 접속된 레지스터 로드장치를 포함하는 것을 특징으로 하는 메모리 장치.
  7. 행과 열로 배열된 메모리 셀의 어레이, 행 어드레스를 수신하여 이 행 어드레스에 대응하는 어레이의 행을 선택하기 위한 행 어드레스 장치, 선택된 행 내의 메모리 셀의 내용을 감지하기 위한 감지 장치, 열 어드레스를 수신하여, 이 열 어드레스에 대응하는 선택된 행내의 메모리 셀을 선택하기 위한 열 어드레스 장치, 선택된 행내의 선택된 메모리 셀에 기입될 데이타를 수신하기 위한 데이타 입력장치, 선택된 메모리 셀에 기입될 데이타를 기억시키기 위한 레지스터, 특수 기능 신호를 수신하여, 이에 응답하여 제 1 논리 상태와 제 2 논리 상태를 갖고 있는 기입 모우드 제어신호를 발생시키기 위한 기입모우드 선택장치, 제 1 논리 상태내에 있는 기입 모우드 제어신호에 응답하여 레지스터의 내용을 선택하고, 제 2 논리 상태 내에 있는 기입 모우드 제어신호에 응답하여 데이타 입력장치에 의해 수신된 데이타를 선택하기 위해, 데이타 입력장치에 접속된 제 1 입력을 갖고 있고, 레지스터에 접속된 제 2 입력을 갖고 있으며, 기입 모우드 제어신호를 수신하는 제어 입력을 갖고 있는 기입 멀티플렉서, 및 기입 엔에이블 신호를 수신하여, 이 기입 엔에이블 신호에 응답하여 선택된 행내의 선택된 메모리 셀에 기입 멀티플렉서의 출력을 통신 시키기 위해 기입 멀티플렉서 및 어레이에 접속된 기입 장치로 구성되는 것을 특징으로 하는 메모리 장치.
  8. 제 7 항에 있어서, 다수의 메모리 셀로 구성된 직렬 레지스터, 선택된 행내의 메모리셀의 내용을 직렬 레지스터 내로 전송하기 위해, 어레이 및 직렬 레지스터에 접속된 전송장치, 및 직렬 레지스터의 내용을 제공하기 위해, 직렬 레제스터내의 선택된 메모리 셀에 접속된 직렬 출력장치로 구성되는 것을 특징으로 하는 메모리 장치.
  9. 제 7 항에 있어서, 데이타 입력 장치가 다수의 데이타 터미널을 포함하고, 레지스터가 데이타 터미널들중 한 데이타 터미널에 각각 대응하는 다수의 비트를 포함하는 것을 특징으로 하는 메모리 장치.
  10. 제 9 항에 있어서, 데이타 입력장치가 데이타 터미널에 의해 수신된 데이타를 기억시키기 위해 데이타 터미널에 접속된 입력을 각각 갖고 있는 다수의 데이타 래치를 포함하고, 각각 데이타 래치의 출력이 레지스터 및 기입 멀티플렉서에 접속되며, 레지스터 로드 신호에 응답하여 데이타 래치의 내용이 레지스터에 로드되는 것을 특징으로 하는 메모리 장치.
  11. 제10항에 있어서, 특수기능 신호를 수신하기 위한 특수기능 터미널, 제 1 클럭신호를 수신하기 위한 제 1 클럭 터미널, 및 클럭 신호시에 선정된 논리 상태에 있는 특수 기능 터미널에 응답하여 레지스터 로드 신호를 발생시키기 위행 특수기능 터미널 및 클럭 터미널에 접속된 논리 장치를 포함하는 것을 특징으로 하는 메모리 장치.
  12. 제10항에 있어서, 열 선택 장치가 열 어드레스의 선정된 수의 최대 유효 비트를 다수의 제 1 단 출력 라인내에 디코딩하기 위한 제 1 디코더 단, 열 어드레스의 나머지 비트를 다수의 제 2 단 출력 라인내에 디코딩하기 위한 제 2 디코더 단, 제 2 논리 상태에 있는 기입 모우드 제어 신호에 응답하여 제 2 단 출력 라인을 선택하고, 제 1 논리 상태내에 있는 기입 모우드 제어신호에 응답하여 데이타 터미널을 선택하기 위해, 열 어드레스 최대 유효 비트에 응답하여 제 1 단 출력 라인들 중 한 라인에 의해 각각 엔에이블 되고, 어레이내의 다수의 열에 각각 관련하며, 각각의 관련된 열마다 출력 라인을 갖고 있는 다수의 디코드 선택 장치, 및 디코드 선택 장치에 응답하여 관련된 열을 선택하기 위해, 어레이내의 각 열에 관련되고, 디코드 선택 장치들중 한 장치의 출력에 접속된 트랜지스터로 구성되는 것을 특징으로 하는 메모리 장치.
    ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
KR1019880009923A 1987-05-21 1988-08-04 온-칩 입력 데이타 레지스터를 갖고 있는 해독/기입 메모리 KR970005410B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/053,200 US4817058A (en) 1987-05-21 1987-05-21 Multiple input/output read/write memory having a multiple-cycle write mask
US081,926 1987-08-05
US07/081,926 US4961171A (en) 1987-05-21 1987-08-05 Read/write memory having an on-chip input data register

Publications (2)

Publication Number Publication Date
KR890004318A true KR890004318A (ko) 1989-04-21
KR970005410B1 KR970005410B1 (ko) 1997-04-16

Family

ID=21982581

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019880009923A KR970005410B1 (ko) 1987-05-21 1988-08-04 온-칩 입력 데이타 레지스터를 갖고 있는 해독/기입 메모리
KR1019880014120A KR970006597B1 (ko) 1987-05-21 1988-10-28 파이프라인된 직렬 출력을 갖고 있는 이중-포트 메모리

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019880014120A KR970006597B1 (ko) 1987-05-21 1988-10-28 파이프라인된 직렬 출력을 갖고 있는 이중-포트 메모리

Country Status (4)

Country Link
US (3) US4817058A (ko)
JP (1) JPH0677398B2 (ko)
KR (2) KR970005410B1 (ko)
TW (1) TW213995B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891795A (en) * 1987-05-21 1990-01-02 Texas Instruments Incorporated Dual-port memory having pipelined serial output
US5195056A (en) * 1987-05-21 1993-03-16 Texas Instruments, Incorporated Read/write memory having an on-chip input data register, having pointer circuits between a serial data register and input/output buffer circuits
US5014242A (en) * 1987-12-10 1991-05-07 Hitachi, Ltd. Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit
US6112287A (en) * 1993-03-01 2000-08-29 Busless Computers Sarl Shared memory multiprocessor system using a set of serial links as processors-memory switch
US5010522A (en) * 1988-12-05 1991-04-23 Texas Instruments Incorporated Integrated-circuit configuration having fast local access time
DE4027051A1 (de) * 1989-09-25 1991-04-04 Mitsubishi Electric Corp Mehrtoriger speicher mit direktem und seriellem zugriff
US5134589A (en) * 1989-10-30 1992-07-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a flash write function
US5426610A (en) * 1990-03-01 1995-06-20 Texas Instruments Incorporated Storage circuitry using sense amplifier with temporary pause for voltage supply isolation
US6751696B2 (en) * 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
KR920003269B1 (ko) * 1990-05-04 1992-04-27 삼성전자 주식회사 듀얼 포트 메모리소자의 모우드 전환방법
US5267199A (en) * 1991-06-28 1993-11-30 Digital Equipment Corporation Apparatus for simultaneous write access to a single bit memory
JPH05101684A (ja) * 1991-10-07 1993-04-23 Toshiba Corp 半導体記憶装置
KR950000503B1 (ko) * 1992-01-10 1995-01-24 삼성전자 주식회사 블럭라이트 기능을 갖는 반도체 메모리장치
JPH05325545A (ja) * 1992-05-25 1993-12-10 Mitsubishi Electric Corp 半導体記憶装置
KR100302223B1 (ko) * 1992-06-12 2001-11-22 그래햄 이. 테일러 프로세스제어컴퓨터용비밀인터페이스및그데이터의전송방법
US5319606A (en) * 1992-12-14 1994-06-07 International Business Machines Corporation Blocked flash write in dynamic RAM devices
US5511025A (en) * 1993-10-18 1996-04-23 Texas Instruments Incorporated Write per bit with write mask information carried on the data path past the input data latch
US5422998A (en) * 1993-11-15 1995-06-06 Margolin; Jed Video memory with flash fill
JP3547466B2 (ja) * 1993-11-29 2004-07-28 株式会社東芝 メモリ装置、シリアル‐パラレルデータ変換回路、メモリ装置にデータを書き込む方法、およびシリアル‐パラレルデータ変換方法
ATE173111T1 (de) * 1994-04-29 1998-11-15 Texas Instruments Inc Verfahren und vorrichtung zur prüfung eines speichers mit einer parallelen block-schreib- operation
US6005811A (en) * 1994-08-17 1999-12-21 Oak Technology, Incorporated Method for operating a memory
US5598569A (en) * 1994-10-17 1997-01-28 Motorola Inc. Data processor having operating modes selected by at least one mask option bit and method therefor
US6272465B1 (en) * 1994-11-02 2001-08-07 Legerity, Inc. Monolithic PC audio circuit
KR0140179B1 (ko) * 1994-12-19 1998-07-15 김광호 불휘발성 반도체 메모리
JPH08212132A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 記憶装置
US5838934A (en) * 1995-06-07 1998-11-17 Texas Instruments Incorporated Host port interface
US5764963A (en) * 1995-07-07 1998-06-09 Rambus, Inc. Method and apparatus for performing maskable multiple color block writes
US5646896A (en) * 1995-10-31 1997-07-08 Hyundai Electronics America Memory device with reduced number of fuses
JP3431774B2 (ja) * 1995-10-31 2003-07-28 ヒュンダイ エレクトロニクス アメリカ 混合電圧システムのための出力ドライバ
US5838631A (en) 1996-04-19 1998-11-17 Integrated Device Technology, Inc. Fully synchronous pipelined ram
DE69724327T2 (de) * 1996-05-17 2004-06-17 Hyundai Electronics America Inc., San Jose Leistungsreduzierung während eines Blockschreibens
US6115320A (en) 1998-02-23 2000-09-05 Integrated Device Technology, Inc. Separate byte control on fully synchronous pipelined SRAM
US7069406B2 (en) * 1999-07-02 2006-06-27 Integrated Device Technology, Inc. Double data rate synchronous SRAM with 100% bus utilization
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US8391039B2 (en) 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
FR2864321B1 (fr) * 2003-12-23 2007-01-19 St Microelectronics Sa Memoire dynamique a acces aleatoire ou dram comportant au moins deux registres tampons et procede de commande d'une telle memoire
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US20070061494A1 (en) * 2005-08-30 2007-03-15 Paul Wallner Semiconductor memory system, semiconductor memory chip, and method of masking write data in a semiconductor memory chip
US7916572B1 (en) 2008-07-28 2011-03-29 Altera Corporation Memory with addressable subword support

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761902A (en) * 1971-12-30 1973-09-25 Ibm Functional memory using multi-state associative cells
AT354159B (de) * 1975-02-10 1979-12-27 Siemens Ag Assoziativspeicher mit getrennt assoziierbaren bereichen
DE2712575C2 (de) * 1977-03-22 1985-12-19 Walter Dipl.-Ing. 8011 Putzbrunn Motsch Assoziatives Speichersystem in hochintegrierter Halbleitertechnik
US4347587A (en) * 1979-11-23 1982-08-31 Texas Instruments Incorporated Semiconductor integrated circuit memory device with both serial and random access arrays
US4642797A (en) * 1983-11-10 1987-02-10 Monolithic Memories, Inc. High speed first-in-first-out memory
US4639890A (en) * 1983-12-30 1987-01-27 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing selectable cascaded serial shift registers
US4689741A (en) * 1983-12-30 1987-08-25 Texas Instruments Incorporated Video system having a dual-port memory with inhibited random access during transfer cycles
US4636986B1 (en) * 1985-01-22 1999-12-07 Texas Instruments Inc Separately addressable memory arrays in a multiple array semiconductor chip
JPH0711915B2 (ja) * 1985-06-17 1995-02-08 株式会社日立製作所 半導体記憶装置
JP2566911B2 (ja) * 1985-08-20 1996-12-25 日本電気株式会社 デユアルポ−トメモリ

Also Published As

Publication number Publication date
JPH0198183A (ja) 1989-04-17
US4961171A (en) 1990-10-02
KR890007289A (ko) 1989-06-19
KR970005410B1 (ko) 1997-04-16
JPH0677398B2 (ja) 1994-09-28
US4817058A (en) 1989-03-28
KR970006597B1 (ko) 1997-04-29
TW213995B (ko) 1993-10-01
US4866678A (en) 1989-09-12

Similar Documents

Publication Publication Date Title
KR890004318A (ko) 온-칩 입력 데이타 레지스터를 갖고 있는 해독/기입 메모리
KR890004319A (ko) 다중 열 선택모우드를 갖고 있는 해독/기입 메모리
US4130900A (en) Memory with common read/write data line and write-in latch circuit
US5185744A (en) Semiconductor memory device with test circuit
KR970017676A (ko) 불휘발성 반도체 메모리의 독출방법 및 장치
EP0326885B1 (en) Sequential read access of serial memories with a user defined starting address
US3675218A (en) Independent read-write monolithic memory array
KR930011107B1 (ko) 불량 메모리셀 존재를 표시하는 정보를 갖는 반도체 메모리 장치
GB1580415A (en) Random access memory
KR890008829A (ko) 반도체 기억장치
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
KR970072440A (ko) 반도체 기억 장치
EP0031488A2 (en) Memory cell and its use in a random access matrix memory system
KR860002874A (ko) 반도체 메모리 장치
US5150328A (en) Memory organization with arrays having an alternate data port facility
US5121354A (en) Random access memory with access on bit boundaries
EP0048810B1 (en) Recirculating loop memory array with a shift register buffer
JPS6476600A (en) Semiconductor memory device
JPH0757469A (ja) メモリ回路
KR930020459A (ko) 간단화된 제어하에서 필요한 데이터를 융통성좋게 출력할 수 있는 반도체 메모리장치 및 동작방법
EP0496391A2 (en) Semiconductor memory device
US4802134A (en) Semiconductor memory device having serial addressing scheme
US5267212A (en) Random access memory with rapid test pattern writing
KR900008517A (ko) 다이나믹형 반도체기억장치와 그 기능 테스트장치 및 테스트 방법
US5309045A (en) Configurable logic element with independently clocked outputs and node observation circuitry

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee