JP2000047640A - Ｌｅｄ表示器 - Google Patents

Abstract

(57)【要約】 【課題】 従来からの表示データ信号を用いて、表示文
字サイズを走査方向に拡大表示することができるＬＥＤ
表示器を提供する。 【解決手段】 表示コントローラ２から送られて来たラ
ッチ信号のパルス数を２倍にし、このラッチ信号を表示
データ信号等と共に、走査方向に沿って複数組配置され
たカスケード接続のＬＥＤユニット１にそれぞれ振り分
けて送るカスケード制御回路３が設けられた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ドットマトリクス
ＬＥＤ表示ユニットを複数組み合わせて文字等の表示を
行うＬＥＤ表示器に関する。

【０００２】

【従来の技術】ＬＥＤ表示器以外の表示デバイス（ＣＲ
Ｔ(Cathode-Ray Tube)，ＬＣＤ(Liquid Crystal Displa
y)，ＰＤＰ(Plasma Display Panel)等）は、通常は１個
の表示デバイスの表示面によって所望する表示画面を構
成するのに対して、ＬＥＤ表示器は、複数個のドットマ
トリクスＬＥＤ表示ユニット（表示デバイス）を縦や横
に連接配置する等して所望する表示画面を構成するのが
一般的である。

【０００３】上記ＬＥＤ表示器の従来の構成例を説明す
る。このＬＥＤ表示器は、図１１に示すように、複数個
のＬＥＤユニット１を横一列に並べて配置し、表示コン
トローラ３からの信号線を最も手前のＬＥＤユニット１
から順にカスケードに接続することにより構成される。
各ＬＥＤユニット１は、図１２に示すように、ＬＥＤパ
ネル１１と、このＬＥＤパネル１１を線順次駆動（ダイ
ナミック点灯）方式で点灯駆動するためのシフトレジス
タ１２とラッチ回路１３と行走査回路１４（ここではロ
ー・スキャン方式の場合について説明するが、カラム・
スキャン方式の場合には列走査回路）とを備えている。
なお、この他図示していないが、各ＬＥＤユニット１に
はＬＥＤ点灯用及び前記点灯駆動回路（制御）用の電源
が供給されることはいうまでもない（以下の記述でも省
略）。

【０００４】ＬＥＤパネル１１は、ＬＥＤを配置した発
光ドットを表示面に例えば１６×１６ドットのマトリク
ス状に配置したドットマトリクス表示パネルである。な
お、ＬＥＤパネル１１は、この１６×１６ドットの他、
１６×３２ドットや２４×２４ドット等の任意のドット
構成とすることができるが、以下では、１６×１６ドッ
ト構成であるものとして説明する。これらのＬＥＤユニ
ット１には、表示コントローラ３からの各表示画素デー
タが、複数個のＬＥＤユニット１で構成する表示画面
（縦１６ドット、横ＬＥＤユニット１の個数×１６ドッ
ト）に対応した表示データ信号として信号線を介しシリ
アルに送られるようになっている。また、同様にタイミ
ング信号としてのクロック信号とラッチ信号及びリセッ
ト信号もそれぞれの信号線を介して送られるようになっ
ている。

【０００５】シフトレジスタ１２は、クロック信号に従
って各表示画素データを表示データ信号として順に１６
ビットにわたってシフトする回路である。ただし、表示
コントローラ３から送出される表示データ信号は、最も
手前の段のＬＥＤユニット１のシフトレジスタ１２にの
み入力され、後続段のＬＥＤユニット１のシフトレジス
タ１２には、直前の段のＬＥＤユニット１のシフトレジ
スタ１２からシフト動作によって送出された表示データ
信号が順次シリアルに入力される。ラッチ回路１３は、
このシフトレジスタ１２の内容（各表示画素データ）を
ラッチ信号に従ってパラレルに入力してラッチし、ＬＥ
Ｄパネル１１の１６ビットの列入力にそれぞれ送り出す
回路である。ラッチ信号は、この各表示画素データが全
てのＬＥＤユニット１のシフトレジスタ１２にセットさ
れると、アクティブとなってラッチ回路１３にこのシフ
トレジスタ１２の内容（表示画素データ）のラッチ動作
を行わせる信号であり、ＬＥＤユニット１の配置数をＰ
個とすると、クロック信号が１６×Ｐ回アクティブにな
る度に１回だけアクティブとなる。行走査回路１４は、
ＬＥＤパネル１１の１６ビットの行入力をラッチ信号に
従って順に走査する回路である。そして、このラッチ信
号が１６回アクティブになる度に１回だけアクティブと
なるリセット信号によってこの走査をリセットするよう
になっている。従って、表示画素データは、表示データ
信号として、ラッチ信号がアクティブになる度に各ＬＥ
Ｄユニット１のＬＥＤパネル１１の１行分ずつに順に転
送され点灯表示される。また、これの１６行分が繰り返
されるたびにリセット信号がアクティブになり、表示画
面の１画面分の転送表示を完了する。

【０００６】上記構成のＬＥＤ表示器は、表示コントロ
ーラ３の表示データ転送数の設定を変えるだけで、任意
個のＬＥＤユニット１を組み合わせて使用することがで
きるので、汎用性の高い表示器として、案内文字の流れ
表示等に広く利用されている。なお、ここでは、ＬＥＤ
ユニット１を横一列に並べて配置する場合について説明
したが、縦方向にも複数個配置して広い画面を構成する
ことも可能である。また、ＬＥＤユニット１の各発光ド
ットに例えば赤色（Ｒ）と緑色（Ｇ）に発光するＬＥＤ
を配置して、それぞれの発光色ごとの表示画素データ
（ＲＧデータ）を送るようにすれば、赤色と緑色にこれ
らを同時点灯させたオレンジ色の多色表示を行うことも
できる。さらに、これら赤色（Ｒ）と緑色（Ｇ）のＬＥ
Ｄに、近年高輝度発光が実用化された青色（Ｂ）のＬＥ
Ｄを組み合わせて、各色の階調表示を行うようにして、
表示画素データを転送表示すれば、フルカラー表示を行
うこともできるようになる。

【０００７】

【発明が解決しようとする課題】ところが、上記従来の
ＬＥＤ表示器は、表示コントローラの各表示画素データ
をＬＥＤユニット１の各発光ドットに一対一で対応させ
て表示させていたので、使用するＬＥＤユニット１のド
ットピッチ・サイズによって、表示される文字や画像の
大きさが特定されるという問題があった。例えば、発光
ドットが１６×１６ドット構成のＬＥＤユニット１の場
合に、ドットピッチが４ｍｍで表示面が６４ｍｍ角のも
のと、ドットピッチが６ｍｍで表示面が９６ｍｍ角のも
のと、ドットピッチが１０ｍｍで表示面が１６０ｍｍ角
のものがあったとして、これらに表示コントローラ３か
ら１６×１６ドットの表示画素データにより一文字を表
す表示データ信号（フォントサイズが１６×１６ドッ
ト）として送出されると、表示される文字サイズがそれ
ぞれ６４ｍｍと９６ｍｍと１６０ｍｍのいずれかに限定
される。

【０００８】これに対して、例えば１６×１６ドット構
成のＬＥＤユニット１を縦横に４個並べて３２×３２ド
ットの領域に１文字を表示できれば、表示される文字サ
イズは、１２８（６４＋６４）ｍｍや１９２（９６＋９
６）ｍｍ、３２０（１６０＋１６０）ｍｍとなる。即ち
表示面積比で４倍の拡大表示が可能となる。しかし、従
来のＬＥＤ表示器でこのような拡大表示を行うには、元
の表示画素データが各発光ドットに一対一で対応するた
め、３２×３２ドットの表示画素データにより一文字を
表す表示データ信号として送出する必要があり、それぞ
れの表示文字サイズごとに、フォントの異なる表示画素
データを新たに作成しなければならず、コスト面等、様
々な制約を受けていた。

【０００９】本発明は、かかる事情に鑑みてなされたも
のであり、表示コントローラから送出されるラッチ信号
のパルス数を整数倍にすることにより、元の表示画素デ
ータを走査方向に拡大して表示することができるＬＥＤ
表示器を提供することを目的としている。

【００１０】

【課題を解決するための手段】請求項１の発明は、表示
面にマトリクス状に配置された各発光ドットにそれぞれ
ＬＥＤを配置し、表示画面に対応してクロック信号に同
期しシリアルに送られて来る表示データ信号を順次後続
段に送り出すと共に、この表示データ信号を自身の表示
面の各発光ドットに対応付けて表示させる点灯駆動回路
を具備したドットマトリクスＬＥＤ表示ユニットを複数
組み合わせることにより表示画面を構成するＬＥＤ表示
器において、表示コントローラから送られて来た各表示
行（又は列）の表示画素データに対してラッチ信号のパ
ルス数を整数倍にして、表示データ信号とクロック信号
と共に、走査方向に沿って複数配置された最前段の各ド
ットマトリクスＬＥＤ表示ユニットにそれぞれ振り分け
て送るカスケード制御回路が設けられたことを特徴とす
る。

【００１１】請求項１によれば、ラッチ信号が本来の１
行（又は列）分の表示画素データに対応して整数倍のパ
ルス数となるので、同じ表示行（又は列）の表示画素デ
ータが隣接する表示行（又は列）に繰り返しラッチされ
ることになり、元の表示画素データを走査方向に拡大し
て表示することができるようになる。

【００１２】請求項２の発明は、前記カスケード制御回
路が、表示コントローラから送られて来た表示行（又は
列）ごとの表示画素データとクロック信号を１行（又は
列）の走査期間ごとに間歇的に最前段の各ドットマトリ
クスＬＥＤ表示ユニットに送るものであることを特徴と
する。

【００１３】請求項２によれば、表示コントローラから
送られて来る表示データ信号を順次バッファ等に溜めて
おき、ここから表示行（又は列）ごとの表示画素データ
を間歇的に送り出すようにすることにより、この表示画
素データをドットマトリクスＬＥＤ表示ユニットに保持
させて、パルス数を整数倍されたラッチ信号が送られて
来る度に同じ表示行（又は列）の表示画素データを繰り
返しラッチさせるようにすることができる。同じ表示行
（又は列）の表示画素データを繰り返しラッチすれば、
表示画素データを走査方向に拡大することができる。

【００１４】なお、カスケード制御回路は、請求項２に
示すように、表示行（又は列）ごとの表示画素データを
間歇的に送り出す代わりに、同じ表示行（又は列）の表
示画素データをラッチ信号のパルス数の倍数分だけ繰り
返して送り出しても請求項１の発明を構成することは可
能である。

【００１５】請求項３の発明は、前記カスケード制御回
路が、表示コントローラから送られて来たクロック信号
のパルス数をも整数倍にして最前段のドットマトリクス
ＬＥＤ表示ユニットに送るものであることを特徴とす
る。

【００１６】請求項３によれば、クロック信号のパルス
数も整数倍にするので、元の表示画素データを走査方向
のみならず、これに直交する表示データ信号の送り方向
にも拡大して表示することができるようになる。

【００１７】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。

【００１８】図１〜図１０は本発明の一実施形態を示す
ものであって、図１はＬＥＤ表示器の接続構成を示す
図、図２はカスケード制御回路の構成を示すブロック
図、図３はカスケード制御回路の動作を示すタイムチャ
ート、図４はカスケード制御回路の制御出力端子ＯＵＴ
(Ａ)バーと制御出力端子ＯＵＴ(Ｂ)バーからの制御信号
出力を示すタイムチャート、図５は表示データ信号の各
表示画素データを縦に２倍に拡大した場合の表示例を示
すＬＥＤユニットの正面図、図６は表示データ信号の各
表示画素データを縦横に２倍ずつ拡大した場合の表示例
を示すＬＥＤユニットの正面図、図７は表示データ信号
の文字を縦横ともに２倍に拡大した場合の表示例を示す
ＬＥＤユニットの正面図、図８はＬＥＤ表示器の他の接
続構成を示す図、図９は副カスケード制御回路の構成を
示すブロック図、図１０は表示データ信号の文字を縦に
３倍、横に２倍に拡大した場合の表示例を示すＬＥＤユ
ニットの正面図である。なお、図１１〜図１２に示した
従来例と同様の機能を有する構成部材には同じ番号を付
記する。

【００１９】本実施形態は、表示コントローラから送ら
れて来た、１６×１６ドットの表示画素データにより一
文字を表す表示データ信号を、１６×１６ドットのロー
・スキャン方式（行走査方式）のＬＥＤユニットを用い
て拡大表示するＬＥＤ表示器について説明する。このＬ
ＥＤ表示器は、例えば図１に示すように、複数のＬＥＤ
ユニット１をカスケード接続にして横一列に並べたもの
を２組縦に並べて配置する。表示コントローラ２から送
出される表示データ信号とクロック信号とラッチ信号と
リセット信号は、拡大表示制御回路３を介して、このカ
スケード接続されたＬＥＤユニット１に送られるように
なっている。即ち、これらの信号は、拡大表示制御回路
３の入力端子ＩＮに入力され、この拡大表示制御回路３
の出力端子ＯＵＴからカスケード接続されたＬＥＤユニ
ット１に送り出される。

【００２０】カスケード制御回路３は、図２に示すよう
に、拡大表示制御部３１とＦＩＦＯメモリ３２とからな
る。拡大表示制御部３１は、入力端子ＩＮから入力され
たクロック信号とラッチ信号とリセット信号に基づい
て、新たな拡大クロック信号と拡大ラッチ信号と拡大リ
セット信号を生成して、出力端子ＯＵＴ(Ａ)と出力端子
ＯＵＴ(Ｂ)から出力する回路である。即ち、この拡大表
示制御部３１は、発振器３３からの発振信号を用いて、
元のラッチ信号のパルス数をＮ（Ｎは整数）倍にした拡
大ラッチ信号を出力すると共に、クロック信号のパルス
数をＭ（Ｍは整数）倍にした拡大クロック信号を出力す
る。

【００２１】ここで、拡大ラッチ信号のパルス数をＮ倍
にするというのは、元の表示データ信号における各表示
行に対応するラッチ信号のパルス数がＮ倍になるという
ことを意味する。即ち、ＦＩＦＯメモリ３２は、後に詳
述するように、表示データ信号を拡大表示データ信号と
して読み出すが、この拡大表示データ信号は、１行分の
表示画素データを連続して読み出すと、この１行分の読
み出しに要した時間のＮ−１倍の時間だけ読み出しを一
時停止して、次の１行分の表示画素データを連続して読
み出すというように間歇的に読み出し動作を行う。そし
て、この１行分の表示画素データを読み出す間とその後
の読み出し停止のＮ−１倍の時間の間に、拡大ラッチ信
号のパルス数はＮ回となる。つまり、元の表示データ信
号の１行分の表示画素データに対応する元のラッチ信号
のパルス数は１回であるが、同じ１行分の表示画素デー
タに対応する拡大ラッチ信号のパルス数はＮ回となって
Ｎ倍されるということである。なお、ＦＩＦＯメモリ３
２に代えて、出力側がランダムアクセス可能なメモリを
使用し、１行分の表示画素データを連続して読み出した
後に、さらに続けてＮ−１回だけ同じ１行分の表示画素
データを繰り返して読み出すようにすることもできる。
そして、この場合も、繰り返し読み出す１行分の表示画
素データは同一のものであるため、これに対応する元の
ラッチ信号のパルス数は１回であるが、拡大ラッチ信号
のパルス数はＮ回となってＮ倍されることになる。

【００２２】もっとも、これは元のラッチ信号の周期に
対して、必ずしも拡大ラッチ信号の周期が１／Ｎになる
ことを意味する訳ではない。拡大ラッチ信号の周期は、
走査によってＬＥＤが実際に点灯する時間であるため、
これをあまり短くすると表示輝度が下がり過ぎる。この
ため、拡大ラッチ信号の周期を元のラッチ信号の周期と
同じにしたり、短くするにしても１／２に止めることも
できる。即ち、ＦＩＦＯメモリ３２は、元の表示データ
信号とは非同期で拡大表示データ信号を読み出すことが
できるので、拡大ラッチ信号の周期については任意に設
定することができる。なお、本実施形態では、表示輝度
を重視して、この拡大ラッチ信号の周期を元のラッチ信
号の周期と同じにするので、１フレームについての拡大
ラッチ信号のパルス数は元のラッチ信号のＮ倍となるこ
とから、１フレームの期間もＮ倍となる。ただし、拡大
ラッチ信号の周期を元のラッチ信号の周期の１／２にす
れば、１フレームの期間はＮ／２倍となり、さらに拡大
ラッチ信号の周期を１／Ｎにすれば、１フレームの期間
を同じにすることができる。

【００２３】また、拡大クロック信号のパルス数をＭ倍
にするというのは、元の表示データ信号における各画素
に対応するクロック信号のパルス数がＭ倍になるという
ことを意味する。即ち、ＦＩＦＯメモリ３２が拡大表示
データ信号の各画素の表示画素データを元の表示データ
信号と同じ周期で読み出す場合には、この拡大クロック
信号の周期を元のクロック信号の１／Ｍにしてパルス数
をＭ倍にする。また、上記拡大ラッチ信号の周期を例え
ば１／２にした場合には、拡大表示データ信号の各画素
の表示画素データを読み出す周期も１／２にする必要が
あるので、この場合は、拡大クロック信号の周期を元の
クロック信号の１／２Ｍにする。ただし、このような場
合にも、元の表示データ信号における１行分の表示画素
データが送られて来る間の元のクロック信号のパルス数
に対する、同じ１行分の表示画素データがＦＩＦＯメモ
リ３２から読み出される間の拡大クロック信号のパルス
数は常にＭ倍となる。なお、本実施形態では、拡大表示
データ信号が間歇的に読み出されるので、拡大クロック
信号は、この拡大表示データ信号が読み出される間のみ
出力すればよい。

【００２４】拡大リセット信号は、全表示行（１フレー
ム）の表示画素データに対してのパルス数を元のリセッ
ト信号と同じにするので、本実施形態の場合には拡大ラ
ッチ信号の周期が元のラッチ信号と同じものであること
から、周期を元のリセット信号のＮ倍にして出力され
る。拡大ラッチ信号や拡大クロック信号の倍数Ｎと倍数
Ｍの値は、ディジタル入力装置３４，３５によってマニ
ュアル操作により設定される。なお、本実施形態では、
行の倍数Ｎを設定するディジタル入力装置３４が２（Ｎ
＝２）にセットされると共に、列の倍数Ｍを設定するデ
ィジタル入力装置３５も２（Ｍ＝２）にセットされてい
るものとする。従って、ここでは、拡大リセット信号の
周期は、元のリセット信号の２倍となり、拡大クロック
信号は、元のクロック信号の１／２の周期となる。これ
らの拡大クロック信号と拡大ラッチ信号と拡大リセット
信号は、制御出力端子ＯＵＴ(Ａ)バーと制御出力端子Ｏ
ＵＴ(Ｂ)バーからの制御信号により３状態バッファ３６
が制御されることにより、カスケード制御回路３の出力
端子ＯＵＴ(Ａ)と出力端子ＯＵＴ(Ｂ)から振り分けて出
力されるようになっている。

【００２５】ＦＩＦＯメモリ３２は、入力端子ＩＮから
入力された表示データ信号を順次書き込むと共に、これ
を任意のタイミングで書き込み順に読み出すメモリ回路
である。そして、この書き込みと読み出しのタイミング
は、上記拡大表示制御部３１が行うようになっている。
即ち、拡大表示制御部３１は、ライト・イネーブル信号
ＷＥバーとライト・クロック信号ＷＣＫとリセット・ラ
イト信号ＲＳＷバーによって書き込みを制御し、リード
・イネーブル信号ＲＥバーとリード・クロック信号ＲＣ
Ｋとリセット・リード信号ＲＳＷバーによって読み出し
を制御する。ここで、ライト・クロック信号ＷＣＫとリ
ード・クロック信号ＲＣＫは、入力端子ＩＮから入力さ
れたクロック信号に同期する同じ周期の信号である。

【００２６】上記構成のカスケード制御回路３の動作を
図３のタイムチャートに基づいて説明する。入力端子Ｉ
Ｎには、表示コントローラ２からの表示データ信号が１
画素分ずつ順に入力される。図３では、０，１，２，
…，Ｄ−１，Ｄで示したＤ＋１のデータが、カスケード
接続されたＬＥＤユニット１における１行分の各発光ド
ットの表示画素データを表し、１６×１６ドットのＬＥ
Ｄユニット１が２Ｐ（Ｍ×Ｐ）個カスケード接続されて
いる場合には、このＤ＋１が１６×Ｐとなる。また、こ
の表示データ信号に同期してクロック信号とラッチ信号
も入力される。クロック信号は、表示データ信号の各表
示画素データごとに立ち上がる信号であり、ラッチ信号
は、このクロック信号がＤ＋１回立ち上がる度に１回立
ち上がる信号である。なお、図示しないリセット信号
は、ラッチ信号が１６回立ち上がる度に１回立ち上がっ
て行走査をリセットするようになっている。この表示デ
ータ信号は、クロック信号と同じタイミングのライト・
クロック信号ＷＣＫによってＦＩＦＯメモリ３２に順に
書き込まれる。

【００２７】拡大表示制御部３１は、ＦＩＦＯメモリ３
２に表示データ信号の１行目の表示画素データ（０〜
Ｄ）が順次書き込まれると、上記リード・クロック信号
ＲＣＫによって、この表示データ信号をＦＩＦＯメモリ
３２から順次読み出し、拡大表示データ信号としてカス
ケード制御回路３の出力端子ＯＵＴ(Ａ)と出力端子ＯＵ
Ｔ(Ｂ)から出力する。ただし、この拡大表示データ信号
は、１行の走査期間ごとにリード・イネーブル信号ＲＥ
バーのアクティブ／非アクティブが切り替わることによ
り、この１行の走査期間ごとに間歇的に読み出される。

【００２８】この拡大表示制御部３１は、上記拡大表示
データ信号や拡大クロック信号と共に、元のラッチ信号
と同じ周期の拡大ラッチ信号と、元のリセット信号の２
倍の周期の拡大リセット信号を、カスケード制御回路３
の出力端子ＯＵＴ(Ａ)と出力端子ＯＵＴ(Ｂ)から出力す
るようになっている。ただし、拡大表示制御部３１は、
図４に示すように、拡大リセット信号が立ち上がる度
に、拡大ラッチ信号の立ち上がりを１６回カウントする
までは制御出力端子ＯＵＴ(Ａ)バーをアクティブ（ロー
レベル）にして制御出力端子ＯＵＴ(Ｂ)バーを非アクテ
ィブ（ハイレベル）にするが、それ以降は、制御出力端
子ＯＵＴ(Ａ)バーを非アクティブにし制御出力端子ＯＵ
Ｔ(Ｂ)バーをアクティブに切り替える。従って、表示デ
ータ信号の前半の８行分（１６／Ｎ行分）に対応する拡
大表示データ信号や拡大クロック信号及び拡大ラッチ信
号は、カスケード制御回路３の出力端子ＯＵＴ(Ａ)から
出力され、後半の８行分（１６×（Ｎ−１）／Ｎ行分）
に対応する拡大表示データ信号や拡大クロック信号及び
拡大ラッチ信号は出力端子ＯＵＴ(Ｂ)から出力されるこ
とになる。なお、拡大リセット信号は、各組のＬＥＤユ
ニット１をそれぞれリセットする必要があるので、出力
端子ＯＵＴ(Ａ)と出力端子ＯＵＴ(Ｂ)から共通に出力さ
れる。

【００２９】カスケード制御回路３の出力端子ＯＵＴ
(Ａ)や出力端子ＯＵＴ(Ｂ)に接続されるＬＥＤユニット
１の組は、これらの拡大表示データ信号と拡大クロック
信号と拡大ラッチ信号と拡大リセット信号を入力するこ
とにより、最初の１行の走査期間にわたって拡大表示デ
ータ信号の１行分の表示画素データを全てシフトレジス
タにセットして拡大ラッチ信号の立ち上がりによりこれ
をラッチする。そして、次の１行の走査期間にはなにも
せず、最後に拡大ラッチ信号が再び立ち上がったときに
シフトレジスタにセットされていた１行分の表示画素デ
ータを再度ラッチする。従って、これらのＬＥＤユニッ
ト１は、同じ１行分の表示画素データを２行にわたって
連続してラッチし表示することになる。また、表示デー
タ信号の前半の８行分は、出力端子ＯＵＴ(Ａ)に接続さ
れたＬＥＤユニット１の組で１６行全体に表示され、後
半の８行分は、出力端子ＯＵＴ(Ｂ)に接続されたＬＥＤ
ユニット１の組で１６行全体に表示される。なお、本実
施形態では、拡大ラッチ信号の周期を元のラッチ信号と
同じにしているので、ＦＩＦＯメモリ３２上では、元の
表示データ信号の書き込み速度に対して、拡大表示デー
タ信号の読み出し速度が１／２になる。しかし、ＦＩＦ
Ｏメモリ３２は、読み出しと書き込みを独立したサイク
ルにより全く非同期で実行するデュアルアクセスが可能
な構成になっているので、同一アドレスに対するデータ
の書き込みと読み出しが競合するようなおそれは生じな
い。ただし、このように拡大表示データ信号の読み出し
速度が遅いと、表示コントローラ２から送られて来た表
示データ信号が全て表示されるとは限らず、間引いて表
示される場合がある。

【００３０】この結果、カスケード接続された上側の組
のＬＥＤユニット１には、元の表示データ信号の上半分
の表示画素データが２行ずつ重複して表示されると共
に、下側の組のＬＥＤユニット１には、元の表示データ
信号の下半分の表示画素データが２行ずつ重複して表示
されるので、全体として行の走査方向に２倍に拡大され
て表示される。即ち、もし拡大クロック信号の周期が元
のクロック信号と同じであれば（Ｍ＝１）、図５に示す
ように、表示コントローラ２から１６×１６ドットの１
個のＬＥＤユニット１に左上から右下までの斜線として
表示されるような表示データ信号が出力された場合に、
この斜線が縦方向に並んだ２個のＬＥＤユニット１の全
体に２倍に拡大されて表示されることになる。

【００３１】また、拡大クロック信号は、実際には周期
が１／２となるので、図３に示したように、元の表示デ
ータ信号の各表示画素データがＬＥＤユニット１のシフ
トレジスタ上を２列ずつ重複してシフトされることにな
り、この表示画素データは、０，０，１，１，２，２，
…，Ｄ−１，Ｄ−１，Ｄ，Ｄで示した２×（Ｄ＋１）の
データで構成されることになる。従って、図６に示すよ
うに、表示コントローラ２から１６×１６ドットの１個
のＬＥＤユニット１に左上から右下までの斜線として表
示されるような表示データ信号が出力された場合、この
斜線が縦横に並んだ４個のＬＥＤユニット１の全体に４
倍に拡大されて表示されることになる。即ち、本実施形
態のＬＥＤ表示器では、図７に示すように、３個のＬＥ
Ｄユニット１を横に並べてカスケード接続したときに
「Ｂる合」という３文字が表示されるような表示データ
信号を表示コントローラ２から送り出した場合に、６個
のＬＥＤユニット１を横に並べてカスケード接続したも
のを縦方向にも２組配置したＬＥＤユニット１の全体
に、同じ「Ｂる合」という文字を４倍角で表示すること
ができるようになる。

【００３２】以上説明したように、本実施形態のＬＥＤ
表示器によれば、拡大ラッチ信号の拡大リセット信号に
対するパルス数を２倍にすることにより、元の表示画素
データを行の走査方向に２倍に拡大して表示することが
できるので、従来からの表示データ信号をそのまま用い
て表示文字サイズを拡大することができるようになる。

【００３３】なお、上記実施形態では、カスケード制御
回路３のディジタル入力装置３６を２（Ｎ＝２）にセッ
トした場合について説明したが、これを３以上の任意の
整数にセットした場合も、同様に表示文字サイズを縦方
向にその整数倍に拡大することができる。

【００３４】また、上記実施形態は、拡大表示データ信
号をＦＩＦＯメモリ３２から間歇的に読み出す場合につ
いて説明したが、このＦＩＦＯメモリ３２に代えて出力
側がランダムアクセス可能なメモリを使用し、ここから
同じ１行分の表示画素データを２度読みできるようにす
れば、拡大クロック信号は連続していてもよいことにな
る。

【００３５】さらに、上記実施形態では、カスケード接
続したＬＥＤユニット１の組を縦に２組並べた場合につ
いて説明したが、縦に３組以上を並べることもできる。
例えば、図８に示すように、カスケード接続したＬＥＤ
ユニット１を縦に３組並べた場合には、カスケード制御
回路３の出力端子ＯＵＴ(Ｂ)を副カスケード制御回路４
の入力端子ＩＮに接続し、この副カスケード制御回路４
の出力端子ＯＵＴ(Ａ)と出力端子ＯＵＴ(Ｂ)に下側の２
組のＬＥＤユニット１をそれぞれ接続すればよい。副カ
スケード制御回路４は、図９に示すように、カウンタ回
路４１によって、カスケード制御回路３から送られて来
る拡大リセット信号が立ち上がる度に拡大ラッチ信号の
立ち上がりをカウントし、このカウント値が１６になる
までは制御出力端子ＯＵＴ(Ａ)バーをアクティブにし制
御出力端子ＯＵＴ(Ｂ)バーを非アクティブにすると共
に、それ以降は制御出力端子ＯＵＴ(Ａ)バーを非アクテ
ィブにし制御出力端子ＯＵＴ(Ｂ)バーをアクティブにす
る回路である。従って、これら制御出力端子ＯＵＴ(Ａ)
バーと制御出力端子ＯＵＴ(Ｂ)バーとで３状態バッファ
４２を制御することにより、拡大表示制御部３１のカウ
ント値が１６に達するまでは、カスケード制御回路３の
出力端子ＯＵＴ(Ｂ)からの信号を副カスケード制御回路
４の出力端子ＯＵＴ(Ａ)から出力し、その後次にリセッ
ト信号が立ち上がるまでは、副カスケード制御回路４の
出力端子ＯＵＴ(Ｂ)から出力することができる。この場
合、カスケード制御回路３のディジタル入力装置３４は
３（Ｎ＝３）にセットする。また、ディジタル入力装置
３５が２（Ｍ＝２）にセットされていれば、図１０に示
すように、６個ずつの組を縦に３組並べたＬＥＤユニッ
ト１の全体に「Ｂる合」という文字が縦に３倍と横に２
倍に拡大して表示することができる。そして、このよう
なＬＥＤユニット１の組を縦に４組以上並べる場合に
は、副カスケード制御回路４を各組ごとに順次追加して
接続すればよい。

【００３６】さらに、上記実施形態では、ロー・スキャ
ン方式のＬＥＤユニット１について説明したが、カラム
・スキャン方式（列走査方式）のＬＥＤユニット１につ
いても同様に実施可能である。また、上記実施形態で
は、１６×１６ドットのＬＥＤユニット１について説明
したが、このＬＥＤユニット１のドット構成は任意であ
る。さらに、上記実施形態では、簡単のためＬＥＤユニ
ット１の各発光ドットが単色である場合について説明し
たが、各発光ドットに例えば赤色（Ｒ）と緑色（Ｇ）に
発光するＬＥＤを配置して、それぞれの発光色ごとの表
示画素データ（ＲＧデータ）を送るようにすれば、赤色
と緑色にこれらを同時点灯させたオレンジ色の多色表示
を行うこともでき、さらに、これら赤色（Ｒ）と緑色
（Ｇ）のＬＥＤに、近年高輝度発光が実用化された青色
（Ｂ）のＬＥＤを組み合わせて、各色の階調表示を行う
ようにして、表示画素データを転送表示すれば、フルカ
ラー表示を行うこともできるようになる。

【００３７】

【発明の効果】以上の説明から明らかなように、本発明
のＬＥＤ表示器は、ラッチ信号のパルス数を整数倍にす
ることにより、元の表示画素データを走査方向に整数倍
に拡大して表示させることができ、従来からの表示デー
タ信号をそのまま用いて表示文字サイズを拡大すること
ができるようになる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すものであって、ＬＥ
Ｄ表示器の接続構成を示す図である。

【図２】本発明の一実施形態を示すものであって、カス
ケード制御回路の構成を示すブロック図である。

【図３】本発明の一実施形態を示すものであって、カス
ケード制御回路の動作を示すタイムチャートである。

【図４】本発明の一実施形態を示すものであって、カス
ケード制御回路の制御出力端子ＯＵＴ(Ａ)バーと制御出
力端子ＯＵＴ(Ｂ)バーからの制御信号出力を示すタイム
チャートである。

【図５】本発明の一実施形態を示すものであって、表示
データ信号の各表示画素データを縦に２倍に拡大した場
合の表示例を示すＬＥＤユニットの正面図である。

【図６】本発明の一実施形態を示すものであって、表示
データ信号の各表示画素データを縦横に２倍ずつ拡大し
た場合の表示例を示すＬＥＤユニットの正面図である。

【図７】本発明の一実施形態を示すものであって、表示
データ信号の文字を縦横に４倍角に拡大した場合の表示
例を示すＬＥＤユニットの正面図である。

【図８】本発明の一実施形態を示すものであって、ＬＥ
Ｄ表示器の他の接続構成を示す図である。

【図９】本発明の一実施形態を示すものであって、副カ
スケード制御回路の構成を示すブロック図である。

【図１０】本発明の一実施形態を示すものであって、表
示データ信号の文字を縦横に３倍と２倍に拡大した場合
の表示例を示すＬＥＤユニットの正面図である。

【図１１】従来例を示すものであって、ＬＥＤ表示器の
接続構成を示す図である。

【図１２】従来例を示すものであって、ＬＥＤユニット
の構成を示すブロック図である。

【符号の説明】

１ ＬＥＤユニット ２ 表示コントローラ ３ カスケード制御回路 ３２ バッファメモリ ４ 副カスケード制御回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】表示面にマトリクス状に配置された各発光
   ドットにそれぞれＬＥＤを配置し、表示画面に対応して
   クロック信号に同期しシリアルに送られて来る表示デー
   タ信号を順次後続段に送り出すと共に、この表示データ
   信号を自身の表示面の各発光ドットに対応付けて表示さ
   せる点灯駆動回路を具備したドットマトリクスＬＥＤ表
   示ユニットを複数組み合わせることにより表示画面を構
   成するＬＥＤ表示器において、 表示コントローラから送られて来た各表示行（又は列）
   の表示画素データに対してラッチ信号のパルス数を整数
   倍にして、表示データ信号とクロック信号と共に、走査
   方向に沿って複数配置された最前段の各ドットマトリク
   スＬＥＤ表示ユニットにそれぞれ振り分けて送るカスケ
   ード制御回路が設けられたことを特徴とするＬＥＤ表示
   器。
2. 【請求項２】前記カスケード制御回路が、表示コントロ
   ーラから送られて来た同じ表示行（又は列）の表示画素
   データとクロック信号を１行（又は列）の走査期間ごと
   に間歇的に最前段の各ドットマトリクスＬＥＤ表示ユニ
   ットに送るものであることを特徴とする請求項１に記載
   のＬＥＤ表示器。
3. 【請求項３】前記カスケード制御回路が、表示コントロ
   ーラから送られて来たクロック信号のパルス数をも整数
   倍にして最前段のドットマトリクスＬＥＤ表示ユニット
   に送るものであることを特徴とする請求項１又は請求項
   ２に記載のＬＥＤ表示器。