JPH01123291A

JPH01123291A - 表示装置

Info

Publication number: JPH01123291A
Application number: JP28253687A
Authority: JP
Inventors: Haruo Tanaka; 晴雄田中
Original assignee: Okaya Electric Industry Co Ltd
Current assignee: Okaya Electric Industry Co Ltd
Priority date: 1987-11-09
Filing date: 1987-11-09
Publication date: 1989-05-16
Anticipated expiration: 2012-02-26
Also published as: JP2584254B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、表示装置、特に屋外等で用いられる高輝度用
の大形表示装置に適用して有効な技術に関する。

〔従来の技術〕

この種の表示装置、特に屋外等に設置される大形の表示
部を備えた表示装置としては、小形の表示装置に用いら
れているグイナミ７り点灯方式を採用することが困難で
あった。ここで、このダイナミック点灯方式について簡
単に説明すると以下の通りである。

すなわち、ＬＥＤ等の発光素子群をＸＹ力方向ドツトマ
トリクス状に配列した表示パネルに対して、行あるいは
列について１ライン毎の点灯制御を目にちらつきを感じ
させない程度の速度でスキャンさせて表示パネルに文字
・図形または記号等を表示させるものである。

ところで、大形の表示装置における表示素子の点灯に際
しては、全体の輝度が極度に低下するため、上記グイナ
ミソクスキャン方式を採用することができなかった。そ
のため、各表示素子単位でドライバを備えて点灯制御を
行う、いわゆるスタティックスキャン方式が採用されて
いた。

〔発明が解決しようとする問題点〕

ところが、上記のようなスタティックスキャン方式で大
形表示装置を実現した場合、以下のような問題点のある
ことが明らかになった。

第１に、表示部の各素子単位で点灯制御を行うため、制
御部と表示部とを結ぶ信号線も表示素子数分だけ必要と
なり、引き回し配線が煩雑となる。

このため、表示装置の設置スペースが広大となってしま
う不都合を生じた。

第２に、各画素子単位に点灯制御を行うドライバが必要
となり、制御部が大形なものとなっていた。

本発明は、上記問題点に着目してなされたものであり、
その目的は複雑なハードウェアの変更等を必要とするこ
となく、制御部と表示部とを少ない本数の信号線で連結
することのできる大形表示技術を堤供することにある。

〔問題点を解決するための手段〕本発明は、表示制御を行う制御部と、画素子群がＸＹド
ツトマトリクス状に配列された表示部とを有しており、
前記表示部における画素子群の行または列の各ラインに
対応したラッチと、前記各ラッチに対して制御部からの
アドレス値に基づいてラッチ信号を振り分けるデコーダ
と、前記制御部からのシリアルデータをクロックに基づ
いてパラレル信号に変換し各ラッチに供給するシフトレ
ジスタとを備えた構造とするものである。

〔作用〕

上記した手段によれば、制御部からの制御データの転送
について、ダイナミック方式によるデータのシリアル転
送が可能となるため、制御部と表示部とを結ぶ信号線の
本数を増加させることなく、高輝度な大形表示部を備え
た表示を実現することができる。

〔実施例〕

第１図は本発明の一実施例である表示装置を示すブロッ
ク図、第２図は本実施例の表示装置の表示制御を示すタ
イミングチャート、第３図は表示パネルにおける画素子
群の配列状態を示す正面図である。

本実施例の表示装置は、第１図に示すように、制御部１
と表示部２とからなり、表示部２は図においては２個の
表示ユニット２ａ、２ａが結合された構造となっている
。

制御部１の詳細は図示しないが、クロック発生回路、文
字キャラクタ等を記憶したメモリ等で構成されており、
これらがＣＰＵで制御される構造となっている。

表示ユニット２ａ、２ｂは、第３図に示すような表示パ
ネル３を有しており、この表示パネル３は、ｘｙ力方向
１６Ｘ１６＝２５６個の画素子４（たとえば放電表示管
）がマトリクス状に配列されて構成されており、この表
示ユニットが単一の表示桁を構成している。また、この
表示ユニット２ａは同種のものを横方向に連結すること
により、任意の表示桁数に増設することが可能である。

第１図に示される表示ユニット２ａ、２ｂの内部におい
て、５はデコーダ、６はラッチ、７はドライバ、８はシ
フトレジスタをそれぞれ示している。なお、上記ドライ
バ７はそれぞれ表示パネル３の各行Ｌ１〜Ｌｌ＆の画素
子４に接続されており、本実施例では１行あたり１６個
の画素子が単一のドライバ７により点灯駆動される構造
となっている。

一方、前記制御部１からはデコーダ５に対して１６行分
のアドレスを２植体号で指示するためのアドレス信号Ａ
−Ｄが入力されるようになっている。ここで当該アドレ
ス信号Ａ−Ｄは、それぞれ２°　　２’＋２”、２３ビ
ツトに対応しており、これらの組み合わせにより選択ラ
ッチ信号を１６個の各ラッチ６に対して送出可能な構造
となっている。

一方、前記制御部１からのデータ信号は、まずクロック
信号で同期作動されるシフトレジスタ８によってシリア
ル信号からパラレル信号に変換された後、各ラッチ７に
対して送出される。すなわち、このようにしてラッチ７
に送られたデータは、上記デコーダ５によって選択され
たいずれかのラッチ６よりドライバ７側に転送され、該
当画素子行の点灯駆動が行われる。

次に、第３図（ａｌに示されるようなｒＡＪの文字を表
示パネル３に表示する場合を一例に回路の動作を具体的
に説明すると以下の通りである。

まず、第３図（ａｌに示されるｒＡＪの文字表示を行う
ためには、Ｌ１〜Ｌ１６の各ラッチ６に対して同図（ｂ
ｌで示されるビットパターンのデータ１〜１６がそれぞ
れ分配されて各ドライバ７を駆動させてやる必要がある
。

このときのデータの転送過程を第２図のタイミングチャ
ートを用いて具体的に説明すると、まず、アドレス信号
Ａ−Ｄの組み合わせによってデコーダに対してアドレス
指定がなされると、このアドレス値で示されるラッチ６
に対して選択ラッチ信号が送出される。当該タイミング
チャートにおいては、アドレス信号Ａ、Ｂ、Ｃ，Ｄの組
み合わせによって（００００）！で選択されるＬＩのラ
ッチから（１１１１）　＊で選択されるＬＩ＆のラッチ
までが１６クロツクパルス毎に順番に指定されるように
なっている。

一方、シフトレジスタ８へは、同じく１６クロツクパル
ス毎に第３図Ｑ）ｌで示されたような１６ビツトのビッ
トパターンで示された第１〜第１６のデータが順次入力
される。

これらのデータは、１６ビント毎に該シフトレジスタ８
によってシリアルデータからパラレルデータの形式に変
換されて出力される。

これと同期して、前述のデコーダ５によって選択された
ラッチ６のゲートが開かれて、この８亥当行のドライバ
７に対して１行分のデータがパラレル転送される。ドラ
イバ７ではこの入力データのビットパターンに基づいて
１行中の該当画素子を点灯駆動駆動する。

このような１行毎の点灯駆動が前記アドレス信号Ａ〜Ｂ
の変化によって各行Ｌ１〜しいについてに周期的に繰り
返されることによって表示パネルにおいて第３図ｆａｔ
に示される文字の表示が可能となっている。

このように、本実施例では制御部１から表示部２へのデ
ータ信号の転送は、いわばダイナミック方式によるシリ
アルデータの状態で行われ、表示部２の内部においては
、スタティック方式によるパラレルデータに変換されて
画素子４の点灯駆動が行われる構造とされている。その
ため、制御部１からのデータ転送は単一のデータ信号線
で実現できるとともに、表示部２ではスタティック方式
による高輝度な表示が可能となる。

なお、制御部１内のソフトウェアでデータのビットパタ
ーンを制御することにより、表示パネル３に表示された
文字等を、縦方向あるいは横方向に流れるようにスキャ
ン表示させることも可能である。

以上の説明では単一の表示ユニット２ａにおける表示制
御を例に説明したが、増設部分の表示ユニット２ｂにお
ける表示も同様に行われる。このような表示ユニット２
ｂの追加に際して、本実施例によればアドレス信号Ａ−
Ｄ、ラッチ信号、データ信号およびクロック信号の接続
のみで対応でき、このような増設状態でのスキャン表示
も、制御部１のソフトウェアによりデータ信号を制御す
ることにより、容易に対応可能である。

このように、本実施例によれば以下の効果を得ることが
できる。

（１）、制御部１から表示部２へのデータ転送をシリア
ルデータの状態で行い、表示部２の内部でパラレルデー
タに変換して各行の点灯駆動を行う構造であるため、制
御部１からの単一のデータ信号線で高輝度な大形表示が
可能となる。

（２）、上記（１１により、制御部１から離れた位置に
表示部２を設けることが可能となり、大形の表示装置に
おいて設置形式の自由度が向上する。

（３）０表示ユニット２ｂを追加し、制御部１でのソフ
トウェアレベルでデータ信号を制御することにより、表
示桁数の増設が容易となる。

（４）０表示部２へのデータ入力はシリアルデータの状
態で行われるため、表示部２の表示ユニット２ａを小形
の、例えばＬＥＤ等によるダイナミック方式の表示ユニ
ットと交換することが可能である。

したがって、大形の表示ユニットへの接続に先立って、
小形の表示ユニットを用いて表示状態のシュミレーシッ
ンを行うことが可能となり、これにより、表示装置の現
場への設置前において制御プログラムのデバッグ等が容
易となる。

以上本発明を実施例に基づき具体的に説明したが、本発
明は前記実施例に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能である。

たとえば、実施例では行方向のバラレールデータを、ラ
ッチを介してドライバに転送し、１行毎の表示を列方向
に繰り返すことにより所定の表示を行う場合について説
明したが、１列毎の表示を行方向に繰り返す方式として
も差し支えない。この場合にはラッチは１列毎の点灯表
示を行う機能を有する。

また、実施例では表示ユニットを２個結合した例につい
て説明したが、３個以上であっても同様の効果を得るこ
とができる。

〔発明の効果〕

本発明によれば、制御部からの制御データの転送につい
て、ダイナミック方式によるデータのシリアル転送を行
い、表示部内において該シリアルデータをパラレルデー
タに変換して各行あるいは列の点灯表示を行うため、制
御部と表示部とを結ぶ信号線の本数を増加させることな
く、高輝度な大形表示部を備えた表示装置を実現するこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例である表示装置を示すブロッ
ク図、第２図は本実施例の表示装置の表示制御を示すタ
イミングチャート、第３図（ａｌは表示パネルにおける
画素子群の配列状態を示す正面図、第３図世）は動作状
態の一例を示すタイミングチャートである。１・・・制御部、２・・・表示部、２ａ、２ｂ・・・表
示ユニット、３・・・表示パネル、４・・・画素子、５
・・・デコーダ、６・・・ラッチ、７・・・ドライバ、
Ａ〜Ｄ・・・アドレス信号。特許出願人　岡谷電機産業株式会社

Claims

【特許請求の範囲】

（１）、表示制御を行う制御部と、画素子群がＸＹドッ
トマトリクス状に配列された表示部とを有しており、前
記表示部における画素子群の行または列の各ラインに対
応したラッチと、前記各ラッチに対して制御部からのア
ドレス値に基づいてラッチ信号を振り分けるデコーダと
、前記制御部からのシリアルデータをクロックに基づい
てパラレル信号に変換し各ラッチに供給するシフトレジ
スタとを備えた表示装置。
（２）、前記表示部が着脱自在な複数のユニットで構成
されており、該ユニットの連結により行または列の桁数
の変更が可能であることを特徴とする特許請求の範囲第
１項記載の表示装置。